KR20190054448A - 호스트 메모리 버퍼를 사용하기 위해 호스트 장치와 속성 정보를 공유하는 스토리지 장치 및 그것을 포함하는 전자 장치 - Google Patents

호스트 메모리 버퍼를 사용하기 위해 호스트 장치와 속성 정보를 공유하는 스토리지 장치 및 그것을 포함하는 전자 장치 Download PDF

Info

Publication number
KR20190054448A
KR20190054448A KR1020170150694A KR20170150694A KR20190054448A KR 20190054448 A KR20190054448 A KR 20190054448A KR 1020170150694 A KR1020170150694 A KR 1020170150694A KR 20170150694 A KR20170150694 A KR 20170150694A KR 20190054448 A KR20190054448 A KR 20190054448A
Authority
KR
South Korea
Prior art keywords
host memory
host
buffer
attribute information
data
Prior art date
Application number
KR1020170150694A
Other languages
English (en)
Other versions
KR102384759B1 (ko
Inventor
임지선
김현석
윤현식
정호주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170150694A priority Critical patent/KR102384759B1/ko
Priority to US16/012,807 priority patent/US10936245B2/en
Priority to CN201811339543.0A priority patent/CN109783400A/zh
Publication of KR20190054448A publication Critical patent/KR20190054448A/ko
Priority to US17/166,299 priority patent/US11435943B2/en
Application granted granted Critical
Publication of KR102384759B1 publication Critical patent/KR102384759B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/402—Encrypted data

Abstract

본 발명은 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 제공한다. 메모리 장치는 호스트 메모리 상에 할당되는 호스트 메모리 버퍼와 관련되는 속성 정보를 저장한다. 컨트롤러는, 메모리 장치의 동작들과 관련되는 복수의 데이터가 속성 정보에 기초하여 호스트 메모리 상에 할당되는 복수의 호스트 메모리 버퍼에서 버퍼링되도록, 호스트 메모리와 통신한다. 컨트롤러는, 속성 정보에서 관리되는 제 1 속성 그룹에 대응하는 제 1 데이터가 복수의 호스트 메모리 버퍼 중 제 1 호스트 메모리 버퍼에서 버퍼링되고 제 1 속성 그룹과 상이한 제 2 속성 그룹에 대응하는 제 2 데이터가 제 1 호스트 메모리 버퍼와 별개인 제 2 호스트 메모리 버퍼에서 버퍼링되도록, 호스트 메모리와 통신한다. 본 발명에 따르면, 스토리지 장치에 의해 이용되는 호스트 메모리 버퍼가 효율적으로 관리된다.

Description

호스트 메모리 버퍼를 사용하기 위해 호스트 장치와 속성 정보를 공유하는 스토리지 장치 및 그것을 포함하는 전자 장치 {STORAGE DEVICE SHARING ATTRIBUTE INFORMATION WITH HOST DEVICE TO USE HOST MEMORY BUFFER AND ELECTRONIC DEVICE INCLUDING THE SAME}
본 개시는 전자 장치에 관한 것으로, 좀 더 구체적으로는 데이터를 저장하고 출력하는 스토리지 장치와 관련되는 구성들 및 동작들에 관한 것이다.
근래 다양한 유형의 전자 장치들이 이용되고 있다. 전자 장치는 그것에 포함되는 다양한 회로 및 장치의 동작들에 따라 사용자에게 서비스를 제공한다. 예로서, 전자 장치는 그 전자 장치에 의해 다루어지는 데이터를 보존하기 위해 스토리지 장치를 포함할 수 있다. 스토리지 장치는 데이터를 저장하거나 저장된 데이터를 출력할 수 있고, 따라서 사용자에게 스토리지 서비스를 제공할 수 있다.
다양한 전자 장치가 많은 사람에 의해 이용되고 많은 양의 데이터가 생성됨에 따라, 스토리지 장치에서 데이터를 다루는 데에 많은 양의 자원들이 요구되게 되었다. 예로서, 데이터의 양이 증가하는 경우, 그 데이터와 관련되는 메타데이터의 양 역시 증가할 수 있고, 따라서 데이터 및 메타데이터를 버퍼링하기 위해 충분한 용량의 메모리가 요구될 수 있다. 다른 예로서, 데이터의 양이 증가하는 경우, 그 데이터를 처리하고 많은 양의 연산들을 처리하기 위해 높은 연산 능력의 프로세서가 요구될 수 있다.
그러나, 비용, 장치 크기, 설계상 한계 등과 같은 다양한 이슈들 때문에, 충분한 자원들을 갖는 스토리지 장치를 구현하는 것은 어려울 수 있다. 이러한 관점에서, 스토리지 장치를 위해 충분한 자원들을 제공하기 위해 이미 존재하는 자원을 이용하는 것이 유익할 수 있다.
본 개시의 실시 예들은 호스트 시스템의 호스트 메모리를 버퍼로써 이용하여 다양한 데이터를 관리할 수 있는 스토리지 장치와 관련되는 구성들 및 동작들을 제공할 수 있다. 본 개시의 실시 예들에서, 복수의 호스트 메모리 버퍼를 할당하기 위해 다양한 속성을 포함하는 속성 정보가 준비될 수 있고, 속성 정보는 호스트 장치와 스토리지 장치 사이에서 공유될 수 있다. 호스트 메모리 버퍼들은 속성 정보에 기초하여 할당되거나 해제될 수 있다.
몇몇 실시 예에서, 스토리지 장치는 메모리 장치 및 컨트롤러를 포함할 수 있다. 메모리 장치는 속성 정보를 저장할 수 있다. 속성 정보는 호스트 메모리 상에 할당되는 호스트 메모리 버퍼와 관련될 수 있다. 컨트롤러는, 호스트 메모리 상의 복수의 호스트 메모리 버퍼가 상이한 속성 그룹들의 복수의 데이터를 버퍼링하기 위해 속성 정보에 기초하여 독립적으로 할당되도록, 호스트 장치로 속성 정보를 제공할 수 있다. 복수의 호스트 메모리 버퍼가 호스트 장치의 제어에 따라 호스트 메모리 상에서 서로 물리적으로 별개인 복수의 메모리 영역에 각각 대응하여 할당됨에 따라, 컨트롤러는, 복수의 데이터가 속성 정보에 기초하여 복수의 호스트 메모리 버퍼에서 버퍼링되도록, 호스트 메모리와 통신할 수 있다.
몇몇 실시 예에서, 전자 장치는 호스트 장치, 스토리지 장치, 및 호스트 메모리를 포함할 수 있다. 스토리지 장치는 속성 정보를 저장할 수 있다. 호스트 메모리는 스토리지 장치로부터 출력되는 복수의 데이터를 호스트 장치의 제어에 따라 버퍼링하기 위한 복수의 호스트 메모리 버퍼를 할당하거나 해제(Release)할 수 있다. 호스트 메모리는 속성 정보에서 관리되는 제 1 속성 그룹에 대응하여 복수의 데이터 중 제 1 데이터를 버퍼링하기 위해 복수의 호스트 메모리 버퍼 중 제 1 호스트 메모리 버퍼를 할당할 수 있고, 제 1 속성 그룹과 상이한 제 2 속성 그룹에 대응하여 복수의 데이터 중 제 2 데이터를 버퍼링하기 위해 제 1 호스트 메모리 버퍼와 별개인 제 2 호스트 메모리 버퍼를 할당할 수 있다. 제 1 호스트 메모리 버퍼는 제 2 호스트 메모리 버퍼를 할당하거나 해제하는 것과 독립적으로 할당되거나 해제될 수 있다.
몇몇 실시 예에서, 호스트 장치는 하나 이상의 프로세서 코어를 포함할 수 있다. 호스트 장치는, 하나 이상의 프로세서 코어의 동작에 따라, 호스트 메모리 상에 할당되는 호스트 메모리 버퍼와 관련되는 속성 정보를 스토리지 장치로부터 수신할 수 있고, 속성 정보 및 호스트 메모리의 현재 상태에 기초하여 호스트 메모리 상의 복수의 호스트 메모리 버퍼가 스토리지 장치로부터 출력되는 복수의 데이터를 버퍼링하기 위해 할당되도록, 호스트 메모리와 통신할 수 있고, 복수의 호스트 메모리 버퍼가 속성 정보에서 관리되는 상이한 속성 그룹들에 각각 대응하여 복수의 데이터를 각각 버퍼링하도록, 속성 정보에 기초하여 호스트 메모리를 제어할 수 있다. 호스트 장치는, 복수의 호스트 메모리 버퍼 중 일부의 할당이 해제되는지 여부와 무관하게, 복수의 호스트 메모리 버퍼 중 나머지 일부의 할당은 유지되도록, 호스트 메모리를 제어할 수 있다.
몇몇 실시 예에서, 메모리 시스템은 하나 이상의 메모리 장치 및 컨트롤러를 포함할 수 있다. 컨트롤러는, 스토리지 장치를 위한 복수의 호스트 메모리 버퍼가 하나 이상의 메모리 장치 상에 할당되도록, 하나 이상의 메모리 장치를 제어할 수 있다. 복수의 호스트 메모리 버퍼는 스토리지 장치로부터 출력되는 상이한 속성 그룹들의 복수의 데이터를 버퍼링할 수 있다. 컨트롤러는, 스토리지 장치로부터 제공되는 속성 정보에서 관리되는 상이한 속성 그룹들에 대응하여 복수의 데이터를 버퍼링하기 위해 복수의 호스트 메모리 버퍼가 하나 이상의 메모리 장치의 물리적으로 별개인 메모리 영역들 상에 각각 할당되도록, 하나 이상의 메모리 장치를 제어할 수 있다.
본 개시의 실시 예들에 따르면, 호스트 시스템의 성능이 저하되는 것이 방지될 수 있고, 스토리지 장치의 신뢰성이 저하되는 것이 방지될 수 있다. 나아가, 스토리지 장치에 의해 이용되는 호스트 메모리 버퍼가 효율적으로 관리될 수 있다.
도 1은 몇몇 실시 예에 따른 전자 시스템의 예시적인 구성을 보여주는 블록도이다.
도 2는 도 1의 스토리지 장치에 의해 호스트 메모리를 이용하는 것과 관련되는 예시적인 구성을 보여주는 블록도이다.
도 3은 몇몇 실시 예에 따른 속성 정보의 예시적인 구성을 설명하기 위한 표이다.
도 4는 도 3의 속성 정보에 기초하여 할당되는 호스트 메모리 버퍼들과 관련되는 예시적인 구성을 보여주는 블록도이다.
도 5 및 도 6은 도 4의 호스트 메모리 버퍼들을 할당하는 것과 관련되는 예시적인 통신을 설명하는 흐름도들이다.
도 7은 도 5 또는 도 6의 예시적인 통신에 따라 호스트 메모리 버퍼들을 할당하는 예시적인 과정을 보여주는 개념도이다.
도 8 및 도 9는 도 5 또는 도 6의 예시적인 통신에 따라 할당된 호스트 메모리 버퍼를 해제하는 것과 관련되는 예시적인 통신을 설명하는 흐름도들이다.
도 10은 도 8 또는 도 9의 예시적인 통신에 따라 호스트 메모리 버퍼들의 할당을 해제하는 예시적인 과정을 보여주는 개념도이다.
도 11은 도 3의 속성 정보에 기초하여 호스트 메모리 버퍼들을 할당하거나 해제하는 예시적인 동작을 설명하는 흐름도이다.
도 12 및 도 13은 도 3의 속성 정보에 기초하여 호스트 메모리 버퍼들을 할당하거나 해제하는 것과 관련되는 예시적인 통신을 설명하는 흐름도들이다.
도 14 및 도 15는 도 3의 속성 정보를 호스트와 스토리지 장치 사이에서 공유하기 위한 예시적인 구성을 보여주는 블록도들이다.
도 16은 몇몇 실시 예에 따른 속성 정보의 예시적인 구성을 설명하기 위한 표이다.
도 17은 도 16의 속성 정보와 함께 채용될 수 있는 예시적인 구성을 보여주는 블록도이다.
도 18은 도 1의 스토리지 장치에 의해 호스트 메모리를 이용하는 것과 관련되는 예시적인 구성을 보여주는 블록도이다.
도 19는 복수의 스토리지 장치에 의해 호스트 메모리를 이용하는 것과 관련되는 예시적인 구성을 보여주는 블록도이다.
도 20은 도 19의 복수의 스토리지 장치의 작업부하(Workload)를 고려하여 호스트 메모리 버퍼를 할당하거나 해제하는 예시적인 동작을 설명하는 흐름도이다.
도 21은 도 20의 예시적인 동작에 따라 호스트 메모리 버퍼를 할당하거나 해제하는 예시적인 과정을 보여주는 개념도이다.
아래에서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자(이하, 통상의 기술자)가 본 발명을 용이하게 실시할 수 있도록, 첨부되는 도면들을 참조하여 몇몇 실시 예가 명확하고 상세하게 설명될 것이다.
I. 전체 시스템 구성
도 1은 몇몇 실시 예에 따른 전자 시스템(1000)의 예시적인 구성을 보여주는 블록도이다.
전자 시스템(1000)은 메인 프로세서(1101), 호스트 메모리(1200), 스토리지 장치(1300), 통신 블록(1400), 유저 인터페이스(1500), 및 버스(1600)를 포함할 수 있다. 예로서, 전자 시스템(1000)은 데스크톱 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 스마트 폰, 웨어러블(Wearable) 장치, 워크스테이션, 하나 이상의 서버, 전기 자동차, 가전기기, 의료기기 등과 같은 전자 장치들 중 하나일 수 있다.
메인 프로세서(1101)는 전자 시스템(1000)의 전반적인 동작들을 제어할 수 있다. 예로서, 메인 프로세서(1101)는 FPGA(Field Programmable Gate Array), ASICs(Application Specific Integrated Circuits) 등) 등과 같은 전자 회로를 포함할 수 있다. 예로서, 메인 프로세서(1101)는 하나 이상의 프로세서 코어를 포함할 수 있고, 범용 프로세서(예컨대, CPU(Central Processing Unit)), 전용 프로세서, 또는 어플리케이션 프로세서로 구현될 수 있다.
호스트 메모리(1200)는 전자 시스템(1000)의 동작에 이용되는 데이터를 저장할 수 있다. 호스트 메모리(1200)는 전자 시스템(1000)의 워킹(Working) 메모리 또는 버퍼 메모리로서 이해될 수 있다. 예로서, 호스트 메모리(1200)는 메인 프로세서(1101)에 의해 처리된 또는 처리될 데이터를 일시적으로 저장할 수 있다. 예로서, 호스트 메모리(1200)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous RAM) 등과 같은 휘발성 메모리, 및/또는 PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
스토리지 장치(1300)는 전력 공급에 무관하게 데이터를 저장할 수 있다. 예로서, 스토리지 장치(1300)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 불휘발성 메모리를 포함할 수 있다. 예로서, 스토리지 장치(1300)는 SSD(Solid State Drive), 카드 스토리지, 임베디드(Embedded) 스토리지 등과 같은 스토리지 매체를 포함할 수 있다.
통신 블록(1400)은 전자 시스템(1000)의 외부 장치/시스템과 통신할 수 있다. 예로서, 통신 블록(1400)은 LTE(Long Term Evolution), CDMA(Code Division Multiple Access), Bluetooth, NFC(Near Field Communication), Wi-Fi(Wireless Fidelity) 등과 같은 다양한 무선 통신 프로토콜 중 적어도 하나, 및/또는 TCP/IP(Transfer Control Protocol/Internet Protocol), USB(Universal Serial Bus) 등과 같은 다양한 유선 통신 프로토콜 중 적어도 하나를 지원할 수 있다.
유저 인터페이스(1500)는 사용자와 전자 시스템(1000) 사이의 통신을 중재할 수 있다. 예로서, 유저 인터페이스(1500)는 키보드, 마우스, 터치 패널, 터치 스크린, 카메라, 마이크, 자이로스코프 센서, 진동 센서 등과 같은 입력 인터페이스를 포함할 수 있다. 예로서, 유저 인터페이스(1500)는 LED(Light Emitting Diode) 표시 장치, OLED(Organic LED) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, 스피커, 모터 등과 같은 출력 인터페이스를 포함할 수 있다.
버스(1600)는 전자 시스템(1000)의 구성 요소들 사이에서 통신 경로를 제공할 수 있다. 전자 시스템(1000)의 구성 요소들은 버스(1600)의 버스 포맷에 따라 데이터를 교환할 수 있다. 예로서, 버스 포맷은 USB, SCSI(Small Computer System Interface), PCIe(Peripheral Component Interconnect Express), M-PCIe(Mobile PCIe), ATA(Advanced Technology Attachment), PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI), NVMe(Nonvolatile Memory Express), UFS(Universal Flash Storage) 등과 같은 다양한 인터페이스 프로토콜 중 하나 이상을 포함할 수 있다.
메인 프로세서(1101), 호스트 메모리(1200), 및 버스(1600)는 호스트 시스템(1005)을 구성할 수 있다. 호스트 시스템(1005)은 전자 시스템(1000)의 구성 요소들과 통신하며 사용자에게 다양한 서비스를 제공하기 위해 동작할 수 있다. 예로서, 호스트 시스템(1005)은 스토리지 장치(1300)가 데이터를 저장하거나 출력하도록 스토리지 장치(1300)와 통신할 수 있다. 따라서, 호스트 시스템(1005) 및 스토리지 장치(1300)는 사용자에게 스토리지 서비스를 제공할 수 있다.
스토리지 장치(1300)는 본 개시의 실시 예들에 따라 구현될 수 있다. 스토리지 장치(1300)는 호스트 시스템(1005)의 자원을 이용할 수 있다. 예로서, 스토리지 장치(1300)는 호스트 메모리(1200)를 버퍼로써 이용하여 다양한 데이터를 관리할 수 있다. 따라서, 충분한 자원들이 스토리지 장치(1300)를 위해 제공될 수 있다. 스토리지 장치(1300)와 관련되는 예시적인 구성들 및 동작들이 도 2 내지 도 21을 참조하여 설명될 것이다.
아래의 설명들에서 스토리지 장치(1300)가 제공되지만, 본 발명은 여기에 한정되지 않는다. 본 개시의 실시 예들은 호스트 시스템(1005)의 자원을 이용하도록 구성되는 어떠한 유형의 장치에서든 채용될 수 있다. 예로서, 통신 블록(1400), 이미지 센서 장치(미도시), 오디오 처리 장치(미도시) 등과 같은 다른 장치가 호스트 메모리(1200)를 버퍼로써 이용할 수 있는 경우, 본 개시의 실시 예들은 이러한 장치들을 위해서도 채용될 수 있다. 아래의 설명들은 더 나은 이해를 가능하게 하기 위해 제공되고, 본 발명을 한정하도록 의도되지는 않는다.
아래의 설명들에서, 전자 시스템(1000)의 구성 요소들 사이의 통신이 설명될 것이다. 본 개시의 실시 예들에 따른 통신은 구성 요소들 사이의 직접적인 통신은 물론 다른 구성 요소(들)를 통한 간접적인 통신 역시 포함할 수 있다. 따라서, 도면을 참조하여 직접적인 통신이 설명되더라도, 이러한 통신은 간접적인 통신 역시 커버하는 것으로 이해되어야 한다.
도 2는 도 1의 스토리지 장치(1300)에 의해 호스트 메모리(1200)를 이용하는 것과 관련되는 예시적인 구성을 보여주는 블록도이다.
도 1을 참조하여 설명된 것처럼, 메인 프로세서(1101)는 버스(1600)를 통해 스토리지 장치(1300)와 통신할 수 있다. 본 개시에서, 스토리지 장치(1300)로 액세스할 수 있는 객체는 "호스트(1100)" 또는 "호스트 장치"로 불릴 수 있다. 메인 프로세서(1101)는 호스트(1100)로서 동작할 수 있는 장치들의 한 예시일 수 있으나, 본 발명은 이에 한정되지 않는다.
호스트(1100)는 호스트 메모리(1200) 및 스토리지 장치(1300)와 커맨드 및 데이터를 교환할 수 있다. 호스트 메모리(1200) 및 스토리지 장치(1300)는 호스트(1100)로부터 제공되는 커맨드에 응답하여, 호스트(1100)에 의해 요청되는 데이터를 저장하거나 출력할 수 있다.
스토리지 장치(1300)는 메모리 장치들(1311, 1319), 컨트롤러(1330), 및 스토리지 버퍼(1350)를 포함할 수 있다. 도 2는 두 개의 메모리 장치(1311, 1319)를 보여주지만, 스토리지 장치(1300)에 포함되는 메모리 장치들의 개수는 다양하게 변경 또는 수정될 수 있다.
메모리 장치들(1311, 1319) 각각은 호스트(1100)에 의해 요청되는 데이터를 저장하거나 출력할 수 있다. 예로서, 메모리 장치들(1311, 1319) 각각은 플래시 메모리를 포함할 수 있으나, 메모리 장치들(1311, 1319) 각각의 유형은 도 1을 참조하여 설명된 것처럼 다양하게 변경 또는 수정될 수 있다.
컨트롤러(1330)는 스토리지 장치(1300)의 전반적인 동작들을 제어할 수 있다. 예로서, 컨트롤러(1330)는 메모리 장치들(1311, 1319)이 데이터를 저장하거나 출력하도록 메모리 장치들(1311, 1319)을 제어할 수 있다.
예로서, 컨트롤러(1330)는 내부 버퍼(1331)를 포함할 수 있다. 내부 버퍼(1331)는 SRAM, DRAM, SDRAM 등과 같은 휘발성 메모리, 및/또는 PRAM, MRAM, ReRAM, FRAM 등과 같은 불휘발성 메모리를 포함할 수 있다. 예로서, 내부 버퍼(1331)는 호스트(1100)로부터 수신되는 데이터 및 커맨드, 및 메모리 장치들(1311, 1319)로부터 출력되는 데이터를 일시적으로 저장할 수 있다.
스토리지 버퍼(1350)는 스토리지 장치(1300)의 동작에 이용되는 다양한 데이터를 버퍼링할 수 있다. 예로서, 스토리지 버퍼(1350)는 호스트(1100)로부터 제공되는 어드레스와 메모리 장치들(1311, 1319) 상의 물리 어드레스 사이의 변환을 수행하기 위해 참조되는 맵핑 데이터, 메모리 장치들(1311, 1319)로부터 출력되는 데이터의 오류를 검출하고 정정하기 위해 참조되는 ECC(Error Correction Code) 데이터, 메모리 장치들(1311, 1319) 각각의 상태(예컨대, 무효 데이터 비율, 웨어 레벨 등)와 관련되는 상태 데이터 등을 버퍼링할 수 있다. 이를 위해, 스토리지 버퍼(1350)는 SRAM, DRAM, SDRAM 등과 같은 휘발성 메모리, 및/또는 PRAM, MRAM, ReRAM, FRAM 등과 같은 불휘발성 메모리를 포함할 수 있다.
호스트 메모리(1200)는 메모리 장치들(1211, 1219) 및 컨트롤러(1230)를 포함하는 메모리 시스템으로 구현될 수 있다. 도 2는 두 개의 메모리 장치(1211, 1219)를 보여주지만, 호스트 메모리(1200)는 하나의 메모리 장치 또는 셋 이상의 메모리 장치를 포함할 수 있다.
메모리 장치들(1211, 1219) 각각은 호스트(1100)에 의해 요청되는 데이터를 저장하거나 출력할 수 있다. 예로서, 메모리 장치들(1211, 1219) 각각은 DRAM 또는 SDRAM을 포함할 수 있으나, 메모리 장치들(1211, 1219) 각각의 유형은 도 1을 참조하여 설명된 것처럼 다양하게 변경 또는 수정될 수 있다.
컨트롤러(1230)는 호스트 메모리(1200)의 전반적인 동작들을 제어할 수 있다. 예로서, 컨트롤러(1230)는 메모리 장치들(1211, 1219)이 데이터를 저장하거나 출력하도록 메모리 장치들(1211, 1219)을 제어할 수 있다. 예로서, 컨트롤러(1230)는 호스트(1100)의 제어에 따라 호스트 메모리 버퍼(HMB)가 메모리 장치(1211) 상에 할당되도록 메모리 장치(1211)를 제어할 수 있다.
호스트 메모리 버퍼(HMB)는 스토리지 장치(1300)가 호스트 메모리(1200)를 버퍼로써 이용하는 경우에 메모리 장치(1211)의 메모리 영역에 할당될 수 있다. 스토리지 장치(1300)는 스토리지 장치(1300)의 동작들과 관련되는 데이터가 내부 버퍼(1331) 또는 스토리지 버퍼(1350)에서 버퍼링되는 대신 호스트 메모리 버퍼(HMB)에서 버퍼링되도록 호스트 메모리(1200)와 통신할 수 있다.
비용, 장치 크기, 설계상 한계 등과 같은 다양한 이슈들 때문에, 상당히 큰 용량을 갖는 내부 버퍼(1331) 및 스토리지 버퍼(1350)를 구현하는 것은 어려울 수 있다. 대신, 스토리지 장치(1300)가 호스트 메모리 버퍼(HMB)의 자원을 이용하는 경우, 스토리지 장치(1300)는 충분한 버퍼 용량을 확보할 수 있다.
몇몇 경우, 호스트(1100) 및 호스트 메모리(1200)는 스토리지 장치(1300)를 위해 단일의 호스트 메모리 버퍼(HMB)를 허용할 수 있다. 호스트(1100)는 스토리지 장치(1300)로부터 호스트 메모리 버퍼(HMB)의 크기(예컨대, 최소 크기, 선호되는 크기 등)에 관한 정보만을 수신하여 호스트 메모리 버퍼(HMB)를 제공할 수 있다. 그러나, 이 경우, 불충분한 정보 때문에 호스트(1100)는 호스트 메모리 버퍼(HMB)의 활용 상태를 인지하지 못할 수 있고, 호스트 메모리 버퍼(HMB)가 비효율적으로 관리될 수 있다.
예로서, 호스트(1100)가 호스트 메모리 버퍼(HMB)의 할당을 해제(Release)하고자 의도할 수 있다. 이 경우, 호스트 메모리 버퍼(HMB)에 버퍼링된 모든 데이터가 내부 버퍼(1331), 스토리지 버퍼(1350), 및/또는 메모리 장치들(1311, 1319)로 이동할 수 있다. 그러나, 문맥 전환(Context Switching) 때문에 호스트 시스템(1005)에 오버헤드(Overhead)가 발생할 수 있고, 호스트 시스템(1005)의 성능이 저하될 수 있다. 게다가, 이동된 데이터가 메모리 장치들(1311, 1319)에 저장되는 경우, 메모리 장치들(1311, 1319)의 수명이 짧아지거나 메모리 장치들(1311, 1319)의 신뢰성이 저하될 수 있다.
반면, 본 개시의 실시 예들에서, 호스트(1100) 및 호스트 메모리(1200)는 스토리지 장치(1300)를 위해 복수의 호스트 메모리 버퍼를 제공할 수 있다. 각 호스트 메모리 버퍼는 독립적으로 할당되거나 해제될 수 있다. 스토리지 장치(1300)는 호스트 메모리 버퍼와 관련되는 속성 정보(HMBA)를 관리할 수 있다. 호스트(1100) 및 호스트 메모리(1200)는 속성 정보(HMBA)에 기초하여 호스트 메모리 버퍼들 각각을 할당하거나 해제할 수 있다. 속성 정보(HMBA)는 아래에서 더 설명될 것이다.
컨트롤러들(1230, 1330) 각각은 위에서 설명된 및 아래에서 설명될 동작들을 수행하도록 구성되는 하나 이상의 하드웨어 구성 요소(예컨대, 아날로그 회로, 논리 회로 등)를 포함할 수 있다. 나아가, 컨트롤러들(1230, 1330) 각각은 하나 이상의 프로세서 코어를 포함할 수 있다. 위에서 설명된 및 아래에서 설명될 컨트롤러들(1230, 1330) 각각의 동작들은 소프트웨어 및/또는 펌웨어의 프로그램 코드로 구현될 수 있고, 컨트롤러들(1230, 1330) 각각의 프로세서 코어(들)는 프로그램 코드의 명령어 집합을 실행할 수 있다. 컨트롤러들(1230, 1330) 각각의 프로세서 코어(들)는 명령어 집합을 실행하기 위해 다양한 종류의 산술 연산들 및/또는 논리 연산들을 처리할 수 있다.
II. 속성 정보의 예시적인 구성
도 3은 몇몇 실시 예에 따른 속성 정보(HMBA)의 예시적인 구성을 설명하기 위한 표이다. 예로서, 도 2의 속성 정보(HMBA)는 도 3의 속성 정보(HMBA1)를 포함할 수 있다.
속성 정보(HMBA1)는 호스트 메모리 버퍼들 각각과 관련되는 다양한 속성을 포함할 수 있다. 속성 정보(HMBA1)에서 관리되는 속성은 각 호스트 메모리 버퍼를 어떻게 할당할지 설명하는 속성 값을 가질 수 있다.
예로서, 속성 정보(HMBA1)에서 관리되는 속성은 각 호스트 메모리 버퍼의 식별자, 각 호스트 메모리 버퍼에서 버퍼링되는 데이터의 유형, 각 호스트 메모리 버퍼에 대한 해제 우선순위, 각 호스트 메모리 버퍼의 상태, 및 각 호스트 메모리 버퍼의 크기를 포함할 수 있다. 그러나, 도 3은 속성 정보(HMBA1)의 가능한 구성들 중 하나를 보여주고, 본 발명을 한정하도록 의도되지 않는다. 속성 정보(HMBA1)는 도 3의 속성들 중 하나 이상을 포함하지 않거나 도 3에 나타내지 않은 다른 속성(들)을 더 포함할 수 있다.
예로서, 식별자는 각 호스트 메모리 버퍼를 고유하게 식별하기 위해 참조되는 속성일 수 있다. 그러나, 각 호스트 메모리 버퍼를 고유하게 식별하기 위해 다른 기준이 이용될 수 있는 경우, 속성 정보(HMBA1)는 식별자의 속성을 포함하지 않을 수 있다. 몇몇 실시 예에서, 식별자는 각 호스트 메모리 버퍼에 대한 할당 우선순위에 대응하도록 주어질 수 있다(예컨대, 먼저 할당될 필요가 있는 호스트 메모리 버퍼에는 작은 속성 값의 식별자가 부여될 수 있다).
몇몇 실시 예에서, 하나의 호스트 메모리 버퍼는 하나의 유형의 데이터를 버퍼링하도록 구성될 수 있다. 예로서, 각 호스트 메모리 버퍼는 맵핑 데이터, 사용자 데이터, 관리 데이터(예컨대, ECC 데이터, 상태 데이터 등), 파워게이팅 데이터(예컨대, 전력 중단시 보존을 필요로 하는 데이터) 등 중 하나를 버퍼링할 수 있고, 복수의 호스트 메모리 버퍼는 상이한 유형의 데이터를 버퍼링할 수 있다.
그러나, 이 예는 더 나은 이해를 가능하게 하기 위해 제공되고, 본 발명을 한정하도록 의도되지는 않는다. 몇몇 실시 예에서, 하나의 호스트 메모리 버퍼가 둘 이상의 유형의 데이터를 버퍼링하거나 둘 이상의 호스트 메모리 버퍼가 하나의 유형의 데이터를 버퍼링할 수 있고, 또는 호스트 메모리 버퍼는 데이터의 유형과 무관하게 구성될 수 있다.
할당된 호스트 메모리 버퍼들 각각은 해제 우선순위에 따라 해제될 수 있다. 할당된 호스트 메모리 버퍼는 스토리지 장치(1300)로부터 제공되는 데이터를 버퍼링할 수 있다. 반면, 해제된 호스트 메모리 버퍼는 스토리지 장치(1300)에 의해 이용되지 않고 호스트(1100)에 의해 이용될 수 있고, 또는 스토리지 장치(1300)를 위해 다시 새롭게 할당될 수 있다.
하나 이상의 호스트 메모리 버퍼를 해제하는 것이 요구되는 경우, 높은 해제 우선순위를 갖는 호스트 메모리 버퍼가 다른 호스트 메모리 버퍼보다 먼저 해제될 수 있다. 예로서, 해제 우선순위는 호스트 메모리 버퍼의 관리 정책에 의존하여 할당될 수 있고, 또는 각 호스트 메모리 버퍼의 상태(예컨대, 유휴인지 여부)에 의존하여 할당될 수 있다. 예로서, 해제 우선순위는 각 호스트 메모리 버퍼에 대해 고유하게 부여되거나, 각 호스트 메모리 버퍼의 상태에 따라 동적으로 가변할 수 있다.
각 호스트 메모리 버퍼의 상태는, 예로서, 각 호스트 메모리 버퍼가 이미 할당되었는지, 할당되었으나 해제 가능(Releasable)한지, 또는 할당될 것인지 여부를 나타낼 수 있다. 초기에, 각 호스트 메모리 버퍼의 상태는 각 호스트 메모리 버퍼가 할당되지 않았음을 나타낼 수 있다. 이후, 각 호스트 메모리 버퍼의 상태는 각 호스트 메모리 버퍼의 할당 또는 해제에 따라 변할 수 있다.
각 호스트 메모리 버퍼의 크기는 각 호스트 메모리 버퍼를 할당하기 위해 요구되는 메모리 장치의 용량과 관련될 수 있다. 각 호스트 메모리 버퍼의 크기는 고정될 수 있다. 대안적으로, 각 호스트 메모리 버퍼의 크기는 선택적으로 또는 동적으로 가변하도록 구성될 수 있다. 예로서, 각 호스트 메모리 버퍼의 크기는 호스트 시스템(1005)의 판단 및/또는 스토리지 장치(1300)의 요청에 따라 변할 수 있다.
이러한 방식으로, 속성 정보(HMBA1)는 복수의 호스트 메모리 버퍼 각각을 어떻게 할당할지 지시하는 정보를 포함하도록 구성될 수 있다. 하나의 호스트 메모리 버퍼를 할당하기 위해 다양한 속성이 다루어질 수 있다. 하나의 호스트 메모리 버퍼의 속성들을 설명하는 속성 값들은 하나의 속성 그룹을 구성할 수 있다. 예로서, 속성 정보(HMBA1)는 식별자 "0"의 호스트 메모리 버퍼와 관련하여 식별자 "0", 맵핑 데이터의 데이터 유형, 세 번째 해제 우선순위, 할당된 상태, 및 100메가바이트(MB)의 크기에 의해 설명되는 속성 그룹을 관리할 수 있다.
속성 정보(HMBA1)가 식별자 속성을 포함하는 경우, 각 속성 그룹은 식별자 속성의 속성 값에 기초하여 고유하게 식별될 수 있다. 예로서, 맵핑 데이터를 위한 속성 그룹은 식별자 "0"에 기초하여 식별될 수 있고, 사용자 데이터를 위한 속성 그룹은 식별자 "1"에 기초하여 식별될 수 있다.
도 4는 도 3의 속성 정보(HMBA1)에 기초하여 할당되는 호스트 메모리 버퍼들과 관련되는 예시적인 구성을 보여주는 블록도이다.
스토리지 장치(1300)는 속성 정보(HMBA1)를 저장할 수 있다. 예로서, 속성 정보(HMBA1)는 스토리지 장치(1300)가 생산된 후 스토리지 장치(1300)가 판매되기 전에 미리 준비될 수 있다. 몇몇 실시 예에서, 속성 정보(HMBA1)는 모든 속성들의 속성 값들이 미리 할당되도록 준비될 수 있다. 대안적으로, 일부 속성들의 속성 값들은 미리 준비되지 않을 수 있고, 스토리지 장치(1300)의 동작에 따라 동적으로 부여될 수 있다.
예로서, 속성 정보(HMBA1)는 스토리지 장치(1300)의 메모리 장치(1311)에 저장될 수 있다(도 2 참조). 그러나, 본 발명은 이 예로 한정되지 않고, 속성 정보(HMBA1)는 여러 메모리 장치에 분산하여 저장될 수 있다. 대안적으로, 스토리지 장치(1300)는 속성 정보(HMBA1)를 저장하기 위해 보조 메모리를 더 포함할 수 있다(도 14 참조). 스토리지 장치(1300)의 동작 동안, 속성 정보(HMBA1)는 스토리지 장치(1300)의 내부 버퍼(1331) 및/또는 스토리지 버퍼(1350)로 로드될 수 있다.
예로서, 속성 정보(HMBA1)는 독립적인 데이터의 형태로 저장될 수 있다. 또는, 속성 정보(HMBA1)는 소프트웨어 및/또는 펌웨어의 프로그램 코드에 삽입될 수 있고, 프로그램 코드의 데이터가 스토리지 장치(1300)에 저장될 수 있다.
속성 정보(HMBA1)는 스토리지 장치(1300)를 위한 복수의 호스트 메모리 버퍼를 호스트 메모리(1200) 상에 할당하기 위해 참조될 수 있다. 호스트(1100)는 호스트 메모리 버퍼들이 속성 정보(HMBA1)에 기초하여 할당되도록 호스트 메모리(1200)를 제어하기 위해 스토리지 장치(1300) 및 호스트 메모리(1200)와 통신할 수 있다.
호스트(1100)는 하나 이상의 프로세서 코어(1110)의 동작에 따라, 아래에서 설명될 동작들을 수행할 수 있다. 캐시 메모리(1130)는 하나 이상의 프로세서 코어(1110)에 의해 처리된 또는 처리될 데이터를 임시로 저장할 수 있다.
예로서, 속성 정보(HMBA1)에 기반하는 호스트(1100)의 제어에 따라, 호스트 메모리(1200)의 컨트롤러(1230)는 메모리 장치(1211) 상에 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)이 할당되도록 메모리 장치(1211)를 제어할 수 있다. 도 4는 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)이 하나의 메모리 장치(1211) 상에 할당된 것을 보여주지만, 몇몇 실시 예에서 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)은 여러 메모리 장치 상에 분산하여 할당될 수 있다.
호스트 메모리 버퍼들(HMB0, HMB1, HMB2)은 속성 정보(HMBA1)에서 관리되는 상이한 속성 그룹들에 각각 대응하는 데이터를 각각 버퍼링할 수 있다. 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)에서 버퍼링되는 데이터는 스토리지 장치(1300)의 동작들(예컨대, 메모리 장치들(1311, 1319)의 동작들)과 관련되는 데이터를 포함할 수 있다.
도 3을 도 4와 함께 참조하면, 예로서, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)은 식별자 "0"의 속성 그룹에 대응하는 데이터(예컨대, 맵핑 데이터), 식별자 "1"의 속성 그룹에 대응하는 데이터(예컨대, 사용자 데이터), 및 식별자 "2"의 속성 그룹에 대응하는 데이터(예컨대, 관리 데이터)를 각각 버퍼링하기 위해 할당될 수 있다. 도 3 및 도 4의 예에서, 식별자 "3"의 속성 그룹에 대응하는 데이터를 버퍼링하기 위한 호스트 메모리 버퍼는 아직 할당되지 않았다.
예로서, 호스트 메모리 버퍼(HMB1)는 50MB의 크기를 갖도록 할당될 수 있고, 해제 가능할 수 있다. 예로서, 할당된 호스트 메모리 버퍼의 해제가 요구되는 경우, 호스트 메모리 버퍼(HMB1)가 가장 먼저 해제될 수 있다. 이처럼, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)은 속성 정보(HMBA1)의 속성들에 적합하도록 할당될 수 있다.
호스트 메모리 버퍼들(HMB0, HMB1, HMB2)은 호스트 메모리(1200) 상에서 물리적으로 별개인 메모리 영역들에 각각 대응하여 할당될 수 있다. 예로서, 호스트 메모리 버퍼(HMB0)가 할당된 메모리 영역은 호스트 메모리 버퍼(HMB1)가 할당된 메모리 영역과 물리적으로 별개일 수 있다. 따라서, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)은 서로 독립적으로 할당되거나 해제될 수 있다. 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)의 메모리 위치들은 고정되거나 가변할 수 있다.
호스트 메모리 버퍼들(HMB0, HMB1, HMB2)이 각 속성 그룹들에 대응하여 호스트 메모리(1200) 상에 할당됨에 따라, 스토리지 장치(1300)의 컨트롤러(1330)는 호스트 메모리(1200)와 통신할 수 있다. 예로서, 컨트롤러(1330)는, 복수의 데이터가 각 속성 그룹들에 대응하여 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)에서 버퍼링되도록, 데이터를 호스트 메모리(1200)로 출력할 수 있다. 나아가, 컨트롤러(1330)는 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)에서 버퍼링되는 데이터를 참조하여 메모리 장치들(1311, 1319)의 동작들을 제어할 수 있다.
III. 복수의 호스트 메모리 버퍼의 할당 및 해제
도 5는 도 4의 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)을 할당하는 것과 관련되는 예시적인 통신을 설명하는 흐름도이다. 도 5의 예시적인 통신은 호스트(1100)의 프로세서 코어(1110), 호스트 메모리(1200)의 컨트롤러(1230), 및 스토리지 장치(1300)의 컨트롤러(1330)의 동작들에 따라 수행될 수 있다.
S110 동작에서, 호스트(1100)는 스토리지 장치(1300)가 호스트 메모리 버퍼 기능을 지원하는지 여부 및 호스트 메모리 버퍼의 할당이 요구되는지 여부를 확인할 수 있다. 예로서, S110 동작은 전자 시스템(1000)이 부팅되는 동안 또는 호스트(1100)와 스토리지 장치(1300) 사이의 통신 연결이 초기화되는 동안 수행될 수 있다. 대안적으로, S110 동작은 스토리지 장치(1300)의 동작 동안 호스트(1100)가 스토리지 장치(1300)를 위해 호스트 메모리(1200)의 가용 용량을 할당하는 것이 수용 가능함을 판별한 경우에 수행될 수 있다.
S120 동작에서, 스토리지 장치(1300)는 호스트(1100)의 확인 요청에 응답할 수 있다. 스토리지 장치(1300)가 호스트 메모리 버퍼 기능을 지원하고 호스트 메모리 버퍼의 할당이 요구되는 경우, 스토리지 장치(1300)의 응답은 속성 정보(HMBA1)를 포함할 수 있다. 따라서, 호스트(1100)는 스토리지 장치(1300)로부터 속성 정보(HMBA1)를 수신할 수 있다.
호스트(1100)는 스토리지 장치(1300)로부터 제공되는 속성 정보(HMBA1)에 기초하여, 호스트 메모리 버퍼를 할당하는 것이 가용(Available)한지 여부를 확인할 수 있다. 이를 위해, S150 동작에서, 호스트(1100)는 호스트 메모리(1200)의 상태를 확인할 수 있다.
확인 결과, 호스트 메모리 버퍼를 할당하는 것이 적합하지 않은 경우(예컨대, 호스트 메모리(1200)의 가용 용량이 불충분하거나 요청된 호스트 메모리 버퍼가 이미 할당되어 있는 경우), 호스트 메모리 버퍼가 할당되지 않을 수 있고 호스트(1100)는 스토리지 장치(1300)로 오류 응답을 제공할 수 있다. 반면, 호스트 메모리 버퍼를 할당하는 것이 가용한 경우, S160 동작에서, 요청된 호스트 메모리 버퍼가 스토리지 장치(1300)를 위해 호스트 메모리(1200) 상에 할당될 수 있다.
따라서, S170 동작에서, 호스트 메모리(1200)는 호스트 메모리 버퍼의 할당이 완료되었음을 호스트(1100)에게 응답할 수 있다. 나아가, S180 동작에서, 호스트(1100)는 호스트 메모리 버퍼의 할당이 완료되었음을 스토리지 장치(1300)에게 알릴 수 있다.
이후, S190 동작에서, 스토리지 장치(1300)는 할당된 호스트 메모리 버퍼로 액세스할 수 있다. 따라서, 할당된 호스트 메모리 버퍼의 속성들을 지시하는 속성 그룹의 데이터는 스토리지 장치(1300) 대신 할당된 호스트 메모리 버퍼에서 버퍼링될 수 있다.
도 6은 도 4의 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)을 할당하는 것과 관련되는 예시적인 통신을 설명하는 흐름도이다. 도 6의 예시적인 통신은 호스트(1100)의 프로세서 코어(1110), 호스트 메모리(1200)의 컨트롤러(1230), 및 스토리지 장치(1300)의 컨트롤러(1330)의 동작들에 따라 수행될 수 있다.
예로서, 아직 할당되지 않았거나 해제된 호스트 메모리 버퍼가 있을 수 있고, 그 호스트 메모리 버퍼가 스토리지 장치(1300)를 위해 요구될 수 있다. 이 경우, S210 동작에서, 스토리지 장치(1300)는 호스트(1100)에게 호스트 메모리 버퍼의 할당을 요청할 수 있다.
S215 동작에서, 호스트(1100)는 스토리지 장치(1300)의 요청에 응답하여, 스토리지 장치(1300)에 저장된 속성 정보(HMBA1)를 확인하고자 할 수 있다. 따라서, S220 동작에서, 스토리지 장치(1300)는 속성 정보(HMBA1)를 포함하는 응답을 호스트(1100)로 제공할 수 있고, 호스트(1100)는 스토리지 장치(1300)로부터 속성 정보(HMBA1)를 수신할 수 있다.
도 6은 스토리지 장치(1300)가 호스트(1100)의 요청에 응답하여 속성 정보(HMBA1)를 출력함을 보여준다. 그러나, 몇몇 실시 예에서, 스토리지 장치(1300)는 S210 동작에서 할당 요청과 함께 속성 정보(HMBA1)를 호스트(1100)로 제공할 수 있다.
S250 내지 S290 동작들은 도 5의 S150 내지 S190 동작들에 대응할 수 있다. S250 내지 S290 동작들에서, 호스트 메모리 버퍼가 호스트 메모리(1200) 상에 할당됨에 따라, 스토리지 장치(1300)가 할당된 호스트 메모리 버퍼로 액세스할 수 있다. 간결성을 위해, 중복되는 설명들은 이하 생략될 것이다.
위에서 설명된 것처럼, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)은 속성 정보(HMBA1)에 기반하는 속성들을 가질 수 있다. 호스트(1100)는 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)이 할당되도록 호스트 메모리(1200)를 제어하기 위해 속성 정보(HMBA1)를 참조할 수 있다. 이를 위해, 속성 정보(HMBA1)는 호스트(1100)와 스토리지 장치(1300) 사이에서 공유될 수 있다.
도 5의 S120 동작 및 도 6의 S220 동작은 속성 정보(HMBA1)를 호스트(1100)에게 제공하기 위해 수행될 수 있다. 도 5의 예에서는 호스트(1100)의 선행 요청에 따라 속성 정보(HMBA1)가 공유될 수 있고, 도 6의 예에서는 스토리지 장치(1300)의 선행 요청에 따라 속성 정보(HMBA1)가 공유될 수 있다. 그 밖에도, 호스트(1100)와 스토리지 장치(1300) 사이에서 속성 정보(HMBA1)를 공유하기 위해 통신이 다양하게 변경 또는 수정될 수 있다.
호스트(1100)로부터 요청이 수신되는 경우(도 5 참조) 또는 컨트롤러(1330)가 복수의 호스트 메모리 버퍼의 전부 또는 일부의 할당을 호스트(1100)로 요청하는 경우(도 6 참조), 컨트롤러(1330)는 속성 정보(HMBA1)를 호스트(1100)로 제공할 수 있다. 따라서, 요청된 호스트 메모리 버퍼가 컨트롤러(1230)의 제어에 따라 속성 정보(HMBA1)에 기초하여 호스트 메모리(1200) 상에 할당될 수 있고, 컨트롤러(1330)는 요청된 호스트 메모리 버퍼로 액세스하기 위해 호스트 메모리(1200)와 통신할 수 있다.
도 7은 도 5 또는 도 6의 예시적인 통신에 따라 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)을 할당하는 예시적인 과정을 보여주는 개념도이다.
예로서, 초기에, 호스트 메모리 버퍼는 호스트 메모리(1200)(예컨대, 메모리 장치(1211)) 상에 할당되지 않을 수 있다(상태 A). 이 상태에서, 스토리지 장치(1300)는 호스트 메모리(1200)를 이용하지 않을 수 있다. 이후, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)이 도 5 또는 도 6의 예시적인 통신에 따라 호스트 메모리(1200) 상에 할당될 수 있다(상태들 B, C, D). 이 상태들에서, 스토리지 장치(1300)는 호스트 메모리(1200)를 버퍼로써 이용할 수 있다.
호스트 메모리 버퍼들(HMB0, HMB1, HMB2)은 속성 정보(HMBA1)에 기초하여 독립적으로 할당될 수 있다. 예로서, 호스트 메모리 버퍼(HMB0)는 호스트 메모리 버퍼들(HMB1, HMB2)이 할당되었는지 여부와 무관하게, 속성 정보(HMBA1)에서 관리되는 식별자 "0"의 속성 그룹의 속성들을 고려하여 독립적으로 할당될 수 있다. 예로서, 호스트 메모리 버퍼(HMB0)는 100MB의 메모리 영역에 대응하여 할당될 수 있다. 호스트 메모리 버퍼들(HMB1, HMB2) 역시 대응하는 속성 그룹들의 속성들을 고려하여 각각 독립적으로 할당될 수 있다.
예로서, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2) 각각을 할당하기 위해 도 5 또는 도 6의 예시적인 통신이 수행될 수 있다. 몇몇 실시 예에서, 하나의 호스트 메모리 버퍼가 한 번의 통신에 따라 할당될 수 있고, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)은 할당 우선순위 속성 또는 식별자 속성의 속성 값에 따라 순차적으로 할당될 수 있다.
몇몇 실시 예에서, 도 7의 도시와 달리, 여러 호스트 메모리 버퍼가 한 번의 통신에 따라 함께 할당될 수 있다. 예로서, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)이 한 번의 통신에 따라 함께 할당될 수 있다. 예로서, 호스트 메모리(1200)에 가용 용량이 충분한 경우, 호스트(1100) 및 컨트롤러(1230)의 제어에 따라 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)이 함께 할당될 수 있다. 예로서, 호스트 메모리 버퍼들(HMB0, HMB1)이 한 번의 통신에 따라 함께 할당된 후, 호스트 메모리 버퍼(HMB2)가 한 번의 후속 통신에 따라 별개로 할당될 수 있다.
예로서, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)이 할당된 후, 새로운 호스트 메모리 버퍼(예컨대, 도 3의 식별자 "3"의 속성 그룹에 대응하는 데이터를 버퍼링하기 위한 호스트 메모리 버퍼)를 할당하는 것이 요구될 수 있다. 예로서, 상태 D에서 호스트 메모리(1200)의 가용 용량이 50MB 이상인 경우, 도 5 또는 도 6의 예시적인 통신에 따라 새로운 호스트 메모리 버퍼가 할당될 수 있다.
한편, 컨트롤러(1330)는 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)로 독립적으로 액세스할 수 있다. 예로서, 컨트롤러(1330)는 호스트 메모리 버퍼(HMB0)에 버퍼링된 데이터와 관련하여 호스트 메모리(1200)와 통신하는 것과 독립적으로, 호스트 메모리 버퍼(HMB1)에 버퍼링된 데이터와 관련하여 호스트 메모리(1200)와 통신할 수 있다. 따라서, 컨트롤러(1330)는 모든 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)에 버퍼링된 데이터를 한 번에 읽는 대신, 의도된 데이터만 읽기 위해 각 호스트 메모리 버퍼로 개별적으로 액세스할 수 있다.
도 8은 도 5 또는 도 6의 예시적인 통신에 따라 할당된 호스트 메모리 버퍼를 해제하는 것과 관련되는 예시적인 통신을 설명하는 흐름도이다. 도 8의 예시적인 통신은 호스트(1100)의 프로세서 코어(1110), 호스트 메모리(1200)의 컨트롤러(1230), 및 스토리지 장치(1300)의 컨트롤러(1330)의 동작들에 따라 수행될 수 있다.
S310 동작에서, 호스트(1100)는 할당된 호스트 메모리 버퍼의 해제가 요구됨을 스토리지 장치(1300)로 알릴 수 있다. 예로서, 호스트 메모리(1200)의 가용 용량이 호스트(1100)를 동작시키는 데에 부족하거나 다른 호스트 메모리 버퍼의 할당이 요구되는 경우, 이미 할당된 호스트 메모리 버퍼들 중 일부의 해제가 요구될 수 있다. 호스트(1100)는 스토리지 장치(1300)가 호스트 메모리 버퍼의 해제를 준비할 수 있도록 스토리지 장치(1300)로 알림을 제공할 수 있다.
한편, 호스트(1100)는 할당된 호스트 메모리 버퍼들 및 해제될 호스트 메모리 버퍼에 관한 정보를 획득하기 위해 속성 정보(HMBA1)를 필요로 할 수 있다. 따라서, S320 동작에서, 스토리지 장치(1300)는 속성 정보(HMBA1)를 포함하는 응답을 호스트(1100)로 제공할 수 있고, 호스트(1100)는 스토리지 장치(1300)로부터 속성 정보(HMBA1)를 수신할 수 있다.
호스트(1100)는 속성 정보(HMBA1)에 기초하여, 할당된 호스트 메모리 버퍼들 중 먼저 해제될 호스트 메모리 버퍼를 판별할 수 있다. S330 동작에서, 호스트(1100)는 해제될 호스트 메모리 버퍼의 정보를 스토리지 장치(1300)로 알릴 수 있다.
S335 동작에서, 해제될 호스트 메모리 버퍼에서 버퍼링되는 데이터가 호스트 메모리(1200)로부터 스토리지 장치(1300)로 이동할 수 있다. 따라서, 할당된 호스트 메모리 버퍼가 해제되기 전에, 스토리지 장치(1300)는 해제될 호스트 메모리 버퍼에 버퍼링되었던 데이터를 수신할 수 있다. 이후, S340 동작에서, 스토리지 장치(1300)는 데이터 이동이 완료되었음을 호스트(1100)로 알릴 수 있다. 해제될 호스트 메모리 버퍼에 버퍼링된 데이터가 없는 경우(예컨대, 호스트 메모리 버퍼가 유휴이고 해제 가능한 경우), S335 및 S340 동작은 수행되지 않을 수 있다.
S350 동작에서, 호스트(1100)는 호스트 메모리 버퍼의 해제를 요청하기 위해 호스트 메모리(1200)의 상태를 확인할 수 있다. S360 동작에서, 판별된 호스트 메모리 버퍼의 할당이 해제될 수 있다. S370 동작에서, 호스트 메모리(1200)는 호스트 메모리 버퍼의 해제가 완료되었음을 호스트(1100)에게 응답할 수 있다.
한편, S345 동작에서, 스토리지 장치(1300)는 해제될 호스트 메모리 버퍼로 지시되는 액세스를 중단할 수 있다. 따라서, 할당된 호스트 메모리 버퍼가 해제된 후, 컨트롤러(1330)는 그 호스트 메모리 버퍼로 액세스하지 않을 수 있다.
도 9는 도 5 또는 도 6의 예시적인 통신에 따라 할당된 호스트 메모리 버퍼를 해제하는 것과 관련되는 예시적인 통신을 설명하는 흐름도이다. 도 9의 예시적인 통신은 호스트(1100)의 프로세서 코어(1110), 호스트 메모리(1200)의 컨트롤러(1230), 및 스토리지 장치(1300)의 컨트롤러(1330)의 동작들에 따라 수행될 수 있다.
예로서, 특정 호스트 메모리 버퍼가 할당되었음에도, 스토리지 장치(1300)가 그 호스트 메모리 버퍼를 이용하지 않을 수 있고 그 호스트 메모리 버퍼가 유휴일 수 있다. 이 경우, S410 동작에서, 스토리지 장치(1300)는 호스트(1100)에게 할당된 호스트 메모리 버퍼의 해제를 요청할 수 있다.
S415 동작에서, 호스트(1100)는 스토리지 장치(1300)의 요청에 응답하여, 스토리지 장치(1300)에 저장된 속성 정보(HMBA1)를 확인하고자 할 수 있다. 따라서, S420 동작에서, 스토리지 장치(1300)는 속성 정보(HMBA1)를 포함하는 응답을 호스트(1100)로 제공할 수 있고, 호스트(1100)는 스토리지 장치(1300)로부터 속성 정보(HMBA1)를 수신할 수 있다.
도 9는 스토리지 장치(1300)가 호스트(1100)의 요청에 응답하여 속성 정보(HMBA1)를 출력함을 보여준다. 그러나, 몇몇 실시 예에서, 스토리지 장치(1300)는 S410 동작에서 해제 요청과 함께 속성 정보(HMBA1)를 호스트(1100)로 제공할 수 있다.
S430 내지 S470 동작들은 도 8의 S330 내지 S370 동작들에 대응할 수 있다. S430 내지 S470 동작들에서, 해제될 호스트 메모리 버퍼에 버퍼링되었던 데이터가 스토리지 장치(1300)로 이동할 수 있고, 호스트 메모리 버퍼의 할당이 해제될 수 있다. 간결성을 위해, 중복되는 설명들은 이하 생략될 것이다.
도 8의 S320 동작 및 도 9의 S420 동작은 속성 정보(HMBA1)를 호스트(1100)에게 제공하기 위해 수행될 수 있다. 도 8의 예에서는 호스트(1100)의 선행 알림에 따라 속성 정보(HMBA1)가 공유될 수 있고, 도 9의 예에서는 스토리지 장치(1300)의 선행 요청에 따라 속성 정보(HMBA1)가 공유될 수 있다.
도 10은 도 8 또는 도 9의 예시적인 통신에 따라 호스트 메모리 버퍼들의 할당을 해제하는 예시적인 과정을 보여주는 개념도이다.
예로서, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)이 호스트 메모리(1200) 상에 할당되어 있을 수 있다(상태 D). 예로서, 호스트(1100) 및/또는 스토리지 장치(1300)가 호스트 메모리(1200)에서 50MB의 추가 가용 용량을 필요로 할 수 있다. 이 경우, 호스트(1100)는 속성 정보(HMBA1)를 참조하여, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2) 중 해제될 호스트 메모리 버퍼를 판별할 수 있다.
도 3의 속성 정보(HMBA1)를 참조하면, 호스트 메모리 버퍼(HMB1)를 위해 할당된 메모리 영역의 크기가 50MB이고 호스트 메모리 버퍼(HMB1)가 해제 가능하고 호스트 메모리 버퍼(HMB1)의 해제 우선순위가 가장 높음이 이해될 수 있다. 따라서, 호스트(1100) 및 컨트롤러(1230)의 제어에 따라, 호스트 메모리 버퍼(HMB1)의 할당이 먼저 해제될 수 있다(상태 E). 따라서, 호스트 메모리(1200)에서 50MB의 추가 가용 용량이 확보될 수 있다.
다른 예로서, 호스트(1100) 및/또는 스토리지 장치(1300)가 호스트 메모리(1200)에서 200MB의 추가 가용 용량을 필요로 할 수 있다. 이 경우, 호스트 메모리 버퍼(HMB1)의 할당만 해제하는 것은 불충분할 수 있다. 따라서, 두 번째 해제 우선순위의 속성 그룹과 관련되는 호스트 메모리 버퍼(HMB2)의 할당이 더 해제될 수 있다(상태 F). 따라서, 호스트 메모리(1200)에서 200MB의 추가 가용 용량이 확보될 수 있다.
이러한 방식으로, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)이 속성 정보(HMBA1)에 기초하여 해제될 수 있다. 예로서, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2) 중 속성 정보(HMBA1)에서 더 높은 해제 우선순위를 갖도록 관리되는 호스트 메모리 버퍼가 먼저 해제될 수 있다.
도 10의 예는 해제 우선순위 속성 및 크기 속성에 기반하는 해제 과정을 보여주지만, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2)은 대응하는 속성 그룹들의 다양한 속성을 고려하여 각각 독립적으로 해제될 수 있다. 호스트 메모리 버퍼들(HMB0, HMB1, HMB2) 각각의 할당을 해제하기 위해 도 8 또는 도 9의 예시적인 통신이 수행될 수 있다.
호스트 메모리 버퍼들(HMB0, HMB1, HMB2)은 독립적으로 할당되거나 해제될 수 있다. 예로서, 호스트 메모리 버퍼(HMB0)는 호스트 메모리 버퍼(HMB1)를 할당하거나 해제하는 것과 독립적으로 할당되거나 해제될 수 있다.
예로서, 호스트(1100)의 제어에 따라, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2) 중 일부의 할당이 해제되는지 여부와 무관하게, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2) 중 나머지 일부의 할당은 유지될 수 있다. 따라서, 예로서, 호스트 메모리 버퍼(HMB1)의 할당이 해제되는지 여부와 무관하게, 호스트 메모리 버퍼(HMB0)의 할당은 유지될 수 있고, 따라서 식별자 "0"의 속성 그룹에 대응하는 데이터는 호스트 메모리 버퍼(HMB0)에서 계속 버퍼링될 수 있다.
본 개시의 실시 예들에서, 복수의 호스트 메모리 버퍼의 할당이 독립적으로 해제될 수 있다. 따라서, 호스트 메모리 버퍼들을 부분적으로 해제하는 것이 가능할 수 있다. 호스트 메모리 버퍼들 중 일부가 해제됨에 따라, 버퍼링된 데이터가 호스트 메모리(1200)로부터 스토리지 장치(1300)로 이동할 수 있다.
본 개시의 실시 예들에 따르면, 단일의 호스트 메모리 버퍼(HMB)를 채용하는 경우(도 2 참조)에 비해, 이동되는 데이터의 양이 감소할 수 있다. 그러므로, 문맥 전환 때문에 호스트 시스템(1005)에 발생하는 오버헤드가 최소화될 수 있다. 결과적으로, 호스트 시스템(1005)의 성능이 저하되는 것이 방지될 수 있고, 스토리지 장치(1300)의 신뢰성이 저하되는 것이 방지될 수 있다. 나아가, 호스트 메모리 버퍼들이 효율적으로 관리될 수 있다.
몇몇 실시 예에서, 호스트 메모리 버퍼들(HMB0, HMB1, HMB2) 중 유휴 호스트 메모리 버퍼 또는 더 적은 양의 데이터를 버퍼링하는 호스트 메모리 버퍼가 먼저 해제될 수 있다. 이러한 실시 예들에 따르면, 호스트 메모리(1200)로부터 스토리지 장치(1300)로 이동하는 데이터의 양이 더욱 감소할 수 있다. 따라서, 시스템 성능, 신뢰성, 및 효율성이 극대화될 수 있다.
도 11은 도 3의 속성 정보(HMBA1)에 기초하여 호스트 메모리 버퍼들을 할당하거나 해제하는 예시적인 동작을 설명하는 흐름도이다. 도 11의 예시적인 동작은 호스트(1100)의 프로세서 코어(1110)의 동작에 따라 수행될 수 있다.
S510 동작에서, 호스트(1100)는 호스트 메모리 버퍼의 할당이 요구됨을 판별할 수 있다. 이러한 판별은 호스트(1100)의 판별(도 5의 S110 동작 참조) 또는 스토리지 장치(1300)의 요청(도 6의 S210 동작 참조)에 응답하여 수행될 수 있다. S520 동작에서, 호스트(1100)는 호스트 메모리 버퍼의 할당과 관련하여 스토리지 장치(1300)로부터 속성 정보(HMBA1)를 수신할 수 있다.
S530 동작에서, 호스트(1100)는 호스트 메모리 버퍼를 할당하는 것이 가용한지 여부를 판별할 수 있다. 예로서, 호스트(1100)는 호스트 메모리(1200)의 현재 상태가 할당될 호스트 메모리 버퍼에 대응하는 속성 그룹의 속성을 충족시키지 여부를 판별할 수 있다. 예로서, 호스트 메모리 버퍼(HMB0)가 할당될 예정인 경우, 호스트(1100)는 호스트 메모리(1200)의 가용 용량이 100MB 이상인지 여부를 판별할 수 있다. 호스트 메모리 버퍼를 할당하는 것이 가용한 경우, S540 동작에서, 호스트 메모리 버퍼가 호스트 메모리(1200) 상에 할당될 수 있다.
반면, 몇몇 경우, 호스트 메모리 버퍼를 할당하는 것이 가용하지 않을 수 있다(예컨대, 호스트 메모리(1200)의 가용 용량이 불충분할 수 있다). 이 경우, S550 동작에서, 호스트(1100)는 속성 정보(HMBA1)를 참조하여, 해제 가능한 호스트 메모리 버퍼가 호스트 메모리(1200) 상에 할당되어 있는지 여부를 판별할 수 있다.
예로서, 해제 가능한 호스트 메모리 버퍼가 존재하지 않는 경우(예컨대, 스토리지 장치(1300)가 모든 호스트 메모리 버퍼들로의 접근으로 비지(Busy) 상태인 경우), S580 동작에서, 호스트(1100)는 호스트 메모리 버퍼를 할당하는 것이 가용하지 않음을 판별할 수 있다. 이 경우, 요청된 호스트 메모리 버퍼는 할당되지 않을 수 있다.
예로서, 해제 가능한 호스트 메모리 버퍼 또는 유휴인 호스트 메모리 버퍼가 존재할 수 있다. 이 경우, S560 동작에서, 호스트(1100)는 그 호스트 메모리 버퍼를 해제하는 것이 더 유익한지 여부를 판별할 수 있다. 예로서, 몇몇 경우, 성능, 신뢰성, 효율성 등의 관점에서, 이미 할당된 호스트 메모리 버퍼를 유지하는 것이 그 호스트 메모리 버퍼를 해제하는 것보다 유익할 수 있다. 이 경우, S580 동작에서, 호스트(1100)는 호스트 메모리 버퍼를 할당하는 것이 가용하지 않음을 판별할 수 있다.
반면, 몇몇 경우(예컨대, 기존 호스트 메모리 버퍼가 유휴인 경우), 기존 호스트 메모리 버퍼를 해제하고 새로운 호스트 메모리 버퍼를 할당하는 것이 기존 호스트 메모리 버퍼를 유지하는 것보다 유익할 수 있다. 이 경우, S570 동작에서, 기존 호스트 메모리 버퍼의 할당이 해제될 수 있다. 이후, S540 동작에서, 새로운 호스트 메모리 버퍼가 호스트 메모리(1200) 상에 할당될 수 있다.
호스트(1100), 호스트 메모리(1200), 및 스토리지 장치(1300)와 관련되는 통신 및 동작들이 도 5 내지 도 11을 참조하여 설명되었다. 몇몇 실시 예에서, 이 통신 및 동작들을 수행하기 위해 새로운 프로토콜들이 정의될 수 있다. 대안적으로, 이 통신 및 동작들은 기존 프로토콜들에 기초하여 수행될 수 있다.
도 12는 도 3의 속성 정보(HMBA1)에 기초하여 호스트 메모리 버퍼들을 할당하거나 해제하는 것과 관련되는 예시적인 통신을 설명하는 흐름도이다. 예로서, 도 12의 예시적인 통신은 NVMe 스펙(Specification)에서 제공되는 프로토콜을 활용하여 수행될 수 있다.
S610 동작에서, 호스트(1100)는 스토리지 장치(1300)로 ID 커맨드를 전송할 수 있다. ID 커맨드는 스토리지 장치(1300)의 유형, 구성, 능력(Capability) 등과 같은 다양한 정보를 식별하기 위해 전송될 수 있다. 본 개시의 실시 예들에서, ID 커맨드는 호스트 메모리 버퍼의 할당(도 5의 S110 동작 참조) 또는 호스트 메모리 버퍼의 해제(도 8의 S310 동작 참조)를 스토리지 장치(1300)로 알리기 위해 채용될 수 있다.
S620 동작에서, 스토리지 장치(1300)는 ID 커맨드에 대한 응답을 호스트(1100)로 전송할 수 있다. 이 응답은 스토리지 장치(1300)의 유형, 구성, 능력 등과 같은 다양한 정보를 제공하기 위해 전송될 수 있다. 본 개시의 실시 예들에서, 이 응답은 속성 정보(HMBA1)를 호스트(1100)로 제공(도 5의 S120 동작 및 도 8의 S320 동작 참조)하기 위해 채용될 수 있다.
S630 동작에서, 호스트(1100)는 스토리지 장치(1300)로 SetFeature 커맨드를 전송할 수 있다. SetFeature 커맨드는 호스트(1100)와 스토리지 장치(1300) 사이의 통신을 위해 요구되는 조건들을 설정하기 위해 전송될 수 있다. 본 개시의 실시 예들에서, SetFeature 커맨드는 할당된 호스트 메모리 버퍼의 정보(도 5의 S180 동작 참조) 또는 호스트 메모리 버퍼의 해제(도 8의 S330 동작 참조)를 스토리지 장치(1300)로 알리기 위해 채용될 수 있다.
도 13은 도 3의 속성 정보(HMBA1)에 기초하여 호스트 메모리 버퍼들을 할당하거나 해제하는 것과 관련되는 예시적인 통신을 설명하는 흐름도이다. 예로서, 도 13의 예시적인 통신은 NVMe 스펙에서 제공되는 프로토콜을 활용하여 수행될 수 있다.
S710 동작에서, 호스트(1100)는 스토리지 장치(1300)로 AER(Asynchronous Event Request) 커맨드를 전송할 수 있다. AER 커맨드는 스토리지 장치(1300)에서 특정 이벤트(예컨대, 온도 증가, 오류 등)가 발생하는 경우에 그 특정 이벤트의 발생을 알리도록 스토리지 장치(1300)에게 요청하기 위해 전송될 수 있다. 본 개시의 실시 예들에서, AER 커맨드는 호스트 메모리 버퍼의 할당 또는 해제가 요구됨을 알리도록 스토리지 장치(1300)에게 요청하기 위해 채용될 수 있다.
S720 동작에서, 스토리지 장치(1300)는 AER 완료 응답을 호스트(1100)로 전송할 수 있다. AER 완료 응답은 특정 이벤트의 발생을 알리기 위해 전송될 수 있다. 본 개시의 실시 예들에서, AER 완료 응답은 호스트 메모리 버퍼의 할당(도 6의 S210 동작 참조) 또는 호스트 메모리 버퍼의 해제(도 9의 S410 동작 참조)가 요구됨을 호스트(1100)로 알리기 위해 채용될 수 있다.
S730 동작에서, 호스트(1100)는 GetLogPage 커맨드를 스토리지 장치(1300)로 전송할 수 있다. GetLogPage 커맨드는 발생된 이벤트와 관련되는 정보를 요청하기 위해 전송될 수 있다. 본 개시의 실시 예들에서, GetLogPage 커맨드는 스토리지 장치(1300)에게 속성 정보(HMBA1)를 요청(도 6의 S215 동작 및 도 9의 S415 동작 참조)하기 위해 채용될 수 있다.
S740 동작에서, 스토리지 장치(1300)는 GetLogPage 커맨드에 대한 응답을 호스트(1100)로 전송할 수 있다. 이 응답은 스토리지 장치(1300)에서 발생한 이벤트와 관련되는 정보를 제공하기 위해 전송될 수 있다. 본 개시의 실시 예들에서, 이 응답은 속성 정보(HMBA1)를 호스트(1100)로 제공(도 6의 S220 동작 및 도 9의 S420 동작 참조)하기 위해 채용될 수 있다.
S750 동작에서, 호스트(1100)는 스토리지 장치(1300)로 SetFeature 커맨드를 전송할 수 있다. 도 12의 S630 동작과 유사하게, SetFeature 커맨드는 할당된 호스트 메모리 버퍼의 정보(도 6의 S280 동작 참조) 또는 호스트 메모리 버퍼의 해제(도 9의 S430 동작 참조)를 스토리지 장치(1300)로 알리기 위해 채용될 수 있다.
이처럼, 기존 프로토콜들 및 커맨드들이 활용되는 경우, 속성 정보(HMBA1) 및 호스트 메모리 버퍼와 관련되는 정보를 제공하기 위해 커맨드 포맷이 수정 또는 변경될 수 있다. 예로서, 속성 정보(HMBA1) 및 호스트 메모리 버퍼와 관련되는 정보는 커맨드 포맷의 예약된(Reserved) 필드 또는 새로운 추가 필드에 포함되어 제공될 수 있다.
도 12 및 도 13의 예시적인 통신은 더 나은 이해를 가능하게 하기 위해 제공되고, 본 발명을 한정하도록 의도되지 않는다. 호스트(1100)와 스토리지 장치(1300) 사이의 통신은 속성 정보(HMBA1)를 공유하고 호스트 메모리 버퍼를 할당하거나 해제하기 위해 다양하게 변경 또는 수정될 수 있다.
IV. 대안적인 구성들
도 14 및 도 15는 도 3의 속성 정보(HMBA1)를 호스트(1100)와 스토리지 장치(1200) 사이에서 공유하기 위한 예시적인 구성을 보여주는 블록도들이다.
도 14를 참조하면, 몇몇 실시 예에서, 스토리지 장치(1300)는 보조 메모리(1370)를 포함할 수 있다. 보조 메모리(1370)는 속성 정보(HMBA1)를 저장할 수 있다. 보조 메모리(1370)는 호스트(1100)에 의해 액세스될 수 있도록 구성될 수 있다. 예로서, 보조 메모리(1370)는 사이드밴드(Sideband) 인터페이스 또는 추가의 연결 핀을 통해 호스트(1100)와 연결될 수 있다. 예로서, 보조 메모리(1370)는 레지스터(Register) 유형의 메모리를 포함할 수 있다.
호스트(1100)는 보조 메모리(1370)로 액세스하여 속성 정보(HMBA1)를 참조할 수 있다. 호스트 메모리 버퍼의 할당 또는 해제가 요구되는 경우, 호스트(1100)는 보조 메모리(1370)의 속성 정보(HMBA1)를 직접 이용할 수 있다. 이 경우, 스토리지 장치(1300)로부터 호스트(1100)로 속성 정보(HMBA1)를 제공하는 통신은 생략될 수 있다.
도 15를 참조하면, 몇몇 실시 예에서, 호스트(1100)가 보조 메모리(1170)를 포함할 수 있다. 보조 메모리(1170)는 스토리지 장치(1300)로부터 수신되는 속성 정보(HMBA1)를 저장할 수 있다. 예로서, 보조 메모리(1170)는 레지스터 유형의 메모리를 포함할 수 있다. 호스트(1100)는 매 통신마다 스토리지 장치(1300)로부터 속성 정보(HMBA1)를 수신하는 대신, 보조 메모리(1170)에 저장된 속성 정보(HMBA1)를 참조할 수 있다.
몇몇 실시 예에서, 보조 메모리(1170)에 저장된 속성 정보(HMBA1)는 기준 조건의 충족에 응답하여 스토리지 장치(1300)와의 통신에 따라 갱신될 수 있다. 예로서, 보조 메모리(1170)에 저장된 속성 정보(HMBA1)는 주기적으로 갱신될 수 있다. 다른 예로서, 보조 메모리(1170)에 저장된 속성 정보(HMBA1)는 스토리지 장치(1300)의 속성 정보(HMBA1)가 변경될 때마다 갱신될 수 있다. 따라서, 호스트(1100)는 최신의 속성 정보(HMBA1)를 참조할 수 있다.
도 16은 몇몇 실시 예에 따른 속성 정보의 예시적인 구성을 설명하기 위한 표이다. 예로서, 도 2의 속성 정보(HMBA)는 도 16의 속성 정보(HMBA2)를 포함할 수 있다. 도 17은 도 16의 속성 정보(HMBA2)와 함께 채용될 수 있는 예시적인 구성을 보여주는 블록도이다.
도 17을 참조하면, 몇몇 실시 예에서, 스토리지 장치(1300)는 온 칩 버스(1306), 암호화기(1391), 압축기(1393), 복호화기(1396), 및 압축해제기(1398)를 더 포함할 수 있다. 몇몇 실시 예에서, 메모리 장치(1311)는 도 16의 속성 정보(HMBA2)를 저장할 수 있다.
본 개시의 실시 예들에서, 스토리지 장치(1300)의 동작들과 관련되는 데이터가 스토리지 장치(1300)의 외부 구성 요소, 즉 호스트(1100) 및 호스트 메모리(1200)로 출력될 수 있다. 그러나, 스토리지 장치(1300)의 동작들과 관련되는 몇몇 데이터는 보안 이슈 때문에 외부 구성 요소로의 노출을 방지하는 것이 요구될 수 있다.
따라서, 암호화기(1391)는 호스트 메모리(1200)로 제공되는 데이터를 암호화할 수 있다. 복호화기(1396)는 호스트 메모리(1200)로부터 수신되는 데이터를 복호화하기 위해 채용될 수 있다. 암호화기(1391) 및 복호화기(1396)는 다양한 암호화/복호화 알고리즘 중 적어도 하나에 따라 동작할 수 있다.
스토리지 장치(1300)에서 다루어지는 데이터의 양이 증가함에 따라, 호스트 메모리 버퍼에서 버퍼링되는 데이터의 양 역시 증가할 수 있다. 압축기(1393)는 호스트 메모리(1200)로 제공되는 데이터를 압축하기 위해 채용될 수 있다. 압축기(1393)가 채용되는 경우, 호스트 메모리(1200)로 제공되는 데이터의 양이 감소할 수 있고 작은 크기의 호스트 메모리 버퍼가 구현될 수 있다. 따라서, 호스트 메모리 버퍼의 관리 효율성이 향상될 수 있다.
압축해제기(1398)는 호스트 메모리(1200)로부터 수신되는 데이터를 압축해제할 수 있다. 압축기(1393) 및 압축해제기(1398)는 다양한 압축/압축해제 알고리즘 중 적어도 하나에 따라 동작할 수 있다.
컨트롤러(1330)로부터 출력되는 복수의 데이터는 암호화기(1391)에 의해 암호화되고 압축기(1393)에 의해 압축됨으로써 호스트 메모리(1200)로 제공될 수 있다. 예로서, 컨트롤러(1330)가 스토리지 버퍼(1350)에 버퍼링된 원래 데이터(MDo)를 호스트 메모리 버퍼에서 버퍼링하고자 하는 경우, 암호화되고 압축된 데이터가 호스트 메모리(1200)로 출력될 수 있다. 따라서, 호스트 메모리 버퍼(HMB0)에는 변환된 데이터(MDc)가 버퍼링될 수 있다.
스토리지 장치(1300)가 원래 데이터(MDo)를 이용하고자 하는 경우, 스토리지 장치(1300)는 변환된 데이터(MDc)를 호스트 메모리(1200)로부터 수신할 수 있다. 변환된 데이터(MDc)는 압축해제기(1398)에 의해 압축해제되고 복호화기(1396)에 의해 복호화될 수 있다. 따라서, 스토리지 장치(1300)는 원래 데이터(MDo)를 획득할 수 있다.
한편, 호스트(1100)에 의해 참조되는 데이터는 암호화 및 압축 없이 출력될 수 있다. 예로서, 속성 정보(HMBA2)는 호스트(1100)에 의해 직접 참조될 수 있고, 따라서 암호화 및 압축 없이 호스트(1100)로 제공될 수 있다.
도 16을 참조하면, 속성 정보(HMBA2)는 호스트 메모리 버퍼들 각각과 관련되는 속성들을 포함할 수 있다. 예로서, 도 3의 속성 정보(HMBA1)와 비교하여, 속성 정보(HMBA2)는 각 호스트 메모리 버퍼에서 버퍼링되는 데이터가 암호화기(1391)에 의해 암호화되는지 여부 및 각 호스트 메모리 버퍼에서 버퍼링되는 데이터가 압축기(1393)에 의해 압축되는지 여부와 관련되는 정보를 더 포함할 수 있다.
예로서, 관리 데이터를 외부 구성 요소로 노출하지 않는 것이 더 좋을 수 있고, 관리 데이터는 큰 크기의 호스트 메모리 버퍼를 요구할 수 있다. 따라서, 관리 데이터는 암호화되고 압축됨으로써 호스트 메모리 버퍼에서 버퍼링될 수 있다.
다시 도 17을 참조하면, 스토리지 장치(1300)의 구성 요소들은 온 칩 버스(1306)를 통해 연결될 수 있다. 온 칩 버스(1306)는 스토리지 장치(1300)의 구성 요소들 사이의 통신 경로를 제공할 수 있다. 도 17의 도시와 달리, 암호화기(1391)의 위치는 압축기(1393)의 위치와 바뀔 수 있고, 복호화기(1396)의 위치는 압축해제기(1398)의 위치와 바뀔 수 있다.
도 18은 도 1의 스토리지 장치(1300)에 의해 호스트 메모리(1200)를 이용하는 것과 관련되는 예시적인 구성을 보여주는 블록도이다.
도 2 내지 도 17을 참조하여 설명된 실시 예들에서, 호스트 메모리 버퍼는 호스트(1100)의 개입에 따라 할당되거나 해제될 수 있다. 그러나, 도 18을 참조하면, 몇몇 실시 예에서, 호스트 메모리 버퍼는 호스트(1100)의 개입 없이 호스트 메모리(1200)의 컨트롤러(1230)의 제어에 따라 할당되거나 해제될 수 있다.
예로서, 컨트롤러(1230)가 높은 연산 능력을 갖는 경우, 컨트롤러(1230)는 스토리지 장치(1300)로부터 제공되는 속성 정보(HMBA1)에 기초하여 호스트 메모리 버퍼들(HMB0, HMB1)을 스스로 할당하거나 해제할 수 있다. 이를 위해, 호스트(1100)의 개입 없이 컨트롤러(1230)가 컨트롤러(1330)와 통신할 수 있다. 이러한 실시 예들에 따르면, 호스트(1100)의 작업부하(Workload)가 감소할 수 있고, 통신 시간이 단축될 수 있다.
V. 복수의 스토리지 장치를 위한 응용
도 19는 복수의 스토리지 장치에 의해 호스트 메모리(1200)를 이용하는 것과 관련되는 예시적인 구성을 보여주는 블록도이다.
도 2 내지 도 18을 참조하여 설명된 실시 예들에서, 하나의 스토리지 장치(1300)가 호스트 메모리(1200)를 버퍼로써 이용할 수 있다. 그러나, 도 19를 참조하면, 몇몇 실시 예에서, 복수의 스토리지 장치(1301, 1302) 각각이 호스트 메모리(1200)를 버퍼로써 이용할 수 있다.
스토리지 장치(1301)는 속성 정보(HMBAa)를 저장할 수 있고, 스토리지 장치(1302)는 속성 정보(HMBAb)를 저장할 수 있다. 예로서, 각 속성 정보(HMBAa, HMBAb)는 도 3의 속성 정보(HMBA1) 또는 도 16의 속성 정보(HMBA2)와 동일하거나 유사하게 구성될 수 있다. 스토리지 장치(1301)를 위한 호스트 메모리 버퍼(예컨대, 호스트 메모리 버퍼들(HMBa0, HMBa1, HMBa2))는 속성 정보(HMBAa)에 기초하여 할당될 수 있고, 스토리지 장치(1302)를 위한 호스트 메모리 버퍼(예컨대, 호스트 메모리 버퍼(HMBb0))는 속성 정보(HMBAb)에 기초하여 할당될 수 있다.
호스트 메모리 버퍼들(HMBa0, HMBa1, HMBa2)은 속성 정보(HMBAa)에서 관리되는 속성 그룹들에 대응하여 스토리지 장치(1301)로부터 출력되는 데이터를 버퍼링하기 위해 할당될 수 있다. 호스트 메모리 버퍼(HMBb0)는 속성 정보(HMBAb)에서 관리되는 속성 그룹들에 대응하여 스토리지 장치(1302)로부터 출력되는 데이터를 버퍼링하기 위해 할당될 수 있다. 호스트 메모리 버퍼들(HMBa0, HMBa1, HMBa2, HMBb0)은 물리적으로 별개인 메모리 영역들 상에 각각 할당될 수 있다.
도 19는 두 개의 스토리지 장치(1301, 1302)를 보여주지만, 버스(1600)에 연결되는 스토리지 장치들의 개수는 다양하게 변경 또는 수정될 수 있다. 나아가, 도 19의 도시와 달리, 호스트 메모리 버퍼들(HMBa0, HMBa1, HMBa2, HMBb0)은 여러 메모리 장치 상에 분산하여 할당될 수 있다.
도 20은 도 19의 복수의 스토리지 장치(1301, 1302)의 작업부하를 고려하여 호스트 메모리 버퍼를 할당하거나 해제하는 예시적인 동작을 설명하는 흐름도이다. 도 20의 예시적인 동작은 호스트(1100)의 프로세서 코어(1110)의 동작에 따라 수행될 수 있다. 도 21은 도 20의 예시적인 동작에 따라 호스트 메모리 버퍼를 할당하거나 해제하는 예시적인 과정을 보여주는 개념도이다.
도 20의 S810 동작에서, 호스트(1100) 및 컨트롤러(1230)의 제어에 따라, 각 스토리지 장치들(1301, 1302)을 위한 호스트 메모리 버퍼들(HMBa0, HMBa1, HMBa2, HMBb0)이 호스트 메모리(1200) 상에 할당될 수 있다(도 21의 상태 G). 한편, 도 20의 S820 동작에서, 호스트(1100)는 각 스토리지 장치(1301, 1302)의 작업부하를 모니터링할 수 있다.
작업부하는 각 스토리지 장치(1301, 1302)에서 다루어지는 데이터의 양과 관련될 수 있다. 데이터의 양이 많을수록, 작업부하가 심할(Heavy) 수 있다. 예로서, 스토리지 장치에서 다루어지는 데이터의 양이 증가하는 경우, 호스트(1100)와 스토리지 장치 사이에서 교환되는 데이터의 양이 많아질 수 있다. 이 예에서, 호스트(1100)와 스토리지 장치 사이에서 교환되는 데이터의 양은 작업부하를 모니터링하기 위해 참조될 수 있다.
도 20의 S830 동작에서, 호스트(1100)는 모니터링 결과에 기초하여, 각 스토리지 장치들(1301, 1302)의 작업부하 비율이 변경되는지 여부를 판별할 수 있다. 예로서, 호스트(1100)와 스토리지 장치(1302) 사이에서 교환되는 데이터의 양이 많아지는 경우, 작업부하 비율이 변경될 수 있다. 이는 스토리지 장치(1302)의 작업부하가 심해짐을 의미할 수 있다.
스토리지 장치(1302)의 작업부하가 심해지는 경우, 도 20의 S840 동작이 수행될 수 있다. S840 동작에서, 호스트(1100)의 제어에 따라, 덜한 작업부하를 갖는 스토리지 장치(1301)를 위한 호스트 메모리 버퍼는 해제될 수 있고, 심한 작업부하를 갖는 스토리지 장치(1302)를 위한 호스트 메모리 버퍼가 추가로 할당될 수 있다. 예로서, 스토리지 장치(1301)를 위한 호스트 메모리 버퍼들(HMBa1, HMBa2)이 해제될 수 있다. 대신, 호스트 메모리 버퍼들(HMBa1, HMBa2)이 할당되었던 메모리 영역에 스토리지 장치(1302)를 위한 호스트 메모리 버퍼들(HMBb1, HMBb2)이 새로 할당될 수 있다(도 21의 상태 H).
이러한 실시 예들에서, 심한 작업부하를 갖는 스토리지 장치(1302)가 충분한 버퍼 용량을 확보할 수 있다. 즉, 호스트 메모리 버퍼의 관리 효율성이 향상될 수 있다. 호스트 메모리 버퍼의 할당 및 해제는, 도 5 내지 도 11을 참조하여 설명된 것들과 유사하게, 각 속성 정보(HMBAa, HMBAb)를 참조하여(예컨대, 할당 우선순위, 해제 우선순위, 크기 등의 속성들을 고려하여) 제공될 수 있다.
반면, 몇몇 경우, 작업부하 비율이 변경되지 않을 수 있다. 이 경우, 도 20의 S850 동작에서, 호스트 메모리 버퍼들(HMBa0, HMBa1, HMBa2, HMBb0)의 현재 할당이 유지될 수 있다.
위 설명들은 본 발명을 구현하기 위한 예시적인 구성들 및 동작들을 제공하도록 의도된다. 본 발명의 기술 사상은 위에서 설명된 실시 예들뿐만 아니라, 위 실시 예들을 단순하게 변경하거나 수정하여 얻어질 수 있는 구현들도 포함할 것이다. 또한, 본 발명의 기술 사상은 위에서 설명된 실시 예들을 앞으로 용이하게 변경하거나 수정하여 달성될 수 있는 구현들도 포함할 것이다.
1000 : 전자 시스템 1005 : 호스트 시스템

Claims (20)

  1. 호스트 메모리 상에 할당되는 복수의 호스트 메모리 버퍼와 관련되는 속성 정보를 저장하도록 구성되는 메모리 장치; 및
    상기 메모리 장치의 동작들과 관련되는 복수의 데이터가 상기 속성 정보에 기초하여 상기 복수의 호스트 메모리 버퍼에서 버퍼링되도록, 상기 호스트 메모리와 통신하도록 구성되는 컨트롤러를 포함하되,
    상기 컨트롤러는, 상기 속성 정보에서 관리되는 제 1 속성 그룹에 대응하는 제 1 데이터가 상기 복수의 호스트 메모리 버퍼 중 제 1 호스트 메모리 버퍼에서 버퍼링되고 상기 제 1 속성 그룹과 상이한 제 2 속성 그룹에 대응하는 제 2 데이터가 상기 제 1 호스트 메모리 버퍼와 별개인 제 2 호스트 메모리 버퍼에서 버퍼링되도록, 상기 호스트 메모리와 통신하도록 더 구성되는 스토리지 장치.
  2. 제 1 항에 있어서,
    상기 속성 정보는 상기 복수의 호스트 메모리 버퍼 각각의 식별자, 상태, 및 크기, 상기 복수의 호스트 메모리 버퍼 각각에서 버퍼링되는 데이터의 유형, 및 상기 복수의 호스트 메모리 버퍼 각각에 대한 해제 우선순위 중 적어도 하나를 포함하는 스토리지 장치.
  3. 제 1 항에 있어서,
    상기 속성 정보는 상기 복수의 호스트 메모리 버퍼 각각과 관련되는 제 1 및 제 2 속성들을 포함하고,
    상기 제 1 속성 그룹은 상기 제 1 속성의 제 1 속성 값에 기초하여 식별되고, 상기 제 2 속성 그룹은 상기 제 1 속성의 제 2 속성 값에 기초하여 식별되는 스토리지 장치.
  4. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 복수의 호스트 메모리 버퍼가 상기 속성 정보에서 관리되는 상이한 속성 그룹들에 각각 대응하여 상기 복수의 데이터를 각각 버퍼링하기 위해 상기 호스트 메모리 상에 할당됨에 따라, 상기 호스트 메모리와 통신하도록 더 구성되는 스토리지 장치.
  5. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 제 1 및 제 2 호스트 메모리 버퍼들이 상기 호스트 메모리 상의 제 1 및 제 2 메모리 영역들에 각각 대응하여 할당됨에 따라, 상기 호스트 메모리와 통신하도록 더 구성되고,
    상기 제 1 메모리 영역은 상기 제 2 메모리 영역과 물리적으로 별개인 스토리지 장치.
  6. 제 1 항에 있어서,
    상기 컨트롤러는 상기 제 2 데이터와 관련하여 상기 호스트 메모리와 통신하는 것과 독립적으로 상기 제 1 데이터와 관련하여 상기 호스트 메모리와 통신하도록 더 구성되는 스토리지 장치.
  7. 속성 정보를 저장하도록 구성되는 메모리 장치; 및
    호스트 메모리 상의 복수의 호스트 메모리 버퍼가 상이한 속성 그룹들의 복수의 데이터를 버퍼링하기 위해 상기 속성 정보에 기초하여 독립적으로 할당되도록, 호스트 장치로 상기 속성 정보를 제공하도록 구성되는 컨트롤러를 포함하되,
    상기 컨트롤러는:
    상기 호스트 장치로부터 요청이 수신되는 경우 또는 상기 컨트롤러가 상기 복수의 호스트 메모리 버퍼의 전부 또는 일부의 할당을 상기 호스트 장치로 요청하는 경우, 상기 호스트 장치로 상기 속성 정보를 제공하고;
    상기 복수의 호스트 메모리 버퍼가 상기 호스트 장치의 제어에 따라 상기 호스트 메모리 상에서 서로 물리적으로 별개인 복수의 메모리 영역에 각각 대응하여 할당됨에 따라, 상기 호스트 메모리와 통신하도록 더 구성되는 스토리지 장치.
  8. 제 7 항에 있어서,
    상기 컨트롤러는:
    상기 복수의 호스트 메모리 버퍼 중 할당된 호스트 메모리 버퍼가 해제되도록, 상기 호스트 장치로 상기 속성 정보를 제공하고;
    상기 할당된 호스트 메모리 버퍼가 해제된 경우, 상기 할당된 호스트 메모리 버퍼로 지시되는 액세스를 중단하도록 더 구성되는 스토리지 장치.
  9. 제 8 항에 있어서,
    상기 호스트 장치로부터 해제 알림이 수신되는 경우 또는 상기 컨트롤러가 상기 할당된 호스트 메모리 버퍼의 해제를 상기 호스트 장치로 요청하는 경우, 상기 컨트롤러가 상기 호스트 장치로 상기 속성 정보를 제공하도록 더 구성되는 스토리지 장치.
  10. 제 8 항에 있어서,
    상기 컨트롤러는, 상기 할당된 호스트 메모리 버퍼가 해제되기 전에, 상기 할당된 호스트 메모리 버퍼에 버퍼링되었던 데이터를 수신하도록 더 구성되는 스토리지 장치.
  11. 제 7 항에 있어서,
    상기 컨트롤러는, 상기 복수의 호스트 메모리 버퍼 중 상기 속성 정보에서 관리되는 제 1 속성 그룹에 대응하는 제 1 데이터를 버퍼링하기 위한 제 1 호스트 메모리 버퍼의 할당이 해제되는지 여부와 무관하게, 상기 제 1 속성 그룹과 상이한 제 2 속성 그룹에 대응하는 제 2 데이터가 상기 제 1 호스트 메모리 버퍼와 별개인 제 2 호스트 메모리 버퍼에서 버퍼링되도록, 상기 호스트 메모리와 통신하도록 더 구성되는 스토리지 장치.
  12. 제 7 항에 있어서,
    상기 호스트 메모리로 제공되는 데이터를 암호화하도록 구성되는 암호화기; 및
    상기 호스트 메모리로 제공되는 데이터를 압축하도록 구성되는 압축기를 더 포함하되,
    상기 복수의 데이터는 상기 암호화기에 의해 암호화되고 상기 압축기에 의해 압축됨으로써 상기 컨트롤러로부터 상기 호스트 메모리로 제공되는 스토리지 장치.
  13. 제 12 항에 있어서,
    상기 속성 정보는 상기 복수의 호스트 메모리 버퍼 각각에서 버퍼링되는 데이터가 상기 암호화기에 의해 암호화되는지 여부 및 상기 버퍼링되는 데이터가 상기 압축기에 의해 압축되는지 여부와 관련되는 정보를 포함하는 스토리지 장치.
  14. 호스트 장치;
    제 1 속성 정보를 저장하도록 구성되는 제 1 스토리지 장치; 및
    상기 제 1 스토리지 장치로부터 출력되는 상이한 속성 그룹들의 복수의 데이터를 상기 호스트 장치의 제어에 따라 버퍼링하기 위한 복수의 호스트 메모리 버퍼를 할당하거나 해제하도록 구성되는 호스트 메모리를 포함하되,
    상기 호스트 메모리는:
    상기 제 1 속성 정보에서 관리되는 제 1 속성 그룹에 대응하여 상기 복수의 데이터 중 제 1 데이터를 버퍼링하기 위해 상기 복수의 호스트 메모리 버퍼 중 제 1 호스트 메모리 버퍼를 할당하고;
    상기 제 1 속성 그룹과 상이한 제 2 속성 그룹에 대응하여 상기 복수의 데이터 중 제 2 데이터를 버퍼링하기 위해 상기 제 1 호스트 메모리 버퍼와 별개인 제 2 호스트 메모리 버퍼를 할당하도록 더 구성되고,
    상기 제 1 호스트 메모리 버퍼는 상기 제 2 호스트 메모리 버퍼를 할당하거나 해제하는 것과 독립적으로 할당되거나 해제되는 전자 장치.
  15. 제 14 항에 있어서,
    상기 호스트 장치는 상기 제 1 속성 정보에 기초하여 상기 호스트 메모리 상에 상기 제 1 호스트 메모리 버퍼를 할당하는 것이 가용한지 여부를 판별하도록 구성되는 전자 장치.
  16. 제 15 항에 있어서,
    상기 호스트 메모리의 현재 상태가 상기 제 1 속성 그룹의 속성을 충족시키는 경우, 상기 호스트 장치는, 상기 제 1 호스트 메모리 버퍼가 상기 호스트 메모리 상에 할당되도록, 상기 호스트 메모리와 통신하도록 더 구성되는 전자 장치.
  17. 제 15 항에 있어서,
    상기 호스트 메모리의 현재 상태가 상기 제 1 속성 그룹의 속성을 충족시키지 않고 하나 이상의 해제 가능한 호스트 메모리 버퍼가 상기 호스트 메모리 상에 할당되어 있는 경우, 상기 호스트 장치는, 상기 하나 이상의 해제 가능한 호스트 메모리 버퍼의 전부 또는 일부의 할당이 해제된 후 상기 제 1 호스트 메모리 버퍼가 상기 호스트 메모리 상에 할당되도록, 상기 호스트 메모리와 통신하도록 구성되는 전자 장치.
  18. 제 14 항에 있어서,
    상기 호스트 장치는, 상기 제 1 속성 정보에 기초하여, 상기 할당된 제 1 및 제 2 호스트 메모리 버퍼들 중 먼저 해제될 호스트 메모리 버퍼를 판별하도록 구성되는 전자 장치.
  19. 제 18 항에 있어서,
    상기 제 1 속성 정보는 상기 할당된 제 1 및 제 2 호스트 메모리 버퍼들 각각에 대한 해제 우선순위를 포함하고,
    상기 호스트 장치는, 상기 할당된 제 1 및 제 2 호스트 메모리 버퍼들 중, 상기 제 1 속성 정보에서 더 높은 해제 우선순위를 갖도록 관리되는 호스트 메모리 버퍼 또는 유휴 호스트 메모리 버퍼 또는 더 적은 양의 데이터를 버퍼링하는 호스트 메모리 버퍼가 먼저 해제되도록, 상기 호스트 메모리와 통신하도록 더 구성되는 전자 장치.
  20. 제 14 항에 있어서,
    제 2 속성 정보를 저장하도록 구성되는 제 2 스토리지 장치를 더 포함하되,
    상기 호스트 메모리는 상기 제 2 속성 정보에서 관리되는 제 3 속성 그룹에 대응하여 상기 제 2 스토리지 장치로부터 출력되는 제 3 데이터를 버퍼링하기 위해 상기 할당된 제 1 및 제 2 호스트 메모리 버퍼들과 별개인 제 3 호스트 메모리 버퍼를 할당하도록 더 구성되고,
    상기 호스트 장치와 상기 제 2 스토리지 장치 사이에서 교환되는 데이터의 양이 상기 호스트 장치와 상기 제 1 스토리지 장치 사이에서 교환되는 데이터의 양보다 많아지는 경우, 상기 호스트 장치의 제어에 따라, 상기 제 2 호스트 메모리 버퍼가 해제되고, 상기 해제된 제 2 호스트 메모리 버퍼가 할당되었던 메모리 영역에 상기 제 2 스토리지 장치를 위한 새로운 호스트 메모리 버퍼가 할당되는 전자 장치.
KR1020170150694A 2017-11-13 2017-11-13 호스트 메모리 버퍼를 사용하기 위해 호스트 장치와 속성 정보를 공유하는 스토리지 장치 및 그것을 포함하는 전자 장치 KR102384759B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170150694A KR102384759B1 (ko) 2017-11-13 2017-11-13 호스트 메모리 버퍼를 사용하기 위해 호스트 장치와 속성 정보를 공유하는 스토리지 장치 및 그것을 포함하는 전자 장치
US16/012,807 US10936245B2 (en) 2017-11-13 2018-06-20 Storage device sharing attribute information with host device to use host memory buffer and electronic device including the same
CN201811339543.0A CN109783400A (zh) 2017-11-13 2018-11-12 储存设备及包含其的电子设备
US17/166,299 US11435943B2 (en) 2017-11-13 2021-02-03 Storage device sharing attribute information with host device to use host memory buffer and electronic device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170150694A KR102384759B1 (ko) 2017-11-13 2017-11-13 호스트 메모리 버퍼를 사용하기 위해 호스트 장치와 속성 정보를 공유하는 스토리지 장치 및 그것을 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20190054448A true KR20190054448A (ko) 2019-05-22
KR102384759B1 KR102384759B1 (ko) 2022-04-11

Family

ID=66433366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170150694A KR102384759B1 (ko) 2017-11-13 2017-11-13 호스트 메모리 버퍼를 사용하기 위해 호스트 장치와 속성 정보를 공유하는 스토리지 장치 및 그것을 포함하는 전자 장치

Country Status (3)

Country Link
US (2) US10936245B2 (ko)
KR (1) KR102384759B1 (ko)
CN (1) CN109783400A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068263A (ko) * 2021-11-10 2023-05-17 삼성전자주식회사 호스트 메모리 버퍼를 사용하는 메모리 시스템 및 그것의 동작 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10558576B2 (en) * 2018-01-22 2020-02-11 Western Digital Technologies, Inc. Storage device with rapid overlay access
KR102653373B1 (ko) * 2018-09-13 2024-04-02 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR20200088709A (ko) * 2019-01-15 2020-07-23 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11544205B2 (en) * 2020-11-20 2023-01-03 Western Digital Technologies, Inc. Peer storage devices sharing host control data
US11403011B1 (en) 2021-04-05 2022-08-02 Western Digital Technologies, Inc. Host memory buffer allocation management
TW202321897A (zh) * 2021-11-15 2023-06-01 南韓商三星電子股份有限公司 儲存裝置及其操作方法
US11971771B2 (en) 2022-01-25 2024-04-30 Western Digital Technologies, Inc. Peer storage device messaging for power management
CN115795519B (zh) * 2023-01-18 2023-05-09 苏州浪潮智能科技有限公司 数据加解密处理方法、装置、电子设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140337560A1 (en) * 2013-05-13 2014-11-13 Qualcomm Incorporated System and Method for High Performance and Low Cost Flash Translation Layer
KR20150055413A (ko) * 2013-11-13 2015-05-21 에스케이하이닉스 주식회사 데이터 저장 장치
US20160026406A1 (en) * 2014-06-05 2016-01-28 Sandisk Technologies Inc. Methods, systems, and computer readable media for providing flexible host memory buffer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4697146B2 (ja) 2007-01-19 2011-06-08 Ｔｄｋ株式会社 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
US9645866B2 (en) * 2010-09-20 2017-05-09 Qualcomm Incorporated Inter-processor communication techniques in a multiple-processor computing platform
KR101888074B1 (ko) * 2012-01-09 2018-08-13 삼성전자주식회사 저장 장치 및 불휘발성 메모리 장치, 그리고 그것의 동작 방법
US10268584B2 (en) * 2014-08-20 2019-04-23 Sandisk Technologies Llc Adaptive host memory buffer (HMB) caching using unassisted hinting
US20160054943A1 (en) 2014-08-22 2016-02-25 Kabushiki Kaisha Toshiba Information processing apparatus
US10055236B2 (en) * 2015-07-02 2018-08-21 Sandisk Technologies Llc Runtime data storage and/or retrieval
US10866737B2 (en) 2015-09-17 2020-12-15 Intel Corporation Apparatus, method and system to store information for a solid state drive
KR102491651B1 (ko) * 2015-12-14 2023-01-26 삼성전자주식회사 비휘발성 메모리 모듈, 그것을 포함하는 컴퓨팅 시스템, 및 그것의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140337560A1 (en) * 2013-05-13 2014-11-13 Qualcomm Incorporated System and Method for High Performance and Low Cost Flash Translation Layer
KR20150055413A (ko) * 2013-11-13 2015-05-21 에스케이하이닉스 주식회사 데이터 저장 장치
US20160026406A1 (en) * 2014-06-05 2016-01-28 Sandisk Technologies Inc. Methods, systems, and computer readable media for providing flexible host memory buffer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068263A (ko) * 2021-11-10 2023-05-17 삼성전자주식회사 호스트 메모리 버퍼를 사용하는 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR102384759B1 (ko) 2022-04-11
US10936245B2 (en) 2021-03-02
US20190146709A1 (en) 2019-05-16
US11435943B2 (en) 2022-09-06
US20210165605A1 (en) 2021-06-03
CN109783400A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
KR102384759B1 (ko) 호스트 메모리 버퍼를 사용하기 위해 호스트 장치와 속성 정보를 공유하는 스토리지 장치 및 그것을 포함하는 전자 장치
US11640242B2 (en) Namespace management in non-volatile memory devices
TWI674502B (zh) 記憶體系統及控制方法
US9354822B2 (en) Programmable data read management system and method for operating the same in a solid state drive
US9454551B2 (en) System and method for management of garbage collection operation in a solid state drive
US11789614B2 (en) Performance allocation among users for accessing non-volatile memory devices
JP2019057155A (ja) メモリシステムおよび制御方法
US20150261456A1 (en) Configurable read-modify-write engine and method for operating the same in a solid state drive
US9092362B1 (en) Programmable data write management system and method for operating the same in a solid state drive
JP2019105873A (ja) メモリシステムおよび制御方法
US11372564B2 (en) Apparatus and method for dynamically allocating data paths in response to resource usage in data processing system
KR102398181B1 (ko) 쓰기 데이터를 위해 할당될 물리 어드레스를 미리 관리하는 스토리지 장치
JP2019057151A (ja) メモリシステムおよび制御方法
US10846441B2 (en) Computer system
US11740812B2 (en) Data storage device idle time processing
US11520715B2 (en) Dynamic allocation of storage resources based on connection type
KR20150055413A (ko) 데이터 저장 장치
TW202046096A (zh) 資訊處理裝置
US11132291B2 (en) System and method of FPGA-executed flash translation layer in multiple solid state drives
KR20190054730A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
US11544205B2 (en) Peer storage devices sharing host control data
KR20150116627A (ko) 컨트롤러 및 그것을 포함하는 데이터 저장 장치
WO2024088150A1 (zh) 基于开放通道固态盘的数据存储方法、装置、设备、介质及产品
JP2007293564A (ja) メモリデバイスおよび情報記憶システム
KR20240035325A (ko) 데이터 스토리지 장치의 동작 방법, 스토리지 장치 및 호스트

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant