TWI473280B - 允許在不同輻射型間用於判別之具有多屏蔽的陣列式中子偵測器 - Google Patents

Description

允許在不同輻射型間用於判別之具有多屏蔽的陣列式中子偵測器

本發明係關於允許在不同輻射類型間用於判別之具有多屏蔽的中子偵測器，和製成此種中子偵測器之方法。

習知的中子偵測器大體上包含含有中子感測氣體(³ He或BF₃ )之密封的容器，和具有延伸於該容器外部之引線的帶電導線。於操作中，入射的中子與氣體反應，並產生帶電粒子。帶電粒子改變導線的電位。耦接至該帶電導線之測量系統測量電脈衝並且使用此資訊表示中子之存在。此種類型之中子偵測器通常非如願的體積較大，且相關於來自電子雜訊而造成靈敏度不良。

已嘗試生產更方便攜帶的使用半導體之中子偵測器。舉例而言，³ He擴散入半導體基板內並使用於中子偵測。中子與³ He氣體反應並在半導體內之空乏層(depletion layer)產生電洞電子對。電洞電子對產生輸出電脈衝，該輸出電脈衝出現於該偵測器之輸出端。電脈衝用來偵測中子。

基於半導體之輻射偵測器通常具有擁有p-n接面或肖特基接面(Schotty junction)之單晶基板。逆偏壓施加於空乏層。當於中子、伽馬(γ)射線、X射線、電子、質子、等等形式之輻射由材料所吸收時，會產生電子電洞對。這些電荷使電流上升，該電流為由偵測器所偵測之輻射通量之強度的測量值。

下文提出本創新發明之簡單概述，以便提供本文中說明某些態樣之基本了解。此概述並非本發明申請專利範圍標的之廣泛的詳盡綜論。其無意用來驗證本申請專利範圍標的之關鍵或重要元件，或用來描繪本發明之範籌。其唯一的目是以簡化形式呈現本申請專利範圍標的之某些概念作為稍後更詳細說明之引言。

本創新標的之一個態樣提供中子偵測器。該中子偵測器能夠判別存在於伽馬射線中之中子。中子偵測器包含在半導體基板上含有複數個記憶之二個或更多個記憶體晶粒；在該二個或更多個記憶體晶粒之上的中子反應層；以及在該二個或更多個記憶體晶粒之至少一部分或整個之上之一個或多個伽馬屏蔽。藉由在該等記憶體晶粒之上包含伽馬屏蔽，該中子偵測器能夠偵測和判別於伽馬射線中存在之中子。

本創新標的之另一個態樣提供製造中子偵測器之方法，該中子偵測器能夠判別存在於伽馬射線中之中子。該方法包含：在含有複數個記憶胞之二個或更多個記憶體晶粒之上形成中子反應層；以及在該二個或更多個記憶體晶粒之至少一部分或整個之上形成一個或多個伽馬屏蔽。

本創新標的之又另一個態樣提供偵測中子場之強度之方法。該方法包含：提供包含二個或更多個記憶體晶粒、在該二個或更多個記憶體晶粒之上的中子反應層、和在該二個或更多個記憶體晶粒之至少一部分或整個之上之一個或多個伽馬屏蔽之中子偵測器，該記憶體晶粒包含複數個記憶胞；讀取該等記憶體晶粒之各記憶胞之狀態以判定記憶胞從初始狀態改變至受擾亂狀態之數目；以及藉由使用具有受擾亂狀態之該數目之記憶胞而判定該中子場之強度。

欲完成上述和相關的目的，本發明包括下文中完全說明且尤其指出於申請專利範圍中之特徵。下列之說明和所附之圖式詳細提出於本發明之某些例示實施例中。然而，這些實施例係例示用，其可有稍微的改變方式而仍使用了本創新之原理。由下列本發明之詳細說明當考慮結合該等圖式，則本發明之其他目的、優點和新穎特徵將變得很清楚。

本文中所描述之中子偵測器能夠包含二個或更多個記憶體晶粒、在該二個或更多個記憶體晶粒之上的中子反應層、以及在該二個或更多個記憶體晶粒之至少一部分或整個之上之一個或多個伽馬屏蔽。該中子偵測器能夠使用譬如記憶體晶粒(例如，快閃記憶體)之半導體裝置。記憶體晶粒能夠在半導體基板上包含複數個記憶胞。中子和伽馬射線之穿透入記憶胞中能夠改變他們的狀態(譬如邏輯1和0)。伽馬屏蔽能夠輔助在不同輻射類型(例如，中子和伽馬射線)間之判別。伽馬屏蔽覆蓋在多個記憶體晶粒之陣列之至少一部分或整個之上，並實質防止伽馬射線穿透入記憶體晶粒中。結果，在記憶體晶粒上之伽馬屏蔽能夠輔助偵測和判別於伽馬射線中存在之中子。

因為中子偵測器包含伽馬屏蔽，因此能夠有效地偵測中子。舉例而言，藉由選擇屏蔽一些的記憶體晶粒，能夠比較於記憶體晶粒之屏蔽部分與未屏蔽部分之進入的輻射通量和能量。當伽馬射線於高能粒子(例如，中子)引起偵測器之執行時正激發中子偵測器時，該中子偵測器能夠免除發生。結果，能夠免除由伽馬射線所引起之假讀取(spurious reading)，藉此使得可以更有效的中子偵測。

中子偵測器能夠使用任何類型之半導體裝置(例如，記憶體晶粒)只要當關聯於中子之粒子穿透半導體裝置時半導體裝置之狀態能改變即可。當關聯於中子之粒子穿透半導體裝置時，半導體裝置之初始未受擾亂狀態(例如，邏輯1)能改變至受擾亂狀態(例如，邏輯0)。中子偵測器能夠使用譬如單位準記憶胞、多位準記憶胞、單位元記憶胞、雙位元記憶胞、四位元記憶胞、等等為記憶體晶粒之記憶胞。雙位元記憶體為相當現代化之記憶體技術，並允許多位元儲存於單一記憶胞中。雙位元記憶胞本質上分成二個相同的(映對)部分，各部分規劃儲存二個獨立位元之其中一個。各雙位元記憶體單元(像傳統的記憶胞)具有帶有源極和汲極之閘極。然而，不像傳統的堆疊式閘極記憶胞(其源極總是連接至電性源極，而汲極總是連接至電性汲極)，各自的雙位元記憶胞於操作期間能夠具有反向連接之源極和汲極以允許儲存雙位元。亦能夠使用譬如動態隨機存取記憶體(DRAM)記憶胞、靜態隨機存取記憶體(DRAM)記憶胞、或電荷耦合裝置(CCD)之其他類型之記憶胞。

現在參照圖式說明創新標的，其中使用相同的參考號碼以參照各圖中相同的元件。於下列說明中，為了說明之目的，提出許多詳細的說明以便提供創新標的的完全了解。然而，很明顯的，能夠實施該等創新而不須這些特定的詳細說明。於其他例子中，已知的結構和裝置顯示於方塊圖形式中以便輔助說明創新標的。

雖然中子偵測器能夠使用任何類型之記憶體晶粒，但是下文中顯示和說明具有一個或多個包含單一位元記憶胞配置於虛擬接地類型陣列架構之記憶體陣列之範例半導體裝置情況之創新標的。第1a至1d圖顯示包含二個或多個記憶體晶粒之範例中子偵測器之上視圖。各記憶體晶粒能夠包含M乘以N陣列核心。於第1a圖中，中子偵測器100a包含具有列104和行106之二個或多個記憶體晶粒(例如，記憶體配置或記憶體裝置)102。各記憶體晶粒102能夠包含複數個記憶胞(未顯示)。該等記憶胞形成在半導體基板之上(未顯示)。記憶體晶粒102包含在複數個記憶胞(未顯示)之上之中子反應層。中子反應層能夠與中子反應，並且發射一個或多個能夠改變記憶胞之狀態之粒子。舉例而言，當中子與包含¹⁰ 硼之中子反應層反應時，發射⁷ 鋰粒子和阿爾法(α)粒子。這些粒子之任何其中一者能夠改變記憶胞之狀態。

中子偵測器100a能夠更進一步在二個或多個記憶體晶粒102之一部分或整個之上包含一個或多個屏蔽。於第1a圖中，伽馬屏蔽108覆蓋中子偵測器之週邊部分的記憶體晶粒102。由虛線所表示之記憶體晶粒之部分顯示該部分係在伽馬屏蔽108下方。由實線所表示之複數個記憶體晶粒之部分顯示該部分未由伽馬屏蔽108所覆蓋。伽馬屏蔽108實質上防止伽馬射線穿透入伽馬屏蔽下方之記憶體晶粒102中。結果，雖然由虛線所表示之伽馬屏蔽下方之記憶體晶粒能夠偵測和判別中子對於伽馬射線，但是由實線所表示之未由伽馬屏蔽所覆蓋之記憶體晶粒能夠偵測中子和伽馬射線二者。

中子偵測器能夠包含任何適當形狀之伽馬屏蔽在二個或多個記憶體晶粒之一部分或整個之上。於一個實施例中，於第1b圖中，伽馬屏蔽108形成在多個記憶體晶粒102之陣列之中央。於另一個實施例中，於第1c圖中，伽馬屏蔽108形成在多個記憶體晶粒102之陣列之一側。於又另一個實施例中，於第1d圖中，二個三角形伽馬屏蔽108於多個記憶體晶粒102之陣列之角落彼此斜對地形成。又於另一個實施例中，伽馬屏蔽之形狀為三角形、方形、矩形、圓形、橢圓形、等等(未顯示)。

能在任何適當數目的記憶體晶粒102之上形成一個或多個伽馬屏蔽108。於一個實施例中，一個或多個伽馬屏蔽形成在大約5%或更多之記憶體晶粒和大約95%或更少之記憶體晶粒之上。於又另一個實施例中，一個或多個伽馬屏蔽形成在大約10%或更多之記憶體晶粒和大約90%或更少之記憶體晶粒之上。於又另一個實施例中，一個或多個伽馬屏蔽形成在大約20%或更多之記憶體晶粒和大約80%或更少之記憶體晶粒之上。

第2圖例示範例記憶體晶粒(例如，記憶體裝置)200之上視圖。記憶體晶粒200通常包含半導體基板(未顯示)，在此半導體基板上有一個或多個記憶體配置(例如，高密度核心區)202並耦接至控制器204。

記憶體配置202一般包含M乘以N記憶體陣列和在該記憶體陣列之上之中子反應層。記憶體配置202可以包含在該記憶體陣列之上之伽馬屏蔽，或者記憶體配置202可以不包含伽馬屏蔽。記憶體配置202包含個別可定址、實質相同的記憶胞(例如，單一位元記憶胞、雙位元記憶胞、四位元記憶胞、等等)。記憶體配置能夠包含任何適當數目的記憶胞。舉例而言，記憶體配置包含大約1百萬位元或者更多之記憶體陣列和大約4百萬位元或者更少之記憶體陣列。各記憶胞能夠儲存譬如邏輯1或0之狀態。

有利的情況是，控制器204能夠形成在與記憶體配置202相同的半導體基板上。此使得能夠製成可攜式和小型之中子偵測器。例如，製成具有大約3/4吋×3/4吋×1/4吋尺寸之偵測器。舉例而言，中子偵測器能夠載在使用者之手腕上，類似手錶。於另一個實施例中，控制器204形成在與記憶體配置202分離之半導體基板上。

控制器204通常使用列偵測器206和行偵測器208耦接至記憶體配置202。藉由分別提供列位址和行位址至列偵測器206和行偵測器208，控制器204能夠讀取和寫入各記憶胞之狀態於記憶體配置202中。

一般而言，控制器204設定於記憶體配置202中各記憶胞之狀態，並週期性地讀取各記憶胞之狀態以判定記憶胞之狀態是否改變。舉例而言，控制器204設定各記憶胞之狀態至邏輯1之初始未受擾亂狀態，並讀取各記憶胞之狀態以判定記憶胞從初始未受擾亂之狀態改變至受擾亂狀態之數目。使用此資訊，控制器204能夠判定中子場之存在和強度。控制器之詳細說明和由該控制器所執行之程序以偵測中子之存在並非實施本方法之關鍵。控制器處理之詳細說明能夠於例如2000年6月13日頒證之美國專利第6,075,261號案名為“Neutron Detecting Semiconductor Device”中發現，該專利結合於本文中作為參考。

第3a和3b圖為相關第1圖所示範例中子偵測器之部分之剖面等角例示圖。第3a圖為未覆蓋伽馬屏蔽之記憶體配置之部分300a之剖面等角例示圖。第3b圖為覆蓋了伽馬屏蔽之記憶體配置之部分300b之剖面等角例示圖。中子偵測器300a、300b之部分能夠包含形成在半導體基板304上之記憶胞302。中子偵測器300a、300b能夠包含任何適當的記憶胞類型只要當關聯於中子之粒子穿透記憶胞時記憶胞之狀態能夠改變即可。藉由舉例之方式，第3a和3b圖顯示包含典型NAND型快閃記憶胞302之中子偵測器300a、300b之部分。雖然圖中未顯示，但是中子偵測器能夠包含NOR型快閃記憶胞或其他的快閃記憶胞。

記憶胞302典型包含於基板304中之位元線(例如，源極區306和汲極區308)和通道區310，以及覆蓋在該通道區310上之堆疊閘極結構312。源極區306和汲極區308能夠包含N型之高雜質濃度和由可以是P型之通道區310分離預定的間距。基板304可以是N型基板。位元線306、308能夠包含含有介電材料之隔離區314。雖然未顯示，堆疊閘極結構之間之位元線開口316能夠包含譬如氧化物(例如，氧化矽、高溫氧化物(HTO)、HDP氧化物)之位元線介電質。

堆疊閘極結構312典型包含由第一多晶矽(多晶矽I)層形成之浮置閘極和由第二多晶矽(多晶矽II)層形成之控制閘極。浮置閘極藉由間層多晶矽介電層而與控制閘極隔離並藉由具有例如厚度大約100埃()之薄氧化層而與通道區域隔離。薄氧化層一般稱之為隧道氧化層。間層多晶矽介電層能夠包含譬如氧化物-氮化物-氧化物(ONO)堆疊之多層絕緣體。

中子偵測器300a、300b能夠進一步包含中子反應層318於堆疊閘極結構312之上。中子反應層318能夠包含介電材料和中子反應材料。能夠使用任何適當的中子反應材料於中子反應層中，只要中子反應材料能夠與中子反應以發射一個或多個粒子能夠改變記憶胞302之狀態即可。中子反應材料之例子包含¹⁰ 硼、⁷ 鋰、²³⁵ 鈾等。如下文中將說明的，當中子例如與¹⁰ 硼反應時，發射⁷ 鋰粒子和⁴ 阿爾法粒子。這些粒子之每一種粒子能夠改變記憶胞302之狀態。

能夠使用任何適當的介電材料於中子反應層318中。中子反應層318之介電材料之一般例子包含基於矽之介電材料、氧化物介電材料、矽酸鹽、和低k材料。基於矽之介電材料之例子包含二氧化矽、和氧氮化矽。矽酸鹽之例子包含摻雜氟之矽玻璃(FSG)、四乙氧基矽烷(TEOS)、硼磷矽化學氣相沉積(borophosphotetraethylorthosilicate，BPTEOS)、矽酸磷玻璃(PSG)、BPSG、和其他適當的自旋玻璃。低k材料之例子包含聚醯亞胺、氟化聚醯亞胺、聚倍半矽氧烷、苯並環丁烯(BCB)、聚(芳撐脂)、聚對苯二甲撐F、聚對苯二甲撐N、和無定形聚四氟乙烯。

於一個實施例中，中子反應層318包含摻雜了相對高濃度之¹⁰ 硼之氧化物(譬如，SiO₂ )。於另一個實施例中，中子反應層318包含具有相對高濃度之¹⁰ 硼(例如，¹⁰ BPSG)之矽酸硼磷玻璃(BPSG)。於考慮所希望之中子偵測器300之靈敏度和考慮裝置之可靠度，能夠適當的選擇¹⁰ 硼之濃度。於一個實施例中，中子反應層318包含大約60或更多重量百分比之¹⁰ 硼和大約90或更少重量百分比之¹⁰ 硼。

一般而言於自然發生之硼中，¹¹ 硼之濃度較¹⁰ 硼同位素之濃度相對較高。舉例而言，自然發生之硼典型包含20重量百分比之¹⁰ 硼同位素和80重量百分比之¹¹ 硼同位素。於中子反應層318中，¹⁰ 硼之適當濃度範圍從總硼濃度之大約80重量百分比至大約100重量百分比。於一些實施例中，¹⁰ 硼之濃度範圍從總硼濃度之大約95重量百分比至大約100重量百分比。

中子反應層318能夠由任何適當的技術形成。舉例而言，¹⁰ BPSG層能夠由使用具有相對高濃度之¹⁰ 硼同位素之硼來源之BPSG沉積技術形成。¹⁰ BPSG層能夠使用例如自旋技術、化學氣相沉積(CVD)技術形成。CVD包含脈衝電漿輔助化學氣相沉積(PECVD)和熱解CVD以及連續PECVD。於一個實施例中，¹⁰ BPSG層藉由在記憶胞302之上形成矽酸磷玻璃(PSG)而形成，以及選擇性地植入相對高濃度之¹⁰ 硼同位素於PSG層中。於一個實施例中，植入¹⁰ 硼之濃度範圍從總硼濃度之大約80重量百分比或更多至大約100或更少重量百分比。於另一個實施例中，植入¹⁰ 硼之濃度範圍從總硼濃度之大約95或更多重量百分比至大約100或更少重量百分比。用來選擇性地植入硼同位素於PSG層中之植入技術之詳細說明能夠發現於例如1999年6月15日頒證之美國專利第5,913,131號案名為“Alternative Process for BPTEOS/BPSG Layer Formation”中，該專利結合於本文中作為參考。

中子偵測器之部分300b能夠進一步包含在該複數個記憶胞302之上之伽馬屏蔽(例如，伽馬判別器)320。伽馬屏蔽320覆蓋記憶胞302以實質防止伽馬射線穿透入記憶胞之覆蓋部分，而僅允許中子穿透入記憶胞中。

伽馬屏蔽320能夠包含任何適當的材料，只要該材料能夠實質防止伽馬射線穿透入覆蓋之部分，而允許中子穿透入記憶胞302中即可。伽馬屏蔽材料之例子包含譬如鉛、鉍、鎢、鋼、銅、黃銅、鋅、鈷、他們的合金、他們的結合、等等。

伽馬屏蔽320能夠具有任何適當的厚度以輔助偵測中子，並且區別伽馬射線。厚度可以變化和對於創新標的並非關健。伽馬屏蔽320之厚度可以依於例如所涉及的伽馬能階、所希望之伽馬判別能力、中子偵測器300之所希望之尺寸(例如，厚度)、伽馬屏蔽之配置和/或組成、所希望之植入、和/或被製造之中子偵測器300而定。於一個實施例中，當伽馬屏蔽為鉛(Pb)層時，鉛伽馬屏蔽之厚度為大約1或更多mm和大約1,000或更少mm。於另一個實施例中，鉛伽馬屏蔽之厚度為大約2或更多mm和大約500或更少mm。於又另一個實施例中，鉛伽馬屏蔽之厚度為大約3或更多mm和大約400或更少mm。

參照第4至8圖，詳細說明形成中子偵測器之許多可能範例實施例之其中一種。第4圖顯示範例中子偵測器400之部分記憶體晶粒之中間狀態之橫剖面圖。於記憶體晶粒400a之部分，伽馬屏蔽未形成在記憶胞402之上。於另一記憶體晶粒400b之部分，於後續處理中伽馬屏蔽形成在記憶胞402之上。雖然部分400a、400b二者顯示於第4至8圖中，但是他們不須於同時間形成。於一個實施例中，他們於同時間形成。於另一個實施例中，他們於不同的時間獨立形成。

於部分400a、400b二者，記憶胞402能夠形成在半導體基板404上。記憶胞402通常形成在半導體基板404上之隔離區406之間，並且包含源極/汲極區408和閘極結構410。為了簡化第4圖中之例示，顯示了二個記憶胞402。然而，中子偵測器400於記憶體晶粒中能夠具有任何適當數目之記憶胞402。例如，記憶體晶粒能夠具有M列和N行之M乘以N陣列之記憶體晶粒

記憶體晶粒能夠包含任何適當的半導體材料，譬如記憶胞電晶體之電性裝置能夠形成於該半導體材料上。半導體材料之例子包含矽、砷化鎵、磷酸銦、等等。隔離區406能夠包含任何適當的介電材料，譬如氧化物。氧化物的例子包含二氧化矽、HTO、HDP氧化物、等等。於另一個實施例中，隔離區406包含使用縫隙平面天線(Slot Plane Antenna，SPA)製程形成之氧化物。

閘極結構410之配置和/或組成可以變化並且並非本創新標的之關鍵。閘極結構410例如可以包含藉由間層多晶矽介電層416所分離之浮置閘極412和選擇閘極414。間層多晶矽層之例子包含氧化物/氮化物/氧化物三層。閘極結構可復包含任何適當的層。舉例而言，閘極結構包含半導體基板404和浮置閘極412之間之隧道氧化物418。於另一個實施例中，閘極結構包含絕緣層420，譬如氧化層。

能夠藉由任何適當的技術而形成閘極結構410之諸層/諸組件。例如，閘極結構410能夠由CVD、光學微影術、和蝕刻技術形成。植入區域(例如，源極/汲極區域)408能夠藉由適當的技術形成在半導體基板404內。舉例而言，植入區域408經由植入一個或多個摻雜物，譬如N型摻雜物(例如，砷、磷、銻)而形成。

第5圖顯示在部分400a、400b中記憶胞402之上形成中子反應材料500之層。層500包含任何適當的中子反應材料，該中子反應材料能與中子反應並發射一個或多個粒子，能夠改變記憶胞402之狀態。舉例而言，層500包含如上述關聯第3圖之中子反應層318之任何的中子反應材料。層500能夠由任何適當的技術形成。例如，層500與有關第3圖說明之形成中子反應層318之相同的方法形成。如第5圖中所示，該層可形成具有不規則之表面。再加熱該層能夠引起中子反應材料之重熔焊(reflow)並能夠減少尖峰之高度和減少谷底之深度。因此，可實施視需要選擇之再加熱動作引起中子反應材料之重熔。

第6圖顯示去除部分中子反應材料500，由此形成接觸開口600至記憶胞402之主動部分(例如，源極/汲極區408和選擇閘極414)，並形成中子反應層602。能夠藉由任何適當的技術去除部分中子反應材料500。例如，藉由化學機械研磨(CMP)、光學微影術、和蝕刻技術形成。

所得到之中子反應層602能夠具有任何適當的厚度以輔助偵測中子。厚度可以改變和並非創新標的之關鍵。中子反應層602之厚度可以依於例如涉及之中子能階、中子偵測器400之所希望之尺寸(例如，厚度)、中子反應層之配置和/或組成、所希望之植入、和/或被製造之中子偵測器400、等等而定。舉例而言，選擇中子反應層之厚度以允許穿透一些發射之粒子(例如，⁴ 阿爾法)於下方記憶胞402中。於一個實施例中，中子反應層602之厚度大約50或更多nm和大約1,000或更少nm。於另一個實施例中，中子反應層602之厚一度大約100或更多nm和大約700或更少nm。於又另一個實施例中，中子反應層602之厚度大約200或更多nm和大約500或更少nm。

第7圖顯示在半導體基板404之上形成導電組件700(例如，導電接點702和導電層704)。導電接點702能夠形成在接觸開口600中以電性接觸記憶胞402之主動部分。導電層702能夠形成在基板404之上以電性耦接導電接點702。能夠藉由任何適當的技術形成導電組件700。例如，藉由透過CVD、物理氣相沉積(PVD)沉積金屬(譬如，鎢或鋁)於半導體基板404之上，並使用例如光學微影術和蝕刻技術去除金屬之不需要之部分，而形成導電組件700。

第8圖顯示在部分之記憶體晶粒400b中記憶胞402之上形成伽馬屏蔽800，由此形成中子偵測器400。伽馬屏蔽800包含任何能夠實質防止伽馬射線穿透入記憶胞402之覆蓋部分而允許中子穿透入記憶胞402中之適當的伽馬屏蔽材料。例如，伽馬屏蔽800包含如上述相關於第3圖之任何伽馬屏蔽320之材料。可以藉由任何適當的技術形成伽馬屏蔽800。舉例而言，以有關第3圖中形成伽馬屏蔽320所述相同的方式形成伽馬屏蔽800。

雖然未顯示，鈍化層能夠形成在基板404之上以保護和/或覆蓋中子偵測器400。鈍化層能夠包含任何適當的材料，譬如氧化物。舉例而言，鈍化層包含二氧化矽。用於鈍化層之適當厚度範圍從大約50或更多nm至大約500或更少nm。

第9至11圖以圖示方式顯示記憶胞之狀態如何能夠改變中子場之存在。一般而言，藉由判定記憶胞之狀態是否改變而偵測中子。第9圖顯示部分範例中子偵測器900。於第9圖中，顯示了二個記憶電晶體(例如，左記憶胞902與右記憶胞904)，在該等記憶電晶體之上具有中子反應層906，譬如具有相對高濃度之¹⁰ 硼之BPSG。中子偵測器900之記憶體晶粒900a之部分不包含在記憶胞902之上之伽馬屏蔽。中子偵測器900之另一記憶體晶粒900b之部分能夠進一步包含在記憶胞904之上之伽馬屏蔽908。於此例子中，記憶胞902、904之初始未受干擾狀態為導通狀態(on-state)或邏輯1狀態。一般而言，邏輯1狀態關聯於浮置閘極910上之負電荷。

第10圖顯示中子穿透入二個記憶胞902、904以及伽馬射線穿透入未覆蓋了伽馬屏蔽之左記憶胞902。伽馬射線能夠由伽馬屏蔽908所阻隔，並且實質防止穿透入於部分900b中下方之記憶胞904。第10圖亦顯示當中子穿透中子反應層906，並與譬如於中子反應層906中之¹⁰ 硼原子之中子反應材料反應時之反應發生。與¹⁰ 硼原子之中子反應通常產生相關於下列關係之⁷ 鋰粒子和⁴ 阿爾法粒子：

¹ n＋¹⁰ B→⁷ Li＋⁴ α

第11圖顯示藉由伽馬射線和關聯於中子之粒子的穿透而改變記憶胞902、904之狀態。當阿爾法粒子(⁴ 阿爾法)和/或伽馬射線通過在浮置閘極910下方之反向層(例如，隧道層)時，產生電子電洞而於通道區之電荷充分地減少，由此改變記憶胞902、904之狀態(例如，從初始未受干擾之狀態邏輯1改變至受干擾之狀態邏輯0)。因為在左記憶胞902之上沒有伽馬屏蔽，因此於部分900a中，伽馬射線和關聯於中子之粒子能夠穿透左記憶胞902之反向層，並且改變左記憶胞902之狀態。結果，左記憶胞902能夠偵測中子和伽馬射線。反之，因為在部分900b中，右記憶胞904之上有伽馬屏蔽908，因此伽馬射線實質上不能穿透右記憶胞904之反向層。結果，右記憶胞904能夠偵測中子並且區別伽馬射線。

能夠藉由讀取各記憶胞之狀態而判定中子場之強度，以決定記憶胞從初始狀態改變至受干擾狀態之數目，並且使用該數目之具有受干擾狀態之記憶胞。能夠分別讀取未覆蓋有伽馬屏蔽之各記憶胞之狀態和覆蓋了伽馬屏蔽之各記憶胞之狀態。能夠藉由使用具有受干擾狀態之記憶胞之百分比而判定中子場之強度。當判定中子場之強度時，能夠比較未覆蓋伽馬屏蔽之記憶胞之受干擾百分比與覆蓋了伽馬屏蔽之記憶胞之受干擾百分比。

第12圖顯示形成中子偵測器之範例方法1200。於1202，在二個或更多個記憶體晶粒之上形成中子反應層。記憶體晶粒能夠包含複數個記憶胞。於1204，於該二個或更多個記憶體晶粒之至少一部分或整個之上形成一個或多個伽馬屏蔽。於一個實施例中，該二個或更多個記憶體晶粒包含快閃記憶體。於另一個實施例中，該中子反應層包含¹⁰ 硼。於又另一個實施例中，伽馬屏蔽包含鉛。於又另一個實施例中，伽馬屏蔽覆蓋大約5%或更多之記憶體晶粒和大約95%或更少之記憶體晶粒。該方法可復包含在二個或更多個記憶體晶粒之上形成鈍化層。

雖然未顯示，第12圖之方法可以包含任何適當的記憶體晶粒製程。記憶體晶粒製程之一般例子包含通常使用於製造記憶胞之遮罩、圖案化、蝕刻、平坦化、熱氧化作用、植入、退火、熱處理、和沉積技術。

第13圖例示中子場之偵測強度之範例方法1300。於1302，提供中子偵測器。該中子偵測器能夠包含二個或更多個記憶體晶粒、在該二個或更多個記憶體晶粒之上之中子反應層、和在該二個或更多個記憶體晶粒之至少一部分或整個之上之一個或多個伽馬屏蔽。記憶體晶粒能夠包含複數個記憶胞。於1304，讀取記憶體晶粒之各記憶胞之狀態以判定記憶胞從初始狀態改變至受干擾狀態之數目。於1306，藉由使用具有受干擾狀態之該數目之記憶胞而判定中子場之強度。

雖然第13圖中未顯示，但是當讀取各記憶胞之狀態時，未覆蓋伽馬屏蔽之各記憶胞之狀態和覆蓋了伽馬屏蔽之各記憶胞之狀態被分離讀取。於另一個實施例中，當判定中子場之強度時，判定具有受干擾狀態之記憶胞之百分比。於又另一個實施例中，當判定中子場之強度時，未覆蓋伽馬屏蔽之記憶胞之受干擾百分比與覆蓋了伽馬屏蔽之各記憶胞之受干擾百分比相比較。

上述說明包含所揭示創新標的之例子。當然，不可能為了描述創新標的而說明每一個可想得到的組件或方法的結合，但是熟悉此項技術者能夠了解到創新標的之許多其他的結合和變更是可能的。因此，創新標的將包含落於所附申請專利範圍之精神和範圍內之所有的此種替代、修改和變更。再者，對於在實施方式或申請專利範圍中所使用之詞彙“包含(include)”和“涉及(involve)”之範圍，此等詞彙實則相似於詞彙“包括(comprising)”之方式被涵蓋，當“包括”被解釋使用為申請專利範圍中之過渡字(transitional word)時。

(產業應用性)

本文中說明之中子偵測器和方法對於輻射類型之間之判別領域方面很有用處。

100a、100b、100c、100d、300、400．．．中子偵測器

102、200、900a、900b．．．記憶體晶粒

104．．．列

106．．．行

108、320、800、908．．．伽馬屏蔽

202．．．記憶體配置

204．．．控制器

206．．．列偵測器

208．．．行偵測器

300a．．．未覆蓋伽馬屏蔽之記憶體配置部分(中子偵測器)

300b．．．覆蓋了伽馬屏蔽之記憶體配置部分(中子偵測器)

302、402．．．記憶胞

304、404．．．半導體基板

306．．．源極區(位元線)

308．．．汲極區(位元線)

310．．．通道區

312．．．堆疊閘極結構

314、406．．．隔離區

316．．．位元線開口

318、602、906．．．中子反應層

400a、400b．．．記憶體晶粒(部分)

408．．．源極/汲極區域

410．．．閘極結構

412．．．浮置閘極

414．．．選擇閘極

416．．．間層多晶矽介電層

418．．．隧道氧化物

420．．．絕緣層

500．．．中子反應材料(層)

600．．．接觸開口

700．．．導電組件

702．．．導電接點(導電層)

704．．．導電層

900．．．偵測器

902．．．左記憶胞

904．．．右記憶胞

910．．．浮置閘極

1200、1300．．．方法

1202、1204、1302、1304、1306．．．步驟

第1a至1d圖為依照本創新標的之一個態樣包含多個記憶體晶粒之陣列之範例中子偵測器之上視圖。

第2圖為依照本創新標的之一個態樣範例中子偵測器之部分之上視圖。

第3a圖為依照本創新標的之一個態樣未覆蓋伽馬屏蔽之記憶體晶粒之範例剖面等角例示圖。

第3b圖為依照本創新標的之一個態樣覆蓋了伽馬屏蔽之記憶體晶粒之範例剖面等角例示圖。

第4至8圖例示依照本創新標的之一個態樣形成中子偵測器之範例方法。

第9至11圖例示依照本創新標的之一個態樣記憶胞之狀態如何能夠於存在之中子場中改變。

第12圖例示依照本創新標的之一個態樣形成中子偵測器之方法。

第13圖例示依照本創新標的之一個態樣中子場之偵測強度之範例方法。

300b．．．覆蓋了伽馬屏蔽之記憶體配置部分(中子偵測器)

302．．．記憶胞

304．．．半導體基板

306．．．源極區(位元線)

308．．．汲極區(位元線)

310．．．通道區

312．．．堆疊閘極結構

314．．．隔離區

316．．．位元線開口

318．．．中子反應層

320．．．伽馬屏蔽

Claims (10)

1. 一種中子偵測器(100,300,400)，包括：包括複數個記憶胞(302、402)之二個或更多個記憶體晶粒(102)，該記憶體晶粒包括在該記憶胞之上之中子反應層(318、602)；以及在該二個或更多個記憶體晶粒之至少一部分或整個之上之一個或更多個伽馬屏蔽(320、800)，該伽馬屏蔽實質地防止伽馬射線穿透入在該伽馬屏蔽下方的該記憶體晶粒內。
2. 如申請專利範圍第1項之中子偵測器，復包括在該二個或更多個記憶體晶粒之上之鈍化層，其中，該二個或更多個記憶體晶粒包括快閃記憶體。
3. 如申請專利範圍第1項之中子偵測器，其中，該中子反應層包括硼磷矽酸鹽玻璃(borophosphosilicate glass)或¹⁰ 硼。
4. 如申請專利範圍第1項之中子偵測器，其中，該中子反應層包括總硼濃度中大約80或更多重量百分比(wt%)和大約100或更少重量百分比之¹⁰ 硼。
5. 如申請專利範圍第1項之中子偵測器，其中，該伽馬屏蔽包括鉛並且該伽馬屏蔽覆蓋大約5%或更多之記憶體晶粒和大約95%或更少之記憶體晶粒。
6. 一種製造中子偵測器(100,300,400)之方法，包括下列步驟：在二個或更多個記憶體晶粒(102)之上形成中子反 應層(318、602)；以及在該二個或更多個記憶體晶粒之至少一部分或整個之上形成一個或更多個伽馬屏蔽(320、800)，該伽馬屏蔽實質地防止伽馬射線穿透入在該伽馬屏蔽下方的該記憶體晶粒內。
7. 如申請專利範圍第6項之方法，其中，該二個或更多個記憶體晶粒包括快閃記憶體，而該中子反應層包括硼磷矽酸鹽玻璃(borophosphosilicate glass)或¹⁰ 硼。
8. 如申請專利範圍第6項之方法，其中，該中子反應層包括總硼濃度中大約80或更多重量百分比和大約100或更少重量百分比之¹⁰ 硼；以及該伽馬屏蔽包括鉛並且該伽馬屏蔽覆蓋大約5%或更多之記憶體晶粒和大約95%或更少之記憶體晶粒。
9. 一種偵測中子場強度之方法，包含下列步驟：提供中子偵測器(900)，該中子偵測器(900)包括二個或更多個記憶體晶粒(102)、在該二個或更多個記憶體晶粒之上的中子反應層(906)、和在該二個或更多個記憶體晶粒之至少一部分或整個之上之一個或更多個伽馬屏蔽(908)，該記憶體晶粒包括複數個記憶胞(902、904)，該伽馬屏蔽實質地防止伽馬射線穿透入在該伽馬屏蔽下方的該記憶體晶粒內；讀取該等記憶體晶粒之該等記憶胞的各者之狀態以判定記憶胞從初始狀態改變至受擾亂狀態之數目；以及 藉由使用具有該受擾亂狀態之該數目之記憶胞而判定該中子場之強度。
10. 如申請專利範圍第9項之方法，其中，讀取該等記憶胞的各者之該狀態包括讀取未覆蓋該伽馬屏蔽之該等記憶胞的各者之該狀態和讀取覆蓋該伽馬屏蔽之該等記憶胞的各者之該狀態；以及判定該中子場之該強度包括判定具有該受干擾狀態之該記憶胞之百分比。