TWI471958B - 晶片封裝結構及其製程 - Google Patents

晶片封裝結構及其製程 Download PDF

Info

Publication number
TWI471958B
TWI471958B TW102106461A TW102106461A TWI471958B TW I471958 B TWI471958 B TW I471958B TW 102106461 A TW102106461 A TW 102106461A TW 102106461 A TW102106461 A TW 102106461A TW I471958 B TWI471958 B TW I471958B
Authority
TW
Taiwan
Prior art keywords
layer
micrometers
thickness
copper
metal
Prior art date
Application number
TW102106461A
Other languages
English (en)
Other versions
TW201324639A (zh
Inventor
Mou Shiung Lin
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201324639A publication Critical patent/TW201324639A/zh
Application granted granted Critical
Publication of TWI471958B publication Critical patent/TWI471958B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

晶片封裝結構及其製程
本發明係有關一種結構及其製程，特別是有關一種晶片封裝結構及其製程。
打線接合(wire bonding)是用來使半導體晶片(semiconductor chip)向外連接外部電路的技術之一，此技術是先將半導體晶片固定於基板(例如印刷電路板)或導線架(lead frame)上，再以細金屬線(或稱打線導線)使半導體晶片與導線架的引腳電性連接或是使半導體晶片與基板的線路電性連接。
請參閱第1圖所示，習知球型柵狀陣列(Ball Grid Array，BGA)封裝技術係利用一金線(gold wire)110接合一半導體晶片112之一鋁金屬保護蓋(aluminum cap)114與一球型柵狀陣列基板116的一接點，其中鋁金屬保護蓋114係位在保護層(passivation layer)118內之一開口118a所暴露出的一銅墊(copper pad)120上，因此銅墊120透過金線110電性連接球型柵狀陣列基板116的線路，進而與接合球型柵狀陣列基板116的錫球(solder ball)122電性連接。
惟，習知金線接合鋁金屬保護蓋的打線技術，容易在後續的組裝製程(assembly process)中以及無鉛錫球(lead-free solder ball)製程中，因高溫而使金線的金原子與鋁墊或鋁金屬保護蓋的鋁金屬形成介金屬化合物(intermetallic compound，IMC)，進而造成結構的脆化並 影響結構的可靠度。另，在產品化之後，金線與半導體晶片亦容易在高功率的使用情況下產生高熱，進而使金線的金原子與鋁墊或鋁金屬保護蓋的鋁金屬形成介金屬化合物(IMC)，以造成結構的脆化並影響結構的可靠度。
本發明之一目的，係在提供一種晶片封裝結構及其製程，其可防止金線的金原子與鋁墊或鋁金屬保護蓋的鋁金屬形成介金屬化合物(IMC)。
為了上述之目的，本發明提出一種晶片封裝結構，其係包括一基板；一無鉛錫球(lead-free solder ball)，接合該基板；一黏著材料，位在該基板上；一半導體晶片，位在該黏著材料上，且該半導體晶片包括含有黏著/阻障層之一打線接墊位在保護層之一開口所暴露出之一接墊上方；一打線導線，接合該打線接墊與該基板；以及一聚合物材料，位在該基板上，並覆蓋該半導體晶片與該打線導線。
為了上述之目的，本發明提出一種晶片封裝結構，其係包括一基板；一無鉛錫球，接合該基板；一黏著材料，位在該基板上；一半導體晶片，位在該黏著材料上，且該半導體晶片包括含有黏著/阻障層之一打線接點；一打線導線，接合該打線接點與該基板；以及一聚合物材料，位在該基板上，並覆蓋該半導體晶片與該打線導線。
為了上述之目的，本發明提出一種晶片封裝結構，其係包括一導線架(lead frame)，包括一晶片承載座與一引腳；一黏著材料，位在該晶片承載座上；一半導體晶片，位在該黏著材料上，且該半導體晶片包括含有黏著/阻障層之一打線接墊位在保護層之一開口所暴露出之一接墊上方；一打線導線，接合該打線接墊與該引腳；以及一聚合物材料，包覆該晶片承載座、該半導體晶片、該打線導線與部份之該引腳。
為了上述之目的，本發明提出一種晶片封裝結構，其係包括含有一晶片承載座與一引腳的一導線架；一黏著材料，位在該晶片承載座上；一半導體晶片，位在該黏著材料上，且該半導體晶片包括含有黏著/阻障層之一打線接點；一打線導線，接合該打線接點與該引腳；以及一聚合物材料，包覆該晶片承載座、該半導體晶片、該打線導線與部份之該引腳。
為了上述之目的，本發明提出一種晶片封裝製程，其步驟包括提供一半導體晶片，其係包括含有黏著/阻障層之一打線接墊位在保護層之一開口所暴露出的一接墊上方；利用一黏著材料黏著該半導體晶片至一基板的一第一表面；形成一打線導線接合該打線接墊與該基板的一接點；形成一聚合物材料在該第一表面上，並覆蓋該半導體晶片與該打線導線；形成一無鉛銲料(lead-free solder)在該基板之一第二表面上，並在溫度介於230℃至260℃之間進行一迴銲(reflow)製程，以形成一無鉛錫球(lead-free solder ball)；以及切割基板與聚合物材料，以形成晶片封裝結構。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
2‧‧‧半導體基底
4‧‧‧半導體元件
6‧‧‧線路結構
8‧‧‧圖案化金屬層
10‧‧‧金屬插塞
12‧‧‧介電層
14‧‧‧保護層
14a‧‧‧開口
16‧‧‧接墊
18‧‧‧金屬保護蓋
20‧‧‧結構
22‧‧‧打線接墊
23‧‧‧半導體晶片
24‧‧‧黏著/阻障層
26‧‧‧種子層
28‧‧‧光阻層
28a‧‧‧光阻層開口
30‧‧‧金屬層
31‧‧‧半導體晶片
32‧‧‧金屬線路
32a‧‧‧打線接點
32b‧‧‧打線接點
34‧‧‧聚合物層
34a‧‧‧開口
36‧‧‧半導體晶片
38‧‧‧聚合物層
38a‧‧‧開口
40‧‧‧半導體晶片
42‧‧‧半導體晶片
44‧‧‧半導體晶片
46‧‧‧半導體晶片
48‧‧‧半導體晶片
50‧‧‧半導體晶片
52‧‧‧半導體晶片
54‧‧‧黏著材料
56‧‧‧基板
57‧‧‧接點
58‧‧‧打線導線
60‧‧‧聚合物材料
62‧‧‧無鉛錫球
64‧‧‧接點
66‧‧‧晶片封裝結構
68‧‧‧晶片封裝結構
70‧‧‧晶片封裝結構
72‧‧‧晶片封裝結構
74‧‧‧晶片封裝結構
76‧‧‧晶片封裝結構
78‧‧‧晶片封裝結構
80‧‧‧晶片封裝結構
82‧‧‧晶片封裝結構
84‧‧‧晶片封裝結構
86‧‧‧導線架
86a‧‧‧晶片承載座
86b‧‧‧引腳
88‧‧‧聚合物材料
90‧‧‧晶片封裝結構
92‧‧‧晶片封裝結構
94‧‧‧晶片封裝結構
96‧‧‧晶片封裝結構
98‧‧‧晶片封裝結構
100‧‧‧晶片封裝結構
102‧‧‧晶片封裝結構
104‧‧‧晶片封裝結構
106‧‧‧晶片封裝結構
108‧‧‧晶片封裝結構
110‧‧‧金線
112‧‧‧半導體晶片
114‧‧‧鋁金屬保護蓋
116‧‧‧球型柵狀陣列基板
118‧‧‧保護層
118a‧‧‧開口
120‧‧‧銅墊
122‧‧‧錫球
第1圖為習知球型柵狀陣列封裝結構的剖面示意圖。
第2A圖至第2B圖分別為本發明之一結構的剖面示意圖。
第3圖為本發明之一半導體晶片具有打線接墊的剖面示意圖。
第4A圖至第4G圖為本發明形成打線接墊的製程剖面示意圖。
第5A圖與第5B圖為本發明之一半導體晶片具有打線接墊的剖面示意圖。
第6A圖至第6G圖為本發明形成打線接墊的製程剖面示意圖。
第7A圖與第7F圖分別為本發明之一半導體晶片具有金屬線路在 保護層上方的剖面示意圖。
第8A圖與第8D圖分別為本發明之一半導體晶片具有金屬線路在保護層上方的剖面示意圖。
第9A圖至第9E圖為本發明之一實施例的製程剖面示意圖。
第10A圖與第10L圖分別為本發明之一晶片封裝結構的剖面示意圖。
第11A圖至第11D圖為本發明之一實施例的製程剖面示意圖。
第12A圖與第12L圖分別為本發明之一導線架封裝結構的剖面示意圖。
請參閱第2A圖所示，一半導體基底2(或稱為積體電路基底，IC substrate)比如是矽基底、砷化鎵(GaAs)基底或矽化鍺(SiGe)基底，另外半導體基底2也可以是一空白晶圓(blank wafer)，而此空白晶圓比如是矽晶圓(silicon wafer)、砷化鎵晶圓或矽化鍺晶圓。複數半導體元件4位在半導體基底2內或上方，而這些半導體元件4包括記憶體、邏輯元件、被動元件(例如電阻、電容或電感)或主動元件等，其中主動元件比如是金氧半導體(MOS)元件，此金氧半導體元件例如是p通道金氧半導體元件(p-channel MOS devices)、n通道金氧半導體元件(n-channel MOS devices)、雙載子互補式金氧半導體元件(BiCMOS devices)、雙載子連接電晶體(Bipolar Junction Transistor，BJT)或互補金屬氧化半導體(CMOS)。另，「上方」一詞在本發明中是表示位在某物上面並與之接觸，或是表示位在某物上面但未與之接觸。
一線路結構6位在半導體基底2上方，並連接這些半導體元件4。線路結構6可以是由複數圖案化金屬層8(其厚度t1比如是小於3微米，例如是介於0.2微米至2微米之間)與複數金屬插塞(metal plug)10所構成。例如，這些圖案化金屬層8與這些金屬插塞10的材質主要是銅， 亦即圖案化金屬層8可以是厚度小於3微米(比如是介於0.2微米至2微米之間)的一銅層；或是，這些圖案化金屬層8的材質主要是含鋁金屬(如鋁或鋁合金)，而這些金屬插塞10的材質主要是鎢，也就是說圖案化金屬層8可以是厚度小於3微米(比如是介於0.2微米至2微米之間)的一含鋁金屬層。此外，形成線路結構6的方式包括濺鍍製程(sputtering process)、鑲嵌製程(damascene process)或電鍍製程(electroplating process)等。
例如以鑲嵌製程而言，形成線路結構6的方式包括利用化學氣相沉積(Chemical Vapor Deposition，CVD)的方式沈積一第一介電層(dielectric layer)在一第二介電層的上表面上，其中第一介電層的材質與第二介電層的材質包括有氮氧矽化合物與介電常數值(k)介於1.5至3之間的材質；接著，形成一第一光阻層在第一介電層上，並利用位在第一光阻層內的第一光阻層開口蝕刻第一介電層，以暴露出第二介電層而形成溝渠；於形成溝渠之後，去除此第一光阻層；繼續，形成一第二光阻層在第一介電層上與溝渠所暴露出之第二介電層上，且位在第二光阻層內之第二光阻層開口暴露出第二介電層；再來，去除第二光阻層開口所暴露出之第二介電層而形成導通孔，並在形成導通孔之後，去除第二光阻層。因此，由溝渠與導通孔所組成的開口形成在第一介電層內與第二介電層內。接著，利用濺鍍或化學氣相沉積的方式沈積一阻障層在此開口內的下表面與側壁上以及第一介電層的上表面上，其中此阻障層的材質係選自鉭(Ta)、氮化鉭(TaN)、氮化鎢(WN)、氮化鈦(TiN)及鈦(Ti)其中之一者或是上述材料所形成之組合，例如此阻障層可以是濺鍍鉭；繼續，利用濺鍍或化學氣相沉積的方式沈積一層例如是銅材質之種子層在阻障層上，再來電鍍一銅金屬在此種子層上，最後利用化學機械研磨(Chemical Mechanical Polish，CMP)的方式去除位在此開口外的銅金屬、種子層及阻障層，直到曝 露出第一介電層的上表面為止。以此種方式形成在溝渠內的金屬(其係包括阻障層、種子層及電鍍銅)係為圖案化金屬層8，而形成在導通孔內的金屬則為金屬插塞10，且這些圖案化金屬層8可以透過導通孔內的金屬插塞10連通相鄰兩層之間的圖案化金屬層8或是連接至半導體元件4。
又，形成圖案化金屬層8方式比如是先利用濺鍍製程濺鍍一鋁合金層(其係包括90 wt%以上的鋁及10 wt%以下的銅)在一介電層上，接著再透過微影蝕刻製程圖案化此鋁合金層。也就是說，線路結構6包括濺鍍鋁。
複數介電層12位在半導體基底2的上方，且圖案化金屬層8是位在這些介電層12之間，並透過位在這些介電層12內的金屬插塞10連接相鄰兩層之圖案化金屬層8。介電層12一般是利用化學氣相沉積(CVD)的方式所形成，而介電層12比如是氧矽化合物(例如SiO2 )、四乙氧基矽烷(TEOS)之氧化物、含矽、碳、氧與氫之化合物(例如Siw Cx Oy Hz )、氮矽化合物(例如Si3 N4 )、氮氧矽化合物、氟矽玻璃(Fluorinated Silicate Glass，FSG)、絲印層(SiLK)、黑鑽石薄膜(Black Diamond)、硼磷矽玻璃(Borophosphosilicate Glass，BPSG)、聚芳基酯(polyarylene ether)、多孔性氧化矽(porous silicon oxide)、聚苯噁唑(polybenzoxazole，PBO)、介電常數值(k)介於1.5至3之間的材質或者是以旋塗方式形成之玻璃(Spin-On Glass，SOG；中文亦可譯為旋塗式玻璃)。另，介電層12的厚度t2比如是小於3微米，較佳厚度則是介於0.3微米至2.5微米之間。
一保護層14位在線路結構6與介電層12的上方，此保護層14可以保護半導體元件4與線路結構6免於受到濕氣與外來離子污染物(foreign ion contamination)的破壞，也就是說保護層14可以防止移動離子(比如是鈉離子)、水氣(moisture)、過渡金屬(比如是金、銀、銅) 及其它雜質(impurity)穿透，而損壞保護層14下方的半導體元件4(例如電晶體、多晶矽電阻元件或多晶矽-多晶矽電容元件)或線路結構6。另，「下方」一詞在本發明中是表示位在某物下面並與之接觸，或是表示位在某物下面但未與之接觸；「下」一字在本發明中則是表示位在某物下面並與之接觸。
保護層14通常是由氧矽化合物(例如SiO2 )、磷矽玻璃(Phosphosilicate Glass，PSG)、氮矽化合物(例如Si3 N4 )或氮氧矽化合物等所組成，而保護層14的厚度t3一般係大於0.3微米(μm)，例如保護層14的厚度t3是介於0.3微米至1.5微米之間。又，保護層14在包括氮矽化合物層的情況下，此氮矽化合物層的厚度通常大於0.3微米。接著，將敘述保護層14的製作方式，其係約有十種不同方法，分別說明如下。
第一種製作保護層14的方法是先利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氧化矽層，接著再利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氮化矽層在氧化矽層上。其中，「上」一字在本發明中是表示位在某物上面並與之接觸。
第二種製作保護層14的方法是先利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氧化矽層，繼續利用電漿加強型化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition，PECVD)形成厚度介於0.05微米至0.15微米之間的一氮氧化矽層在氧化矽層上，接著再利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氮化矽層在氮氧化矽層上。
第三種製作保護層14的方法是先利用化學氣相沉積(CVD)形成厚度介於0.05微米至0.15微米之間的一氮氧化矽層，繼續利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氧化矽層在氮氧 化矽層上，接著再利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氮化矽層在氧化矽層上。
第四種製作保護層14的方法是先利用化學氣相沉積(CVD)形成厚度介於0.2微米至0.5微米之間的一第一氧化矽層，繼續利用旋塗法(spin-coating)形成厚度介於0.5微米至1微米之間的一第二氧化矽層在第一氧化矽層上，接著利用化學氣相沉積(CVD)形成厚度介於0.2微米至0.5微米之間的一第三氧化矽層在第二氧化矽層上，最後再利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氮化矽層在第三氧化矽層上。
第五種製作保護層14的方法是先利用高密度電漿化學氣相沉積(High Density Plasma Chemical Vapor Deposition，HDP-CVD)形成厚度介於0.5微米至2微米之間的一氧化矽層，接著再利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氮化矽層在氧化矽層上。
第六種製作保護層14的方法是先形成厚度介於0.2微米至3微米之間的一未摻雜矽玻璃層(undoped silicate glass，USG)，繼續形成比如是四乙氧基矽烷、硼磷矽玻璃(BPSG)或磷矽玻璃(PSG)等之厚度介於0.5微米至3微米之間的一絕緣層在未摻雜矽玻璃層上，接著再利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氮化矽層在絕緣層上。
第七種製作保護層14的方法是選擇性地先利用化學氣相沉積(CVD)形成厚度介於0.05微米至0.15微米之間的一第一氮氧化矽層，繼續利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氧化矽層在第一氮氧化矽層上，接著可以選擇性地利用化學氣相沉積(CVD)形成厚度介於0.05微米至0.15微米之間的一第二氮氧化矽層在氧化矽層上，再來利用化學氣相沉積(CVD)形成厚度介於0.2微米至 1.2微米之間的一氮化矽層在第二氮氧化矽層上或在氧化矽層上，接著可以選擇性地利用化學氣相沉積(CVD)形成厚度介於0.05微米至0.15微米之間的一第三氮氧化矽層在氮化矽層上，最後再利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氧化矽層在第三氮氧化矽層上或在氮化矽層上。
第八種製作保護層14的方法是先利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一第一氧化矽層，繼續利用旋塗法形成厚度介於0.5微米至1微米之間的一第二氧化矽層在第一氧化矽層上，接著利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一第三氧化矽層在第二氧化矽層上，再來利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氮化矽層在第三氧化矽層上，最後再利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一第四氧化矽層在氮化矽層上。
第九種製作保護層14的方法是先利用高密度電漿化學氣相沉積(HDP-CVD)形成厚度介於0.5微米至2微米之間的一第一氧化矽層，繼續利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氮化矽層在第一氧化矽層上，接著再利用高密度電漿化學氣相沉積(HDP-CVD)形成厚度介於0.5微米至2微米之間的一第二氧化矽層在氮化矽層上。
第十種製作保護層14的方法是先利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一第一氮化矽層，繼續利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一氧化矽層在第一氮化矽層上，接著再利用化學氣相沉積(CVD)形成厚度介於0.2微米至1.2微米之間的一第二氮化矽層在氧化矽層上。
本發明係透過位在保護層14內的一開口14a暴露出線路結構6之一接墊16，此接墊16的厚度t4比如是介於0.4微米至3微米之間或是介於 0.2微米至2微米之間。形成接墊16的方式例如是以濺鍍製程形成鋁或鋁合金作為接墊16(其厚度例如是介於0.2微米至2微米之間)，或是以電鍍製程形成銅作為接墊16(其厚度例如是介於0.2微米至2微米之間)。因此，接墊16可以是厚度介於0.2微米至2微米之間且材質主要包括鋁的金屬層(亦稱為鋁墊，aluminum pad)，或是厚度介於0.2微米至2微米之間且材質主要包括銅的金屬層(亦稱為銅墊，copper pad)。此外，當接墊16包括以電鍍製程所形成之銅金屬時，在電鍍銅的底部下與側壁外具有一阻障層(barrier layer)，此阻障層的材質比如是鉭(Ta)或氮化鉭(TaN)。
另，開口14a的橫向尺寸d係介於0.5微米至20微米之間或是介於20微米至200微米之間，且開口14a的形狀可以是圓形、正方形、長方形或五邊以上之多邊形(例如六邊形或八邊形)。亦即，開口14a的形狀可以是圓形，且直徑是介於0.5微米至20微米之間或是介於20微米至200微米之間；或是，開口14a的形狀可以是正方形，且一邊長是介於0.5微米至20微米之間或是介於20微米至200微米之間；或是，開口14a的形狀可以是長方形，且一寬度是介於0.5微米至20微米之間或是介於20微米至200微米之間；或是，開口14a的形狀可以是五邊以上之多邊形(例如六邊形或八邊形)，且一寬度是介於0.5微米至20微米之間或是介於20微米至200微米之間，例如開口14a的形狀為六邊形(或稱六角形)時，其對邊寬度是介於0.5微米至20微米之間或是介於20微米至200微米之間。
請參閱第2B圖所示，本發明可選擇形成厚度介於0.4微米至3微米之間的一金屬保護蓋(metal cap)18在保護層14之一開口14a所暴露出的一接墊16上，使接墊16免於受到氧化而侵蝕損壞。例如，金屬保護蓋18包括厚度介於0.01微米至0.7微米之間的一阻障層(barrier layer)位在開口14a所暴露出之接墊16上，以及包括厚度介於0.4微米至2微米之 間的一含鋁金屬層位在此阻障層上，其中此阻障層比如是一鈦層、一鈦鎢合金層、一氮化鈦層、一鉭層、一氮化鉭層、一鉻(Cr)層或一耐火金屬合金層等，而含鋁金屬層則比如是一鋁層、一鋁-銅合金(Al-Cu alloy)層或是一鋁-矽-銅合金(Al-Si-Cu alloy)層；或者，金屬保護蓋18為厚度介於0.4微米至2微米之間的一含鋁金屬層位在開口14a所暴露出之接墊16(如銅墊)上，其中含鋁金屬層比如是一鋁層、一鋁-銅合金(Al-Cu alloy)層或是一鋁-矽-銅合金(Al-Si-Cu alloy)層。
例如，當接墊16的材質主要包括銅金屬時，接墊16上通常具有金屬保護蓋18，讓主要含有銅金屬的接墊16(或稱為銅墊)免於受到氧化而侵蝕損壞，其中此金屬保護蓋18包括一含鉭金屬層(例如一鉭層或一氮化鉭層)位在此接墊16上，以及包括一含鋁金屬層(例如一鋁層或一鋁合金層)位在此含鉭金屬層上。
本發明係以結構20代表第2A圖與第2B圖中，保護層14與半導體基底2之間的結構，亦即以結構20包括第2A圖與第2B圖中的半導體元件4、線路結構6(包括圖案化金屬層8及金屬插塞10)與介電層12等。
請參閱第3圖所示，本發明可形成厚度介於1微米至20微米之間的一打線接墊(bonding pad)22在一開口14a所暴露出之一接墊16(例如鋁墊或銅墊)上，其中打線接墊22的較佳厚度是介於3微米至5微米之間，且此打線接墊22係作為接合一打線導線(例如金線)的打線接點。有關形成打線接墊22在開口14a所暴露出之接墊16上的方法，請參閱第4圖系列的說明。另，在形成打線接墊22之後，透過切割半導體晶圓(semiconductor wafer)，以形成複數半導體晶片23(或稱為積體電路晶片，IC chip)。
請參閱第4A圖所示，形成厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層(adhesion/barrier layer)24在保護層14上與開口14a所暴露出之接墊16上，其中此接墊16 可以是鋁墊或是銅墊。另，黏著/阻障層24的材質包括鈦、鈦鎢合金、氮化鈦、鉻、鉭、氮化鉭或耐火金屬合金(alloy of refractory metal)等。
例如，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦層濺鍍在保護層14上與開口14a所暴露出之主要材質包括鋁的接墊16(即鋁墊)上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦鎢合金層濺鍍在保護層14上與開口14a所暴露出之主要材質包括鋁的接墊16上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鈦層濺鍍在保護層14上與開口14a所暴露出之主要材質包括鋁的接墊16上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層濺鍍在保護層14上與開口14a所暴露出之主要材質包括鋁的接墊16上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鉭層濺鍍在保護層14上與開口14a所暴露出之主要材質包括鋁的接墊16上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉭層濺鍍在保護層14上與開口14a所暴露出之主要材質包括鋁的接墊16上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一耐火金屬合金層濺鍍在保護層14上與開口14a所暴露出之主要材質包括鋁的接墊16上。
例如，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦層濺鍍在保護層14上與開口14a所暴露出之主要材質包括銅的接墊16(即銅墊)上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03 微米至0.7微米之間)的一鈦鎢合金層濺鍍在保護層14上與開口14a所暴露出之主要材質包括銅的接墊16上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鈦層濺鍍在保護層14上與開口14a所暴露出之主要材質包括銅的接墊16上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層濺鍍在保護層14上與開口14a所暴露出之主要材質包括銅的接墊16上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鉭層濺鍍在保護層14上與開口14a所暴露出之主要材質包括銅的接墊16上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉭層濺鍍在保護層14上與開口14a所暴露出之主要材質包括銅的接墊16上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一耐火金屬合金層濺鍍在保護層14上與開口14a所暴露出之主要材質包括銅的接墊16上。
請參閱第4B圖所示，濺鍍厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一種子層26在黏著/阻障層24上。另，種子層26亦可利用蒸鍍、物理氣相沉積或無電電鍍(electroless plating)等方式形成。由於種子層26可以有利於後續金屬層的形成，因此種子層26的材質會隨後續金屬層的材質而有所變化，如當材質為金(Au)的金屬層電鍍形成在種子層26上時，種子層26的材質係以金為佳；或者，當材質為銅(Cu)的金屬層電鍍形成在種子層26上時，種子層26的材質係以銅為佳；或者，當材質為鈀(palladium，Pd)的金屬層電鍍形成在種子層26上時，種子層26的材質係以鈀為佳。
例如，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦層時， 種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦鎢合金層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此鈦鎢合金層上；或是，當黏著/阻障層26是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鈦層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此氮化鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此鉻層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此氮化鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一耐火金屬合金層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此耐火金屬合金層上。
例如，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦層時， 種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦鎢合金層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此鈦鎢合金層上；或是，當黏著/阻障層26是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鈦層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此氮化鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此鉻層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此氮化鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一耐火金屬合金層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此耐火金屬合金層上。
例如，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦層時， 種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦鎢合金層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此鈦鎢合金層上；或是，當黏著/阻障層26是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鈦層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此氮化鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此鉻層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此氮化鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一耐火金屬合金層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此耐火金屬合金層上。
請參閱第4C圖所示，旋塗(spin-on coating)厚度介於1微米至25微米之間的一光阻層28在種子層26上，其中光阻層28的較佳厚度係介於 3微米至10微米之間，且光阻層28比如是一正型(positive-type)光阻層。接著，請參閱第4D圖所示，透過曝光(exposure)與顯影(development)等製程圖案化光阻層28，以形成一光阻層開口28a在光阻層28內並暴露出位在接墊16上方的種子層26，其中在圖案化光阻層28的過程中比如是利用一倍(1X)之曝光機(stepper)或是一倍(1X)之對準曝光機(contact aligner)進行曝光。此外，在顯影後可先利用電漿(例如含有氧離子之電漿或是含有氟離子濃度小於200PPM與氧離子之電漿)清洗光阻層開口28a所暴露出之種子層26，藉以去除種子層26上表面之光阻殘留物或其它異物。
請參閱第4E圖所示，形成厚度介於1微米至20微米之間的一金屬層30在光阻層開口28a所暴露出之種子層26上，其中此金屬層30的較佳厚度係介於3微米至5微米之間，且金屬層30的材質包括金、銅、鎳或鈀。
例如，金屬層30可以是厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一金層電鍍在光阻層開口28a所暴露出之材質為金的種子層26上；或者，金屬層30可以是厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一鈀層電鍍在光阻層開口28a所暴露出之材質為鈀的種子層26上；或者，金屬層30可以是厚度介於1微米至10微米之間的一銅層電鍍在光阻層開口28a所暴露出之材質為銅的種子層26上、厚度介於1微米至5微米之間的一鎳層電鍍在此銅層上以及厚度介於1微米至5微米之間的一金層電鍍在此鎳層上，其中銅層、鎳層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間；或者，金屬層30可以是厚度介於1微米至13微米之間的一銅層電鍍在光阻層開口28a所暴露出之材質為銅的種子層26上、厚度介於1微米至5微米之間的一鎳層電鍍在此銅層上 以及厚度介於0.05微米至2微米之間的一金層無電電鍍在此鎳層上，其中銅層、鎳層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間；或者，金屬層30可以是厚度介於1微米至10微米之間的一銅層電鍍在光阻層開口28a所暴露出之材質為銅的種子層26上、厚度介於1微米至5微米之間的一鎳層電鍍在此銅層上以及厚度介於1微米至5微米之間的一鈀層電鍍在此鎳層上，其中銅層、鎳層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間；或者，金屬層30可以是厚度介於1微米至13微米之間的一銅層電鍍在光阻層開口28a所暴露出之材質為銅的種子層26上、厚度介於1微米至5微米之間的一鎳層電鍍在此銅層上以及厚度介於0.05微米至2微米之間的一鈀層無電電鍍在此鎳層上，其中銅層、鎳層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間。
請參閱第4F圖所示，在形成金屬層30之後，接著去除光阻層28，而去除方式比如是利用含有氨基化合物(amide)之有機溶劑去除光阻層28。此外，在去除光阻層28之後，可以先利用電漿(例如含有氧離子之電漿或是含有氟離子濃度小於200PPM與氧離子之電漿)清洗金屬層30與種子層26，藉以去除金屬層30上表面與種子層26上表面之光阻殘留物。
繼續請參閱第4G圖所示，依序去除未在金屬層30下方的種子層26與黏著/阻障層24。其中，去除未在金屬層30下方的種子層26與黏著/阻障層24之方式比如是以蝕刻方式去除，而蝕刻方式又可分為乾蝕刻與濕蝕刻兩種方式，另乾蝕刻包括化學電漿蝕刻、濺擊蝕刻與化學氣體蝕刻。例如在濕蝕刻方面，當黏著/阻障層24為鈦鎢合金時，可使用含有雙氧水之溶液蝕刻去除，而當黏著/阻障層24為鈦時，可使用含氰氟酸的溶液蝕刻去除，另當種子層26為金時，可利用含有碘 之蝕刻液(例如含有碘化鉀之蝕刻液)蝕刻去除，而當種子層26為銅時，可利用含有氫氧化銨(NH4 OH)之蝕刻液蝕刻去除；在乾蝕刻方面，當黏著/阻障層24為鈦或鈦鎢合金時，可使用含氯的電漿蝕刻去除或是利用反應性離子蝕刻(RIE)製程蝕刻去除，另當種子層26為金時，可使用離子研磨(ion milling)製程蝕刻去除或是利用氬氣濺擊蝕刻(Ar sputtering etching)製程蝕刻去除。
因此，本發明可形成一打線接墊22在一開口14a所暴露出之一接墊16上，且打線接墊22是由一黏著/阻障層24、位在黏著/阻障層24上的一種子層26與位在種子層26上的一金屬層30所構成。又，打線接墊22的材質包括鈦、鈦鎢合金、氮化鈦、鉻、鉭、氮化鉭、金、銅、鎳或鈀等。因此，透過上述形成打線接墊22的方式，本發明之打線接墊22可以是下列所述之形式。
例如，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為金的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一金層位在此種子層上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為鈀的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是 介於1微米至4微米之間)的一鈀層位在此種子層上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一金層位在此鎳層上，且鎳層、銅層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一鈀層位在此鎳層上，且鎳層、銅層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間。
例如，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為金的一種子層位在此鉻層上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一金層位在此種子層上；或 者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為鈀的一種子層位在此鉻層上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一鈀層位在此種子層上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此鉻層上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一金層位在此鎳層上，且鎳層、銅層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此鉻層上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一鈀層位在此鎳層上，且鎳層、銅層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間。
例如，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(如一鉭層或一氮化鉭層)位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米 之間)且材質為金的一種子層位在此含鉭金屬層(如一鉭層或一氮化鉭層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一金層位在此種子層上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(如一鉭層或一氮化鉭層)位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為鈀的一種子層位在此含鉭金屬層(如一鉭層或一氮化鉭層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一鈀層位在此種子層上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(如一鉭層或一氮化鉭層)位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鉭金屬層(如一鉭層或一氮化鉭層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一金層位在此鎳層上，且鎳層、銅層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(如一鉭層或一氮化鉭層)位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鉭金屬層(如一鉭層或一氮化鉭層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一鈀層 位在此鎳層上，且鎳層、銅層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間。
例如，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為金的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一金層位在此種子層上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為鈀的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一鈀層位在此種子層上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一金層位在此鎳層上，且鎳層、銅層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5 微米之間；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一鈀層位在此鎳層上，且鎳層、銅層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間。
例如，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為金的一種子層位在此鉻層上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一金層位在此種子層上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為鈀的一種子層位在此鉻層上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一鈀層位在此種子層上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此鉻層上、 厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一金層位在此鎳層上，且鎳層、銅層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此鉻層上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一鈀層位在此鎳層上，且鎳層、銅層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間。
例如，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(如一鉭層或一氮化鉭層)位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為金的一種子層位在此含鉭金屬層(如一鉭層或一氮化鉭層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一金層位在此種子層上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(如一鉭層或一氮化鉭層)位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為鈀的一種子層位在此含鉭金屬層(如一鉭層或一氮化鉭層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一鈀層位在此種子層上；或者，打線 接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(如一鉭層或一氮化鉭層)位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鉭金屬層(如一鉭層或一氮化鉭層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一金層位在此鎳層上，且鎳層、銅層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(如一鉭層或一氮化鉭層)位在開口14a所暴露出之材質主要包括鋁的接墊16(或稱為鋁墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鉭金屬層(如一鉭層或一氮化鉭層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一鈀層位在此鎳層上，且鎳層、銅層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間。
接著，於完成打線接墊22之後，即完成由上述步驟所形成之一半導體晶圓。再來，透過切割半導體晶圓，以形成複數半導體晶片23，如第3圖所示。
請參閱第5A圖與第5B圖所示，本發明可形成厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間)的一打線接墊22在一金屬保護蓋18上，且此打線接墊22係作為接合一打線導線的打線接點，其中金屬保護蓋18係位在一開口14a所暴露出之一接墊16(例如銅墊)上，且此金屬保護蓋18比如包括一含鉭金屬層(例如一鉭層或一氮 化鉭層)位在接墊16(例如銅墊)上，以及一含鋁金屬層(例如一鋁層或一鋁合金層)位在此含鉭金屬層上；或者，此金屬保護蓋18包括一含鋁金屬層(例如一鋁層或一鋁合金層)位在接墊16(例如銅墊)上。有關形成打線接墊22在金屬保護蓋18上的方法，請參閱第6圖系列的敘述。另，在第5A圖中，打線接墊22係位在金屬保護蓋18的全部上表面上以及位在金屬保護蓋18周圍之保護層8上；在第5B圖中，打線接墊22係位在金屬保護蓋18的部份上表面上。本發明在第6圖系列的說明係以「打線接墊22位在金屬保護蓋18的全部上表面上以及位在金屬保護蓋18周圍之保護層8上」的內容進行敘述，然熟習該技術者當可藉由第6圖系列的說明，以「打線接墊22位在金屬保護蓋18的部份上表面上」的方式來據以實施。此外，在形成打線接墊22之後，透過切割半導體晶圓，以形成複數半導體晶片31，如第5A圖與第5B圖所示。
請參閱第6A圖所示，形成厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層24在保護層14上與金屬保護蓋18上，其中金屬保護蓋18係位在材質主要包括銅的接墊16(即銅墊)上，且此金屬保護蓋18比如包括一含鉭金屬層(例如一鉭層或一氮化鉭層)位在此材質主要包括銅的接墊16上以及包括一含鋁金屬層(例如一鋁層或一鋁合金層)位在此含鉭金屬層上，或者金屬保護蓋18為一含鋁金屬層(例如一鋁層或一鋁合金層)位在此材質主要包括銅的接墊16上，而黏著/阻障層24係位在含鋁金屬層(例如一鋁層或一鋁合金層)上。另，黏著/阻障層24的材質包括鈦、鈦鎢合金、氮化鈦、鉻、鉭、氮化鉭或耐火金屬合金(alloy of refractory metal)等。
例如，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦層濺鍍在保護層14上與金屬保護蓋18上，其中金屬保護蓋18包括一含鉭金屬層(例如一鉭層或 一氮化鉭層)位在材質主要包括銅的接墊16上以及一含鋁金屬層(例如一鋁層或一鋁合金層)位在此含鉭金屬層上，或者金屬保護蓋18為一含鋁金屬層(例如一鋁層或一鋁合金層)位在此材質主要包括銅的接墊16上，而此鈦層係濺鍍在含鋁金屬層(例如一鋁層或一鋁合金層)上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦鎢合金層濺鍍在保護層14上與金屬保護蓋18上，其中金屬保護蓋18包括一含鉭金屬層(例如一鉭層或一氮化鉭層)位在材質主要包括銅的接墊16上以及一含鋁金屬層(例如一鋁層或一鋁合金層)位在此含鉭金屬層上，或者金屬保護蓋18為一含鋁金屬層(例如一鋁層或一鋁合金層)位在此材質主要包括銅的接墊16上，而此鈦鎢合金層係濺鍍在含鋁金屬層(例如一鋁層或一鋁合金層)上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鈦層濺鍍在保護層14上與金屬保護蓋18上，其中金屬保護蓋18包括一含鉭金屬層(例如一鉭層或一氮化鉭層)位在材質主要包括銅的接墊16上以及一含鋁金屬層(例如一鋁層或一鋁合金層)位在此含鉭金屬層上，或者金屬保護蓋18為一含鋁金屬層(例如一鋁層或一鋁合金層)位在此材質主要包括銅的接墊16上，而此氮化鈦層係濺鍍在含鋁金屬層(例如一鋁層或一鋁合金層)上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鉭層濺鍍在保護層14上與金屬保護蓋18上，其中金屬保護蓋18包括一含鉭金屬層(例如一鉭層或一氮化鉭層)位在材質主要包括銅的接墊16上以及一含鋁金屬層(例如一鋁層或一鋁合金層)位在此含鉭金屬層上，或者金屬保護蓋18為一含鋁金屬層(例如一鋁層或一鋁合金層)位在此材質主要包括銅的接墊16上，而此氮化鉭層係濺鍍在的含鋁金屬層(例如一鋁層或一鋁合金層)上；或者，黏著/阻障層24可以是厚度介於0.01微米 至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉭層濺鍍在保護層14上與金屬保護蓋18上，其中金屬保護蓋18包括一含鉭金屬層(例如一鉭層或一氮化鉭層)位在材質主要包括銅的接墊16上以及一含鋁金屬層(例如一鋁層或一鋁合金層)位在此含鉭金屬層上，或者金屬保護蓋18為一含鋁金屬層(例如一鋁層或一鋁合金層)位在此材質主要包括銅的接墊16上，而此鉭層係濺鍍在含鋁金屬層(例如一鋁層或一鋁合金層)上；或者，黏著/阻障層24可以是厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一耐火金屬合金層濺鍍在保護層14上與金屬保護蓋18上，其中金屬保護蓋18包括一含鉭金屬層(例如一鉭層或一氮化鉭層)位在材質主要包括銅的接墊16上以及一含鋁金屬層(例如一鋁層或一鋁合金層)位在此含鉭金屬層上，或者金屬保護蓋18為一含鋁金屬層(例如一鋁層或一鋁合金層)位在此材質主要包括銅的接墊16上，而此耐火金屬合金層係濺鍍在含鋁金屬層(例如一鋁層或一鋁合金層)上。
請參閱第6B圖所示，濺鍍厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一種子層26在黏著/阻障層24上。另，種子層26亦可利用蒸鍍、物理氣相沉積或無電電鍍(electroless plating)等方式形成。由於種子層26可以有利於後續金屬層的形成，因此種子層26的材質會隨後續金屬層的材質而有所變化，如當材質為金(Au)的金屬層電鍍形成在種子層26上時，種子層26的材質係以金為佳；或者，當材質為銅(Cu)的金屬層電鍍形成在種子層26上時，種子層26的材質係以銅為佳；或者，當材質為鈀(palladium，Pd)的金屬層電鍍形成在種子層26上時，種子層26的材質係以鈀為佳。
例如，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微 米至0.7微米之間)的一金層濺鍍在此鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦鎢合金層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此鈦鎢合金層上；或是，當黏著/阻障層26是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鈦層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此氮化鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此鉻層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此氮化鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一耐火金屬合金層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一金層濺鍍在此耐火金屬合金層上。
例如，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微 米至0.7微米之間)的一銅層濺鍍在此鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦鎢合金層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此鈦鎢合金層上；或是，當黏著/阻障層26是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鈦層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此氮化鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此鉻層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此氮化鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一耐火金屬合金層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一銅層濺鍍在此耐火金屬合金層上。
例如，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微 米至0.7微米之間)的一鈀層濺鍍在此鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈦鎢合金層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此鈦鎢合金層上；或是，當黏著/阻障層26是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鈦層時，種子層24可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此氮化鈦層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此鉻層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一氮化鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此氮化鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉭層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此鉭層上；或是，當黏著/阻障層24是以濺鍍方式所形成之厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一耐火金屬合金層時，種子層26可以是厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)的一鈀層濺鍍在此耐火金屬合金層上。
請參閱第6C圖所示，旋塗(spin-on coating)厚度介於1微米至25微米之間的一光阻層28在種子層26上，其中光阻層28的較佳厚度係介於3微米至10微米之間，且光阻層28比如是一正型(positive-type)光阻 層。接著，請參閱第6D圖所示，透過曝光(exposure)與顯影(development)等製程圖案化光阻層28，以形成一光阻層開口28a在光阻層28內並暴露出位在金屬保護蓋18上方的種子層26，其中在圖案化光阻層28的過程中比如是利用一倍(1X)之曝光機(stepper)或是一倍(1X)之對準曝光機(contact aligner)進行曝光。此外，在顯影後可先利用電漿(例如含有氧離子之電漿或是含有氟離子濃度小於200PPM與氧離子之電漿)清洗光阻層開口28a所暴露出之種子層26，藉以去除種子層26上表面之光阻殘留物或其它異物。
請參閱第6E圖所示，形成厚度介於1微米至20微米之間的一金屬層30在光阻層開口28a所暴露出之種子層26上，其中此金屬層30的較佳厚度係介於3微米至5微米之間，且金屬層30的材質包括金、銅、鎳或鈀。
例如，金屬層30可以是厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一金層電鍍在光阻層開口28a所暴露出之材質為金的種子層26上；或者，金屬層30可以是厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一鈀層電鍍在光阻層開口28a所暴露出之材質為鈀的種子層26上；或者，金屬層30可以是厚度介於1微米至10微米之間的一銅層電鍍在光阻層開口28a所暴露出之材質為銅的種子層26上、厚度介於1微米至5微米之間的一鎳層電鍍在此銅層上以及厚度介於1微米至5微米之間的一金層電鍍在此鎳層上，其中銅層、鎳層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間；或者，金屬層30可以是厚度介於1微米至13微米之間的一銅層電鍍在光阻層開口28a所暴露出之材質為銅的種子層26上、厚度介於1微米至5微米之間的一鎳層電鍍在此銅層上以及厚度介於0.05微米至2微米之間的一金層無電電鍍在此鎳層上， 其中銅層、鎳層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間；或者，金屬層30可以是厚度介於1微米至10微米之間的一銅層電鍍在光阻層開口28a所暴露出之材質為銅的種子層26上、厚度介於1微米至5微米之間的一鎳層電鍍在此銅層上以及厚度介於1微米至5微米之間的一鈀層電鍍在此鎳層上，其中銅層、鎳層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間；或者，金屬層30可以是厚度介於1微米至13微米之間的一銅層電鍍在光阻層開口28a所暴露出之材質為銅的種子層26上、厚度介於1微米至5微米之間的一鎳層電鍍在此銅層上以及厚度介於0.05微米至2微米之間的一鈀層無電電鍍在此鎳層上，其中銅層、鎳層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間。
請參閱第6F圖所示，在形成金屬層30之後，接著去除光阻層28，而去除方式比如是利用含有氨基化合物(amide)之有機溶劑去除光阻層28。此外，在去除光阻層28之後，可以先利用電漿(例如含有氧離子之電漿或是含有氟離子濃度小於200PPM與氧離子之電漿)清洗金屬層30與種子層26，藉以去除金屬層30上表面與種子層26上表面之光阻殘留物。
繼續請參閱第6G圖所示，依序去除未在金屬層30下方的種子層26與黏著/阻障層24。其中，去除未在金屬層30下方的種子層26與黏著/阻障層24之方式比如是以蝕刻方式去除，而蝕刻方式又可分為乾蝕刻與濕蝕刻兩種方式，另乾蝕刻包括化學電漿蝕刻、濺擊蝕刻與化學氣體蝕刻。例如在濕蝕刻方面，當黏著/阻障層24為鈦鎢合金時，可使用含有雙氧水之溶液蝕刻去除，而當黏著/阻障層24為鈦時，可使用含氰氟酸的溶液蝕刻去除，另當種子層26為金時，可利用含有碘之蝕刻液(例如含有碘化鉀之蝕刻液)蝕刻去除，而當種子層26為銅 時，可利用含有氫氧化銨(NH4 OH)之蝕刻液蝕刻去除；在乾蝕刻方面，當黏著/阻障層24為鈦或鈦鎢合金時，可使用含氯的電漿蝕刻去除或是利用反應性離子蝕刻(RIE)製程蝕刻去除，另當種子層26為金時，可使用離子研磨(ion milling)製程蝕刻去除或是利用氬氣濺擊蝕刻(Ar sputtering etching)製程蝕刻去除。
因此，本發明可形成一打線接墊22在一金屬保護蓋18上，且打線接墊22是由一黏著/阻障層24、位在黏著/阻障層24上的一種子層26與位在種子層26上的一金屬層30所構成。又，打線接墊22的材質包括鈦、鈦鎢合金、氮化鈦、鉻、氮化鉭、金、銅、鎳或鈀等。因此，透過上述形成打線接墊22的方式，本發明之打線接墊22可以是下列所述之形式。
例如，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為金的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一金層位在此種子層上，其中金屬保護蓋18係位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為鈀的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一鈀層位在此種子層上，其中金屬保護蓋18 係位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一金層位在此鎳層上，且鎳層、銅層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間，其中金屬保護蓋18係位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鈦金屬層(如一鈦層、一氮化鈦層或一鈦鎢合金層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一鈀層位在此鎳層上，且鎳層、銅層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間，其中金屬保護蓋18係位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上。
例如，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為金的一種子層位在此鉻層上以及厚度介於1微米至20微米之間(較 佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一金層位在此種子層上，其中金屬保護蓋18係位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為鈀的一種子層位在此鉻層上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一鈀層位在此種子層上，其中金屬保護蓋18係位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此鉻層上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一金層位在此鎳層上，且鎳層、銅層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間，其中金屬保護蓋18係位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一鉻層位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此鉻層上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一鈀層位在此鎳層上，且鎳層、銅層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間，其中金屬保護蓋18係位在開口14a所暴露出之材質 主要包括銅的接墊16(或稱為銅墊)上。
例如，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(例如一鉭層或一氮化鉭層)位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為金的一種子層位在此含鉭金屬層(例如一鉭層或一氮化鉭層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一金層位在此種子層上，其中金屬保護蓋18係位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(例如一鉭層或一氮化鉭層)位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為鈀的一種子層位在此含鉭金屬層(例如一鉭層或一氮化鉭層)上以及厚度介於1微米至20微米之間(較佳厚度則是介於3微米至5微米之間或是介於1微米至4微米之間)的一鈀層位在此種子層上，其中金屬保護蓋18係位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上；或者，打線接墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(例如一鉭層或一氮化鉭層)位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鉭金屬層(例如一鉭層或一氮化鉭層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一金層位在此鎳層上，且鎳層、銅層與金層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間，其中金屬保護蓋18係位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上；或者，打線接 墊22包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一含鉭金屬層(例如一鉭層或一氮化鉭層)位在金屬保護蓋18上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層位在此含鉭金屬層(例如一鉭層或一氮化鉭層)上、厚度介於1微米至10微米之間的一銅層位在此種子層上、厚度介於1微米至5微米之間的一鎳層位在此銅層上以及厚度介於1微米至5微米之間的一鈀層位在此鎳層上，且鎳層、銅層與鈀層三者的總厚度係介於1微米至20微米之間，而較佳厚度則是介於3微米至5微米之間，其中金屬保護蓋18係位在開口14a所暴露出之材質主要包括銅的接墊16(或稱為銅墊)上。
接著，於完成打線接墊22之後，即完成由上述步驟所形成之一半導體晶圓。再來，透過切割半導體晶圓，以形成複數半導體晶片31，如第5A圖所示。
請參閱第7A圖與第7B圖所示，本發明可形成一金屬線路32在一聚合物層34上，並透過聚合物層開口34a連接接墊16(例如鋁墊或銅墊)，其中聚合物層34係位在保護層14上，且位在聚合物層34內之一開口34a暴露出一開口14a所暴露出之一接墊16(例如鋁墊或銅墊)，而開口34a可以是暴露出一接墊16且聚合物層34還覆蓋至部分之接墊34(如第7A圖所示)，或是開口34a暴露出一接墊16的全部上表面以及暴露出位在此接墊16周圍之保護層14的上表面(如第7B圖所示)。
聚合物層34比如是選自聚醯亞胺(PI)、環氧樹脂(epoxy)、苯基環丁烯(BCB)、聚氨脂、聚對二甲苯類高分子、焊罩材料、彈性體(elastomer)或多孔性介電材料其中之一，且聚合物層34的厚度比如是介於3微米至25微米之間。例如，聚合物層34可以是厚度介於3微米至25微米之間的一聚醯亞胺層在保護層14上，且位在聚醯亞胺層內之一開口暴露出接墊16(例如鋁墊或銅墊)；或者，聚合物層34可以是厚度 介於3微米至25微米之間的一環氧樹脂層在保護層14上，且位在環氧樹脂層內之一開口暴露出接墊16(例如鋁墊或銅墊)；或者，聚合物層34可以是厚度介於3微米至25微米之間的一苯基環丁烯層在保護層14上，且位在苯基環丁烯層內之一開口暴露出接墊16(例如鋁墊或銅墊)。此外，形成聚合物層34的方式包括有旋塗、壓合或網版印刷等方式。
金屬線路32的材質包括金、銅、鎳或鈀，且形成金屬線路32的方式包括濺鍍製程(sputtering process)、電鍍製程(electroplating process)或無電電鍍(electroless plating process)製程等。例如，金屬線路32包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層濺鍍形成在聚合物層34上與開口34a所暴露出之接墊16(例如鋁墊或銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為金的一種子層濺鍍形成在黏著/阻障層上以及厚度介於1微米至30微米之間的一金層電鍍形成在種子層上，其中黏著/阻障層的材質包括鈦、鈦鎢合金、氮化鈦、鉻或氮化鉭，而金層的較佳厚度則是介於2微米至20微米之間；或者，金屬線路32包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層濺鍍形成在聚合物層34上與開口34a所暴露出之接墊16(例如鋁墊或銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層濺鍍形成在黏著/阻障層上、厚度介於1微米至20微米之間的一銅層電鍍形成在種子層上、厚度介於1微米至10微米之間的一鎳層電鍍形成在銅層上以及厚度介於0.01微米至5微米之間的一金層電鍍形成在鎳層上，其中黏著/阻障層的材質包括鈦、鈦鎢合金、氮化鈦、鉻或氮化鉭；或者，金屬線路32包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層濺鍍形成在聚 合物層34上與開口34a所暴露出之接墊16(例如鋁墊或銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層濺鍍形成在黏著/阻障層上、厚度介於1微米至20微米之間的一銅層電鍍形成在種子層上、厚度介於1微米至10微米之間的一鎳層電鍍形成在銅層上以及厚度介於0.02微米至2微米之間的一金層無電電鍍形成在鎳層上，其中黏著/阻障層的材質包括鈦、鈦鎢合金、氮化鈦、鉻或氮化鉭；或者，金屬線路32包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層濺鍍形成在聚合物層34上與開口34a所暴露出之接墊16(例如鋁墊或銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層濺鍍形成在黏著/阻障層上、厚度介於1微米至20微米之間的一銅層電鍍形成在種子層上、厚度介於1微米至10微米之間的一鎳層電鍍形成在銅層上以及厚度介於0.01微米至5微米之間的一鈀層電鍍形成在鎳層上，其中黏著/阻障層的材質包括鈦、鈦鎢合金、氮化鈦、鉻或氮化鉭；或者，金屬線路32包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層濺鍍形成在聚合物層34上與開口34a所暴露出之接墊16(例如鋁墊或銅墊)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層濺鍍形成在黏著/阻障層上、厚度介於1微米至20微米之間的一銅層電鍍形成在種子層上、厚度介於1微米至10微米之間的一鎳層電鍍形成在銅層上以及厚度介於0.05微米至2微米之間的一鈀層無電電鍍形成在鎳層上，其中黏著/阻障層的材質包括鈦、鈦鎢合金、氮化鈦、鉻或氮化鉭。另，金屬線路32包括作為接合打線導線的至少一打線接點，例如金屬線路32包括一第一打線接點32a與一第二打線接點32b，從俯視透視圖觀之，第一打線接點32a的位置係位在金屬線路32所連接之接墊16上方，而第二打 線接點32b的位置則不同於金屬線路32所連接之接墊16的位置，因此本發明可依需求於後續製程中，選擇接合一打線導線(例如金線)至第一打線接點32a、接合一打線導線(例如金線)至第二打線接點32b或是分別接合一打線導線(例如金線)至第一打線接點32a與第二打線接點32b。
接著，於形成金屬線路32之後，透過切割半導體晶圓，以形成複數半導體晶片36。
請參閱第7C圖與第7D圖所示，本發明在形成金屬線路32之後(如第7A圖與第7B圖所示)，亦可形成一聚合物層38在金屬線路32上與聚合物層34上，且位在聚合物層38內之至少一開口38a暴露出金屬線路32，而從俯視透視圖觀之，開口38a所暴露出之金屬線路32的位置可以是不同於金屬線路32所連接之接墊16的位置，其中開口38a所暴露出之金屬線路32係作為接合打線導線的打線接點，例如二開口38a分別暴露出一金屬線路32的一第一打線接點32a與一第二打線接點32b，從俯視透視圖觀之，第一打線接點32a的位置係位在金屬線路32所連接之接墊16上方，而第二打線接點32b的位置則不同於金屬線路32所連接之接墊16的位置，因此本發明可依需求於後續製程中，選擇接合一打線導線(例如金線)至第一打線接點32a、接合一打線導線(例如金線)至第二打線接點32b或是分別接合一打線導線(例如金線)至第一打線接點32a與第二打線接點32b。
聚合物層38比如是選自聚醯亞胺(PI)、環氧樹脂(epoxy)、苯基環丁烯(BCB)、聚氨脂、聚對二甲苯類高分子、焊罩材料、彈性體(elastomer)或多孔性介電材料其中之一，且聚合物層38的厚度比如是介於3微米至25微米之間。例如，聚合物層38可以是厚度介於3微米至25微米之間的一聚醯亞胺層在金屬線路32上，且位在聚醯亞胺層內之一開口暴露出金屬線路32的金層或鈀層；或者，聚合物層38可以是厚 度介於3微米至25微米之間的一環氧樹脂層在金屬線路32上，且位在環氧樹脂層內之一開口暴露出金屬線路32的金層或鈀層；或者，聚合物層38可以是厚度介於3微米至25微米之間的一苯基環丁烯層在金屬線路32上，且位在苯基環丁烯層內之一開口暴露出金屬線路32的金層或鈀層。此外，形成聚合物層38的方式包括有旋塗、壓合或網版印刷等方式。
接著，於形成聚合物層38之後，透過切割半導體晶圓，以形成複數半導體晶片40。
另，請參閱第7E圖所示，本發明亦可不形成聚合物層34在保護層14上，即金屬線路32係形成在保護層14上，並透過開口14a連接接墊16(例如鋁墊或銅墊)，其中金屬線路32包括作為接合打線導線的至少一打線接點，例如金屬線路32包括一第一打線接點32a與一第二打線接點32b，從俯視透視圖觀之，第一打線接點32a的位置係位在金屬線路32所連接之接墊16上方，而第二打線接點32b的位置則不同於金屬線路32所連接之接墊16的位置，因此本發明可依需求於後續製程中，選擇接合一打線導線(例如金線)至第一打線接點32a、接合一打線導線(例如金線)至第二打線接點32b或是分別接合一打線導線(例如金線)至第一打線接點32a與第二打線接點32b。有關金屬線路32的詳細敘述，請參閱上述第7A圖與第7B圖的說明，在此不再詳加敘述。接著，於形成金屬線路32之後，透過切割半導體晶圓，以形成複數半導體晶片42。
請參閱第7F圖所示，本發明在形成金屬線路32之後(如第7E圖所示)，亦可形成一聚合物層38在金屬線路32上，且位在聚合物層38內之至少一開口38a暴露出金屬線路32，而從俯視透視圖觀之，開口38a所暴露出之金屬線路32的位置可以是不同於金屬線路32所連接之接墊16的位置，其中開口38a所暴露出之金屬線路32係作為接合打線導線 的打線接點，例如二開口38a分別暴露出一金屬線路32的一第一打線接點32a與一第二打線接點32b，從俯視透視圖觀之，第一打線接點32a的位置係位在金屬線路32所連接之接墊16上，而第二打線接點32b的位置則不同於金屬線路32所連接之接墊16的位置，因此本發明可依需求於後續製程中，選擇接合一打線導線(例如金線)至第一打線接點32a、接合一打線導線(例如金線)至第二打線接點32b或是分別接合一打線導線(例如金線)至第一打線接點32a與第二打線接點32b。有關聚合物層38的詳細敘述，請參閱上述第7C圖與第7D圖的說明，在此不再詳加敘述。接著，於形成聚合物層38之後，透過切割半導體晶圓，以形成複數半導體晶片44。
請參閱第8A圖所示，本發明可形成一金屬線路32在一聚合物層34上，並透過聚合物層開口34a連接金屬保護蓋18，其中聚合物層34係位在保護層14上，且位在聚合物層34內之一開口34a暴露出金屬保護蓋18的含鋁金屬層(例如一鋁層或一鋁合金層)，而金屬線路32係透過開口34a連接含鋁金屬層(例如一鋁層或一鋁合金層)，金屬保護蓋18則是位在開口14a所暴露出之主要材質包括銅的接墊16(即銅墊)上。有關聚合物層34的詳細敘述，請參閱上述第7A圖與第7B圖的說明，在此不再詳加敘述。
金屬線路32的材質包括金、銅、鎳或鈀，且形成金屬線路32的方式包括濺鍍製程、電鍍製程或無電電鍍製程等。例如，金屬線路32包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層濺鍍形成在聚合物層34上與開口34a所暴露出之金屬保護蓋18的含鋁金屬層(例如一鋁層或一鋁合金層)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為金的一種子層濺鍍形成在黏著/阻障層上以及厚度介於1微米至30微米之間的一金層電鍍形成在種子層上，其中黏著/阻障層的材質包括 鈦、鈦鎢合金、氮化鈦、鉻或氮化鉭，而金層的較佳厚度則是介於2微米至20微米之間；或者，金屬線路32包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層濺鍍形成在聚合物層34上與開口34a所暴露出之金屬保護蓋18的含鋁金屬層(例如一鋁層或一鋁合金層)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層濺鍍形成在黏著/阻障層上、厚度介於1微米至20微米之間的一銅層電鍍形成在種子層上、厚度介於1微米至10微米之間的一鎳層電鍍形成在銅層上以及厚度介於0.01微米至5微米之間的一金層電鍍形成在鎳層上，其中黏著/阻障層的材質包括鈦、鈦鎢合金、氮化鈦、鉻或氮化鉭；或者，金屬線路32包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層濺鍍形成在聚合物層34上與開口34a所暴露出之金屬保護蓋18的含鋁金屬層(例如一鋁層或一鋁合金層)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層濺鍍形成在黏著/阻障層上、厚度介於1微米至20微米之間的一銅層電鍍形成在種子層上、厚度介於1微米至10微米之間的一鎳層電鍍形成在銅層上以及厚度介於0.05微米至2微米之間的一金層無電電鍍形成在鎳層上，其中黏著/阻障層的材質包括鈦、鈦鎢合金、氮化鈦、鉻或氮化鉭；或者，金屬線路32包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層濺鍍形成在聚合物層34上與開口34a所暴露出之金屬保護蓋18的含鋁金屬層(例如一鋁層或一鋁合金層)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層濺鍍形成在黏著/阻障層上、厚度介於1微米至20微米之間的一銅層電鍍形成在種子層上、厚度介於1微米至10微米之間的一鎳層電鍍形成在銅層上以及厚度介於0.01微米至5微米之間的一鈀層電 鍍形成在鎳層上，其中黏著/阻障層的材質包括鈦、鈦鎢合金、氮化鈦、鉻或氮化鉭；或者，金屬線路32包括厚度介於0.01微米至0.7微米之間(較佳則是介於0.03微米至0.7微米之間)的一黏著/阻障層濺鍍形成在聚合物層34上與開口34a所暴露出之金屬保護蓋18的含鋁金屬層(例如一鋁層或一鋁合金層)上、厚度介於0.03微米至1微米之間(較佳則是介於0.03微米至0.7微米之間)且材質為銅的一種子層濺鍍形成在黏著/阻障層上、厚度介於1微米至20微米之間的一銅層電鍍形成在種子層上、厚度介於1微米至10微米之間的一鎳層電鍍形成在銅層上以及厚度介於0.05微米至2微米之間的一鈀層無電電鍍形成在鎳層上，其中黏著/阻障層的材質包括鈦、鈦鎢合金、氮化鈦、鉻或氮化鉭。另，金屬線路32包括作為接合打線導線的至少一打線接點，例如金屬線路32包括一第一打線接點32a與一第二打線接點32b，從俯視透視圖觀之，第一打線接點32a的位置係位在金屬線路32所連接之金屬保護蓋18上方，而第二打線接點32b的位置則不同於金屬線路32所連接之金屬保護蓋18的位置，因此本發明可依需求於後續製程中，選擇接合一打線導線(例如金線)至第一打線接點32a、接合一打線導線(例如金線)至第二打線接點32b或是分別接合一打線導線(例如金線)至第一打線接點32a與第二打線接點32b。
接著，於形成金屬線路32之後，透過切割半導體晶圓，以形成複數半導體晶片46。
請參閱第8B圖所示，本發明在形成金屬線路32之後(如第8A圖所示)，亦可形成一聚合物層38在金屬線路32上與聚合物層34上，且位在聚合物層38內之至少一開口38a暴露出金屬線路32，而從俯視透視圖觀之，開口38a所暴露出之金屬線路32的位置可以是不同於金屬線路32所連接之金屬保護蓋18的位置，其中開口38a所暴露出之金屬線路32係作為接合打線導線的打線接點，例如二開口38a分別暴露出金 屬線路32的一第一打線接點32a與一第二打線接點32b，從俯視透視圖觀之，第一打線接點32a的位置係位在金屬線路32所連接之金屬保護蓋18上方，而第二打線接點32b的位置則不同於金屬線路32所連接之金屬保護蓋18的位置，因此本發明可依需求於後續製程中，選擇接合一打線導線(例如金線)至第一打線接點32a、接合一打線導線(例如金線)至第二打線接點32b或是分別接合一打線導線(例如金線)至第一打線接點32a與第二打線接點32b。有關聚合物層38的詳細敘述，請參閱上述第7C圖與第7D圖的說明，在此不再詳加敘述。接著，於形成聚合物層38之後，透過切割半導體晶圓，以形成複數半導體晶片48。
請參閱第8C圖所示，本發明亦可不形成聚合物層34在保護層14上，即金屬線路32係形成在保護層14上與金屬保護蓋18的含鋁金屬層(例如一鋁層或一鋁合金層)上，其中金屬線路32包括作為接合打線導線的至少一打線接點，例如金屬線路32包括一第一打線接點32a與一第二打線接點32b，從俯視透視圖觀之，第一打線接點32a的位置係位在金屬線路32所連接之金屬保護蓋18上方，而第二打線接點32b的位置則不同於金屬線路32所連接之金屬保護蓋18的位置，因此本發明可依需求於後續製程中，選擇接合一打線導線(例如金線)至第一打線接點32a、接合一打線導線(例如金線)至第二打線接點32b或是分別接合一打線導線(例如金線)至第一打線接點32a與第二打線接點32b。有關金屬線路32的詳細敘述，請參閱上述第7A圖與第7B圖的說明，在此不再詳加敘述。接著，於形成金屬線路32之後，透過切割半導體晶圓，以形成複數半導體晶片50。
請參閱第8D圖所示，本發明在形成金屬線路32之後(如第8C圖所示)，亦可形成一聚合物層38在金屬線路32上，且位在聚合物層38內之至少一開口38a暴露出金屬線路32，而從俯視透視圖觀之，開口38a所暴露出之金屬線路32的位置可以是不同於金屬線路32所連接之金屬 保護蓋18的位置，其中開口38a所暴露出之金屬線路32係作為接合打線導線的打線接點，例如二開口38a分別暴露出金屬線路32的一第一打線接點32a與一第二打線接點32b，從俯視透視圖觀之，第一打線接點32a的位置係位在金屬線路32所連接之金屬保護蓋18上方，而第二打線接點32b的位置則不同於金屬線路32所連接之金屬保護蓋18的位置，因此本發明可依需求於後續製程中，選擇接合一打線導線(例如金線)至第一打線接點32a、接合一打線導線(例如金線)至第二打線接點32b或是分別接合一打線導線(例如金線)至第一打線接點32a與第二打線接點32b。有關聚合物層38的詳細敘述，請參閱上述第7C圖與第7D圖的說明，在此不再詳加敘述。接著，於形成聚合物層38之後，透過切割半導體晶圓，以形成複數半導體晶片52。
第一實施例
請參閱第9A圖所示，透過一點膠製程(dispensing process)，使複數黏著材料54形成於一基板56上；接著，將複數半導體晶片23分別壓合在這些黏著材料54上，並在經過烘烤製程之後使半導體晶片23黏著至基板56，亦即半導體晶片23係透過黏著材料54以半導體基底2黏著至基板56。其中，黏著材料54的材質比如是聚合物材料(例如聚醯亞胺、環氧樹脂或銀膠)，且厚度係介於1微米至50微米之間，例如黏著材料54可以是厚度介於1微米至50微米之間的聚醯亞胺，或是厚度介於1微米至50微米之間的環氧樹脂，或是厚度介於1微米至50微米之間的銀膠(silver-filed epoxy)。
此外，基板56可以是厚度介於200微米至2,000微米之間的一球型柵狀陣列(BGA)基板；或者，基板56可以是厚度介於200微米至2,000微米之間的一含有玻璃纖維與環氧樹脂的基板；或者，基板56可以是厚度介於200微米至2,000微米之間的一玻璃基板；或者，基板56可以是厚度介於200微米至2,000微米之間的一矽基板；或者，基板56可以 是厚度介於200微米至2,000微米之間的一陶瓷基板；或者，基板56可以是厚度介於200微米至2,000微米之間的一有機基板；或者，基板56可以是厚度介於200微米至2,000微米之間且材質包括鋁的一金屬基板；或者，基板56可以是厚度介於200微米至2,000微米之間且材質包括銅的一金屬基板。
請參閱第9B圖所示，透過一打線製程使一打線導線58的一端球形(ball)接合至一半導體晶片23之一打線接墊22上(例如接合至打線接墊22的金層或鈀層上)，而此打線導線58的另一端則楔形(wedge)接合至基板56之一金屬線路的一接點57上，其中打線導線58比如是直徑介於20微米至50微米之間且材質含金的一金屬線(或稱為金線)。因此，半導體晶片23的打線接墊22電性連接基板56的金屬線路。
請參閱第9C圖所示，形成厚度t5介於250微米至1,000微米之間的一聚合物材料60在基板56上並覆蓋半導體晶片23及打線導線58，其中形成聚合物材料60的方式包括有灌膜製程(molding process)或點膠製程(dispensing process)等，而聚合物材料60的材質包括聚醯亞胺(PI)、苯基環丁烯(BCB)或環氧樹脂(expoy resin)。
例如，利用灌膜製程形成厚度t5介於250微米至1,000微米之間的聚醯亞胺在基板56上並覆蓋半導體晶片23及打線導線58；或者，利用灌膜製程形成厚度t5介於250微米至1,000微米之間的苯基環丁烯在基板56上並覆蓋半導體晶片23及打線導線58；或者，利用灌膜製程形成厚度t5介於250微米至1,000微米之間且含有環氧樹脂的聚合物材料在基板56上並覆蓋半導體晶片23及打線導線58。
例如，利用點膠製程形成厚度t5介於250微米至1,000微米之間的聚醯亞胺在基板56上並覆蓋半導體晶片23及打線導線58；或者，利用點膠製程形成厚度t5介於250微米至1,000微米之間的苯基環丁烯在基板56上並覆蓋半導體晶片23及打線導線58；或者，利用點膠製程形成 厚度t5介於250微米至1,000微米之間且含有環氧樹脂的聚合物材料在基板56上並覆蓋半導體晶片23及打線導線58。
請參閱第9D圖所示，以植球製程(ball planting process)或是網版印刷製程(screen printing process)形成一無鉛銲料(lead-free solder)在基板56的一接點64上，接著在溫度介於200℃至300℃之間(較佳溫度則是介於230℃至260℃之間)的環境中對無鉛銲料進行一迴銲(reflow)製程，以形成直徑d介於0.25釐米至1.2釐米之間的一無鉛錫球(lead-free solder ball)62在基板56的接點64上，其中迴銲製程的時間係介於5秒至90秒之間，較佳則是介於20秒至40秒之間。此外，無鉛錫球62的材質可以是錫鉛合金(tin-lead alloy)、錫銀合金(tin-silver alloy)、錫銀銅合金(tin-silver-copper alloy)或無鉛合金(lead-free alloy)。另，因無鉛錫球62接合基板56之一金屬線路的接點64而連接接點57，故無鉛錫球62電性連接打線導線58。
請參閱第9E圖所示，於形成無鉛錫球62之後，切割(例如機械切割)基板56與聚合物材料60，以形成複數個晶片封裝結構66。在第9E圖中，基板56包括有一第一表面與一第二表面，且第一表面與第二表面為相對的兩表面，其中黏著材料54與聚合物材料60係位在第一表面上(半導體晶片23係透過黏著材料54黏著在第一表面)，而無鉛錫球62則位在第二表面上。
請分別參閱第10A圖至第10L圖所示，透過上述第9A圖至第9D圖所述之步驟，本發明亦可使用半導體晶片31、36、40、42、44、46、48、50與52來取代第9圖系列中的半導體晶片23，並於形成無鉛錫球62之後，切割(例如機械切割)基板56與聚合物材料60，以分別形成晶片封裝結構68、70、72、74、76、78、80、82與84，詳細內容請參閱第9A圖至第9E圖的說明，在此不再詳加敘述。
另，在第10C圖至第10L圖中，打線導線58接合金屬線路32的位 置從俯視透視圖觀之，此位置可以是不同於金屬線路32所連接之接墊16的位置，或者是不同於金屬線路32所連接之金屬保護蓋18的位置。因此，在第10C圖至第10L圖中，金屬線路32可以是包括一第一打線接點32a與一第二打線接點32b，從俯視透視圖觀之，第一打線接墊32a的位置係位在金屬線路32所連接之接墊16上方，而第二打線接點32b的位置則不同於金屬線路32所連接之接墊16的位置，所以本發明可選擇接合一打線導線58(例如金線)至第一打線接點32a、接合一打線導線58(例如金線)至第二打線接點32b或是分別接合一打線導線58(例如金線)至第一打線接點32a與第二打線接點32b。
第二實施例
請參閱第11A圖所示，透過一點膠製程(dispensing process)，使複數黏著材料54形成於一導線架(lead frame)86之複數晶片承載座86a上；接著，將複數半導體晶片23分別壓合在這些黏著材料54上，並在經過烘烤製程之後使半導體晶片23黏著於晶片承載座86a。因此，半導體晶片23係透過黏著材料54以半導體基底2黏著於晶片承載座86a。其中，黏著材料54的材質比如是聚合物材料(例如聚醯亞胺、環氧樹脂或銀膠)，且厚度係介於1微米至50微米之間，例如黏著材料54可以是厚度介於1微米至50微米之間的聚醯亞胺，或是厚度介於1微米至50微米之間的環氧樹脂，或是厚度介於1微米至50微米之間的銀膠(silver-filed epoxy)。此外，導線架86的材質包括銅或銅合金，且導線架86的厚度t6係介於100微米至2,000微米之間。
請參閱第11B圖所示，透過一打線製程使一打線導線58的一端球形(ball)接合至一半導體晶片23之一打線接墊22上(例如接合至打線接墊22的金層或鈀層上)，而此打線導線58的另一端則楔形(wedge)接合至導線架86之一引腳(lead)86b上，其中打線導線58比如是直徑介於20微米至50微米之間且材質含金的一金屬線(或稱為金線)。因此，半導 體晶片23的打線接墊22電性連接導線架86之引腳86b。
請參閱第11C圖所示，以灌膜製程(molding process)形成厚度t7介於250微米至1,000微米之間的一聚合物材料88包覆導線架86(其係包覆晶片承載座86a與部份引腳86b)、半導體晶片23以及打線導線58，並露出導線架86的部份引腳86b。其中，聚合物材料88的材質包括聚醯亞胺(PI)、苯基環丁烯(BCB)或環氧樹脂(expoy resin)。
例如，利用灌膜製程形成厚度t7介於250微米至1,000微米之間的聚醯亞胺包覆導線架86(其係包覆晶片承載座86a與部份引腳86b)、半導體晶片23以及打線導線58，並露出導線架86的部份引腳86b；或者，利用灌膜製程形成厚度t7介於250微米至1,000微米之間的苯基環丁烯包覆導線架86(其係包覆晶片承載座86a與部份引腳86b)、半導體晶片23以及打線導線58，並露出導線架86的部份引腳86b；或者，利用灌膜製程形成厚度t7介於250微米至1,000微米之間且含有環氧樹脂的聚合物材料包覆導線架86(其係包覆晶片承載座86a與部份引腳86b)、半導體晶片23以及打線導線58，並露出導線架86的部份引腳86b。
請參閱第11D圖所示，於形成聚合物材料88之後，透過剪切分離(trim)以及將引腳86b壓成各種預先設計好之形狀等步驟形成晶片封裝結構90(或稱為導線架封裝，lead-frame package)。其中，導線架封裝結構90可以是小尺寸封裝(Small Outline Package，SOP)、薄型小尺寸封裝(Thin Small Outline Package，TSOP)、雙列直插式封裝(Dual In-Line Package，DIP)、陶瓷雙列直插式封裝(Ceramic Dual In-Line Package，CDIP)、玻璃陶瓷型雙列直插式封裝(Glass Ceramic Dual In-Line Packag，CERDIP)、表面貼裝型封裝(CERQUAD)、陶瓷有引腳晶片承載封裝(Ceramic leaded chip carrier，CLCC)、四方扁平封裝(Quad Flat Package，QFP)、塑膠有引腳晶片承載封裝(Plastic Leaded Chip Carrier，PLCC)、小尺寸J形引腳封裝(Small Outline J-lead，SOJ)、小尺寸積體電路封裝(Small Outline Integrated Circuit，SOIC)或交叉引腳封裝(Zig-zag In-line Package，ZIP)等封裝型式。
請分別參閱第12A圖至第12L圖所示，透過上述第11A圖至第11D圖所述之步驟，本發明亦可使用半導體晶片31、36、40、42、44、46、48、50與52來取代第11圖系列中的半導體晶片23，並於剪切分離(trim)以及將引腳86b壓成各種預先設計好之形狀等步驟之後，形成晶片封裝結構92、94、96、98、100、102、104、106與108，詳細內容請參閱第11A圖至第11D圖的說明，在此不再詳加敘述。
另，在第12C圖至第12L圖中，打線導線58接合金屬線路32的位置從俯視透視圖觀之，此位置可以是不同於金屬線路32所連接之接墊16的位置，或者是不同於金屬線路32所連接之金屬保護蓋18的位置。因此，在第12C圖至第12L圖中，金屬線路32可以是包括一第一打線接點32a與一第二打線接點32b，從俯視透視圖觀之，第一打線接墊32a的位置係位在金屬線路32所連接之接墊16上方，而第二打線接點32b的位置則不同於金屬線路32所連接之接墊16的位置，所以本發明可選擇接合一打線導線58(例如金線)至第一打線接點32a、接合一打線導線58(例如金線)至第二打線接點32b或是分別接合一打線導線58(例如金線)至第一打線接點32a與第二打線接點32b。
以上所述係藉由實施例說明本發明之特點，其目的在使熟習該技術者能暸解本發明之內容並據以實施，而非限定本發明之專利範圍，故，凡其他未脫離本發明所揭示之精神所完成之等效修飾或修改，仍應包含在以下所述之申請專利範圍中。
2‧‧‧半導體基底
14‧‧‧保護層
14a‧‧‧開口
16‧‧‧接墊
20‧‧‧結構
22‧‧‧打線接墊
23‧‧‧半導體晶片
54‧‧‧黏著材料
56‧‧‧基板
57‧‧‧接點
58‧‧‧打線導線
60‧‧‧聚合物材料
62‧‧‧無鉛錫球
64‧‧‧接點
66‧‧‧晶片封裝結構

Claims (55)

  1. 一種封裝結構，包括：半導體晶片，其係包括半導體基底、第一介電層、圖案化金屬層、第二介電層、金屬插塞、第一銅層、絕緣層、第一金屬層、第二金屬層、種子層以及金層，該第一介電層位於該半導體基底上方，該圖案化金屬層位於該第一介電層上方，該圖案化金屬層的材質主要是銅，該第二介電層位於該圖案化金屬層上方，該金屬插塞位於該第二介電層內，該金屬插塞的材質主要是銅，該第一銅層位於該第二介電層上方，該第一銅層經由該金屬插塞連接該圖案化金屬層，該絕緣層位於該第一銅層與該第二介電層上方，該第一銅層的一頂表面區域位於該絕緣層的一開口下方，該第一金屬層的一周圍部分位於該絕緣層的上表面上，該第一金屬層的一中央部分位於該第一銅層的該頂表面區域上以及位於該絕緣層的該開口內，該第一金屬層包括第一阻障層與含鋁金屬層，該含鋁金屬層位於該第一阻障層上，該第一金屬層的上表面包括第一中央區域與第二周圍區域，該第二金屬層位於該第一金屬層的該第一中央區域上，該種子層位於該第二金屬層上以及位於該第一金屬層的該第一中央區域上方，該金層位於該種子層與該第一金屬層的該第一中央區域上方，該金層經由該種子層、該第二金屬層以及該第一金屬層連接該第一銅層的該頂表面區域，該第二金屬層、該種子層以及該金層沒有位於該第一金屬層的該第二周圍區域上方；玻璃基板，其係具有第一接點，且該第一接點連接該金層；以及聚合物材料，位於該半導體晶片與該玻璃基板之間，並且接 觸該玻璃基板與該半導體晶片。
  2. 如申請專利範圍第1項所述之封裝結構，還包括含錫金屬，其係連接該玻璃基板的第二接點。
  3. 如申請專利範圍第2項所述之封裝結構，其中該含錫金屬為錫銀合金或是錫銀銅合金。
  4. 如申請專利範圍第1項所述之封裝結構，其中該半導體晶片還包括第二銅層，該第二銅層位於該種子層與該金層之間以及位於該第一中央區域上方，該第二銅層沒有位於該第二周圍區域上方，該第二銅層接觸該種子層，該第二銅層連接該金層。
  5. 如申請專利範圍第4項所述之封裝結構，其中該半導體晶片還包括鎳層，該鎳層位於該第二銅層上以及位於該第一中央區域上方，該鎳層沒有位於該第二周圍區域上方，該金層位於該鎳層上。
  6. 如申請專利範圍第5項所述之封裝結構，其中該第一阻障層與該含鋁金屬層兩者的總厚度小於該第二銅層、該鎳層與該金層三者的總厚度。
  7. 如申請專利範圍第4項或第5項所述之封裝結構，其中該第二銅層的厚度係介於1微米至13微米之間。
  8. 如申請專利範圍第4項或第5項所述之封裝結構，其中該種子層的材質包括銅。
  9. 如申請專利範圍第1項或第4項所述之封裝結構，其中該金層的厚度係介於0.05微米至2微米之間。
  10. 如申請專利範圍第1項或第4項所述之封裝結構，其中該金層的厚度係介於1微米至5微米之間。
  11. 如申請專利範圍第1項或第4項所述之封裝結構，其中該第二金屬層包括鈦、鈦鎢合金、氮化鈦、鉻、鉭或氮化鉭。
  12. 如申請專利範圍第1項或第4項所述之封裝結構，其中該第二金屬層的厚度係介於0.01微米至0.7微米之間。
  13. 如申請專利範圍第1項所述之封裝結構，其中該第一中央區域位於該頂表面區域的上方，該第二周圍區域位於該絕緣層的上方。
  14. 如申請專利範圍第1項所述之封裝結構，其中該半導體晶片還包括第二阻障層，該第二阻障層位於該第一銅層的底部下與側壁外。
  15. 如申請專利範圍第14項所述之封裝結構，其中該第二阻障層包括鉭。
  16. 如申請專利範圍第1項所述之封裝結構，還包括金屬導體，其係連接該第一接點與該金層，該金層經由該金屬導體連接該第一接點。
  17. 如申請專利範圍第1項所述之封裝結構，其中該玻璃基板的厚度係介於200微米至2,000微米之間。
  18. 如申請專利範圍第1項所述之封裝結構，其中該聚合物材料的厚度係介於1微米至50微米之間。
  19. 如申請專利範圍第1項所述之封裝結構，其中該聚合物材料包括環氧樹脂(epoxy resin)。
  20. 如申請專利範圍第1項所述之封裝結構，其中該半導體基底為矽基底。
  21. 如申請專利範圍第1項所述之封裝結構，其中該絕緣層包括氧矽化合物、氮矽化合物或氮氧矽化合物。
  22. 如申請專利範圍第1項或第21項所述之封裝結構，其中該絕緣層的厚度係介於0.3微米至1.5微米之間。
  23. 如申請專利範圍第1項所述之封裝結構，其中該開口的橫向尺寸 係介於0.5微米至20微米之間。
  24. 如申請專利範圍第1項所述之封裝結構，其中該第一阻障層為鈦層、鈦鎢合金層、氮化鈦層、鉭層或氮化鉭層。
  25. 如申請專利範圍第1項所述之封裝結構，其中該含鋁金屬層為鋁層、鋁-銅合金(Al-Cu alloy)層或鋁-矽-銅合金(Al-Si-Cu alloy)層。
  26. 如申請專利範圍第1項所述之封裝結構，其中該含鋁金屬層的厚度係介於0.4微米至2微米之間。
  27. 如申請專利範圍第1項所述之封裝結構，其中該金層的厚度大於該含鋁金屬層的厚度。
  28. 如申請專利範圍第1項所述之封裝結構，其中該金層的厚度係介於1微米至20微米之間。
  29. 一種封裝結構，包括：半導體晶片，其係包括半導體基底、第一介電層、圖案化金屬層、第二介電層、金屬插塞、第一銅層、絕緣層、第一金屬層、第二金屬層、種子層以及金層，該第一介電層位於該半導體基底上方，該圖案化金屬層位於該第一介電層上方，該圖案化金屬層的材質主要是銅，該第二介電層位於該圖案化金屬層上方，該金屬插塞位於該第二介電層內，該金屬插塞的材質主要是銅，該第一銅層位於該第二介電層上方，該第一銅層經由該金屬插塞連接該圖案化金屬層，該絕緣層位於該第一銅層與該第二介電層上方，該第一銅層的一頂表面區域位於該絕緣層的一開口下方，該第一金屬層的一周圍部分位於該絕緣層的上表面上，該第一金屬層的一中央部分位於該第一銅層的該頂表面區域上以及位於該絕緣層的該開口內，該第一金屬層包括第一阻障層與含鋁金屬層，該含鋁金屬層位於該第一阻障層上， 該第一金屬層的上表面包括第一中央區域與第二周圍區域，該第二金屬層位於該第一金屬層的該第一中央區域上，該種子層位於該第二金屬層上以及位於該第一金屬層的該第一中央區域上方，該金層位於該種子層與該第一金屬層的該第一中央區域上方，該金層經由該種子層、該第二金屬層以及該第一金屬層連接該第一銅層的該頂表面區域，該第二金屬層、該種子層以及該金層沒有位於該第一金屬層的該第二周圍區域上方；玻璃基板，其係具有第一線路，且該第一線路連接該金層；以及聚合物材料，位於該半導體晶片上以及位於該第一金屬層的該第二周圍區域上方，並且接觸該第一線路以及該金層。
  30. 如申請專利範圍第29項所述之封裝結構，還包括含錫金屬，其係連接該玻璃基板的第二線路。
  31. 如申請專利範圍第30項所述之封裝結構，其中該含錫金屬為錫銀合金或是錫銀銅合金。
  32. 如申請專利範圍第29項所述之封裝結構，其中該半導體晶片還包括第二銅層，該第二銅層位於該種子層與該金層之間以及位於該第一中央區域上方，該第二銅層沒有位於該第二周圍區域上方，該第二銅層接觸該種子層，該第二銅層連接該金層。
  33. 如申請專利範圍第32項所述之封裝結構，其中該半導體晶片還包括鎳層，該鎳層位於該第二銅層上以及位於該第一中央區域上方，該鎳層沒有位於該第二周圍區域上方，該金層位於該鎳層上。
  34. 如申請專利範圍第33項所述之封裝結構，其中該第一阻障層與該含鋁金屬層兩者的總厚度小於該第二銅層、該鎳層與該金層三者的總厚度。
  35. 如申請專利範圍第32項或第33項所述之封裝結構，其中該第二銅層的厚度係介於1微米至13微米之間。
  36. 如申請專利範圍第32項或第33項所述之封裝結構，其中該種子層的材質包括銅。
  37. 如申請專利範圍第29項或第32項所述之封裝結構，其中該金層的厚度係介於0.05微米至2微米之間。
  38. 如申請專利範圍第29項或第32項所述之封裝結構，其中該金層的厚度係介於1微米至5微米之間。
  39. 如申請專利範圍第29項或第32項所述之封裝結構，其中該第二金屬層包括鈦、鈦鎢合金、氮化鈦、鉻、鉭或氮化鉭。
  40. 如申請專利範圍第29項或第32項所述之封裝結構，其中該第二金屬層的厚度係介於0.01微米至0.7微米之間。
  41. 如申請專利範圍第29項所述之封裝結構，其中該第一中央區域位於該頂表面區域的上方，該第二周圍區域位於該絕緣層的上方。
  42. 如申請專利範圍第29項所述之封裝結構，其中該半導體晶片還包括第二阻障層，該第二阻障層位於該第一銅層的底部下與側壁外。
  43. 如申請專利範圍第42項所述之封裝結構，其中該第二阻障層包括鉭。
  44. 如申請專利範圍第29項所述之封裝結構，還包括金屬導體，其係連接該第一線路與該金層，該金層經由該金屬導體連接該第一線路。
  45. 如申請專利範圍第29項所述之封裝結構，其中該玻璃基板的厚度係介於200微米至2,000微米之間。
  46. 如申請專利範圍第29項所述之封裝結構，其中該半導體基底為 矽基底。
  47. 如申請專利範圍第29項所述之封裝結構，其中該絕緣層包括氧矽化合物、氮矽化合物或氮氧矽化合物。
  48. 如申請專利範圍第29項或第47項所述之封裝結構，其中該絕緣層的厚度係介於0.3微米至1.5微米之間。
  49. 如申請專利範圍第29項所述之封裝結構，其中該開口的橫向尺寸係介於0.5微米至20微米之間。
  50. 如申請專利範圍第29項所述之封裝結構，其中該第一阻障層為鈦層、鈦鎢合金層、氮化鈦層、鉭層或氮化鉭層。
  51. 如申請專利範圍第29項所述之封裝結構，其中該含鋁金屬層為鋁層、鋁-銅合金(Al-Cu alloy)層或鋁-矽-銅合金(Al-Si-Cu alloy)層。
  52. 如申請專利範圍第29項所述之封裝結構，其中該含鋁金屬層的厚度係介於0.4微米至2微米之間。
  53. 如申請專利範圍第29項所述之封裝結構，其中該金層的厚度大於該含鋁金屬層的厚度。
  54. 如申請專利範圍第29項所述之封裝結構，其中該金層的厚度係介於1微米至20微米之間。
  55. 如申請專利範圍第29項所述之封裝結構，其中該聚合物材料的材質包括環氧樹脂(epoxy)。
TW102106461A 2006-09-06 2007-09-05 晶片封裝結構及其製程 TWI471958B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US82461706P 2006-09-06 2006-09-06

Publications (2)

Publication Number Publication Date
TW201324639A TW201324639A (zh) 2013-06-16
TWI471958B true TWI471958B (zh) 2015-02-01

Family

ID=44768493

Family Applications (2)

Application Number Title Priority Date Filing Date
TW096133091A TWI395275B (zh) 2006-09-06 2007-09-05 晶片封裝結構及其製程
TW102106461A TWI471958B (zh) 2006-09-06 2007-09-05 晶片封裝結構及其製程

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096133091A TWI395275B (zh) 2006-09-06 2007-09-05 晶片封裝結構及其製程

Country Status (1)

Country Link
TW (2) TWI395275B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452064B2 (ja) * 2009-04-16 2014-03-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8822274B2 (en) * 2012-10-04 2014-09-02 Texas Instruments Incorporated Packaged IC having printed dielectric adhesive on die pad
US9842831B2 (en) 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
US10685943B2 (en) 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
TWI745213B (zh) * 2021-01-06 2021-11-01 南茂科技股份有限公司 半導體封裝結構及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525770A (en) * 2003-11-27 2005-08-01 3M Innovative Properties Co Production method of semiconductor chip
TW200603339A (en) * 2004-07-09 2006-01-16 Megic Corp Chip structure and method for fabricating the same
TW200608533A (en) * 2004-08-18 2006-03-01 United Microelectronics Corp Chip covered with polymer and electrical package structure including the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
TWI263704B (en) * 2003-03-18 2006-10-11 Ngk Spark Plug Co Wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525770A (en) * 2003-11-27 2005-08-01 3M Innovative Properties Co Production method of semiconductor chip
TW200603339A (en) * 2004-07-09 2006-01-16 Megic Corp Chip structure and method for fabricating the same
TW200608533A (en) * 2004-08-18 2006-03-01 United Microelectronics Corp Chip covered with polymer and electrical package structure including the same

Also Published As

Publication number Publication date
TW200814213A (en) 2008-03-16
TW201324639A (zh) 2013-06-16
TWI395275B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
US8436449B2 (en) Chip package and method for fabricating the same
US8148822B2 (en) Bonding pad on IC substrate and method for making the same
US9899284B2 (en) Chip package and method for fabricating the same
US8399989B2 (en) Metal pad or metal bump over pad exposed by passivation layer
JP5331610B2 (ja) 半導体集積回路装置
US8592977B2 (en) Integrated circuit (IC) chip and method for fabricating the same
US7741714B2 (en) Bond pad structure with stress-buffering layer capping interconnection metal layer
US7282433B2 (en) Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
US8159070B2 (en) Chip packages
US6664644B2 (en) Semiconductor device and method for manufacturing the same
US20110210441A1 (en) Chip package
US20060180933A1 (en) Semiconductor device and manufacturing method of the same
KR20030076628A (ko) 입력-출력 구조체 및 그 제조 방법
US20090206486A1 (en) Wirebond over post passivation thick metal
US7375021B2 (en) Method and structure for eliminating aluminum terminal pad material in semiconductor devices
KR20040018248A (ko) 집적 회로 구조체와 그 마련 공정
US7245025B2 (en) Low cost bonding pad and method of fabricating same
TWI471958B (zh) 晶片封裝結構及其製程
JP5901719B2 (ja) 半導体装置
TW200812040A (en) Chip package and method for fabricating the same
TWI460820B (zh) 積體電路（ｉｃ）晶片及其製程
US20210028060A1 (en) Contact fabrication to mitigate undercut
WO2005062367A1 (en) I/o sites for probe test and wire bond
TWI427718B (zh) 晶片封裝結構及其製作方法
JP2000228486A (ja) 半導体チップおよびチップ・オン・チップ構造の半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees