TWI470609B - 發光二極體驅動電路與具有其之驅動系統 - Google Patents

Description

發光二極體驅動電路與具有其之驅動系統

本發明是有關於一種發光二極體驅動電路，且特別是有關於一種可提高發光二極體利用率(effective rate)與畫面更新率(refresh rate)的發光二極體驅動電路與具有其之驅動系統。

發光二極體(Light Emitting Diode，簡稱LED)顯示屏產業目前皆以高色階解析度、高畫面刷新率、高LED利用率、高掃描數、多驅動晶片串接顆數及降低成本為發展目標。採用基本款驅動晶片價格較為便宜，但在掃描屏的應用下要達到高色階解析度、高畫面刷新率、高掃描數會造成LED利用率降低及晶片串接顆數變少的缺點。

基本款的驅動晶片架構會根據資料輸入信號與時脈信號閂鎖對應於亮度設定值的驅動資料，並根據致能信號決定驅動晶片的驅動時間以調整畫素灰階值。一個完整的源圖像換幀週期是由數個子週期組成，每個子週期內扣除不可發光時間，即為有效時間。LED使用率為一源圖像換幀週期內的總有效時間所佔的百分比，在一源圖像換幀週期內之總不可發光時間越長，LED使用率便越低。由於基本款驅動晶片的子週期時間會被驅動晶片輸出端數目及晶片串皆顆數所限定，因此隨著色階解析度與刷新率的提高，LED利用率便會大幅降低。

在習知技術中，以16個驅動輸出端與5位元亮度設定值的應用為例，在一個子週期為8T的條件下，其LED使用率為(1T+2T+4T+8T+16T)/48T=64.6%。

本發明實施例提供一種發光二極體驅動電路與其驅動系統，其發光二極體驅動電路具有一第一資料儲存單元，依據一第一閂鎖信號擷取一移位暫存單元之值，一第二資料儲存單元，依據一第二閂鎖信號擷取該第一資料儲存單元之值，並依據該第二資料儲存單元之值與一致能信號決定該些發光二極體的一發光時間，可達到LED高利用率的效果。

驅動系統可以分割各別位元所對應的有效時間權重(effective time weight)為多個子有效時間權重，然後重新組合以在單一源圖像換幀週期中形成更多的子週期，可使驅動電路在單一子週期中根據兩個位元的值來驅動發光二極體，藉此提高發光二極體利用率與畫面更新率。

本發明實施例提出一種發光二極體驅動電路，適用於驅動至少一發光二極體，包括一移位暫存單元、一第一資料儲存單元、一第二資料儲存單元與一驅動單元。移位暫存單元用以接收關聯於一亮度設定值相關之資料；第一資料儲存單元耦接於該移位暫存單元，用以依據一第一閂鎖信號擷取該資料；第二資料儲存單元耦接於該第一資料儲存單元，用以依據一第二閂鎖信號擷取該第一資料儲存單元之值。驅動單元耦接於該第二資料儲存單元，根據該第二資料儲存單元所儲存的值以及一致能信號決定該些發光二極體的一發光時間。

其中，該第一資料儲存單元在該第二資料儲存單元儲存該第一資料儲存單元中的資料之前擷取該移位暫存單元中的資料。

在本發明實施例中，該第二資料儲存單元在該驅動單元的的一失能時間中擷取該第一資料儲存單元中的資料。

在本發明實施例中，該失能時間可直接以該致能信號的一邏輯準位的時間來定義，或是該致能信號的一邏輯準位經過延遲後的時間來定義，或是該致能信號的一邏輯準位經過延長或縮短後的時間來定義。

在本發明實施例中，其中該第二閂鎖信號是根據該致能信號產生，且該第二閂鎖信號在該致能信號所造成的該失能時間中致能，使該第二資料儲存單元在該失能時間中擷取該第一資料儲存單元中的資料。

在本發明實施例中，該第二閂鎖信號可等於該致能信號。

在本發明實施例中，上述發光二極體驅動電路更包括一第二閂鎖信號產生單元，耦接於第二資料儲存單元，該第二閂鎖信號產生單元根據該致能信號輸出該第二閂鎖信號至該第二資料儲存單元，使該第二資料儲存單元擷取該第一資料儲存單元的值。

在本發明實施例中，上述發光二極體驅動電路更包括一第二閂鎖信號產生單元，耦接於第二資料儲存單元，該第二閂鎖信號產生單元根據該致能信號與該第一閂鎖信號之組合輸出該第二閂鎖信號至該第二資料儲存單元，使該第二資料儲存單元擷取該第一資料儲存單元的值。

在本發明實施例中，上述發光二極體驅動電路更包括一第二閂鎖信號產生單元，耦接於第二資料儲存單元，該第二閂鎖信號產生單元根據該致能信號與一時脈信號之組合輸出該第二閂鎖信號至該第二資料儲存單元，使該第二資料儲存單元擷取該第一資料儲存單元的值。

在本發明實施例中，上述發光二極體驅動電路更包括一第二閂鎖信號產生單元，耦接於第二資料儲存單元，該第二閂鎖 信號產生單元根據該第一閂鎖信號與一時脈信號之組合輸出該第二閂鎖信號至該第二資料儲存單元，使該第二資料儲存單元擷取該第一資料儲存單元的值。

在本發明實施例中，其中該驅動單元包括至少一邏輯閘與一驅動輸出電路，該邏輯閘之輸入端耦接於該致能訊號與該第二資料儲存單元之輸出，該邏輯閘之輸出端耦接該驅動輸出電路。

本發明實施例另提出一種發光二極體的驅動系統，包括一控制單元與上述發光二極體驅動電路。控制單元用以輸出一致能信號與關聯於一亮度設定值的資料。發光二極體驅動電路耦接於該控制單元，根據控制單元所輸出的致能信號與該亮度設定值相關的資料決定發光二極體的發光時間。

在本發明實施例中，其中該控制單元尚可輸出該第一閂鎖信號與一時脈信號至該發光二極體驅動電路。

綜上所述，本發明的發光二極體驅動電路具有兩個串接的資料儲存單元，並且依照時序閂鎖亮度設定值以供驅動單元驅動發光二極體。本發明的電路架構適用於多段式驅動或是多掃的電路驅動模式，藉此可以增加發光二極體利用率。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

在下文中，將藉由圖式說明本發明之實施例來詳細描述本發明，而圖式中的相同參考數字可用以表示類似的元件。

〔第一實施例〕

請參照圖1A，其繪示本發明第一實施例的發光二極體的驅動系統示意圖。驅動系統100包括控制單元110與發光二極體驅動電路120，控制單元110耦接於發光二極體驅動電路120，並且輸出致能信號EN與資料輸入信號DIN至發光二極體驅動電路120。發光二極體驅動電路120根據致能信號EN與資料輸入信號DIN驅動發光二極體，用以產生色階變化。控制單元110例如為發光二極體顯示屏的控制器，可用來處理與輸出顯示資料，也可以提供資料閂鎖信號(如LAT1、LAT2)或時脈信號至發光二極體驅動電路120。依照不同的晶片規格與設計需求，控制單元110可具有不同的功能，本實施並不受限。

發光二極體驅動電路120例如為發光二極體的驅動晶片，主要用來提供驅動電流以驅動發光二極體。發光二極體驅動電路120可以利用電流大小或電流輸出時序來調整發光二極體所產生的色階(亮度)。控制單元110與發光二極體驅動電路120可以經由印刷電路板或信號線連接，本實施例不限制控制單元110與發光二極體驅動電路120之間的連接關係或方式。

發光二極體驅動電路120包括移位暫存單元122、第一資料儲存單元124、第二資料儲存單元126與驅動單元128。移位暫存單元122用以接收關聯於一亮度設定值的資料(即資料輸入信號DIN)。第一資料儲存單元124耦接於移位暫存單元122，用以依據一第一閂鎖信號LAT1擷取(capture)位於移位暫存單元之值，也就是閂鎖位於移位暫存單元之值。第二資料儲存單元126耦接於第一資料儲存單元124，用以依據一第二閂鎖信號LAT2擷取位於第一資料儲存單元124中之值。驅動單元128耦接於第二資料儲存單元126，依據第二資料儲存單元126所儲存的值以及致能信號EN決定發光二極體的發光時間 。發光二極體耦接於驅動單元128的輸出端OUT_1~OUT_P。

在本實施例中，第一資料儲存單元124與第二資料儲存單元126例如為資料閂鎖電路，例如由：R-S正反器(flip-flop)、D型正反器、T型正反器、JK正反器、D型閂鎖器(D latch)等正反器或閂鎖器構成，但本實施例不受限。第一資料儲存單元124與第二資料儲存單元126的資料閂鎖時序不同，其中第一資料儲存單元124會在第二資料儲存單元126擷取(或稱為閂鎖)第一資料儲存單元124中的資料之前擷取移位暫存單元122中的資料。換句話說，第一閂鎖信號LAT1的觸發時序會早於第二閂鎖信號LAT2。舉例來說，若第一資料儲存單元124與第二資料儲存單元126為正緣觸發的閂鎖電路，則對閂鎖同一筆資料而言，第一閂鎖信號LAT1的正緣信號會早於第二閂鎖信號LAT2的正緣信號。

在本實施例中，第一閂鎖信號LAT1與第二閂鎖信號LAT2可以由多種方式產生。舉例來說，第一閂鎖信號LAT1與第二閂鎖信號LAT2可由控制單元110提供，也可以由發光二極體驅動電路120本身產生。換句話說，第一閂鎖信號LAT1與第二閂鎖信號LAT2可由外部電路提供給發光二極體驅動電路120使用，也可以由發光二極體驅動電路120的內部電路產生。請參照圖1B，圖1B繪示本發明第一實施例的閂鎖信號產生單元示意圖。發光二極體驅動電路120可以包括一閂鎖信號產生單元140，耦接於第一資料儲存單元124與第二資料儲存單元126，根據閂鎖信號LAT與時脈信號CLK之組合輸出第一閂鎖信號LAT1至第一資料儲存單元124與第二閂鎖信號LAT2至第二資料儲存單元126。其中，時脈信號CLK可由控制單元110提供，而閂鎖信號LAT則可由發光二極體驅動電 路120的內部電路產生或是由控制單元110提供。

另外，發光二極體驅動電路120也可以僅包括一第二閂鎖信號產生單元240以產生第二閂鎖信號LAT2，如圖2所示。圖2繪示本發明第一實施的發光二極體的驅動系統示意圖。第二閂鎖信號產生單元240耦接於第二資料儲存單元126，用以產生第二閂鎖信號LAT2。

請同時參考圖3A、圖3B，圖3A繪示本發明第一實施例的第二閂鎖信號產生單元的電路示意圖；圖3B繪示本發明第一實施例的第二閂鎖信號的信號波形圖。第二閂鎖信號產生單元240可以根據致能信號EN來產生第二閂鎖信號LAT2，例如在每一次致能信號EN產生上升緣時，對應產生一次第二閂鎖信號LAT2的脈衝，如圖3B所示。在本實施例中，當致能信號EN為邏輯高電位時，驅動單元128的輸出失能，不會輸出電流去驅動所連接的發光二極體。因此，當致能信號EN切換至邏輯高電位時，表示致能信號EN使驅動單元128處於一失能時間，在此失能時間內，第二資料儲存單元126可以根據第二閂鎖信號LAT2的上升緣來擷取(閂鎖)第一資料儲存單元124中的資料(值)以提供驅動單元128在下一個驅動週期使用。

值得注意的是，驅動單元128的失能時間是由致能信號EN決定，但驅動單元128的失能時間與致能信號EN的失能時間(例如邏輯高電位)可以不同時發生，其長度也可以不相同。因為電路延遲或是設計需求，可以使驅動單元128的失能時間是在致能信號EN失能後一段時間才發生。驅動單元128的失能時間也可以利用調整為電路需求的時間長度，不受限於制能信號EN的致能時間長度。驅動單元128的失能時間也可以 直接以致能信號的一邏輯準位的時間來定義，或是致能信號的邏輯準位經過延遲後的時間來定義，或是致能信號的邏輯準位經過延長或縮短後的時間來定義。

值得注意的是，第一資料儲存單元124會在第二資料儲存單元126擷取第一資料儲存單元124中的資料之前擷取移位暫存單元122中的資料以進行資料更新。換言之，第一資料儲存單元124可以當作第二資料儲存單元126的資料暫存區，事先去擷取驅動單元128在下一週期所需的驅動資料，以讓第二資料儲存單元126可以在驅動單元128失能或是進行畫面插黑時，自第一資料儲存單元124中擷取下一週期所需的資料。

以信號的角度來說，第二閂鎖信號LAT2可根據致能信號EN產生，且第二閂鎖信號LAT2在致能信號EN所造成的失能時間中致能，使第二資料儲存單元126在失能時間中擷取第一資料儲存單元122中的資料。在本實施例中，第一閂鎖信號LAT1在第二閂鎖信號LAT2的兩個相鄰的致能脈衝(或是致能的準位)中，至少會產生一次致能脈衝(或致能的準位)，使第一資料儲存單元122更新資料。

請同時參考圖4A、圖4B，圖4A繪示本發明另一實施例的第二閂鎖信號產生單元的電路示意圖；圖4B繪示本發明第一實施例的第二閂鎖信號的信號波形圖。第二閂鎖信號產生單元240也可以根據致能信號EN與第一閂鎖信號LAT1的組合來產生第二閂鎖信號LAT2。例如，在第一閂鎖信號LAT1為低電位時，使第二閂鎖信號LAT2等於致能信號EN，在第一閂鎖信號LAT1為高電位時，使第二閂鎖信號LAT2等於低電位。

請參考圖4C，圖4C繪示圖4A的電路示意圖。第二閂鎖 信號產生單元240可以由及閘410與反相器420構成，反相器420耦接於及閘410的輸入端與第一閂鎖信號LAT1之間，而及閘410的另一輸入端則耦接於致能信號EN。及閘410的輸出端則用以輸出第二閂鎖信號LAT2。圖4C為第二閂鎖信號產生單元240多種實施方式中的一種，但本實施例不限制於此。

另外，在發明另一實施例中，第二資料儲存單元126擷取第一資料儲存單元124可以與致能信號EN無關，也就是說，第一資料儲存單元124僅需在第二資料儲存單元126擷取第一資料儲存單元124中的資料之前擷取移位暫存單元122中的資料即可。

請同時參考圖5A、圖5B與圖5C，圖5A繪示本發明另一實施例的第二閂鎖信號產生單元的電路示意圖；圖5B繪示本發明第一實施例的第二閂鎖信號的信號波形圖；圖5C繪示本發明第一實施例的第二閂鎖信號產生單元的電路圖。第二閂鎖信號產生單元240也可以根據一時脈信號DCK與致能信號EN的組合來產生第二閂鎖信號LAT2。例如，在時脈信號DCK為高電位時，使第二閂鎖信號LAT2等於致能信號EN，在時脈信號DCK為低電位時，使第二閂鎖信號LAT2等於低電位。

時脈信號DCK例如是由控制單元110輸出至移位暫存單元122的時脈信號。移位暫存單元122根據時脈信號DCK移位與儲存資料輸入信號DIN。圖5C為第二閂鎖信號產生單元240多種實施方式中的一種，但本實施例不限制於此。第二閂鎖信號產生單元240可由及閘410構成，其輸入端分別耦接致能信號EN與時脈信號DCK，其輸出端輸出第二閂鎖信號 LAT2。

請同時參考圖5D、圖5E，圖5D繪示本發明另一實施例的第二閂鎖信號產生單元的電路示意圖；圖5E繪示本發明另一實施例的第二閂鎖信號的信號波形圖；圖5F繪示本發明第一實施例的第二閂鎖信號產生單元的電路圖。第二閂鎖信號產生單元240也可以根據一時脈信號DCK與第一閂鎖信號LAT1的組合來產生第二閂鎖信號LAT2。例如，在時脈信號DCK為高電位時，使第二閂鎖信號LAT2等於第一閂鎖信號LAT1，在時脈信號DCK為低電位時，使第二閂鎖信號LAT2等於低電位。時脈信號DCK例如是由控制單元110輸出至移位暫存單元122的時脈信號。移位暫存單元122根據時脈信號DCK移位與儲存資料輸入信號DIN。圖5F為第二閂鎖信號產生單元240多種實施方式中的一種，但本實施例不限制於此。第二閂鎖信號產生單元240可由及閘410構成，其輸入端分別耦接時脈信號DCK與第一閂鎖信號LAT1，其輸出端輸出第二閂鎖信號LAT2。

此外，當所使用的控制單元110與發光二極體驅動電路120的操作電壓不同時，上述圖1與圖2中的發光二極體驅動電路120可包括電壓準位轉換電路或緩衝器，用以轉換致能信號EN與資料輸入信號DIN的電壓準位，使其電壓準位符合發光二極體驅動電路120的操作需求。電壓準位轉換電路或緩衝器可依照設計需求設置或不設置，本實施例不受限制。

〔第二實施例〕

上述發光二極體驅動電路120可以有不同的實施方式，請參照圖6，圖6繪示本發明第二實施例的發光二極體驅動電路圖。發光二極體驅動電路620包括移位暫存單元622、第一資 料儲存單元624、第二資料儲存單元626與驅動單元628。其中移位暫存單元622由多個邊緣觸發D型正反器(edge-trigger D flip-flop)621(例如P個邊緣觸發D型正反器621，P為正整數)串接組成，依據一時脈信號DCK將與亮度設定值相關之資料傳遞至移位暫存單元622。時脈信號DCK可由控制單元110輸出至發光二極體驅動電路620。

第一資料儲存單元624由多個邊緣觸發D型正反器631並列組成，依據第一閂鎖信號LAT1儲存移位暫存單元622中的資料(值)。第二資料儲存單元626由多個邊緣觸發D型正反器641組成，依據致能信號EN擷取第一資料儲存單元624中的資料。驅動單元628可以由多個邏輯閘與驅動輸出電路組成，例如P個及閘651與驅動輸出電路652。

及閘651的輸入端分別接收反相的致能信號EN與第二資料儲存單元626的輸出。多個及閘651的輸出端分別耦接於驅動輸出電路652，依據致能信號EN與第二資料儲存單元626的輸出決定驅動輸出電路652是否驅動發光二極體。由圖6可知，當致能信號EN為邏輯低電位且第二資料儲存單元230的輸出為邏輯高電位(邏輯1)時，及閘651的輸出才能致能，使驅動輸出電路652輸出電流。驅動輸出電路652例如為定電流輸出，可以輸出定電流以驅動耦接於輸出端OUT_1~OUT_P發光二極體。

上述D型正反器621、631、641分別具有輸入端D、輸出端Q與時脈輸入端CLK，其輸出端Q的值會依照時脈輸入端CLK所接收到的時脈信號隨著輸入端D的值而變，本技術領域具有通常知識者應可推知其D型正反器的作動方式，在此不加累述。

發光二極體驅動電路620可包括多個電壓準位調整電路611~614，分別用以轉換時脈信號DCK、資料輸入信號DIN、第一閂鎖信號LAT1與致能信號EN的電壓位準。其中，電壓準位轉換電路614用以轉換致能信號EN以產生第二閂鎖信號LAT2。因此，電壓準位轉換電路614也可視為上述圖2中的第二閂鎖信號產生單元240的其中一種實施方式。發光二極體驅動電路620可包括緩衝器615，用以轉換移位暫存單元210的輸出，即資料輸出信號DOUT的電壓準位，以符合下一級電路的操作需求。上述電壓準位調整電路611~614例如是史密斯觸發器，但本實施例不限制於此。發光二極體驅動電路620可包括一反相器616，耦接於電壓準位調整電路614與驅動電路628之間，用以轉換致能信號EN的電壓準位。第二資料儲存單元626耦接於電壓準位調整電路614的輸出以接收第二閂鎖信號LAT2。

在上述實施例中，本發明的驅動系統100具有兩個資料儲存單元124、126，因此可以在驅動時，驅動系統100可對各別位元的有效時間權重進行分割，然後在單一子週期中利用兩個位元的值來驅動發光二極體，藉此，提高發光二極體的利用率(effective rate)。

以一控制單元110控制一具有16個驅動輸出端的發光二極體驅動電路120且亮度設定值為5位元為例說明。每個輸出端OUT_1~OUT_16與亮度設定值相關之資料的關係以二維數組表示。CH[16：1]D[5：1]表示16個驅動輸出端所要個別驅動的5位元亮度設定值，由於本發明之驅動電路120具有第二資料儲存單元126與第二閂鎖信號LAT2，因此可以將三個第一閂鎖信號LAT1的下降緣視為一個子週期。

一個子週期內的兩個第一閂鎖信號LAT1的脈衝會依序儲存CH[16：1]D[i]與CH[16：1]D[j]，其中i與j皆為小於或等於5的正整數，由於一個子週期可以處理亮度設定值的兩個位元，因此可先將亮度設定值每個位元所對應的有效時間分割並重新組合如表格1與表格2所示，以重新安排有效時間與不可發光時間。表格1為本發明實施例的亮度設定值的切割表格。表格2為本發明實施例的亮度設定值的組合表格。Tstep表示一個有效時間單元，舉例來說，第一個位元為1個有效時間單元Tstep，第二個位元為2個有效時間單元Tstep；第三個位元為4個有效時間單元Tstep，依此類推。各位元之有效時間，各位元適當的切割份數，表示將單一位元所對應的有效時間分割為多個部份，可分別配置在不同的子週期中。各位元適當切割後之有效時間，表示依照分割份數進行分割後，每份有效時間的長度。

請同時參考圖2、圖6與圖7，圖7繪示本發明實施例的信號波形圖。資料輸入信號DIN表示控制單元110所輸出的亮度設定值(資料)，每筆亮度設定值為5位元，CH[16：1]表示16個通道，而D[5]表示亮度設定值第5個位元的值，其餘依此類推。第一資料儲存單元124與第二資料儲存單元126皆以正緣觸發為例說明。資料輸入信號DIN會先被儲存於移位暫存器122之中，然後依序被閂鎖至第一資料儲存單元124與第二資料儲存單元126中。

如圖7所示，第一閂鎖信號LAT1的脈衝911位於第二閂鎖信號LAT2的脈衝931之前，讓第一資料儲存單元124在第二資料儲存單元126之前進行第1位元D[1]的資料擷取(閂鎖)。第二閂鎖信號LAT2的脈衝931是根據致能信號EN的脈衝921產生。在脈衝921的高電位期間，驅動單元128會停止輸出電流去驅動發光二極體。在此段脈衝921的高電位期間中，表示致能信號EN使驅動單元失能，驅動單元128停止驅動發光二極體，輸出不會受第二資料儲存單元126內所儲存的值影 響，因此發光二極體驅動電路120可以在此段時間內更新第二資料儲存單元126內的值。所以，第二閂鎖信號產生單元240會產生第二閂鎖信號LAT2的脈衝931，使第二資料儲存單元126進行資料擷取。同理，第一閂鎖信號LAT1的脈衝912位於第二閂鎖信號LAT2的脈衝932之前，讓第一資料儲存單元124在第二資料儲存單元126之前進行第5位元D[5]的資料擷取。

值得注意是，本實施例的第一資料儲存單元124與第二資料儲存單元126可以根據閂鎖信號的上升緣、下降緣或準位來進行閂鎖動作，本實施例並不受限。依照不同的觸發條件，其信號波形會對應調整，經由上述實施例的揭露，本技術領域具有通常知識者應可輕易推知其信號波形，在此不加累述。

由圖7可知，Tcycle表示一個源圖像換幀週期，其包括多個子週期(Tsub)。在本實施例中，一個子週期Tsub的有效時間對應於兩個位元的值，也就是說，驅動單元128會根據兩個位元的值，在一個子週期Tsub中決定發光二極體的發光時間。在本實施例中，Tcycle的長度等於36個有效時間單元Tstep(以36T表示)，而個別位元則依照位元順序與分割的份數分別具有不同時間長度(以T、2T、4T、8T表示)。脈衝931使第二資料儲存單元126閂鎖第1位元D[1]的值，而脈衝932則使第二資料儲存單元126閂鎖第5位元D[5]的值。

在子週期901，其時間長度等於12個有效時間單元Tstep(以12T表示)。在子週期901中，脈衝931與脈衝932使第二資料儲存單元126依序閂鎖第1位元D[1]與第5位元D[5]的值，以供驅動單元128使用。

由於本實施例具有兩個資料儲存單元124、126，因此在 子週期901中，第一資料儲存單元124可以預先儲存D[5]的位元值，而第二資料儲存單元126可以儲存D[1]的位元值，以供驅動單元128在子週期901中驅動發光二極體。在僅具有單一資料儲存單元的電路架構中，其驅動電路僅能在單一子週期中提供一個位元的值，因此無法做到提高LED利用率的效果。若系統要在單一子週期中使用兩個位元的值，則需要配合致能信號EN的時序調整資料輸入信號DIN的時序，這會提高控制單元110在信號處理上的複雜度。

在上述實施例中，藉由資料儲存單元124、126的暫存功能，驅動單元128可在單一子週期中取得兩個位元的值，並且不會受到資料輸入信號DIN的傳輸速度的影響。如圖7所示，資料輸入信號DIN是依照一定的傳輸速率來傳輸資料，控制單元110不需要因為致能信號EN的驅動時序而調整資料輸入信號DIN的傳輸速度。藉由本發明的發光二極體驅動電路120的電路架構，發光二極體的驅動系統100可以增加單一子週期中的有效發光時間，藉此提高LED利用率。

完整的源圖像換幀週期Tcycle是由數個子週期組成，每個子週期內扣除對應的有效時間即為不可發光時間(以off表示)，LED使用率為一源圖像換幀週期Tcycle內總有效時間所佔的百分比，在一源圖像換幀週期Tcycle內之總不可發光時間越長，LED使用率便越低，由於基本款驅動晶片的子週期時間會被驅動晶片輸出端數目及晶片串皆顆數所限定，因此隨著色階解析度與刷新率的提高，LED利用率便會大幅降低。

圖7顯示16個驅動輸出端與5位元亮度設定值的應用下，一完整的源圖像換幀週期Tcycle內之時脈信號(DCK)、資料輸入信號(DIN)、第一資料閂鎖信號(LAT1)與致能信號(EN)的 時序圖。此應用下LED使用率為(9T+10T+12T)/36T=86.1%。

綜合上述，由於本發明的發光二極體驅動電路具有兩個資料儲存單元以在一個子週期中更新兩筆位元的資料以驅動發光二極體，藉此可以有效縮短一個子週期內的不可發光時間，因此LED利用率可以大幅的提升。

雖然本發明之實施例已揭露如上，然本發明並不受限於上述實施例，任何所屬技術領域中具有通常知識者，在不脫離本發明所揭露之範圍內，當可作些許之更動與調整，因此本發明之保護範圍應當以後附之申請專利範圍所界定者為準。

100‧‧‧驅動系統

110‧‧‧控制單元

120‧‧‧發光二極體驅動電路

122‧‧‧移位暫存單元

124‧‧‧第一資料儲存單元

126‧‧‧第二資料儲存單元

128‧‧‧驅動單元

140‧‧‧閂鎖信號產生單元

240‧‧‧第二閂鎖信號產生單元

410‧‧‧及閘

420‧‧‧反相器

620‧‧‧發光二極體驅動電路

622‧‧‧移位暫存單元

624‧‧‧第一資料儲存單元

626‧‧‧第二資料儲存單元

628‧‧‧驅動單元

621、631、641‧‧‧D型正反器

651‧‧‧及閘

652‧‧‧驅動輸出電路

611~614‧‧‧電壓準位調整電路

615‧‧‧緩衝器

616‧‧‧反相器

628‧‧‧驅動單元

901‧‧‧子週期

911、912、921、931、932‧‧‧脈衝

EN‧‧‧致能信號

DIN‧‧‧資料輸入信號

DOUT‧‧‧資料輸出信號

LAT‧‧‧閂鎖信號

LAT1‧‧‧第一閂鎖信號

LAT2‧‧‧第二閂鎖信號

OUT_1~OUT_P‧‧‧輸出端

DCK‧‧‧時脈信號

Tstep‧‧‧有效時間單元

D[1]~D[5]‧‧‧位元

Tcycle‧‧‧源圖像換幀週期

Tsub‧‧‧子週期

D‧‧‧正反器的輸入端

Q‧‧‧正反器的輸出端

CLK‧‧‧正反器的時脈輸入端

圖1A繪示本發明第一實施的發光二極體的驅動系統示意圖。

圖1B繪示本發明第一實施例的閂鎖信號產生單元示意圖。

圖2繪示本發明第一實施的發光二極體的驅動系統示意圖。

圖3A繪示本發明第一實施例的第二閂鎖信號產生單元的電路示意圖。

圖3B繪示本發明第一實施例的第二閂鎖信號的信號波形圖。

圖4A繪示本發明另一實施例的第二閂鎖信號產生單元的電路示意圖。

圖4B繪示本發明第一實施例的第二閂鎖信號的信號波形圖。

圖4C繪示圖4A的電路示意圖。

圖5A繪示本發明另一實施例的第二閂鎖信號產生單元的電路示意圖。

圖5B繪示本發明第一實施例的第二閂鎖信號的信號波形圖。

圖5C繪示本發明第一實施例的第二閂鎖信號產生單元的電路圖。

圖5D繪示本發明另一實施例的第二閂鎖信號產生單元的電路示意圖。

圖5E繪示本發明第一實施例的第二閂鎖信號的信號波形圖。

圖5F繪示本發明第一實施例的第二閂鎖信號產生單元的電路圖。

圖6繪示本發明第二實施例的發光二極體驅動電路圖。

圖7繪示本發明實施例的信號波形圖。

100‧‧‧驅動系統

110‧‧‧控制單元

120‧‧‧發光二極體驅動電路

122‧‧‧移位暫存單元

124‧‧‧第一資料儲存單元

126‧‧‧第二資料儲存單元

128‧‧‧驅動單元

EN‧‧‧致能信號

DIN‧‧‧資料輸入信號

DOUT‧‧‧資料輸出信號

LAT1‧‧‧第一閂鎖信號

LAT2‧‧‧第二閂鎖信號

OUT_1~OUT_P‧‧‧輸出端

Claims (26)

1. 一種發光二極體驅動電路，適用於驅動至少一發光二極體，包括：一移位暫存單元，用以接收關聯於一亮度設定值相關之資料；一第一資料儲存單元，耦接於該移位暫存單元，依據一第一閂鎖信號擷取該移位暫存器中的資料；一第二資料儲存單元，耦接於該第一資料儲存單元，依據一第二閂鎖信號擷取該第一資料儲存單元中的資料；以及一驅動單元，耦接於該第二資料儲存單元，根據該第二資料儲存單元所儲存的值以及一致能信號決定該些發光二極體的一發光時間；其中，該第二資料儲存單元在該驅動單元的一失能時間中擷取該第一資料儲存單元中的資料，該第一資料儲存單元在該第二資料儲存單元擷取該第一資料儲存單元中的資料之前擷取該移位暫存單元中的資料。
2. 如申請專利範圍第1項所述的發光二極體驅動電路，其中該第二閂鎖信號是根據該致能信號產生，且該第二閂鎖信號在該失能時間中致能，使該第二資料儲存單元在該失能時間中擷取該第一資料儲存單元中的資料。
3. 如申請專利範圍第1項所述的發光二極體驅動電路，其中該第二資料儲存單元是由P個邊緣觸發D型正反器組成並依據該第二閂鎖信號之上升緣或下降緣擷取該第一資料儲存單元中之資料，P為正整數。
4. 如申請專利範圍第1項所述的發光二極體驅動電路，其中該第二資料儲存單元是由P個D型閂鎖器組成並依據該第 二閂鎖信號之準位擷取該第一資料儲存單元之資料，P為正整數。
5. 如申請專利範圍第1項所述的發光二極體驅動電路，更包括：一第二閂鎖信號產生單元，耦接於該第二資料儲存單元，該第二閂鎖信號產生單元根據該致能信號輸出該第二閂鎖信號至該第二資料儲存單元，使該第二資料儲存單元擷取該第一資料儲存單元中的資料。
6. 如申請專利範圍第1項所述的發光二極體驅動電路，更包括：一第二閂鎖信號產生單元，耦接於該第二資料儲存單元，該第二閂鎖信號產生單元根據該致能信號與該第一閂鎖信號之組合輸出該第二閂鎖信號至該第二資料儲存單元，使該第二資料儲存單元擷取該第一資料儲存單元中的資料。
7. 如申請專利範圍第1項所述的發光二極體驅動電路，更包括：一第二閂鎖信號產生單元，耦接於該第二資料儲存單元，該第二閂鎖信號產生單元根據該致能信號與一時脈信號之組合輸出該第二閂鎖信號至該第二資料儲存單元，使該第二資料儲存單元擷取該第一資料儲存單元中的資料。
8. 如申請專利範圍第1項所述的發光二極體驅動電路，更包括：一第二閂鎖信號產生單元，耦接於該第二資料儲存單元，該第二閂鎖信號產生單元根據該第一閂鎖信號與一時脈信號之組合輸出該第二閂鎖信號至該第二資料儲存單元，使該第二資料儲存單元擷取該第一資料儲存單元中的資料。
9. 如申請專利範圍第1項所述的發光二極體驅動電路，其中該第一資料儲存單元是由P個邊緣觸發D型正反器組成並依據該第一閂鎖信號之上升緣或下降緣擷取該移位暫存單元中的資料，P為正整數。
10. 如申請專利範圍第1項所述的發光二極體驅動電路，其中該第一資料儲存單元是由P個D型閂鎖器組成並依據該第一閂鎖信號之準位擷取該第一資料儲存單元中的資料，P為正整數。
11. 如申請專利範圍第1項所述的發光二極體驅動電路，其中該第一閂鎖信號是由一外部電路提供。
12. 如申請專利範圍第1項所述的發光二極體驅動電路，其中該第一閂鎖信號是由一內部電路產生。
13. 如申請專利範圍第1項所述的發光二極體驅動電路，其中該驅動單元包括至少一邏輯閘與一驅動輸出電路，該邏輯閘的兩個輸入端分別耦接於該致能訊號與該第二資料儲存單元之輸出，該邏輯閘的輸出端耦接該驅動輸出電路。
14. 如申請專利範圍第1項所述的發光二極體驅動電路，其中該驅動單元的該失能時間是由該致能信號決定。
15. 一種發光二極體的驅動系統，包括：一控制單元，用以輸出一致能信號與關聯於一亮度設定值的資料；以及一發光二極體驅動電路，耦接於該控制單元，該發光二極體驅動電路包括：一移位暫存單元，用以接收關聯於一亮度設定值相關之資料；一第一資料儲存單元，耦接於該移位暫存單元，依 據一第一閂鎖信號擷取該移位暫存器中的資料；一第二資料儲存單元，耦接於該第一資料儲存單元，依據一第二閂鎖信號擷取該第一資料儲存單元中的資料；以及一驅動單元，耦接於該第二資料儲存單元，根據該第二資料儲存單元所儲存的值以及一致能信號決定該些發光二極體的一發光時間；其中，該第二資料儲存單元在該驅動單元的一失能時間中擷取該第一資料儲存單元中的資料，該第一資料儲存單元在該第二資料儲存單元擷取該第一資料儲存單元中的資料之前擷取該移位暫存單元中的資料。
16. 如申請專利範圍第15項所述的發光二極體的驅動系統，其中該第二閂鎖信號是根據該致能信號產生，且該第二閂鎖信號在該失能時間中致能，使該第二資料儲存單元在該失能時間中擷取該第一資料儲存單元中的資料。
17. 如申請專利範圍第15項所述的發光二極體的驅動系統，其中該發光二極體驅動電路包括：一第二閂鎖信號產生單元，耦接於該第二資料儲存單元，該第二閂鎖信號產生單元根據該致能信號輸出該第二閂鎖信號至該第二資料儲存單元，使該第二資料儲存單元擷取該第一資料儲存單元中的資料。
18. 如申請專利範圍第15項所述的發光二極體的驅動系統，其中該發光二極體驅動電路包括：一第二閂鎖信號產生單元，耦接於該第二資料儲存單元，該第二閂鎖信號產生單元根據該致能信號與該第一閂鎖信號之組合輸出該第二閂鎖信號至該第二資料儲存單元，使該第二 資料儲存單元擷取該第一資料儲存單元中的資料。
19. 如申請專利範圍第15項所述的發光二極體的驅動系統，其中該發光二極體驅動電路包括：一第二閂鎖信號產生單元，耦接於該第二資料儲存單元，該第二閂鎖信號產生單元根據該致能信號與一時脈信號之組合輸出該第二閂鎖信號至該第二資料儲存單元，使該第二資料儲存單元擷取該第一資料儲存單元中的資料。
20. 如申請專利範圍第15項所述的發光二極體的驅動系統，其中該發光二極體驅動電路包括：一第二閂鎖信號產生單元，耦接於該第二資料儲存單元，該第二閂鎖信號產生單元根據該第一閂鎖信號與一時脈信號之組合輸出該第二閂鎖信號至該第二資料儲存單元，使該第二資料儲存單元擷取該第一資料儲存單元中的資料。
21. 如申請專利範圍第15項所述的發光二極體的驅動系統，其中該驅動單元包括至少一邏輯閘與一驅動輸出電路，該邏輯閘的兩個輸入端分別耦接於該致能訊號與該第二資料儲存單元之輸出，該邏輯閘的輸出端耦接該驅動輸出電路。
22. 如申請專利範圍第15項所述的發光二極體驅動系統，該驅動單元的該失能時間是由該致能信號決定。
23. 一種發光二極體驅動電路，適用於驅動至少一發光二極體，包括：一移位暫存單元，用以接收關聯於一亮度設定值相關之資料；一第一資料儲存單元，耦接於該移位暫存單元，依據一第一閂鎖信號擷取該移位暫存器中的資料；一第二資料儲存單元，耦接於該第一資料儲存單元，依據 一第二閂鎖信號擷取該第一資料儲存單元中的資料；一閂鎖信號產生單元，耦接於該第一資料儲存單元與該第二資料儲存單元，根據一閂鎖信號與一時脈信號之組合輸出該第一閂鎖信號至該第一資料儲存單元與該第二閂鎖信號至該第二資料儲存單元；以及一驅動單元，耦接於該第二資料儲存單元，根據該第二資料儲存單元所儲存的值以及一致能信號決定該些發光二極體的一發光時間；其中，該第一資料儲存單元在該第二資料儲存單元擷取該第一資料儲存單元中的資料之前擷取該移位暫存單元中的資料。
24. 如申請專利範圍第23項所述的發光二極體驅動電路，其中該閂鎖信號是由一外部電路提供。
25. 如申請專利範圍第23項所述的發光二極體驅動電路，其中該閂鎖信號是由一內部電路產生。
26. 如申請專利範圍第23項所述的發光二極體驅動電路，其中該驅動單元包括至少一邏輯閘與一驅動輸出電路，該邏輯閘的兩個輸入端分別耦接於該致能訊號與該第二資料儲存單元之輸出，該邏輯閘的輸出端耦接該驅動輸出電路。