TWI469225B - 製作金氧半導體電晶體的方法 - Google Patents
製作金氧半導體電晶體的方法 Download PDFInfo
- Publication number
- TWI469225B TWI469225B TW99103812A TW99103812A TWI469225B TW I469225 B TWI469225 B TW I469225B TW 99103812 A TW99103812 A TW 99103812A TW 99103812 A TW99103812 A TW 99103812A TW I469225 B TWI469225 B TW I469225B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- implant
- dopant
- implantation process
- source
- Prior art date
Links
Description
本發明係關於一種製作金氧半導體(MOS)電晶體的方法,特別是一種製作具有改良之短通道效應之金氧半導體電晶體的方法。
在積體電路的製造過程中,場效電晶體(field effect transistor,FET)是一種極重要的電子元件,而隨著半導體元件的尺寸越來越小,電晶體的製程步驟也有許多的改進,以製造出體積小而高品質的電晶體。
習知的電晶體製程是在基底上形成閘極結構之後,再於閘極結構相對兩側的基底中形成輕摻雜汲極結構(lightly doped drain,LDD)。接著於閘極結構側邊形成側壁子(spacer),並以此閘極結構及側壁子做為遮罩,進行離子植入步驟,以於基底中形成源極/汲極區,最後,進行回火製程。
請參照第1圖,第1圖為習知場效電晶體的結構示意圖。如第1圖所示,在基底100上形成由閘極介電層102與閘極電極104所構成的閘極結構106之後,接著進行一離子植入步驟,以於基底100中形成輕摻雜汲極結構110。隨後於閘極結構106的側壁形成側壁子108,並進行另一離子植入步驟,以於側壁子108兩側的基底100中形成源極/汲極112,然後進行一回火製程,完成場效電晶體之製作。
隨著裝置尺寸的縮小,更加難以控制接合深度(Xj)及減少接入電阻(access resistance)。短通道效應(short channel effects,SCE)顯然依接合深度而定,為了避免電晶體的設計因元件積極度的增加而縮小之後所衍生的MOS短通道效應,必須縮小電晶體之源極與汲極的接合深度(junction depth)。曾有許多方法被提出以改善pFET的短通道效應,但是對於65nm以下尺寸的製程而言,習知的As佈植與瞬間快速熱處理(spike rapid thermal treatment)很難符合nFET的短通道效應的需求。
鑑於上述,為解決短通道效應的問題,需要重離子或是擴散力較小的活化機台進行摻質植入,使摻質停留在植入時之位置,如此,其深度較淺。但是此種先進的活化機台,例如閃燃回火(flash anneal)或是雷射回火(laser anneal),尚未開發成熟。
曾有揭示一種製造PMOS電晶體的方法,將氟佈植於源極/汲極延長區或源/汲極區,與此區的摻質一起存在,然後進行回火製程,如此可改善摻質的擴散,緩和短通道效應。
但是,由於不斷的追求體積更小而品質更高的電晶體,因此,對於能夠改善短通道效應及具有良好接合輪廓的場效電晶體及其製法仍有需要。
本發明的目的是提供一種製作金氧半導體電晶體的方法,此種方法可改善短通道效應。
本發明之製作金氧半導體電晶體的方法包括下列步驟。首先,提供一基底,其具有一閘極位於其上,一源極區及一汲極區分別位於閘極兩側,及一通道區位於閘極下方。接著,進行一預非晶化製程以於源極區及汲極區各形成一非晶化區域。然後,進行一第一離子植入製程,以於源極區及汲極區植入一第一摻質而形成一第一摻雜區。於閘極之側壁上形成一側壁子。進行一第二離子植入製程,以於源極區及汲極區植入一第二摻質而形成一第二摻雜區。對該源極區及該汲極區進行一回火製程,藉以活化該第一摻質、使非晶化區域再長成結晶、及形成一接合輪廓(junction profile)。其中,於進行預非晶化製程之後及於進行回火製程之前,進行一共植入(co-implantation)製程以於源極區及汲極區植入一碳共植入物(co-implant),碳共植入物係來自一包括一氧化碳(CO)或二氧化碳(CO2
)的前驅物(precursor)。
依據本發明之製作金氧半導體(MOS)電晶體的方法,其中包括一共植入製程之步驟,以於輕摻雜汲極區或源極區、源極區、汲極區、或是環形佈植區大致相同的位置植入一碳共植入物,此碳共植入物係來自一包括CO或CO2
的前驅物,因此,於進行快速熱處理製程後,例如使用習知的佈植機及瞬間回火(spike annealing)機台進行製程後,可減少與碳共植入物處於相同位置的摻質擴散,即,能有效控制輕摻雜汲極區及源極區、源極區及汲極區、或是環形佈植區的摻質的擴散,獲得良好的接合輪廓,改善短通道效應。
下文中參照第2至6圖說明依據本發明之一具體實施例。第2圖為依據本發明之製作金氧半導體電晶體的方法流程圖。如第2圖所示之依據本發明之製作金氧半導體電晶體的方法之一具體實施例,包括下列步驟。提供一基底,其具有閘極、源極區及汲極區、及一通道區。進行一預非晶化製程301,以於源極區及汲極區各形成一非晶化區域。進行一共植入製程302,以於源極區及汲極區植入一碳共植入物。進行輕摻雜離子植入製程303,以於源極區及汲極區形成摻雜區。於閘極之側壁上各形成一側壁子。進行源極/汲極植入製程304,以形成摻雜區。進行一回火製程305,以活化摻質、使非晶化區域再長成實質上的結晶形式、及形成所欲之接合輪廓。
第3至6圖顯示依據本發明之製作金氧半導體電晶體的方法之過程剖面圖。如第3圖所示,首先,提供一基底200。基底200上具有一由閘極介電層202與閘極電極204構成的閘極結構206。閘極介電層202係由例如二氧化矽等介電材料所構成,而閘極電極204係由經摻雜的多晶矽(doped polysilicon)等導電材料所構成。一源極區及一汲極區分別位於閘極結構206兩側,及一通道區201位於閘極結構206下方。接著,進行預非晶化製程301以於源極區及汲極區各形成一非晶化區域212,以將此處之矽晶格由單晶系(crystalline)結構破壞為非晶系(amorphous)結構。預非晶化製程可藉由一離子植入210於源極區及汲極區植入一摻質而進行,摻質可舉例但不限於矽(Si)、銻(Sb)、鍺(Ge)、及砷(As)。例如可使用植入能量約為40keV及佈植劑量約為5.0×1014
個原子/cm2
之Ge做為植入物,或是使用植入能量約為40keV及佈植劑量約為3.0×1015
個原子/cm2
的As做為植入物。佈植的角度可依所需垂直於佈植面或是具傾斜角度。具有傾斜的角度,例如約3至10度,可使非晶化區延伸至閘極下方。
進行共植入製程302以於源極區及汲極區植入一碳共植入物。例如第4圖所示,進行一離子植入214做為共植入製程,以於輕摻雜型源極/汲極預定區形成一共摻雜區216。但是碳共植入物植入位置並不限為與後續的LDD植入製程所植入摻質的位置大致上相同,亦可使其與後續的源/汲極摻雜製程所植入摻質的位置大致上相同。如此,可降低此處之後續製程所植入的摻質於進行快速熱處理製程(rapid thermal process,RTP)回火後,因過度擴散而產生的短通道效應。於本發明中,碳共植入物係來一前驅物,此前驅物包括CO或CO2
。此前驅物在植入機中先解離為包括碳正離子的混合物,再經過分離程序,獲得碳正離子,以做為碳共植入物。碳共植入物的植入能量可依植入位置而定,例如,1KeV至20KeV,較佳為5KeV。劑量可為1×1013
至1×1016
個原子/cm2
,較佳為1×1014
至1×1015
個原子/cm2
。較佳使用四道佈植(quad implant),其進行四個佈植步驟。佈植的傾角(tilt angle),相對於法線方向(normal direction),可為0至60度,及較佳為30度。
進行輕摻雜離子植入製程303,例如第5圖所示,利用閘極電極204做為一遮罩,進行一離子植入218,以於非晶化區域212的部分區域植入一輕劑量摻質而形成輕摻雜型源極/汲極區(LDD)220。於此具體實施例中,LDD 220中有共植入製程之碳共植入物存在。輕摻雜離子植入製程所使用之摻質可為如下述。於製造NLDD(即,n型LDD)時,可使用例如As或P做為源極/汲極區的輕劑量摻質。於製造PLDD(即,p型LDD)時,可使用例如B、BF2
、Bw
Hz +
、或(Bw
Hz
)m +
(其中w為2至30的數,較佳為18,z為2至40的數,較佳為22,及m為10至1000的數,較佳為800)做為源極/汲極區的輕劑量摻質。輕劑量的摻質之劑量可為例如1017
至1020
個原子/cm3
。
LDD的植入製程完成後,可進一步進行一瞬間快速熱處理製程(spike RTP),以活化摻質。或者,不進行此步驟,而於源極/汲極佈植完成後,一併進行回火處理。
接著,進行源極/汲極植入製程304,如第6圖所示,於閘極結構206之側壁上形成一側壁子222。側壁子可為單層或多層絕緣層結構。例如,可由一襯墊層,例如矽氧層,及氮矽化合物層所構成,或由氧化矽偏側壁子(offset spacer)以及氮化矽側壁子所構成。然後,進行一離子植入224,以於源極區及汲極區植入一重劑量摻質而形成摻雜濃度較高的源極/汲極226。重劑量的摻質之佈植劑量可為例如1020
至1021
個原子/cm3
。
最後,進行回火(annealing)製程305,例如快速熱處理製程(rapid thermal process),或是瞬間回火製程,以利用1000至1050℃的高溫來活化基底200內的摻質,形成所欲之接合輪廓,並同時修補在各離子植入製程中受損之基底200表面的晶格結構,以再長成為實質上的結晶形式。
上述第2圖所示之流程圖中,共植入製程302係於預非晶化製程301之後及輕摻雜離子植入製程303之前進行,但是值得注意的是,只要共植入製程302於回火製程305之前完成,即可達成控制基底內各摻質良好擴散之效果。因此,共植入製程302可於進行預非晶化製程301之後及進行輕摻雜離子植入製程303之前進行;或是如第12圖所示於進行輕摻雜離子植入製程303之後及進行源極/汲極植入製程304之前進行;或是如第13圖所示於進行源極/汲極植入製程304之後及進行回火製程305之前進行。因此,碳共植入物植入於基底200中之位置可與輕摻雜離子佈植區的摻質位置大致相同,或與源極/汲極的重劑量摻質位置大致上相同。
請參閱第7圖,其顯示依據本發明之另一具體實施例,與上述之具體實施例相同步驟,但進一步包括一環狀植入製程(halo implantation)306。環狀植入製程亦稱為「口袋佈植(pocket implant)」,用以減緩「衝穿(punch through)」現象,即,可限制源極/汲極摻質的橫向擴散。一般是在閘極界定後及源極/汲極擴散之前進行。由於閘極之遮罩效應,環形佈植的尖峰濃度係接近源極/汲極區。在遠離源極/汲極邊緣的閘極下方,環形佈植的尖峰濃度之深度快速下降。
如第7圖所示,此環狀植入製程306係於進行共植入製程302之後及進行輕摻雜離子植入製程303之前進行。但是,其亦可於進行預非晶化製程301之後及進行共植入製程302之前進行,如第11圖所示。環形佈植所使用之摻質是與源極/汲極電性相反的物種,例如,於製造nFET時,LDD使用As摻質,而環狀植入製程可使用B或BF2
做為摻質。於製造pFET時,LDD使用B或BH2
摻質,而環狀植入製程可使用As或P做為摻質。環形佈植區的植入物濃度依裝置尺寸而定,尺寸越大,濃度越高,可舉例為在1×1017
與1×1018
個原子/cm3
之間。可使用相對於基底法線(垂直線)0至約30度或更高的佈植角度,以使環型植入物稍微延伸至閘極下方。
於包括環狀植入製程的情形下,碳共植入物植入於基底200中之位置除了可與輕摻雜離子佈植區的摻質位置大致相同,或與源極/汲極的重劑量摻質位置大致上相同之外,亦可與環狀植入製程之摻質位置大致相同。如第8圖所示,環狀佈植區230除了環狀植入製程所植入之摻質之外,尚包括共植入的碳共植入物,如此可對環形佈植的摻質擴散有良好控制,以形成較佳之接面輪廓。
使用碳共植入物與摻質一起存在於佈植區時,因為碳共植入物存在於矽晶體之間隙(interstitials),可抑制摻質(例如硼或磷)的擴散,而達成控制摻質擴散的效果,獲得良好的接合輪廓。
第9圖顯示依據本發明之金氧半導體電晶體的製法之一具體實施例使用碳共植入物所製得之PLDD,與習知之製法不使用共植入製程所製得之PLDD,對於B濃度之二次離子質譜術(secondary ion mass spectroscopy,SIMS)測試之比較圖。二者均使用3KeV之BF2
做為摻質進行PLDD佈植,但是於依據本發明之具體實施例中,進一步使用碳共植入物進行共植入製程。由第9圖可知,使用碳做為B的共植入物,可減少B的擴散,以製得更淺及更陡之接面。與習知之使用氟共植入相較之,本發明之方法對於減少B擴散,有更佳之功效。
第10圖顯示依據本發明之金氧半導體電晶體的製法之一具體實施例使用碳共植入物所製得之NLDD,與習知之製法不使用共植入製程所製得之NLDD,對於As濃度之二次離子質譜術測試之比較圖。二者均使用能量4KeV及劑量1.5×1015
個原子/cm3
之As做為摻質進行NLDD佈植,但是於依據本發明之具體實施例中,進一步使用碳共植入物進行共植入製程,佈植能量為3KeV。由第10圖可知,使用碳做為As的共植入物,亦有減少As擴散的功效,以製得更淺及更陡之接面。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100、200...基底
102、202...閘極介電層
104、204...閘極電極
106、206...閘極結構
108...側壁子
110...輕摻雜汲極結構
112、226...源極/汲極
201...通道區
212...非晶化區域
216...共摻雜區
210、214、218、224...離子植入
220...輕摻雜型源極/汲極區
222...側壁子
230...環狀佈植區
301...預非晶化製程
302...共植入製程
303...輕摻雜離子植入製程
304...源極/汲極植入製程
305...回火製程
306...環狀植入製程
第1圖為習知場效電晶體的結構示意圖。
第2圖為依據本發明之製作金氧半導體電晶體的方法的一實施例的流程圖。
第3至6圖顯示依據本發明之製作金氧半導體電晶體的方法之過程剖面圖。
第7圖,其顯示依據本發明之另一具體實施例之流程圖。
第8圖顯示一依據本發明之一具體實施例之結構剖面圖,其中環狀佈植區包括摻質及植入物。
第9圖顯示依據本發明之金氧半導體電晶體的製法之一具體實施例與習知之製法對於PLDD中B濃度之二次離子質譜術測試之比較圖。
第10圖顯示依據本發明之金氧半導體電晶體的製法之一具體實施例與習知之製法對於NLDD中As濃度之二次離子質譜術測試之比較圖。
第11至13圖顯示依據本發明之金氧半導體電晶體的製法的若干實施例的流程圖。
301...預非晶化製程
302...共植入製程
303...輕摻雜離子植入製程
304...源極/汲極植入製程
305...回火製程
Claims (10)
- 一種製作金氧半導體(MOS)電晶體的方法,包括:提供一基底,其具有一閘極位於其上,一源極區及一汲極區分別位於該閘極兩側,及一通道區位於該源極區及該汲極區二者之間的該閘極下方;進行一預非晶化製程以於該源極區及該汲極區各形成一非晶化區域;進行一第一離子植入製程,以於該源極區及該汲極區植入一第一摻質而形成一第一摻雜區;於該閘極之側壁上形成至少一側壁子;進行一第二離子植入製程,以於該源極區及該汲極區植入一第二摻質而形成一第二摻雜區;對該源極區及該汲極區進行一回火製程,藉以活化該第一摻質、使非晶化區域再長成結晶、及形成一接合輪廓(junction profile);及於進行該預非晶化製程之後及該回火製程之前進行一共植入製程,以於該源極區及該汲極區植入一碳共植入物,其中該碳共植入物係來自一前驅物,該前驅物包括CO或CO2 。
- 如申請專利範圍第1項所述之方法,其中該碳共植入物植入於該基板中之位置與該第一摻質或該第二摻質植入於該基板中之位置大致上相同。
- 如申請專利範圍第1項所述之方法,於進行該預非晶化製程之後及進行該第一離子植入製程之前,進一步包括:進行一環狀植入製程(halo implantation),以於該通道區與該源極區之間及該通道區與該汲極區之間分別植入一第三摻質。
- 如申請專利範圍第3項所述之方法,其中該碳共植入物植入於該基板中之位置與該第一摻質、該第二摻質、或該第三摻質植入於該基板中之位置大致上相同。
- 如申請專利範圍第3項所述之方法,其中該共植入製程係於進行該預非晶化製程之後及進行該環狀植入製程之前進行。
- 如申請專利範圍第3項所述之方法,其中該共植入製程係於進行該環狀植入製程之後及進行該第一離子植入製程之前進行。
- 如申請專利範圍第1項所述之方法,其中該共植入製程係於進行該預非晶化製程之後及進行該第一離子植入製程之前進行。
- 如申請專利範圍第1項所述之方法,其中該共植入製程係於進行該第一離子植入製程之後及進行該第二離子植入製程之前進行。
- 如申請專利範圍第1項所述之方法,其中該共植入製程係於進行該第二離子植入製程之後及進行該回火製程之前進行。
- 如申請專利範圍第1項所述之方法,其中該第一摻質包括B、BF2 、Bw Hz + 、或(Bw Hz )m + ,其中w為2至30的數,z為2至40的數,及m為10至1000的數。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99103812A TWI469225B (zh) | 2010-02-08 | 2010-02-08 | 製作金氧半導體電晶體的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99103812A TWI469225B (zh) | 2010-02-08 | 2010-02-08 | 製作金氧半導體電晶體的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201128712A TW201128712A (en) | 2011-08-16 |
TWI469225B true TWI469225B (zh) | 2015-01-11 |
Family
ID=45025351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99103812A TWI469225B (zh) | 2010-02-08 | 2010-02-08 | 製作金氧半導體電晶體的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI469225B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200536004A (en) * | 2004-04-27 | 2005-11-01 | Taiwan Semiconductor Mfg | Silicon oxycarbide and silicon carbonitride based materials for mos devices |
US20080102588A1 (en) * | 2006-10-25 | 2008-05-01 | Kun-Hsien Lee | Method for forming mos transistor |
US20090256160A1 (en) * | 2008-04-11 | 2009-10-15 | United Microelectronics Corp. | Semiconductor device and method for manufacturing the same |
-
2010
- 2010-02-08 TW TW99103812A patent/TWI469225B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200536004A (en) * | 2004-04-27 | 2005-11-01 | Taiwan Semiconductor Mfg | Silicon oxycarbide and silicon carbonitride based materials for mos devices |
US20080102588A1 (en) * | 2006-10-25 | 2008-05-01 | Kun-Hsien Lee | Method for forming mos transistor |
US20090256160A1 (en) * | 2008-04-11 | 2009-10-15 | United Microelectronics Corp. | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TW201128712A (en) | 2011-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7396717B2 (en) | Method of forming a MOS transistor | |
US6682980B2 (en) | Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant | |
TWI336133B (en) | Ultra-shallow and highly activated source/drain extension formation using phosphorus | |
US7763505B2 (en) | Method for reducing crystal defects in transistors with re-grown shallow junctions by appropriately selecting crystalline orientations | |
US20060284249A1 (en) | Impurity co-implantation to improve transistor performance | |
US9246006B2 (en) | Recrystallization of source and drain blocks from above | |
US7795101B2 (en) | Method of forming a MOS transistor | |
US8058134B2 (en) | Junction profile engineering using staged thermal annealing | |
US7071069B2 (en) | Shallow amorphizing implant for gettering of deep secondary end of range defects | |
US6063682A (en) | Ultra-shallow p-type junction having reduced sheet resistance and method for producing shallow junctions | |
US6808970B2 (en) | Semiconductor device having an improved strained surface layer and method of forming a strained surface layer in a semiconductor device | |
US7582547B2 (en) | Method for junction formation in a semiconductor device and the semiconductor device made thereof | |
US20070232033A1 (en) | Method for forming ultra-shallow high quality junctions by a combination of solid phase epitaxy and laser annealing | |
US7151032B2 (en) | Methods of fabricating semiconductor devices | |
WO2006041837A1 (en) | Pre-silicidation amorphization in semiconductor device nickel sili cide | |
US20080258178A1 (en) | Method of forming a MOS transistor | |
TWI463569B (zh) | 製作半導體元件的方法 | |
CN107039277B (zh) | 用于晶体管装置的应力记忆技术 | |
US20080145992A1 (en) | Method of Manufacturing a Semiconductor Device Having Reduced N/P or P/N Junction Crystal Disorder | |
TWI469225B (zh) | 製作金氧半導體電晶體的方法 | |
US7091097B1 (en) | End-of-range defect minimization in semiconductor device | |
TWI527130B (zh) | 半導體裝置及其製造方法 | |
TWI300962B (en) | Method of forming a mos transistor | |
US7348229B2 (en) | Method of manufacturing a semiconductor device and semiconductor device obtained with such a method | |
TWI493602B (zh) | 半導體元件及其製法 |