TWI463569B - 製作半導體元件的方法 - Google Patents
製作半導體元件的方法 Download PDFInfo
- Publication number
- TWI463569B TWI463569B TW098132782A TW98132782A TWI463569B TW I463569 B TWI463569 B TW I463569B TW 098132782 A TW098132782 A TW 098132782A TW 98132782 A TW98132782 A TW 98132782A TW I463569 B TWI463569 B TW I463569B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- fabricating
- temperature
- semiconductor device
- annealing process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 114
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 230000008569 process Effects 0.000 claims description 104
- 239000000758 substrate Substances 0.000 claims description 54
- 230000007704 transition Effects 0.000 claims description 32
- 238000005224 laser annealing Methods 0.000 claims description 26
- 229910052732 germanium Inorganic materials 0.000 claims description 22
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 238000004151 rapid thermal annealing Methods 0.000 claims description 21
- 239000002019 doping agent Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 12
- 238000005280 amorphization Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 7
- 230000007547 defect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000000151 deposition Methods 0.000 description 6
- 239000007943 implant Substances 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- -1 germanium oxide compound Chemical class 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- GPMBECJIPQBCKI-UHFFFAOYSA-N germanium telluride Chemical compound [Te]=[Ge]=[Te] GPMBECJIPQBCKI-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002815 nickel Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- CXXKWLMXEDWEJW-UHFFFAOYSA-N tellanylidenecobalt Chemical compound [Te]=[Co] CXXKWLMXEDWEJW-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
本發明係有關於一種製作半導體元件的方法，特別是有關於一種製作高效能金氧半導體電晶體元件的方法。
如熟習該項技藝者所知，金氧半導體(MOS)電晶體元件通常是由一半導體基底、一源極、一汲極、一介於源極和汲極之間的通道以及一位於通道上的閘極結構所構成。其中，閘極結構通常包含一閘極介電層以及一閘極導電層。隨著半導體製程進步，MOS電晶體之尺寸不斷縮小，對於MOS電晶體之速度需求亦不斷地增加，因此，提升載子遷移率以增加MOS電晶體之速度已成為目前半導體技術領域中的主要課題。
目前已有在通道中導入應力，以提升載子遷移率的技術手段。例如，在矽基底上磊晶生成一鍺化矽(SiGe)通道層，以形成一壓縮應變通道(compressive strained channel)，增加電洞遷移率，或在鍺化矽層上磊晶生成一矽通道(silicon channel)，以形成一伸張應變通道(tensile strained channel)，增加電子遷移率。或者，在側壁子形成後，於鄰接於側壁子的半導體基底中磊晶生成一鍺化矽磊晶層，利用鍺化矽的晶格常數與矽不同的特性，形成應變矽通道。
另一種將應力導入MOS電晶體的作法是所謂的應力記憶技術(stress memorization technique，SMT)，其通常包括以下步驟：(1)進行一預非晶化(pre-amorphization implant，PAI)製程，於矽基底表面形成非晶矽層；(2)接著於矽基底上沈積一應力層；(3)接著進行一熱處理製程，使矽基底能夠記憶住應力層加諸其上的應力；以及(4)移除應力層。
然而，前述先前技藝的缺點在於完成鍺化矽磊晶應變矽通道以及SMT應力導入製程後，往往會發現矽基底中有矽差排(Si dislocation)缺陷，而影響到製程良率。
本發明之主要目的在提供一種改良之製作半導體元件的方法，也解決先前技藝之不足與缺點。
為達前述目的，根據本發明一較佳實施例，本發明提供一種製作半導體元件的方法，包含有：提供一半導體基底；於該半導體基底上形成一閘極結構；於該閘極結構兩側的該半導體基底中形成一源極與一汲極；進行一預非晶化離子佈植製程，預非晶化該源極與該汲極的表面區域；於該半導體基底上形成一過渡應力層；以第一溫度進行一雷射退火製程；於該雷射退火製程之後，以第二溫度進行一快速熱退火製程，其中該第一溫度高於該第二溫度；以及去除該過渡應力層。
根據本發明另一較佳實施例，本發明一種製作半導體元件的方法，包含有：提供一半導體基底；於該半導體基底上形成一閘極結構；於該閘極結構兩側的該半導體基底中形成一源極與一汲極；進行一預非晶化離子佈植製程，預非晶化該源極與該汲極；於該半導體基底上形成一過渡應力層；於形成該應力層後，以第一溫度進行一雷射退火製程；於該雷射退火製程之後，去除該過渡應力層；以及於去除該過渡應力層之後，以第二溫度進行一快速熱退火製程，其中該第一溫度高於該第二溫度。
為了使 貴審查委員能更進一步了解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖。然而所附圖式僅供參考與輔助說明用，並非用來對本發明加以限制者。
請參閱第1圖至第7圖，其為依據本發明較佳實施例所繪示的製作MOS電晶體元件的方法剖面示意圖。首先，如第1圖所示，於一半導體基底10上形成一閘極結構100，包括一閘極介電層102以及一位於閘極介電層102上的閘極導電層104。其中，半導體基底10，可以是矽基底或矽覆絕緣(SOI)基底，但並不限於此。閘極介電層102可以包括矽氧化合物、氮氧化合物、金屬氮化物、高介電係數之複合介電材料等絕緣材料，閘極導電層104可以包括多晶矽、金屬矽化物、具有適當功函數之金屬或複合金屬等導電材料。閘極結構100另包含有側壁子110，設於閘極導電層104的側壁上，其中，側壁子110可以包括一襯墊層112，例如二氧化矽層，以及一氮化矽側壁子層114。閘極結構100更可選擇性地包含位於閘極導電層104上的頂蓋層(圖未示)。
在側壁子110下方的半導體基底10中，則形成有輕摻雜汲極(LDD)12及14。在輕摻雜汲極12及14之間為一通道區域20。通常，輕摻雜汲極12及14是在襯墊層112形成之後，利用一LDD離子佈植製程，將摻質植入半導體基底10中而形成，並且，在LDD離子佈植製程之後可再選擇性地進行一快速熱退火製程。在完成LDD離子佈植製程之後，才會形成氮化矽側壁子層114。接著進行一源極/汲極重摻雜離子佈植製程，將高濃度的摻質植入於閘極結構100兩側的半導體基底10中，分別形成汲極22與源極24。
應注意，LDD及源極/汲極製程的順序可改變並搭配側壁子112、114外的額外犧牲側壁子或側壁子，側壁子的形狀並不限於側壁子112之L形及側壁子114之帆形；LDD或源極/汲極植入可分多次進行；用以活化LDD及源極/汲極中之摻質的退火製程可分多次進行或一起進行，且其可被安插於任意兩製程步驟之間。
如第2圖所示，根據本發明之較佳實施例，在形成汲極22與源極24之後，隨即對半導體基底10進行一預非晶化(pre-amorphization implant，PAI)製程30，其係藉由離子佈植手段，利用銦(In)、銻(Sb)或鍺(Ge)等離子，以適當的能量與劑量破壞半導體基底10之矽晶格結構，在汲極22與源極24上形成非晶化層。根據本發明之另一較佳實施例，預非晶化製程30也可以在形成汲極22與源極24之前進行。
如第3圖所示，接著，利用化學氣相沈積製程，如電漿輔助化學氣相沈積製程，在半導體基底10上順應的沈積一過渡應力層40，例如氮化矽層，其厚度可以介於100埃至400埃之間。過渡應力層40覆蓋於汲極22、源極24與閘極結構100上。
根據本發明之較佳實施例，過渡應力層40具有一特定的應力狀態，例如，伸張(tensile)或壓縮(compressive)狀態，其中，在NMOS電晶體的例子中，過渡應力層40具有伸張應力，在PMOS電晶體的例子中，過渡應力層40具有壓縮應力。以伸張應力為例，過渡應力層40初始沉積(as-deposition)的應力大小可介於0.7GPa與0.9GPa之間。此外，可再對應力層40進行一表面處理，藉由如紫外線硬化(UV curing)製程、尖峰熱退火(thermal spike anneal)製程或電子束(e-beam)處理等後處理步驟，以改變其應力。或者，藉著在形成過渡應力層40時調整製程參數，以使應力層40的初始沈積應力達到所欲的應力大小。
如第4圖所示，在完成過渡應力層40的沈積後，隨後進行一雷射退火(laser anneal)製程50，例如，雷射尖峰退火(laser spike anneal，LSA)製程或雷射熱退火(laser thermal anneal，LTA)製程，但不限於此。雷射退火製程50包括以一雷射光束在特定功率及速度下掃瞄晶圓，其主要功能在使經過PAI處理的半導體基底10能夠記憶過渡應力層40加諸其上的應力。根據本發明之較佳實施例，雷射退火製程50係在固定的第一溫度下進行之，其中第一溫度係介於1100℃至1350℃之間的高溫，較佳為1300℃。
前述的雷射退火製程50所使用的雷射光束在晶圓上只有產生局部的小熱點，其停留時間在毫秒等級或更短，故又可以被稱作為毫秒退火(millisecond anneal)技術。因為只有晶圓表面最上方的薄層受到加熱，而其餘大部分的晶圓保持原有溫度，所以晶圓表面溫度的上升與下降一樣快速。雷射退火製程50產生的高頂點溫度可使摻質有效的活化，而降低熱預算(thermal budget)，而較短的停留時間也使得摻質擴散降至最小，不至於負面的影響到輕摻雜汲極12及14的超淺接面。
如第5圖所示，於完成雷射退火製程50之後，隨即以第二溫度進行一快速熱退火製程(rapid thermal process，RTP)60，例如，尖峰快速熱退火(spike RTP)製程。根據本發明之較佳實施例，第二溫度需大於1000℃，但是小於雷射退火製程50所使用的第一溫度。較佳者，第二溫度約為1050℃。其中，快速熱退火製程60的主要功能之一在活化汲極22與源極24的摻質，同時使非晶化的閘極導電層104與汲極22及源極24再結晶。快速熱退火製程60的另一主要功能在於修補可能由於雷射退火製程50所造成的矽差排(Si dislocation)缺陷。
如第6圖所示，在快速熱退火製程60之後，完全去除過渡應力層40。此時，經過雷射退火製程50處理過的半導體基底10已經記憶過渡應力層40所產生的應力。接著，進行矽化金屬製程，在汲極22、源極24，與閘極結構100上形成矽化金屬層72，例如，矽化鎳、矽化鈷等。在一實施例中，閘極導電層104上具有圖中未示之頂蓋層，因此矽化金屬層72並不會形成於閘極結構100上。此外，在本發明其它實施例中，過渡應力層40也可以在快速熱退火製程60之前就被去除。
如第7圖所示，在去除過渡應力層40之後，接著進行一化學氣相沈積製程，在半導體基底10表面上順應的沈積一接觸窗蝕刻停止層(contact etch stop layer，CESL)82，例如，氮化矽層，其厚度可以介於250埃至850埃之間。接觸窗蝕刻停止層82覆蓋於汲極22、源極24與閘極結構100上。根據本發明之較佳實施例，接觸窗蝕刻停止層82具有一特定的應力狀態，例如，伸張或壓縮狀態，其中，在NMOS電晶體的例子中，接觸窗蝕刻停止層82具有伸張應力，在PMOS電晶體的例子中，接觸窗蝕刻停止層82具有壓縮應力。最後，於接觸窗蝕刻停止層82上形成一介電層84。後續的金屬內連線製程，如接觸洞蝕刻、銅製程等均為習知，不另贅述。
請參閱第8圖至第19圖，其為依據本發明另一較佳實施例所繪示的製作MOS電晶體元件的方法剖面示意圖。如第8圖所示，於一半導體基底10上形成一閘極結構100，包括一閘極介電層102以及一位於閘極介電層102上的閘極導電層104。其中，半導體基底10，可以是矽基底或矽覆絕緣基底，但並不限於此。閘極介電層102可以包括矽氧化合物、氮氧化合物、金屬氮化物、高介電係數之複合介電材料等絕緣材料，閘極導電層104可以包括多晶矽、金屬矽化物、具有適當功函數之金屬或複合金屬等導電材料。此外，閘極導電層104上可另有一蓋層，例如氮化矽層。
如第9圖所示，接著在半導體基底10上沈積一襯墊層112，例如二氧化矽層。然後，進行一LDD離子佈植製程，將摻質植入半導體基底10中而形成輕摻雜汲極(LDD)12及14。接著，在半導體基底10上順應的沈積一氮化矽側壁子層114。
如第10圖所示，進行一非等向性乾蝕刻製程，非等向蝕刻氮化矽側壁子層114以及襯墊層112，於閘極側壁上形成側壁子110。
如第11圖所示，進行一自行對準乾蝕刻或濕蝕刻製程，在鄰接側壁子110的半導體基底10中自行對準的蝕刻出一凹陷區域202，其深度可以介於500埃至800埃之間。
如第12圖所示，在完成凹陷區域202之後，接著進行一選擇性磊晶成長(SEG)製程，於凹陷區域202中填入磊晶層204，例如，矽鍺(SiGe)磊晶層或碳化矽(SiC)磊晶層。圖12中的磊晶層204僅作為例示之用，實際上，其可能由複數摻質濃度不同之磊晶層所構成且其高度可能會高出基底10的表面。
如第13圖所示，接著在側壁子110上形成側壁子120。接著進行一源極/汲極重摻雜離子佈植製程300，將高濃度的摻質植入於鄰接側壁子120的半導體基底10中，分別形成汲極22與源極24。
應注意，LDD及源極/汲極製程的順序可改變並搭配側壁子112、114外的額外犧牲側壁子或側壁子，側壁子的形狀並不限於側壁子112之L形及側壁子114之帆形；LDD或源極/汲極植入可分多次進行；用以活化LDD及源極/汲極中之摻質的退火製程可分多次進行或一起進行，且其可被安插於任意兩製程步驟之間。
如第14圖所示，根據本發明之較佳實施例，在形成汲極22與源極24之後，隨即對半導體基底10進行一預非晶化(PAI)製程30，其係藉由離子佈植手段，利用銦(In)、銻(Sb)或鍺(Ge)等離子，以適當的能量與劑量破壞半導體基底10之矽晶格結構，在汲極22與源極24上形成非晶化層。根據本發明，預非晶化製程30也可以在源極/汲極重摻雜離子佈植製程300之前進行。
如第15圖所示，接著，利用化學氣相沈積製程，如電漿輔助化學氣相沈積製程，在半導體基底10上順應的沈積一過渡應力層40，例如氮化矽層，其厚度可以介於100埃至400埃之間。過渡應力層40覆蓋於汲極22、源極24與閘極結構100上。
根據本發明之較佳實施例，過渡應力層40具有一特定的應力狀態，例如，伸張或壓縮狀態，其中，在NMOS電晶體的例子中，過渡應力層40具有伸張應力，在PMOS電晶體的例子中，過渡應力層40具有壓縮應力。此外，可再對應力層40進行一表面處理，藉由如紫外線硬化製程、尖峰熱退火製程或電子束處理等，以改變其應力。或者，藉著在形成過渡應力層40時調整製程參數，以使應力層40的初始沈積應力達到所欲的應力大小。
如第16圖所示，在完成過渡應力層40的沈積後，隨後進行一雷射退火製程50，例如，雷射尖峰退火(LSA)製程或雷射熱退火(LTA)製程，但不限於此。雷射退火製程50包括以一雷射光束在特定功率及速度下掃瞄晶圓，其主要功能在使經過PAI處理的半導體基底10能夠記憶過渡應力層40加諸其上的應力。根據本發明之較佳實施例，雷射退火製程50係在固定的第一溫度下進行之，其中第一溫度係介於1100℃至1350℃之間的高溫，較佳為1300℃。
前述的雷射退火製程50所使用的雷射光束在晶圓上只有產生局部的小熱點，其停留時間在毫秒等級或更短，故又可以被稱作為毫秒退火技術。因為只有晶圓表面最上方的薄層受到加熱，而其餘大部分的晶圓保持原有溫度，所以晶圓表面溫度的上升與下降一樣快速。雷射退火製程50產生的高頂點溫度可使摻質有效的活化，而降低熱預算，而較短的停留時間也使得摻質擴散降至最小，不至於負面的影響到輕摻雜汲極12及14的超淺接面。
如第17圖所示，於完成雷射退火製程50之後，隨即以第二溫度進行一快速熱退火製程(RTP)60，例如，尖峰快速熱退火製程。根據本發明之較佳實施例，第二溫度需大於1000℃，但是小於雷射退火製程50所使用的第一溫度。較佳者，第二溫度約為1050℃。其中，快速熱退火製程60的主要功能之一在活化汲極22與源極24的摻質，同時使非晶化的閘極導電層104與汲極22及源極24再結晶。快速熱退火製程60的另一主要功能在於修補可能由於雷射退火製程50所造成的矽差排缺陷。
如第18圖所示，在快速熱退火製程60之後，完全去除過渡應力層40。此時，經過雷射退火製程50處理過的半導體基底10已經記憶過渡應力層40所產生的應力。接著，進行矽化金屬製程，在汲極22、源極24，與閘極結構100上形成矽化金屬層72，例如，矽化鎳、矽化鈷等。在一實施例中，閘極導電層104上具有圖中未示之頂蓋層，因此矽化金屬層72並不會形成於閘極結構100上。此外，在本發明其它實施例中，過渡應力層40也可以在快速熱退火製程60之前就被去除。
如第19圖所示，在去除過渡應力層40之後，接著進行一化學氣相沈積製程，在半導體基底10表面上順應的沈積一接觸窗蝕刻停止層(CESL)82，例如，氮化矽層，其厚度可以介於400埃至850埃之間。接觸窗蝕刻停止層82覆蓋於汲極22、源極24與閘極結構100上。根據本發明，接觸窗蝕刻停止層82具有一特定的應力狀態，例如，伸張或壓縮狀態，其中，在NMOS電晶體的例子中，接觸窗蝕刻停止層82具有伸張應力，在PMOS電晶體的例子中，接觸窗蝕刻停止層82具有壓縮應力。最後，於接觸窗蝕刻停止層82上形成一介電層84。後續的金屬內連線製程，如接觸洞蝕刻、銅製程等均為習知，不另贅述。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．半導體基底
12．．．輕摻雜汲極
14．．．輕摻雜汲極
20．．．通道區域
22．．．汲極
24．．．源極
30．．．預非晶化製程
40．．．過渡應力層
50．．．雷射退火製程
60．．．快速熱退火製程
72．．．矽化金屬層
82．．．接觸窗蝕刻停止層
84．．．介電層
100．．．閘極結構
102．．．閘極介電層
104．．．閘極導電層
110．．．側壁子
112．．．襯墊層
114．．．氮化矽側壁子層
120．．．側壁子
202．．．凹陷區域
204．．．磊晶層
300．．．源極/汲極重摻雜離子佈植製程
第1圖至第7圖為依據本發明較佳實施例所繪示的製作MOS電晶體元件的方法剖面示意圖。
第8圖至第19圖為依據本發明另一較佳實施例所繪示的製作MOS電晶體元件的方法剖面示意圖。
10．．．半導體基底
12．．．輕摻雜汲極
14．．．輕摻雜汲極
20．．．通道區域
22．．．汲極
24．．．源極
40．．．過渡應力層
50．．．雷射退火製程
100．．．閘極結構
102．．．閘極介電層
104．．．閘極導電層
110．．．側壁子
112．．．襯墊層
114．．．氮化矽側壁子層
Claims (15)
- 一種製作半導體元件的方法，包含有：提供一半導體基底；於該半導體基底上形成一閘極結構；於該閘極結構兩側的該半導體基底中形成一源極與一汲極；在形成該源極與該汲極之後，進行一預非晶化離子佈植製程，預非晶化該源極與該汲極；於該半導體基底上形成一過渡應力層；以及以第一溫度進行一雷射退火製程。
- 如申請專利範圍第1項所述之製作半導體元件的方法，其中該第一溫度介於1100℃至1350℃。
- 如申請專利範圍第2項所述之製作半導體元件的方法，其中該第一溫度為1300℃。
- 如申請專利範圍第1項所述之製作半導體元件的方法，其中該雷射退火製程包含雷射尖峰退火(laser spike anneal，LSA)製程或雷射熱退火(laser thermal anneal，LTA)製程。
- 如申請專利範圍第1項所述之製作半導體元件的方法，其中該閘極結構包含一閘極介電層位於該半導體基底上，以及一閘極導電層 位於該閘極介電層上。
- 如申請專利範圍第1項所述之製作半導體元件的方法，其中該過渡應力層包含氮化矽層。
- 如申請專利範圍第1項所述之製作半導體元件的方法，其中該快速熱退火製程活化該源極區域與該汲極區域內的摻質，同時修復該半導體基底的矽差排缺陷。
- 如申請專利範圍第1項所述之製作半導體元件的方法，其中在進行該雷射退火製程之後，該方法另包含：去除該過渡應力層；以及在去除該過渡應力層之後，以第二溫度進行一快速熱退火製程，其中該第一溫度高於該第二溫度。
- 如申請專利範圍第8項所述之製作半導體元件的方法，其中該第二溫度大於1000℃。
- 如申請專利範圍第9項所述之製作半導體元件的方法，其中該第二溫度為1050℃。
- 如申請專利範圍第1項所述之製作半導體元件的方法，其中在進行該雷射退火製程之後，該方法另包含： 以第二溫度進行一快速熱退火製程，其中該第一溫度高於該第二溫度；以及在進行該快速熱退火製程之後，去除該過渡應力層。
- 如申請專利範圍第11項所述之製作半導體元件的方法，其中該第二溫度大於1000℃。
- 如申請專利範圍第12項所述之製作半導體元件的方法，其中該第二溫度為1050℃。
- 如申請專利範圍第11項所述之製作半導體元件的方法，其中該快速熱退火製程包含尖峰快速熱退火(spike RTP)製程。
- 如申請專利範圍第1項所述之製作半導體元件的方法，其中於該閘極結構兩側的該半導體基底中形成一源極與一汲極包含以下步驟：在該半導體基底中蝕刻出一凹陷區域；進行一選擇性磊晶成長製程，於該凹陷區域中填入一磊晶層；以及進行一離子佈植製程，形成該源極與該汲極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098132782A TWI463569B (zh) | 2009-09-28 | 2009-09-28 | 製作半導體元件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098132782A TWI463569B (zh) | 2009-09-28 | 2009-09-28 | 製作半導體元件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201112332A TW201112332A (en) | 2011-04-01 |
| TWI463569B true TWI463569B (zh) | 2014-12-01 |
Family
ID=44909233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098132782A TWI463569B (zh) | 2009-09-28 | 2009-09-28 | 製作半導體元件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI463569B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107104051A (zh) * | 2016-02-22 | 2017-08-29 | 联华电子股份有限公司 | 半导体元件以及其制作方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8735255B2 (en) | 2012-05-01 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing semiconductor device |
| CN114023651B (zh) * | 2021-10-21 | 2025-07-25 | 上海华力集成电路制造有限公司 | Nmos晶体管的制备方法 |
| CN118263137B (zh) * | 2024-05-29 | 2025-07-25 | 浙江创芯集成电路有限公司 | 半导体结构的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200903648A (en) * | 2007-05-31 | 2009-01-16 | Freescale Semiconductor Inc | Multiple millisecond anneals for semiconductor device fabrication |
| US20090137089A1 (en) * | 2006-02-16 | 2009-05-28 | Shyh-Fann Ting | Semiconductor mos transistor device and method for making the same |
| TW200939400A (en) * | 2007-09-21 | 2009-09-16 | Texas Instruments Inc | Improved CMOS fabrication process |
-
2009
- 2009-09-28 TW TW098132782A patent/TWI463569B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090137089A1 (en) * | 2006-02-16 | 2009-05-28 | Shyh-Fann Ting | Semiconductor mos transistor device and method for making the same |
| TW200903648A (en) * | 2007-05-31 | 2009-01-16 | Freescale Semiconductor Inc | Multiple millisecond anneals for semiconductor device fabrication |
| TW200939400A (en) * | 2007-09-21 | 2009-09-16 | Texas Instruments Inc | Improved CMOS fabrication process |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107104051A (zh) * | 2016-02-22 | 2017-08-29 | 联华电子股份有限公司 | 半导体元件以及其制作方法 |
| CN107104051B (zh) * | 2016-02-22 | 2021-06-29 | 联华电子股份有限公司 | 半导体元件以及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201112332A (en) | 2011-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9899519B2 (en) | Defect-Free SiGe source/drain formation by epitaxy-free process | |
| US8207043B2 (en) | Method for fabricating a semiconductor device | |
| US8785286B2 (en) | Techniques for FinFET doping | |
| US7855118B2 (en) | Drive current increase in transistors by asymmetric amorphization implantation | |
| KR101868803B1 (ko) | 스트레스 기억 기술(ｓｍｔ)을 이용한 반도체 장치의 제조 방법 | |
| US20250169120A1 (en) | High dose implantation for ultrathin semiconductor-on-insulator substrates | |
| TWI387009B (zh) | 藉由偏斜式預非晶形化而減少受應變之電晶體中之晶體缺陷之技術 | |
| TWI236707B (en) | Manufacturing method of semiconductor substrate | |
| US20080023732A1 (en) | Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions | |
| US7790537B2 (en) | Method for creating tensile strain by repeatedly applied stress memorization techniques | |
| US9246006B2 (en) | Recrystallization of source and drain blocks from above | |
| JP2010062529A (ja) | 半導体装置の製造方法 | |
| WO2013020255A1 (zh) | 半导体器件及其制造方法 | |
| CN102339859B (zh) | Mos晶体管及其形成方法 | |
| US8153537B1 (en) | Method for fabricating semiconductor devices using stress engineering | |
| US7223662B2 (en) | Method of forming an epitaxial layer for raised drain and source regions by removing surface defects of the initial crystal surface | |
| TWI463569B (zh) | 製作半導體元件的方法 | |
| US20070264786A1 (en) | Method of manufacturing metal oxide semiconductor transistor | |
| US8951877B2 (en) | Transistor with embedded strain-inducing material formed in cavities based on an amorphization process and a heat treatment | |
| CN103943504A (zh) | 一种半导体器件及其制备方法 | |
| US20080057636A1 (en) | Strained semiconductor device and method of making same | |
| CN107039277B (zh) | 用于晶体管装置的应力记忆技术 | |
| US20070004114A1 (en) | Sacrificial capping layer for transistor performance enhancement | |
| WO2006041837A1 (en) | Pre-silicidation amorphization in semiconductor device nickel sili cide | |
| JP2007516614A (ja) | 半導体装置の製造方法およびその方法で得られる半導体装置 |