TWI467254B - 複合處理器 - Google Patents

Description

複合處理器 發明領域

本發明係有關一種複合處理器之技術領域。

發明背景

本發明係部份由馬里蘭採購局授予之合約(號碼H98230-09-C-0333)補助金所支持之研究過程中所作成。美國政府已確認發明之權利。

處理器(例如微處理器)傳統上係包括製造在一單一基板或被一共用封裝罩住之基版組合上的多處理器單元之高度整合裝置。開發這樣一處理器所需求的多個處理器單元間整合的程度會增加製造處理器之成本和困難度。此外，整合的量會使得客製或應用特定處理器之開發複雜化。

這類處理器的使用者，例如系統設計師，通常會選擇通用處理器來用於一產品而不會開發專門用於該產品的一處理器。因此，選定的處理器通常不會是最適於該產品的，且會造成不想要的能量(或功率)使用及/或低效能。

發明概要

本發明之實施例包括一種複合處理器，其包含：具有一光學鏈路和一電氣鏈路的一電路板；包括具有一積體電路、一次波長格柵光耦合器、以及一電耦合器之一基板的一第一處理器元件封裝，該第一處理器元件封裝之該電耦合器耦接至該電路板之該電氣鏈路；以及包括具有一積體電路、一次波長格柵光耦合器、以及一電耦合器之一基板的一第二處理器元件封裝，該第二處理器元件封裝之該電耦合器耦接至該電路板之該電氣鏈路，該第一處理器元件封裝之該次波長格柵光耦合器、該電路板之該光學鏈路、以及該第二處理器元件封裝之該次波長格柵光耦合器共同界定出在該第一處理器元件封裝之該基板與該第二處理器元件封裝之該基板之間的一光學通訊路徑。

圖式簡單說明

第1圖係一複合處理器之一概要方塊圖，依據一範例。

第2A、2B、2C圖係一處理器元件封裝之概要方塊圖，依據一或更多範例。

第3圖繪示一平面鏡，依據一範例。

第4圖繪示一平面鏡之一非週期性次波長格柵層之一上視圖，依據一範例。

第5圖繪示一平面鏡之一代表性的透視圖，依據一範例。

第6圖繪示一平面鏡之一代表性的透視圖，依據一範例。

第7A圖繪示被組配來產生分散光之一平面鏡之一代表性的透視圖，依據一範例。

第7B圖繪示被組配來將光聚焦於一焦點上的一平面鏡之一代表性的透視圖，依據一範例。

第8圖繪示被組配來操作為用於極化入射光之唯一凸透鏡的一非週期性次波長格柵上視圖，依據一範例。

第9圖繪示被組配來操作為用於非極化入射光之唯一凸透鏡的一非週期性次波長格柵上視圖，依據一範例。

第10圖繪示一非週期性次波長格柵層之一二維格柵圖樣之一上視圖，依據一範例。

第11圖繪示一非週期性次波長格柵層之一二維格柵圖樣之一上視圖，依據另一範例。

第12A、12B、12C、12D、12E、及12F圖係一複合處理器之概要方塊圖，依據一或更多範例。

第13A和13B圖係一處理器元件封裝之概要方塊圖，依據一範例。

第14圖係包括環形共振器之一處理器元件封裝的一概要方塊圖，依據一範例。

較佳實施例之詳細說明

一處理器係在資料上運作及/或控制週邊裝置與處理器通訊的一裝置或裝置組。舉例來說，一微處理器，包括一或更多實施一中央處理器(或處理)單元、一浮點單元、一快取記憶體、及一圖形處理器單元之積體電路者係一處理器。同樣地，一群組或叢集的微處理器或計算機設備，例如電腦伺服器，各包括一或更多微處理器者係一處理器。

傳統上，處理器係高度整合裝置，其包括多處理器單元(或元件或區塊)及/或記憶體單元(兩者在本文中俱稱為「處理器單元」)，諸如實施於一單一基板晶粒上且被包括在一單一封裝(即，一晶片載體或微晶片)中之一中央處理器單元、一運算單元、一浮點單元、一快取記憶體、及/或一圖形處理器單元，或類似這些裝置之群組。此整合在增加處理器運算速度以及降低電力需求很有用，舉例來說，由於眾多處理器單元間的資料路徑很短而處理器單元及/或記憶體單元可最佳化地進行彼此間互動。

然而此整合會增加這類處理器的生產成本及缺陷損失，因為需求相對較大的基板晶粒來實施眾多處理器單元於一單一基板晶粒上。最近已經開發出實現以多晶片模組或多晶片封裝的處理器。多晶片模組被封裝在各自實施一或更多處理器單元之多基板晶粒，處理器單元彼此耦接來實施一單一封裝內之一處理器。然而，這類多晶片模組傳統上需求各種包括在這類多晶片模組之基板晶粒之製造商的大量合作以避免各種基板晶粒之間的不相容以及缺陷耗損。

肇於這類處理器之高生產成本及生產一多晶片模組處理器所需求之整合和合作程度，開發客製或應用特定處理器會很昂貴。甚至，有些資金有限的實體被集體限制開發應用特定處理器，因其缺乏資源及/或與處理器製造商的關係。因此，開發應用特定處理器，舉例來說最佳能夠耗費最少能量來執行一或更多任務之應用特定處理器，很困難。

此外，儘管處理器已實現以一或更多處理器單元，其各自在與另一包括其他處理器單元之封裝分離的一封裝中(例如，圖形處理器單元通常實施以個別封裝，其與包括一處理器之其他處理器單元的一封裝分離)，這些封裝之間的互連速度及潛伏期限制使得這類處理器不符合操作需求。同樣地，實施為一裝置群組的處理器通常受到通訊頻寬或吞吐量限制而減少這類處理器之效率。即使實施與裝置間光學互連，這類處理器通成無法符合操作需求(即，光電元件(或中繼器)將來自裝置之電氣信號轉成光學信號以分佈至其他裝置以及將光學信號轉成供給裝置之電氣信號)，舉例來說，互連速度與潛伏期限制從電氣-至-光學與光學-至-電氣轉換開始升高。

此處所述範例係光學致能式複合(或整體)處理器，其包括藉由直接光學互連操作性彼此耦接的多處理器元件封裝。即，此處所述範例係實施為一組利用光學信號而無媒介光電元件彼此通訊的處理器元件封裝的複合處理器。一複合處理器之各處理器元件封裝包括一或更多處理器單元並與其他處理器元件封裝通訊經由處理器元件封裝之光學介面和該複合處理器之光學鏈路。換言之，在複合處理器之處理器元件封裝間有一光學通訊路徑。不同的是，複合處理器之處理器元件封裝彼此間光學通訊或光學耦接。

這類複合處理器允許，舉例來說，客製化及/或應用特定處理器之實現而無須與完全處理器製造商合作。舉例來說，複合處理器之實現可藉由選擇包括屬意處理器單元之處理器元件封裝以及將這些處理器元件封裝安裝於包括光學鏈路之一電路板上以連接處理器元件封裝彼此。由於屬意處理器單元實施以個別的處理器元件封裝，複合處理器 可被訂製成特定用途及/或最佳化，舉例來說，用於特定處理任務，藉由僅選擇以及互連包括用於那些任務所屬意或必須之處理器單元的處理器元件封裝。

在本發明說明書中所使用的單數詞「一」和「該」除非特別指明否則包括多種指示對象。因此，舉例來說，「處理器單元」一詞欲意謂一或更多處理器單元或一處理器單元之組合。另外，「光學」以及其他衍生或相關之詞係普遍且廣泛用來指認何可應用頻譜範圍者，包括可見光、超紫外光、以及紅外線電磁輻射。再者，本文中「模組」一詞指的是電路及/或軟體，韌體，程式，機器或處理器可讀式指令，命令，或儲存在一記憶體並在一處理器被執行或直譯的程式碼。

第1圖係一複合處理器之一概要方塊圖，依據一範例。複合處理器100包括處理器元件封裝(第1圖中標為「PEP」)121、122、123、124、125、126、127、128、及129和電路板110。一電路板係一基板或基板組，其包括一或更多鏈路例如光學鏈路(例如，波導或光學纖維)及/或電氣鏈路(例如，電氣傳導跡線)，通訊符號可經由這些鏈路分散其中而運作電力可被提供給操作性耦接至電路板之處理器元件封裝。不同的是，一電路板之電路包括光學電路(或鏈路)和電氣電路(或鏈路)。舉例來說，電路板110包括光學鏈路131、132、133、141、142、143、151、152、和153。在一些範例中，光學鏈路131、132、133、141、142、143、151、152、和153形成或界定複合處理器10中之主要通訊匯流排或互連結構。不同的是，全域互連網路係由光學鏈路131、132、133、141、142、143、151、152、和153界定。在一些範例中，no通訊within複合處理器100中沒有透過或經由耦接處理器元件封裝121、122、123、124、125、126、127、128、及129之電氣鏈路(未示)形成通訊。即，在一些範例中，處理器元件封裝121、122、123、124、125、126、127、128、及129所耦接之電氣鏈路(未示)係專門用來分佈運作能量(或電力)至處理器元件封裝121、122、123、124、125、126、127、128、及129。

一處理器元件封裝係一封裝(或晶片載體或微晶片)，其包括具有一實現為一處理器之一處理器單元的積體電路的一基板。即，一處理器元件封裝包括在一機殼(譬如一塑膠機殼或陶瓷機殼)內之一基板以及一耦合器(例如，光耦合器及/或電耦合器)，該基板經由該耦合器與處理器元件封裝外部裝置(例如，一電路板，其他處理器元件封裝，及/或一電源供應)介接。

一光耦合器界定用於將在基板和處理器元件封裝外部裝置間被交換之光學能量一路徑。即，光學信號(例如，表示資料符號之光學信號)可在基板和處理器元件封裝外部裝置間被交換而無須中間轉換，舉例來說，轉成電氣信號。舉例來說，一光耦合器可包括一光學波導，譬如一密集分波長多工光學(「DWDM」)波導，一光學纖維，一光學格柵，及/或一鏡諸如一平面鏡。

一電耦合器界定用於將在基板和處理器元件封裝外部裝置間被交換之電氣能量之一路徑。舉例來說，一電耦合器可為處理器元件封裝之一電氣傳導線或一電氣傳導針腳。

實施於一或更多處理器元件封裝121、122、123、124、125、126、127、128、及129之處理器單元之範例包括：中央處理器單元；多核中央處理器單元；快取記憶體和隨機存取記憶體(例如，動態隨機存取記憶體記憶體(「DRAM」))；以及共處理器單元例如數學單元(例如，運算單元或浮點單元)、演算單元、圖形單元、通訊介面單元(即，實施一或更多通訊協定之處理器單元)、及/或其他共處理器單元。一處理器元件封裝可指根據包括(或實施)在該處理器元件封裝內之一處理器單元。舉例來說，一中央處理器單元實施所在之一處理器元件封裝(例如，該處理器元件封裝之一基板包括一積體電路，其包括或界定實施或實現一中央處理器單元之邏輯電路)可稱為一中央處理器單元封裝。同樣地，實施一共處理器(例如，一運算單元、一浮點單元、一演算單元、一圖形處理器單元，或一通訊介面單元)之一處理器元件封裝可稱為一共處理器封裝。或者，更具體地，實施一浮點單元之一處理器元件封裝可稱為一浮點封裝而實施一快取記憶體之一處理器元件封裝可稱為一快取記憶體封裝。

每一處理器元件封裝121、122、123、124、125、126、127、128、及129經由一或更多電路板110之光學鏈路被操作性地耦接至一或更多處理器元件封裝121、122、123、124、125、126、127、128、及129。更具體地，處理器元件封裝121被操作性地經由光學鏈路131耦接至處理器元件封裝122和123以及經由光學鏈路141耦接至處理器元件封裝124；處理器元件封裝122經由光學鏈路131被操作性地耦接至處理器元件封裝121和123以及經由光學鏈路142被操作性地耦接至處理器元件封裝125；處理器元件封裝123經由光學鏈路131被操作性地耦接至處理器元件封裝121和122以及經由光學鏈路143被操作性地耦接至處理器元件封裝126；處理器元件封裝124經由光學鏈路141被操作性地耦接至處理器元件封裝121，經由光學鏈路132被操作性地耦接至處理器元件封裝125和126，以及經由光學鏈路151被操作性地耦接至處理器元件封裝127；處理器元件封裝125經由光學鏈路142被操作性地耦接至處理器元件封裝122，經由光學鏈路132被操作性地耦接至處理器元件封裝124和126，以及經由光學鏈路152被操作性地耦接至處理器元件封裝128；處理器元件封裝126經由光學鏈路143被操作性地耦接至處理器元件封裝123，經由光學鏈路132被操作性地耦接至處理器元件封裝124和125，以及經由光學鏈路153被操作性地耦接至處理器元件封裝129；處理器元件封裝127經由光學鏈路133被操作性地耦接至處理器元件封裝128和129以及經由光學鏈路151被操作性地耦接至處理器元件封裝124；處理器元件封裝128經由光學鏈路133被操作性地耦接至處理器元件封裝127和129以及經由光學鏈路152被操作性地耦接至處理器元件封裝125；而處理器元件封裝129經由光學鏈路133被操作性地耦接至處理器元件封裝127和128以及經由光學鏈路153被操作性地耦接至處理器元件封裝126。

雖然一光學鏈路拓樸結構之一特定範例被繪於第1圖，其他光學鏈路之可用於一複合處理器中。即，雖然第1圖繪示點對點光學鏈路(例如，光學鏈路141和153)以及群組光學鏈路(例如，光學鏈路131和133)，複合處理器100可包括其他光學鏈路配置。舉例來說，複合處理器100之各處理元件處理器可操作性地耦接至一共用光學鏈路。換言之，一單一光學鏈路可操作性地耦接至一複合處理器之各處理器元件封裝。替代地，一複合處理器可包括第1圖中所繪示之外的其他點對點光學鏈路及/或光學鏈路群組。此外，一複合處理器可包括比第1圖中所繪示更多或更少的處理器元件封裝。

如第1圖所繪者，一光學鏈路可包括多通道或互連。更具體地，舉例來說，光學鏈路153被更詳細繪製，包括光學通道154，155，和156。光學通道154和155可用來從處理器元件封裝126傳送資料(或表示資料之符號)至處理器元件封裝129，而光學通道156可用來從處理器元件封裝129傳送資料至處理器元件封裝126。

光學通道154、155、及156可為，舉例來說，例如光學鏈路153中個別光學波導之實體通道。替代地，舉例來說，光學鏈路153可為一光學波導，諸如一分密度波長多工(「DWDM」)光學波導(即，支援DWDM光學能量或表示資料符號之信號傳播之一光學波導)，而光學通道154、155、及156可為光學鏈路153中光學能量之波長。換言之，光學通道154、155、及156可為邏輯上的光學通道(即，表示光學鏈路153中所支援的光學能量之波長)。

其他光學鏈路可包括比所繪3個光學鏈路153中光學通道更多或更少的光學通道。舉例來說，光學鏈路132可包括6個光學通道。一特定範例中，光學鏈路132可包括兩個處理器元件封裝124藉以接收資料之光學通道、兩個處理器元件封裝125藉以接收資料之光學通道、以及兩個處理器元件封裝126藉以接收資料之光學通道。

在一些範例中，在一光學鏈路中之多光學通道可被動態提供(即，在一複合處理器運算期間)。在一動態供應光學通道之特定範例中，處理器元件封裝129可包括一數位信號處理(「DSP」)單元，處理器元件封裝126可包括一多核中央處理器單元，以及一數學軟體應用可被安裝於複合處理器100中。在複合處理器100之典型軟體應用執行期間，處理器元件封裝126經由光學通道154提供運算域值以及命令給處理器元件封裝129，而處理器元件封裝129經由光學通道155提供結果給處理器元件126。光學通道156被停用。然而，當能使處理器元件封裝129最佳化之一數學運算或程序(例如，處理器元件封裝129包括有效率執行數學運算之邏輯)諸如一快速傅立葉轉換(「FFT」)或大型矩陣運算被一軟體應用使用者請求時，光學通道154、155、及156暫時被重組。舉例來說，處理器元件封裝126會傳送一命令或指令至 處理器元件封裝129來指示處理器元件封裝會使用每一光學通道154、155、及156以提供用於數學運算之運算域值給處理器元件封裝129。

為回應此請求，用於數學運算之運算域值經由平行的各光學通道154、155、及156被從處理器元件封裝126提供給處理器元件封裝129。在處理器元件封裝126完成數學運算後，結果經由各個平行的光學通道154、155、及156被提供給處理器元件封裝126。此外，在結果被傳送至處理器元件封裝126後光學通道154、155、及156被組配成其典型運算狀態。換言之，光學通道可被動態提供，舉例來說，增加一資料總產率。

在一些範例中，光學通道可被動態提供以改變一複合處理器中之通訊路徑。舉例來說，光學鏈路133可包括6個光學通道，處理器元件封裝127，128，和129可經由這6個光學通道彼此通訊。一時間內，一軟體模組例如安裝在複合處理器100之一作業系統可組配處理器元件封裝127用來經由4個光學通道接收來自處理器元件封裝128和129之資料以及經由2個光學通道傳送資料至處理器元件封裝128和129。稍後的一時間內，作業系統可組配每一處理器元件封裝127，128，和129經由2個光學通道來接收資料。即，處理器元件封裝127經由一第一光學通道接收來自處理器元件封裝128之資料以及經由一第二光學通道接收來自處理器元件封裝129；處理器元件封裝128接收來自處理器元件封裝127之資料經由一第三光學通道、以及接收來自處理器元 件封裝129之資料經由一第四光學通道；而處理器元件封裝129接收來自處理器元件封裝127之資料經由一第五光學通道以及接收來自處理器元件封裝128之資料經由一第六光學通道。此外，在一些範例中，當這些光學通道未被用來傳送資料以，舉例來說，減少一複合處理器之能量耗損時一或更多光學通道可被停用。因此，複合處理器100中之光學通訊通道可被動態分配以，舉例來說，回應時變工作負載或最佳化功率耗用或資源利用。

這樣的動態供應亦允許一共用電路板與各種處理器元件封裝拓樸結合以實現不同的複合處理器。舉例來說，一電路板設計可包括包括一組光學通道的一全域光學鏈路(即，一光學鏈，一複合處理器之每一處理器元件封裝藉其進行光學通訊)。各種處理器元件封裝之組合(例如，類型或數量)可被耦接至符合該電路板設計之電路板且可被動態組配以經由特定光學通道彼此通訊以實現各種複合處理器。處理器元件封裝可被動態組配來，舉例來說，存取一預定或預先選擇的光學通道，藉此組態參數(例如，供應資訊)被分佈。替代地，舉例來說，處理器元件封裝所耦接(例如，經由電耦合器)的一電氣介面，諸如一週邊匯流排(例如，中間積體電路(「I2C」)，1-線，或串列週邊介面(「SPI」)匯流排)可被存取以分佈組態參數於處理器元件封裝間。換言之，處理器元件封裝可被組配來經由光學鏈路之特定光學通道彼此通訊以實現一邏輯通訊互連網路，其係獨立於在複合處理器之處理元件封裝之實體佈局。

另外，電路板110可包括電氣鏈路(未示)以提供，舉例來說，運算能量或電力給處理器元件封裝121、122、123、124、125、126、127、128、及129。舉例來說，電路板110可包括提供一操作電壓與一接地參考給處理器元件封裝121、122、123、124、125、126、127、128、及129之電氣傳導線。在一些範例中，電路板110可包括各自提供操作電壓例如12V，5V，3.3V，2.7V，及/或1.8V或一接地參考給處理器元件封裝121、122、123、124、125、126、127、128、及129之電氣鏈路以滿足處理器元件封裝121、122、123、124、125、126、127、128、及129之各種操作電壓需求。

再者，電路板110可包括例如電耦合器(例如，針腳，墊，或其他導體)之耦合器(未示)，複合處理器100可經由它與外部(或週邊)裝置互動(例如，通訊)。舉例來說，複合處理器100可被安裝(或耦接)至一主機板經由針腳(未示)在一電腦伺服器內之電路板110並可執行在電腦伺服器之一處理器可讀式媒體儲存成物件碼之作業系統及/或應用程式(軟體模組)。替代地，複合處理器100可包括介面，諸如一小型電腦系統互連(「SCSI」)介面，一乙太網路介面，一纖維通道介面，一串列先進科技附接(「SATA」)介面，一通用串列匯流排(「USB」)介面，一週邊構件互連區域匯流排(「PCI」)介面，及/或其他介面來與複合處理器100之週邊裝置直接通訊。此介面可在一或更多處理器元件封裝121、122、123、124、125、126、127、128、及129實施或與一或更多處理器元件封裝121、122、123、124、125、126、127、128、及129連接。

一特定範例中，一複合處理器可整合廣泛實現各種功能之功能性區塊或單元。因此，一複合處理器可類似於一晶片上系統(「SoC」)。然而，一複合處理器之功能性區塊被實施於處理器元件封裝並光學耦接而不是實施於一單一積體電路且耦接電氣如同一SoC。

舉例來說，一複合處理器之一或更多處理器元件封裝可包括功能單元例如類比-至-數位轉換器(「ADC」)，數位-至-類比轉換器(「DAC」)，USB介面，週邊匯流排，網路交換器，計時器模組，時鐘(例如，即時時鐘)模組，實施專門或特定DSP功能之數位信號處理(「DSP」)核心，記憶體多工器，及/或其他功能性單元。這種功能性單元一般可稱為(與其他本文所述的處理器單元)處理器單元。換言之，一複合處理器可包括包括用來直譯指令或程式碼之處理器單元以實現一軟體模組之處理器元件封裝、包括用來處理、執行及/或轉換資料之處理器單元之處理器元件封裝、包括用來與其他裝置(例如，USB，SPI等)通訊之處理器單元之處理器元件封裝、及/或包括其他處理器單元之處理器元件封裝。不同的是，一複合處理器可包括實施一相異功能組之處理器元件封裝以在一單一複合處理器實現一複雜系統。

各處理器元件封裝121、122、123、124、125、126、127、128、及129執行一或更多處理功能以於複合處理器100聯合實施一處理器。舉例來說，處理器元件封裝121可包括一多核中央處理器單元(即，於一基板實施一多核中央處理器單元之一積體電路)，處理器元件封裝122可包括一快取記憶體，處理器元件封裝123可包括一圖形處理器單元，而處理器元件封裝124可包括一浮點單元。處理器元件封裝121與一處理器可讀式媒體通訊以存取指令或操作程式碼並可根據那些指令執行運算。處理器元件封裝121快取，舉例來說，在處理元件處理器122之資料值藉由經光學鏈路131與處理器元件封裝122光學通訊(即，在一或更多光電元件藉由交換光學信號而無中間轉換例如光學-至-電氣及/或電氣-至-光學轉換)。即，處理器元件封裝121不包括一快取記憶體，且反而使用處理器元件封裝122作為一快取記憶體。

另外，當處理器元件封裝121在處理器可讀式媒體存取有關圖形處理之一或更多指令時，處理器元件封裝121可經由光學鏈路131提供該指令(或另一命令)給處理器元件封裝123。處理器元件封裝123接著可直譯該指令(或其他命令)，根據該指令執行一或更多運算，並經由光學鏈路131提供一結果給處理器元件封裝121。換言之，處理器元件封裝123而不是處理器元件封裝121處理(或或提供支援)圖形處理。

再者，當處理器元件封裝121在處理器可讀式媒體處理有關一浮點運算之一或更多指令時，處理器元件封裝121可經由光學鏈路141提供該指令(或另一命令)給處理器元件封裝124。處理器元件封裝124接著可直譯該指令(或其他命令)，根據該指令執行一或更多運算，並經由光學鏈路141提供一結果給處理器元件封裝121。換言之，處理器元件封裝124而不是處理器元件封裝121處理浮點處理。

此外，處理器元件封裝125可包括一多核中央處理器單元並經由在處理器元件封裝122之快取記憶體之一共用記憶體部份與處理器元件封裝121通訊。處理器元件封裝121可經由光學鏈路131提供指令給處理器元件封裝125，及經由光學鏈路142提供指令給處理器元件封裝122。處理器元件封裝125可直譯那些指令，根據那些指令執行一或更多運算，以及經由光學鏈路142提供一結果給處理器元件封裝121、經由光學鏈路131提供一結果給處理器元件封裝122。換言之，處理器元件封裝125可操作為(或為)處理器元件封裝121之一共處理器。同樣地，處理器元件封裝126，127，128，及129可包括其他共處理器單元。

因此，複合處理器100操作為一分散或崩潰處理器，其中處理器元件封裝121、122、123、124、125、126、127、128、及129各自執行各種運算或功能並經由一或更多光學鏈路彼此通訊。換言之，處理器元件封裝121、122、123、124、125、126、127、128、及129不會各實施全部複合處理器100可用的運算或功能。反而，各處理器元件封裝121、122、123、124、125、126、127、128、及129實施複合處理器100之運算或功能之一子集合或部份。換言之，複合處理器100可藉由包括各種個別實施一部份運算或功能之處理器元件封裝執行一廣泛的運算或功能。因此，複合處理器100之各處理器元件封裝會較包括用來實施多種或全部複合處理器100可用運算或功能之處理器單元的一傳統處理器不昂貴。

再者，由於各處理器元件封裝與其他處理器元件封裝分離，一複合處理器可被客製化或應用特定，藉由選擇可用於一特定任務或裝置(即，處理器元件封裝包括可用於該任務、應用、或裝置之處理器單元)之處理器元件封裝，生產包括光學鏈路及/或電氣鏈路以允許選定處理器元件封裝來進行彼此通訊之一電路板，以及安裝選定處理器元件封裝於電路板上使得選定處理器元件封裝被排列與適當的光學鏈路及/或電氣鏈路。另外，這種複合處理器之效能可被接受，由於處理器元件封裝彼此間光學通訊而避免了光學信號至其他信號的轉換，如下有更詳細的說明。

第2A，2B，2C圖係一處理器元件封裝之概要方塊圖，依據一或更多範例。第2A圖繪示處理器元件封裝200之一側視圖。處理器元件封裝200包括基板210，光耦合器220，以及電耦合器230。處理元件200之底面260被繪製以供參考與定向，相對於第2B和2C圖。

如前所討論的，光耦合器220係處理器元件封裝200的一部份，其提供令光學能量或信號從處理器元件封裝200外部至基板210的一路徑。換言之，光耦合器220被耦接至基板210使得光學信號可在光耦合器220和基板210間交換而無中間轉換成，舉例來說，電氣信號。不同的是，光耦合器220是一被動光耦合器。舉例來說，光耦合器220可為直接耦接至基板210之一光纖或光學波導。替代地，舉例來說，光耦合器220可為包括在基板210或在基板210處的一光學波導。

同樣地，電耦合器是處理器元件封裝200的一部份，其提供令電氣能量或信號從處理器元件封裝200外部至基板210的一路徑。舉例來說，電耦合器230可為一電氣傳導針腳或耦接至基板210之處理器元件封裝200的針腳。

第2B圖繪示處理器元件封裝200之一底視圖。如第2B圖所繪，積體電路240被包括在基板210處。舉例來說，基板210可為一矽基板且積體電路可為製造在基板210之一光電電路。在一些範例中，多積體電路可被實施於基板210。此外，處理器元件封裝200可包括多基板，各具有一積體電路。

第2C圖繪示處理器元件封裝200之一測透視圖。如第2C圖中所繪示，處理器元件封裝200包括鏡250。鏡250可用來界定或改變光耦合器220及一光學源或處理器元件封裝200外部檢測器之間的一光學通訊路徑(此處亦稱為一「光學路徑」)。由於處理器元件封裝200傳統上會安裝在或耦接至一電路板使得底面260相鄰於電路板，一薄且實質平面的鏡250會特定的有益。

舉例來說，鏡250可為具有一或更多非週期性次波長格柵或非週期性次波長格柵層之一平面鏡。第3-11圖繪示平面鏡。第3圖繪示一平面鏡，依據一範例。部份300包括設置在兩個介電層304和306之部分的平面鏡302。第3圖顯示一平面鏡302的放大圖，其呈現平面鏡302之層次結構。平面鏡302包括設置在兩個幾乎平行且平面的反射層312和314之間的幾乎平面的次波長格柵層310。在一些範例中，一平面鏡不包括反射層312和314之一者或兩者。第3圖亦顯示一分解立方圖，其具有與次波長格柵層310分離的層318。次波長格柵層310包括一次波長格柵圖樣，下面有更詳細的說明。間隔層318將次波長格柵層310從反射層312分離，而間隔層320將次波長格柵層310從反射層314分離。次波長格柵層310和反射層312係藉由較低反射率間隔層318分離以形成一第一共振腔室，而次波長格柵層310和反射層314亦被間隔層320分離以形成一第二共振腔室，用於適合的入射電磁輻射模式。換言之，次波長格柵層310分離第一和第二光學腔室。

次波長格柵層310可由任何適合的半導體材料構成，例如矽(「Si」)，砷化鎵(「GaAs」)，或磷化銦(「InP」)。次波長格柵層310亦可由一介電材料構成，例如碳化矽(「SiC」)。介電層304和306可由一介電材料構成，例如Al2O3，或SiO2，或具有一低反射率的一適合聚合物。在一些範例中，一或更多介電層304及/或306會被排除於一處理器元件封裝。反射層312和314可由一介電材料構成；一半導體；或一金屬，例如金(「Au」)或銀(「Ag」)。間隔層318和320可由一適合的聚合物或其他介電材料、聚合物及具有一較層310、312、及314低之反射率之介電材料所構成。

一平面鏡可利用，舉例來說，沉積和微顯影技術所製造。一第一反射層可利用晶圓結合、化學汽化沉積(「CVD」)、或物理汽化沉積(「PVD」)被形成於介電層上。一第一間隔層接著可利用spin-on鏡、CVD、或PVD被設置在一反射層上。一次波長格柵層利用晶圓結合、CVD、或PVD被設置在間隔層之表面上。一非週期性次波長格柵可利用反映離子蝕刻、聚焦離子束銑、奈米印微顯影、或任何其他適合在次波長格柵層中形成一非週期性次波長格柵圖樣的技術被形成在次波長格柵層中。一第二間隔層可接著利用CVD或PVD之一第二反射層沉積利用spin-on鏡、CVD、或PVD被設置在次波長格柵層上。

平面鏡可被組配來施加一特定相位改變於所傳送的光。特別是，第3圖中所繪示之次波長格柵層310可被組配與一一維格柵圖樣來施加一特定相位改變於所傳送的被極化成實質上與線垂直的光，如下參考第4-6圖之敘述。

第4圖繪示一平面鏡之一非週期性次波長格柵層的一上視圖，依據一範例。一一維格柵圖樣係由一些一維格柵次圖樣所構成。在第4圖之範例中，三個範例格柵次圖樣401、402、以及403被放大。各格柵次圖樣包含一些次波長格柵層410材料之等間隔的線狀部分，稱為「線」。線延伸於y方向且在x方向上週期性地間隔。第4圖亦包括放大的格柵次圖樣402的兩端相遇視圖404。在兩端相遇視圖404，次波長格柵層410可為具有線的一單一層，例如線406，407，408，和409，被形成在層中的槽所分開。

如第4圖之範例所示，每一次圖樣係特徵在於一特定週期性間隔的線且線寬在x方向上。舉例來說，次圖樣401包含寬w1之線以一週期p1週期性間隔，次圖樣402包含寬w2 之線以一週期p2週期性間隔，而次圖樣403包含寬w3之線以一週期p3週期性間隔。格柵次圖樣401，402，和403形成優先反射在一方向上極化之入射光的次波長格柵，例如極化於x方向之光，所提供的週期p1，p2，和p3小於入射光波長。舉例來說，線寬範圍可從將近10nm至將近300nm而週期範圍可從將近20nm至將近1μm，視第3圖所繪之入射至平面鏡302上之光波長而定。從一次區反射的光獲取一由線的厚度t判定的相位Φ，而工作週期η由下式界定：

其中w為線寬而p為與該區相關聯之線的週期。

每一格柵次圖樣401，402，和403亦反射在不同方向上極化的入射光，由於與各次圖樣相關聯之不同的工作週期和時期。舉例來說，次波長格柵層410可被組配來藉由調整週期、線寬、以及線的厚度來反射入射光之x-極化成分或y-極化成分。更具體地，舉例來說，一特定時期，線寬與厚度可適於反射光之x-極化成分但不適於反射光之y-極化成分；而一不同的時期，線寬，和線的厚度可適於反射y-極化成分但不適於反射x-極化成分。

第5圖繪示一平面鏡之一代表性透視圖，依據一範例。更具體地，第5圖顯示一平面鏡之一代表性的視圖，其顯露設置在第一反射層508和第二反射層510之次波長格柵層506之兩個分離的格柵次圖樣502和504的部分。次圖樣502和504可位於次波長格柵層506之不同區。次圖樣502之線的 厚度t1大於次圖樣504之線的厚度t2，而與次圖樣502中線相關聯之工作週期η 1大於與次圖樣504之線相關聯之工作週期η 2。x方向上極化以及入射到平面鏡上的光在共振腔512和514中被困住並振盪一週期的時間。光最終發送穿過層506，508，和510，但有部份傳送穿過次區502的光較部份傳送穿過次區504的光獲得一較大的相位移。如第5圖之範例所示，入射波516和518以將近相同的相位打到平面鏡，但波520傳送穿過次圖樣502獲得比傳送穿過次圖樣504之波522所獲得的相位位移Φ’相對較大的一相位位移Φ(即，Φ<Φ’)。

第6圖繪示一平面鏡之一代表性透視圖，依據一範例。如第6圖之範例所示，具有實質上一致之波前602的入射光打到由設置在第一反射層508和第二反射層510之間的次波長格柵層506所界定的平面鏡上而產生具有弧形發射波前604之發射光。發射波前604係由以一相對較大工作週期η 1和厚度t1與次區502互動的部分入射波前602所產生，部分與次區504互動之入射波前602具有相對較小的工作週期η 2和厚度t2。所傳送波前604之形狀係與和次區502互動之光所獲得的較大相位一致，與次區504互動之光所獲得的相位位移相對較小。

第7A圖繪示一平面鏡之一代表性透視圖，其係組配來產生分散光，依據一範例。特別是，第7A圖顯示具有被組配來分散光猶如光從焦點704發散的次波長格柵層702之一平面鏡700之代表性視圖。第7A圖之範例中，次波長格柵層 702之次波長格柵被組配具有一非週期性次波長格柵圖樣，其造成入射光在x方向上以對應於從焦點704發散之傳送光的一波前極化。然而，第7B圖繪示一代表性的一平面鏡透視圖，其係組配來將光聚焦於一焦點上，依據一範例。特別是，第7B圖顯示平面鏡710之一代表性視圖，其具有被組配來將光聚焦在焦點714上之次波長格柵層712。在第7B圖之範例中，次波長格柵層712之次波長格柵被組配以一非週期性次波長格柵圖樣，其造成在x方向上極化的入射光被以對應於指向焦點714之光的一波前發射。

特定範例中，次波長格柵層可被組配使得平面鏡可被操作為一凸透圓柱鏡。下面的範例中，工作週期中之改變係藉由改變非週期性次波長格柵之線寬但維持週期恆定來達成。第8圖繪示一非週期性次波長格柵之一上視圖，其被組配來作為實質極化於x方向之入射光之凸透鏡，依據一範例。非週期性次波長格柵層800之非週期性次波長格柵之各陰影區表示一不同的延伸在y方向之線的格柵次圖樣，較深陰影區域，例如區802，表示該區具有較一較淺陰影區，例如區804，具有相對較大工作週期。第8圖包括3個次區之放大圖806，807，和808，其顯露線平行於y方向且線週期間隔p恆定或固定在x方向。放大圖806，807，和808亦顯示線寬w，換言之工作週期η，隨著在x方向上遠離中心而減少。次波長格柵層800被組配使得一適當波長且在x方向上極化的光被傳送穿過平面鏡並聚焦於沿y方向設置之一聚焦線上。

特定範例中，次波長格柵層可被組配使得平面鏡可被操作為一球型凸透鏡，用來藉由適當的將非週期性次波長格柵的線隨著遠離次波長格柵-層之中心變係來聚焦極化在任何方向上的入射光。第9圖繪示一非週期性次波長格柵之一上視圖，其被組配來操作為用於非極化(即，極化於任何方向)入射光的一凸透鏡，依據一範例。次波長格柵層900包括具有一格柵圖樣之一非週期性次波長格柵，該格柵圖樣以環形陰影區902，903，904，和905表示。個陰影環形區表示一不同的線的格柵次圖樣。放大圖908，909，910，和911顯示非週期性次波長格柵包含在y方向上逐漸變細的線，其在x方向上具有一固定的線週期間隔。特別是，放大圖908，909，和910為同樣的線平行於y方向上虛線914之放大圖。放大圖908，909，和910顯露出線週期間隔p保持恆定但線寬變窄或隨著在y方向上遠離非週期性次波長格柵中心而變細。

各環形區可具有相同的工作週期和時期。舉例來說，放大圖909，910，和911顯露包含不同線部分的環形區904部分，其具有實質上相同的工作週期。結果，這樣一種環形區的每一部份在傳送穿過平面鏡的光中產生相同接近的相位位移。舉例來說，虛線環916表示一單一相位位移輪廓，其中光沿著環916傳送穿過包括非週期性次波長格柵層900之一平面鏡獲得實質接近相同的相位Φ。

本發明之範例佈線於一維格柵。一次波長格柵層可被組配與一二維非週期性次波長格柵，使得平面鏡可被操作 為一凸透或凹透鏡。第10和11圖顯示二維格柵圖樣之兩個範例的頂視圖，其被組配使得一平面鏡可被操作為用來入射未極化光之一凸透鏡。第10圖的範例中，非週期性次波長格柵係由柱而非被槽所分離的線所構成。工作週期和週期可在x-和y方向上變化。次波長格柵層1000包括具有由環形陰影區1002，1003，1004，和1005所表示的一格柵圖樣之一非週期性次波長格柵。各陰影環形區表示一不同的柱的格柵次圖樣。放大圖1008和1009顯示兩個不同的柱尺寸，柱的尺寸隨著遠離非週期性次波長格柵中心而減小。第10圖包括柱的一立方圖1010其包含放大圖1008。柱可為方形、三角形、環形、橢圓形、或任何其他適合的形狀。

第11圖之範例中，非週期性次波長格柵係由孔而不是柱所構成。次波長格柵層1100包括一非週期性次波長格柵具有亦由環形陰影區1102，1103，1104，和1105所表示的一格柵圖樣。各陰影環形區表示一不同的孔的格柵次圖樣。放大圖1108和1109顯示兩個不同的孔大小，孔的大小隨著遠離非週期性次波長格柵之中心而增加。第11圖包括孔的一立方圖1110，其包含放大圖1108。儘管第11圖所示孔為方形，其他粒子中，孔可為方形、三角形、環形、橢圓形、或任何其他適合的形狀。

參考第2C圖，這樣一種包括在處理器元件封裝200中作為鏡250的平面鏡對於一複合處理器可為特別有利。舉例來說，這樣一種平面鏡可被製造成相當的薄以適於封裝形成因數的規模，例如低輪廓封裝形成因數。另外，由於這類 透鏡示平面的，複合處理器之設計不須令一鏡的曲率相符。

第12A，12B，12C，12D，12E，和12F圖係一複合處理器之概要方塊圖，依據一範例。第12A圖顯示電路板1200之一上視圖，其包括光學鏈路1211和電氣鏈路1221。光學鏈路1211可為任何支援光學能量或光學信號傳播之光學鏈路。舉例來說，光學鏈路1211可為一光纖或光學波導。電氣鏈路1221可為任何支援電氣能量或電氣信號傳播之電氣鏈路。舉例來說，電氣鏈路可為電路板1200中之一電氣傳導跡線。頂面1260被繪示在第12A，12B，12C，12D，12E，和12F圖中供第12A，12B，12C，12D，12E，和12F圖參考與相對定向。

第12B圖顯示具有安裝或操作性耦接至電路板1200之處理器元件封裝1230和1240之複合處理器之一上視圖。處理器元件封裝1230包括基板1231，光耦合器1232，和電耦合器1233。同樣地，處理器元件封裝1240包括基板1241，光耦合器1242，和電耦合器1243。基板1231和1241亦包括實施於其上的積體電路(未示)實施。舉例來說，處理器元件封裝1230可為一中央處理器單元封裝而處理器元件封裝1240可為一共處理器封裝諸如一浮點封裝，一圖形處理封裝，或一通訊介面封裝。

第12C圖顯示複合處理器之一側面透視圖。如第12C圖所示，電路板1200包括光學部份1210和電氣部份1220。光學部份1210可為任何可支援光學鏈路1211的材料或材料組合。舉例來說，光學部份1210可為一層矽或氧化矽，其中 光學波導被界定。電氣部份1220可為任何支援電氣鏈路1221的材料或材料組合。舉例來說，電氣部份1220可為纖維玻璃而電氣鏈路1221可為黏結至電氣部份1220之一銅線。

如第12C圖所繪，光耦合器1232，光耦合器1242，及光學鏈路1211聯合界定基板1231和基板1241間之光學通訊路徑1270。換言之，光耦合器1232，光耦合器1242，和光學鏈路1211聯合允許光學信號在基板1231和1241間交換。再者，如第12C圖所示，電耦合器1233和1243被耦接至電氣部份1220中之電氣鏈路1221。舉例來說，電耦合器1233和1243可被焊接至電氣鏈路1221來經由電氣鏈路1221接收操作能量。

第12D圖亦顯示一複合處理器之側面透視圖。在第12D圖所繪之範例中，處理器元件封裝1230包括平面鏡(lens)1235而處理器元件封裝1240包括平面鏡1245。平面鏡1235和1245可為包括一次波長格柵層(即，次波長格柵透鏡)之平面鏡，諸如一非週期性次波長格柵層，如前面針對第3-11圖所討論者。平面鏡1235和1245在用來改變光耦合器1232和光學鏈路1211及/或光耦合器1242和光學鏈路1211間之光學信號很有用。舉例來說，平面鏡1235和1245可聚焦光學信號從光耦合器1232至光學鏈路1211中及從光學鏈路1211至光耦合器1242中。不同的是，光耦合器1232、平面鏡1235、光學鏈路1211，平面鏡1245、及光耦合器1242可聯合界定基板1231及基板1241間之光學通訊路徑1270。 換言之，光耦合器1232、平面鏡1235、光學鏈路1211、平面鏡1245、及光耦合器1242聯合允許光學信號在基板1231和1241間之交換。

如第12A-12D圖所示之範例，一複合處理器包括兩個處理器元件封裝。其他實施例包括額外的處理器元件封裝也可被製造。舉例來說，有些複合處理器可包括數十個、數百個、或甚至數千個處理器元件封裝。

第12E圖係一放大的複合處理器側面透視圖，其顯示處理器元件封裝1230和電路板1200之光學部份1210。第12E圖所繪範例中，光耦合器1232包括次波長格柵1239。即，光耦合器1232是一次波長格柵光耦合器。沿著光耦合器1232在箭頭1275所指的方向上傳播的光學信號被從光耦合器1232以相對於法線1271之一角度α發射。平面鏡1235聚焦自光耦合器1232發射的光學信號使得光學信號在沿著平面鏡1235傳播後平行於法線1271。因此，平面鏡1235將光學信號聚焦於表面1216上(例如，一總內部反射表面)而光學信號被反射於光學鏈路1211中。光學信號接著沿著光學鏈路1211在箭頭1276所指的方向上傳播。舉例來說，光學信號可傳播至另一處理器元件封裝例如第12A，12B，12C，和12D圖中所繪的處理器元件封裝1240。

光學鏈路1211，表面1216，鏡1235，以及光耦合器1232所界定的光學系統當光學信號在反向箭頭1275和1276方向上傳播時可同樣地操作。更具體地，從光學鏈路1211入射到表面1216上之光學信號(即，在光學鏈路1211上以一反向 箭頭1276傳播之光學信號)可在表面1216反射而入射到平行於平面鏡1235之鏡1235上。在一些範例中，表面1216可反射一光學信號之某些光學能量(如前所述)並允許其他光學能量通過表面1216並繼續沿著一延伸光學鏈路傳播至其他處理器元件封裝。換言之，光學鏈路1211可以一反向箭頭1276延伸於表面1216上至另一處理器元件封裝且光學信號的一部份的可在表面1216被反射至處理器元件封裝1230而光學信號之另一部份可通過表面1216至其他處理器元件封裝。

從表面1216入射到平面鏡1235上之光學信號被聚焦於從光學信號自光耦合器1232發射之方向180度的一方向。不同的是，來自表面1216入射到平面鏡1235上之光學信號被聚焦於一角度，其係相對於法線1271呈α+180度。這些光學信號進一步被改變(或聚焦)於光耦合器1232之次波長格柵使得這些光學信號沿著光耦合器1232在一反向箭頭1275方向上傳播到基板1231。

第12F圖係另一放大的複合處理器側面透視圖，其顯示處理器元件封裝1230和電路板1200之光學部份1210。如第12F圖所示，光耦合器1232包括反射光學信號-繪視為束1291-之表面1246，其沿著光耦合器1232在箭頭1275之方向上傳播至平面鏡1245。光學信號在被平面鏡1235指引前具有束寬1281。平面鏡聚焦這些光學信號使得這些光學信號的束寬1282小於束寬1281。光學信號藉著在表面1216被反射進入光學鏈路1211之波導1212並在箭頭1276之方向 上傳播。同樣地如先前第12E圖中所述，波導1212，表面1216，平面鏡1235，表面1246，和光耦合器1242界定的光學系統可針對在一反向箭頭1276和1275方向上傳播之光學信號反向操作。

如前所述，處理器元件封裝1230和1240可彼此通訊(即，交換表示資料之光學信號)而不須中間轉換成電氣信號。此外，由於平面鏡1235和1245可被用來界定在處理器元件封裝1230和1240及電路板1200間之光學系統，其具有在處理器元件封裝1230和1240及電路板1200間之平面介面，處理器元件封裝1230和1240可輕易耦接至電路板1200。舉例來說，所有用來界定在多處理器元件封裝間之一光學通訊路徑的光學元件(例如，透鏡，光耦合器，及/或光學波導)可被包括在一電路板和一複合處理器之處理器元件封裝中。因此，不須在一電路板和一複合處理器之處理器元件封裝間包括外部光學元件。

再者，電耦合器1233和1243及電氣鏈路1221可聯合分別排列光耦合器1232和1242及平面鏡1235和1245，與光學鏈路1211。舉例來說，電路板1200可包括通孔或墊，電耦合器1233和1243經由通孔或墊被耦接至電氣鏈路1221。墊可被放於電路板1220使得光耦合器1232和1242及平面鏡1235和1245，個別被適當排列與光學鏈路1211，以界定類似於第12E和12F圖中所繪的光學系統。

在一特定範例中，一複合處理器之一電路板可包括一光學鏈路，一直流(「DC」)接地平面(一電氣鏈路)，以及一 或更多跡線(電氣鏈路)，一操作能量或電壓可藉其被分散至複合處理器之處理器元件封裝。電路板亦可包括處理器元件封裝之引腳(電耦合器)可被焊接(或耦接)至該表面安裝墊以連接處理器元件封裝至接地平面及操作能量。此外，表面安裝墊可被定位使得各處理器元件封裝之光耦合器及/或鏡排列與光學鏈路，當處理器元件封裝對應於電路板之墊所焊接之引腳時。不同的是，當處理器元件封裝之引腳被耦接至墊時電路板之墊可相對於電路板之光學鏈路被定位以排列與具有光學鏈路之一處理器元件封裝之光耦合器。

第13A和13B圖係一處理器元件封裝之概要方塊圖，依據一範例。第13A和13B圖繪示一處理器元件封裝1300之範例，其包括多電耦合器和光耦合器。底面1360繪於第13A和13B圖以定向第13A和13B圖。處理器元件封裝1300包括基板1310，在基板1310之積體電路1340，光耦合器1321和1322，電耦合器1331，1332，1333，和1334，以及平面鏡1351和1352。

處理器元件封裝1300包括多光耦合器1321和1322以及平面鏡1351和1352來與多處理器元件封裝通訊或同步傳送和接收光學信號。在一些範例中，一處理器元件封裝可包括多光耦合器及/或平面鏡來致用至其他處理器元件封裝之多光學通道。舉例來說，一處理器元件封裝可包括16，32，64，128，或更多或更少的光耦合器及/或平面鏡來經由多光學通道通訊與其他處理器元件封裝。在一些範例 中，一光耦合器可具有多光學通道。舉例來說，一光耦合器可界定(或部分界定)或支援多光學通訊路徑至一基板。

處理器元件封裝1300包括將被耦接至多電氣鏈路的多電耦合器1331，1332，1333和1334。舉例來說，處理器元件封裝1300可包括將被耦接至多電氣鏈路之多電耦合器，其各自提供操作電壓例如3.3V，2.7V，及/或1.8V及/或一接地參考至處理器元件封裝1300之積體電路1340的不同部分。

在一些範例中，一處理器元件封裝的有些電耦合器可被用於低速或診斷通訊通道。舉例來說，低引腳數及/或低速介面，諸如一雙線介面或一串列週邊互連介面可被實施於處理器元件封裝之積體電路而電耦合器可被用來經由一複合處理器之一電路板的電氣鏈路耦接這些處理器元件封裝，使得這些處理器元件封裝能經由這些介面彼此通訊。

第14圖係包括環形共振器之一處理器元件封裝之一概要方塊圖，依據一範例。處理器元件封裝1400包括基板1410，光耦合器1421和1422，電耦合器1430，以及積體電路1440。積體電路1440被耦接至環形共振器調變器1472，1473，1474，1475，1476，1477，1478、和1479、以及環形共振器檢測器1482、1483、1484、1485、1486、1487、1488、和1489。環形共振器調變器1472、1473、1474、1475、1476、1477、1478、及1479和環形共振器檢測器1482、1483、1484、1485、1486、1487、1488、及1489可被製造於基板上，諸如，舉例來說，矽基板。

環形共振器調變器1472、1473、1474、1475、1476、1477、1478、及1479和環形共振器檢測器1482、1483、1484、1485、1486、1487、1488、及1489可各自相連與(例如，調頻至)一光學能量之特定波長。因此，各個環形共振器調變器1472、1473、1474、1475、1476、1477、1478、及1479和環形共振器檢測器1482、1483、1484、1485、1486、1487、1488、及1489可被連接至一不同的光學通道。不同的是，處理器元件封裝1400可利用環形共振器調變器1472、1473、1474、1475、1476、1477、1478、及1479經由8個光學通道傳送資料，以及可經由在環形共振器檢測器1482、1483、1484、1485、1486、1487、1488、及1489之8個光學通道接收資料。

環形共振器調變器1472、1473、1474、1475、1476、1477、1478、及1479被定位在基板1410上將近(例如，鄰近)光學波導1471。處理器元件封裝1400經由光纖1492接收輸入(或源)光學能量，該光纖1492經由光耦合器1491耦接至光學波導1471。因此，處理器元件封裝1400不須在處理器元件封裝1400中產生光學能量。反而，來自被界定來與其他處理器元件封裝通訊之光學信號之光學能量經由光纖1492被從一外部源接收。

光學能量之多波長可經由光纖1492在處理器元件封裝1400被接收。舉例來說，光纖1492和波導1471可被組配來支援DWDM。即，光學能量之許多波長可被用來與其他處理器元件封裝通訊。這些光學能量波長可在光耦合器1491 被接收並沿著光學波導1471傳播至光耦合器1421，從光耦合器1421這些光學能量之波長可被聚焦至一電路板之一或更多光學鏈路並被分散至包括處理器元件封裝1400之一複合處理器之其他處理器元件封裝。

然而，未處理的(即，未經調變的)光學能量波長，不會將資訊(或資料)通訊至其他處理器元件封裝。反而，環形共振器調變器1472、1473、1474、1475、1476、1477、1478、及1479受積體電路1440控制來調變光學能量波長以傳送資訊至其他處理器元件封裝。更具體地，積體電路1440可啟用和停用環形共振器調變器1472、1473、1474、1475、1476、1477、1478、及1479分別至共振和非共振裝態，以各自從經由光纖1492接收之光學能量波長調變光學能量之一波長。即，處理器元件封裝1400藉由調變經由光纖1492所接收之光學能量之波長界定表示資訊之光學信號。這些光學信號可在環形共振器檢測器被其他經直譯處理器元件封裝調變使得這些處理器元件封裝可接收處理器元件封裝1400傳送的資訊。

環形共振器檢測器1482、1483、1484、1485、1486、1487、1488、及1489係一處理器元件封裝中環形共振器檢測器之範例。環形共振器檢測器1482、1483、1484、1485、1486、1487、1488、及1489被設置在接近光學波導1481中之基板1410。光學信號(即，經調變的光學能量波長)經由光耦合器1422在處理器元件封裝1400被接收。這些光學信號沿著光學波導1481傳播經過環形共振器檢測器1482、 1483、1484、1485、1486、1487、1488、及1489。環形共振器檢測器1482、1483、1484、1485、1486、1487、1488、及1489檢測(例如，解調變)光學信號和經解調變資訊(例如，在光學能量之波長上調變的資料)被積體電路1440直譯。舉例來說，來自環形共振器檢測器1482、1483、1484、1485、1486、1487、1488、及1489之各環形共振器檢測器可檢測調變在一特定光學能量波長上的光學信號。因此，處理器元件封裝1400可光學傳送與接收在一複合處理器中之資訊而不須中間光電元件。

在一些範例中，環形共振器(例如，調變器及/或檢測器)之其他配置可實施在一複合處理器之處理器元件封裝處。舉例來說，源光學能量波長可在複合處理器之各處理器元件封裝被接收並經由一光耦合器及/或平面鏡輸出至複合處理器的其他處理器元件封裝，經由在複合處理器之電路板一或更多光學鏈路。複合處理器之各處理器元件封裝可接收光學能量之波長，調變一或更多光學能量波長以傳送資料至處理器元件封裝，其處光學能量波長被接收，並通過光學能量波長(某些或全部線在會被調變著)至一或更多光學鏈路至複合處理器之其他處理器元件封裝。

此傳播可在複合處理器之處理器元件封裝(或其等之子集合)間以一環形態樣繼續直到在處理器元件封裝光學能量波長被接收為止(在通過複合處理器之其他處理器元件封裝後)，在該處理器元件封裝處，光學能量波長一開始被接收。光學能量波長在該處理器元件封裝在光耦合器光學耦接至接近一光學波導處被接收，環形共振器檢測器被定位以解調變任何調變至光學能量波長上的資訊。解調變資訊在該處理器元件封裝之積體電路被直譯，因此，該處理器元件封裝藉由複合處理器之一或更多其他處理器元件封裝接收被傳送致其之資訊。

此外，各種仲裁方式，競奪解決方案，及/或其他數學法則可被用來防止在一複合處理器之處理器元件封裝間傳送的資訊誤用。舉例來說，一輪詢通過仲裁方式可被實施來防止多處理器元件封裝將資訊調變到已調變的光學能量波長。此外，分時多工及/或分波長多工，例如DWDM可被用來緩和及/或消除在一複合處理器中光學傳送的資訊誤用或衝突。

另外，處理器元件封裝1400可被耦接至除了光纖1492之外的一或更多其他光學纖維。舉例來說，處理器元件封裝1400可被光學耦接至可被耦接至一遠端裝置的一光纖。舉例來說，處理器元件封裝1400可經由一光學纖維被光學耦接至一遠端(即，非具有處理器元件封裝1400的一共用複合處理器之一構件)記憶體模組或其他裝置。如前所述同樣地，關於波導1471和1481及光耦合器1421和1422，處理器元件封裝1400可包括環形共振器調變器與檢測器來經由支援光學能量之多波長一光纖而利用光學能量之多波長(即，利用DWDM)與這樣一種遠端裝置通訊。雖然前面已經顯示和說明了某些範例，仍可能有許多形式上與細節的變化。舉例來說，雖然有些一維和二維格柵圖樣被描述成由次圖樣所構成，實務上，時期，工作週期，線的厚度，以及一和二維格柵之柱和孔可連續變化。此外，某些範例的特性以相對於範例及/或可用於其他範例的方法被描述。換言之，各種相對於一範例所描述之各種範例的特性及/或屬性可與其他範例相關。再者，理應瞭解本文所述之系統和裝置可包括所述不同範例之構件及/或特性的各種組合及/或次組合。因此，參考一或更多範例所述特性可與其他本文所述範例相組合。

100．．．複合處理器

110．．．電路板

121、122、123、124，125、126、127、128、129．．．處理器元件封裝

131、132、133、141、142、143、151、152、153．．．光學鏈路

154、155、156．．．光學通道

200．．．處理器元件封裝

210．．．基板

220．．．光耦合器

230．．．電耦合器

240．．．積體電路

250．．．鏡

260．．．底面

300．．．部份

302．．．平面鏡

304、306．．．介電層

310．．．次波長格柵層

312、314．．．反射層

318．．．層

320．．．間隔層

401、402、403．．．格柵次圖樣

404．．．兩端相遇視圖

406、407、408、409．．．線

410．．．次波長格柵層

502、504．．．格柵次圖樣

506．．．次波長格柵層

508．．．第一反射層

510．．．第二反射層

512、514．．．共振腔

516、518．．．入射波

520．．．波

522．．．波

602．．．波前

604．．．波前

700．．．平面鏡

702．．．次波長格柵層

704．．．焦點

710．．．平面鏡

712．．．次波長格柵層

714．．．焦點

800．．．次波長格柵層

802．．．區

804．．．區

806、807、808．．．放大圖

900．．．次波長格柵層

902、903、904、905．．．區

908、909、910、911．．．放大圖

916．．．環

1000．．．次波長格柵層

1002、1003、1004、1005．．．區

1008、1009．．．放大圖

1010．．．立方圖

1100．．．次波長格柵層

1102、1103、1104、1105．．．環形陰影區

1108、1109．．．放大圖

1110．．．立方圖

1200．．．電路板

1210．．．光學部份

1211．．．光學鏈路

1220．．．電氣部份

1221．．．電氣鏈路

1230、1240．．．處理器元件封裝

1231．．．基板

1232．．．光耦合器

1233．．．電耦合器

1235、1245‧‧‧平面鏡

1239‧‧‧次波長格柵

1241‧‧‧基板

1242‧‧‧光耦合器

1243‧‧‧電耦合器

1246‧‧‧表面

1260‧‧‧頂面

1271‧‧‧法線

1275‧‧‧箭頭

1276‧‧‧箭頭

1281‧‧‧束寬

1282‧‧‧束寬

1300‧‧‧處理器元件封裝

1310‧‧‧基板

1321、1322‧‧‧光耦合器

1331、1332、1333、1334‧‧‧電耦合器

1340‧‧‧積體電路

1351、1352‧‧‧平面鏡

1400‧‧‧處理器元件封裝

1410‧‧‧基板

1421、1422‧‧‧光耦合器

1430‧‧‧電耦合器

1440‧‧‧積體電路

1471‧‧‧光學波導

1472、1473、1474、1475、1476、1477、1478、1479‧‧‧環形共振器調變器

1481‧‧‧環形共振器光學波導

1482、1483、1484、1485、1486、1487、1488、1489‧‧‧檢測器

1491‧‧‧光耦合器

1492‧‧‧光纖

第1圖係一複合處理器之一概要方塊圖，依據一範例。

第2A、2B、2C圖係一處理器元件封裝之概要方塊圖，依據一或更多範例。

第3圖繪示一平面鏡，依據一範例。

第4圖繪示一平面鏡之一非週期性次波長格柵層之一上視圖，依據一範例。

第5圖繪示一平面鏡之一代表性的透視圖，依據一範例。

第6圖繪示一平面鏡之一代表性的透視圖，依據一範例。

第7A圖繪示被組配來產生分散光之一平面鏡之一代表性的透視圖，依據一範例。

第7B圖繪示被組配來將光聚焦於一焦點上的一平面鏡之一代表性的透視圖，依據一範例。

第8圖繪示被組配來操作為用於極化入射光之唯一凸透鏡的一非週期性次波長格柵上視圖，依據一範例。

第9圖繪示被組配來操作為用於非極化入射光之唯一凸透鏡的一非週期性次波長格柵上視圖，依據一範例。

第10圖繪示一非週期性次波長格柵層之一二維格柵圖樣之一上視圖，依據一範例。

第11圖繪示一非週期性次波長格柵層之一二維格柵圖樣之一上視圖，依據另一範例。

第12A、12B、12C、12D、12E、及12F圖係一複合處理器之概要方塊圖，依據一或更多範例。

第13A和13B圖係一處理器元件封裝之概要方塊圖，依據一範例。

第14圖係包括環形共振器之一處理器元件封裝的一概要方塊圖，依據一範例。

100．．．複合處理器

110．．．電路板

121、122、123、124，125、126、127、128、129．．．處理器元件封裝

131、132、133、141、142、143、151、152、153．．．光學鏈路

154、155、156．．．光學通道

Claims (15)

1. 一種複合處理器，其包含：一電路板(1200)，其具有一光學鏈路(1211)和一電氣鏈路(1221)；一第一處理器元件封裝(1230)，其包括具有一積體電路(240)之一基板(1231)、一次波長格柵光耦合器(1232)、以及一電耦合器(1233)，該第一處理器元件封裝(1230)之該電耦合器(1233)耦接至該電路板(1200)之該電氣鏈路(1221)；以及一第二處理器元件封裝(1240)，其包括具有一積體電路(240)之一基板(1241)、一次波長格柵光耦合器(1242)、以及一電耦合器(1243)，該第二處理器元件封裝(1240)之該電耦合器(1243)耦接至該電路板(1200)之該電氣鏈路(1221)，該第一處理器元件封裝(1230)之該次波長格柵光耦合器(1232)、該電路板(1200)之該光學鏈路(1211)、以及該第二處理器元件封裝(1240)之該次波長格柵光耦合器(1242)共同界定出在該第一處理器元件封裝(1230)之該基板(1231)與該第二處理器元件封裝之該基板(1241)之間的一光學通訊路徑(1270)。
2. 如申請專利範圍第1項之複合處理器，其中：該第一處理器元件封裝(1230)之該次波長格柵光耦合器(1232)係與該第一處理器元件封裝(1230)之該基板(1231)光學通訊；以及 該第二處理器元件封裝(1240)之該次波長格柵光耦合器(1242)係與該第二處理器元件封裝(1240)之該基板(1241)光學通訊。
3. 如申請專利範圍第1項之複合處理器，其中該第二處理器元件封裝(1240)係一第一共處理器封裝而該光學通訊路徑(1270)係一密集波長劃分多工光學通訊路徑，該複合處理器更包含：與該第一處理器封裝(1240)不同的一第二共處理器封裝(200)，其包括具有一積體電路(240)之一基板(210)、一次波長格柵光耦合器(220)、以及一電耦合器(230)，該第二共處理器封裝(200)之該電耦合器(230)耦接至該電路板(1200)之該電氣鏈路(1221)，該第一處理器元件封裝(1230)之該次波長格柵光耦合器(1232)、該電路板(1200)之該光學鏈路(1211)、該第一共處理器封裝(1240)之該次波長格柵光耦合器(1242)、以及該第二共處理器封裝(200)之該次波長格柵光耦合器(220)共同界定出在該第一處理器元件封裝(1230)之該基板(1231)、該第一共處理器封裝(1240)之該基板(1241)、以及該第二共處理器封裝(200)之該基板(210)之間的該密集波長劃分多工光學通訊路徑(1270)。
4. 如申請專利範圍第1項之複合處理器，其中：該電路板(1200)之該光學鏈路(1211)係一密集波長劃分多工光學鏈路；該第一處理器元件封裝(1230)包括多個環形共振器 檢測器(1482，1483)以用來解調變在該第一處理器元件封裝(1230)之該次波長格柵光耦合器(1232)接收之光學信號；以及該第二處理器元件封裝(1240)包括多個環形共振器調變器(1472，1273)以用來調變在該第二處理器元件封裝(1240)接收之光學能量。
5. 如申請專利範圍第1項之複合處理器，其中：該第一處理器元件封裝(1230)之該次波長格柵光耦合器(1232)係經由具有一非週期性次波長格柵之一平面鏡(planer lens)(1235)操作性地耦接至該電路板(1200)之該光學鏈路(1211)；以及該第二處理器元件封裝(1240)之該次波長格柵光耦合器(1242)係經由具有一非週期性次波長格柵之一平面鏡(1245)操作性地耦接至該電路板(1200)之該光學鏈路(1211)。
6. 如申請專利範圍第1項之複合處理器，其中：該第一處理器元件封裝(1230)包括具有一非週期性次波長格柵之一平面鏡(1235)；該第二處理器元件封裝(1240)包括具有一非週期性次波長格柵之一平面鏡(1245)；該第一處理器元件封裝(1230)之次波長格柵光耦合器(1232)係經由該第一處理器元件封裝(1230)之該平面鏡(1235)操作性地耦接至該電路板(1200)之該光學鏈路(1211)；以及 該第二處理器元件封裝(1240)之該次波長格柵光耦合器(1242)係經由該第二處理器元件封裝(1240)之該平面鏡(1245)操作性地耦接至該電路板(1200)之該光學鏈路(1211)。
7. 一種處理器系統，其包含：一電路板(1200)，其具有一光學鏈路(1211)和一電氣鏈路(1221)；一中央處理器單元封裝(1230)，包括具有一積體電路(240)之一基板(1231)、一光耦合器(1232)、以及一電耦合器(1233)，該中央處理器單元封裝(1230)之該電耦合器(1233)耦接至該電路板(1200)之該電氣鏈路(1221)；一共處理器封裝(1240)，其包括具有一積體電路(240)之一基板(1241)、一光耦合器(1242)、以及一電耦合器(1243)，該共處理器封裝(1240)之該電耦合器(1241)耦接至該電路板(1200)之該電氣鏈路(1221)；以及該中央處理器單元封裝(1230)之該光耦合器(1232)、該共處理器封裝(1240)之該光耦合器(1242)、以及該電路板(1200)之該光學鏈路(1211)共同界定在該中央處理器單元封裝(1230)之該基板(1231)以及該共處理器封裝(1240)之該基板(1241)之間的一密集波長劃分多工光學通訊路徑(1270)。
8. 如申請專利範圍第7項之處理器系統，其中該電路板(1200)之該光學鏈路(1211)係一第一光學鏈路(1211)而該共處理器封裝(1240)係一第一共處理器封裝，該處理器 系統其更包含：一第二共處理器封裝(200)，其包括具有一積體電路(240)之一基板(210)、一光耦合器(220)、以及一電耦合器(230)，該第二共處理器封裝(200)之該電耦合器(230)耦接至該電路板(1200)之該電氣鏈路(1221)，該第二共處理器封裝(200)不同於該第一共處理器封裝(1240)，該中央處理器單元封裝(1230)之該光耦合器(1232)、該第二共處理器封裝(1240)之該光耦合器(1242)、以及該電路板(1200)之一第二光學鏈路共同界定出在該中央處理器單元封裝(1230)之該基板(1231)與該第二共處理器封裝(200)之該基板(210)之間的一密集波長劃分多工光學通訊路徑。
9. 如申請專利範圍第7項之處理器系統，其中該光學鏈路(1211)係多個密集波長劃分多工光學波導，來自該等多個密集波長劃分多工光學波導之至少一密集波長劃分多工光學波導唯一地與該中央處理器單元封裝(1230)和該共處理器封裝(1240)每一者相關聯。
10. 如申請專利範圍第7項之處理器系統，其中：該中央處理器單元封裝(1230)之該光耦合器(1232)係經由具有一非週期性次波長格柵之一第一平面鏡(1235)光學耦接至該電路板(1200)之該光學鏈路(1211)；以及該共處理器封裝(1240)之該光耦合器(1242)係經由具有一非週期性次波長格柵之一第二平面鏡(1245)光學 耦接至該電路板(1200)之該光學鏈路(1211)。
11. 如申請專利範圍第7項之處理器系統，其中：該中央處理器單元封裝(1230)包括在該中央處理器單元封裝(1230)之一底面且具有一非週期性次波長格柵之一平面鏡(1235)；以及該共處理器封裝(1240)包括在該共處理器封裝(1240)之一底面且具有一非週期性次波長格柵之一平面鏡(1245)。
12. 如申請專利範圍第7項之處理器系統，其中資料信號專門經由該密集波長劃分多工光學通訊路徑(1270)被分布於該中央處理器單元封裝(1230)之該基板(1231)以及該共處理器封裝(1240)之該基板(1241)間。
13. 一種處理器單元封裝，其包含：一基板(1410)，其具有界定出用來實施一處理器單元之邏輯組件的一積體電路(1430)；一光耦合器(1422)，其光學耦接至該基板(1410)；一平面鏡(250)，其具有一非週期性次波長格柵以用來界定在該光耦合器(1422)與一電路板之一光學鏈路間之一光學路徑；以及一電耦合器(1430)，其可操作地耦接至該基板(1410)。
14. 如申請專利範圍第13項之處理器單元封裝，其更包含：一密集波長劃分多工波導(1471)，其光學耦接至該基板以在該基板(1410)接收來源光學能量。
15. 如申請專利範圍第13項之處理器單元封裝，其更包含：多個環形共振器調變器(1482，1483)，用來解調變在該光耦合器(1422)接收之光學信號。