CN103299290A - 复合处理器 - Google Patents
复合处理器 Download PDFInfo
- Publication number
- CN103299290A CN103299290A CN2011800649187A CN201180064918A CN103299290A CN 103299290 A CN103299290 A CN 103299290A CN 2011800649187 A CN2011800649187 A CN 2011800649187A CN 201180064918 A CN201180064918 A CN 201180064918A CN 103299290 A CN103299290 A CN 103299290A
- Authority
- CN
- China
- Prior art keywords
- bag
- processor
- sub
- coupler
- photo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
- G06E3/00—Devices not provided for in group G06E1/00, e.g. for processing analogue or hybrid data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Human Computer Interaction (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
在一个示例中,复合处理器(100)包括电路板(1200)、第一处理器元件包(1230)和第二处理器元件包(1240)。电路板具有光链路(1211)和电气链路(1221)。第一处理器元件包(1230)包括具有集成电路(240)的基板(1231)、亚波长光栅光耦合器(1232)和联接到电路板(1200)的电气链路(1221)的电气联接器(1233)。第二处理器元件包(1240)包括具有集成电路(240)的基板(1241)、亚波长光栅光耦合器(1242)和联接到电路板(1200)的电气链路(1221)的电气联接器(1243)。第一处理器元件包(1230)的亚波长光栅光耦合器(1232)、电路板(1200)的光链路(1211)和第二处理器元件包(1240)的亚波长光栅光耦合器(1242)共同限定第一处理器元件包(1230)的基板(1231)与第二处理器元件包(1240)的基板(1241)之间的光通信路径(1270)。
Description
政府许可权利
本发明是在部分由马里兰采购办公室签订的第H98230-09-C-0333号合同下的资金所支持的研究期间做出的。美国政府对该发明拥有某些权利。
背景技术
例如微处理器等处理器为典型的高集成设备,包括制造在单个基板上或者制造在被容纳在公共包中的基板组合上的多个处理器单元。开发这种处理器所需要的各种处理器单元之间的集成水平增加了成本以及制造这种处理器的难度。并且,这种数量的集成能够使定制处理器或专用处理器的开发复杂。
例如系统设计者等这种处理器的使用者通常选择在产品中使用通用处理器而非针对该产品开发专用处理器。因此,被选的处理器通常对于产品而言不是最优化的,结果是,可具有不期望的能源(或电力)利用和/或低性能。
附图说明
图1为根据示例的复合处理器的示意性框图。
图2A、2B和2C为根据一个或多个示例的处理器元件包的示意性框图。
图3例示出根据示例的平面透镜。
图4例示出根据示例的平面透镜的非周期亚波长光栅层的顶部透视图。
图5例示出根据示例的平面透镜的剖切透视图。
图6例示出根据示例的平面透镜的剖切透视图。
图7A例示出根据示例被配置为产生发散光的平面透镜的剖切透视图。
图7B例示出根据示例被配置为将光聚集在焦点上的平面透镜的剖切透视图。
图8例示出根据示例被配置为作为用于偏振入射光的凸透镜工作的非周期亚波长光栅的顶部透视图。
图9例示出根据示例被配置为作为用于非偏振入射光的凸透镜工作的非周期亚波长光栅的顶部透视图。
图10例示出根据示例的非周期亚波长光栅层的二维光栅图案的顶部透视图。
图11例示出根据另一示例的非周期亚波长光栅层的二维光栅图案的顶部透视图。
图12A、12B、12C、12D、12E和12F为根据一个或多个示例的复合处理器的示意性框图。
图13A和13B为根据示例的处理器元件包的示意性框图。
图14为根据示例的包括环谐振器的处理器元件包的示意性框图。
具体实施方式
处理器是一种操作数据和/或控制与该处理器通信的外围设备的设备或一组设备。例如,包括用于实施中央处理器(或处理)单元、浮点单元、缓存和图形处理器单元的一个或多个集成电路的微处理器是一种处理器。类似地,例如计算机服务器等均包括一个或多个微处理器的微处理器组或集群或计算设备组或集群是一种处理器。
典型地,处理器是高集成设备,其包括多个处理器单元(或元件或块)和/或内存单元(这二者在这里均总称为“处理器单元”),例如实施在单个基板模上并且包括在单个包(即芯片载体或微芯片)内的中央处理器单元、运算单元、浮点单元、缓存和/或图形处理器单元,或者处理器是类似这种设备的组。例如因为各种处理器单元之间的数据路径短并且处理器单元和/或内存单元能够被优化用于彼此之间的交互,这种集成对于增加处理器的操作速度和较低的电力要求是有用的。
然而,这种集成可增加生产成本以及这种处理器的缺陷损失,因为需要相对大的基板模用于在单个基板模上实施各种处理器单元。近来,已经开发了实施为多芯片模块或多芯片包的处理器。多芯片模块为这样的包:在包中,每个均实施一个或多个处理器单元的多个基板模被彼此联接,从而实施在单个包内的处理器。然而,这种多芯片模块典型地要求在这种多芯片模块中包括的各种基板模的制造商之间有大力合作,从而防止各种基板模之间的不兼容以及各种基板模的缺陷损失。
由于这种处理器的高生产成本以及生产多芯片模块处理器所需的集成和合作程度,定制或专用处理器的开发可能会昂贵。实际上,因为缺少商业资源和/或与处理器制造商的关系,具有有限资金的一些实体被完全阻止开发专用处理器。因此,可能难以开发例如被优化为消耗最少量的能量来执行一个或多个任务的专用处理器。
并且,尽管处理器已经被实施为具有一个或多个处理器单元,每个处理器单元所在的包与包括其他处理器单元的其它包分开(例如图形处理器通常被实施在与包括处理器的其它处理器单元的包分开的包中),但这些包之间的互联速度和延迟限制可能阻碍这些处理器满足操作条件。类似地,被实施为设备组的处理器通常遭遇降低这些处理器的效率的通信带宽或吞吐量限制。这种处理器通常不能满足操作条件,即使当被实施为在设备之间具有光学互连(即,将来自设备的电信号转换为分发到其它设备的光信号以及将光信号转换为提供到设备的电信号的光电元件(或转发器))也是如此,因为例如由电-光和光-电转换而引起的互联速度和延迟限制。
这里描述的示例为光学使能复合(或全能)处理器,其包括通过直接光学互连彼此可操作地联接的多个处理器元件。亦即,这里描述的示例为被实施为一组处理器元件包的复合处理器,处理器元件包通过使用光信号彼此通信,不具有中间光电元件。复合处理器的每个处理器元件包包括一个或多个处理器单元,并且经由处理器元件包的光学接口和该复合处理器的光链路与其它处理器元件包通信。换言之,在复合处理器的处理器元件包之间具有光通信路径。换句话说,复合处理器的处理器元件包彼此光通信、光学地通信或被光学地联接。
这种复合处理器允许例如实施定制和/或专用处理器,而不用与全规模处理器制造商合作。例如,复合处理器能够通过选择包括期望的处理器单元的处理器元件包并且将这些处理器元件包安装在包括光链路以将处理器元件包彼此连接的电路板上而被实施。由于期望的处理器单元被实施在分开的处理器元件包中,复合处理器通过仅选择和互连包括用于例如特定的处理任务所期望或需要的处理器单元的处理器元件包,从而能够针对特定用户量身定制和/或针对那些任务进行优化。
如本说明书中所使用,单数形式也包括复数形式,除非上下文另有明确指示。因此,例如,用语“处理器单元”倾向于意指一个或多个处理器单元或处理器单元的组合。另外,如这里所使用的,用语“光学”和从其衍生或与其相关的用语被总体和广泛地用来指代任何适用的光谱范围,包括可见、紫外和红外电磁辐射。并且,如这里使用的,用语“模块”指电路和/或软件、固件、程序、机器可读或处理器可读指令、命令或存储在内存中在处理器中执行或翻译的代码。
图1为根据示例的复合处理器的示意性框图。复合处理器100包括处理器元件包(图1中标为“PEP”)121、122、123、124、125、126、127、128和129以及电路板110。电路板是包括一个或多个诸如光链路的链路(例如波导或光纤)和/或电气连接(例如导电迹线)的基板或一组基板,通过上述链路(例如波导或光纤)和/或电气连接(例如导电迹线),通信符号能够在被操作性地联接到电路板的处理器元件包之间分发,并且操作能量能够被提供到被操作性地联接到电路板的处理器元件包。换句话说,电路板的电路包括光学电路(或链路)和电气电路(或链路)。例如,电路板110包括光链路131、132、133、141、142、143、151、152和153。在一些示例中,光链路131、132、133、141、142、143、151、152和153在复合处理器100中形成或限定理论通信总线或互连。换句话说,全域互联网络由光链路131、132、133、141、142、143、151、152和153限定。在一些示例中,在复合处理器100中不通过或经过与处理器元件包121、122、123、124、125、126、127、128和129联接的电气连接(未示出)进行通信。亦即,在一些示例中,与处理器元件包121、122、123、124、125、126、127、128和129联接的电气连接(未示出)被专用于将操作能量(或电力)分发到处理器元件包121、122、123、124、125、126、127、128和129。
处理器元件包是包括基板的包(或芯片载体或微芯片),基板具有集成电路用来实施处理器的处理器单元。亦即,处理器元件包包括:在诸如塑料壳体或陶瓷壳体内的基板;和联接器(例如光耦合器和/或电气联接器),通过联接器,基板与处理器元件包外部的设备(例如电路板、其它处理器元件包和/或电源)接口。
光耦合器限定光能在基板与处理器元件包外部的设备之间进行交换的路径。亦即,光信号(例如代表数据符号的光信号)能够不经过中间转换成例如电信号而在基板和处理器元件包的外部设备之间进行交换。例如,光耦合器能够包括诸如密集波分复用(“DWDM”)光波导的光波导、光纤、光栅和/或诸如平面透镜的透镜。
电气联接器限定电能在基板与处理器元件包外部的设备之间进行交换的路径。例如,电气连接器可为导电线或处理器元件包的导电插头。
实施在一个或多个处理器元件包121、122、123、124、125、126、127、128和129处的处理器单元的示例包括:中央处理器单元;多核中央处理器单元;缓存和随机存取存储器(例如动态随机存取存储器(“DRAM”));协处理器单元,例如运算单元(例如算术单元或浮点单元)、算法单元、图形单元、通信接口单元(即实施一个或多个通信协议的处理器单元),和/或其它协处理器单元。处理器元件包可以基于包括在该处理器元件包内(或由该处理器元件包实施或在该处理器元件包处实施)的处理器单元指称。例如,其上实施有中央处理器单元的处理器元件包(例如该处理器元件包的基板包括集成电路,该集成电路包括或定义用于实施或实现中央处理器单元的逻辑)可称为中央处理器单元包。类似地,实施协处理器的处理器元件包(例如运算单元、浮点单元、算法单元、图形处理器单元或通信接口单元)可称为协处理器包。或者,更具体地,实施浮点单元的处理器元件包可称为浮点包,实施缓存的处理器元件包可称为缓存包。
处理器元件包121、122、123、124、125、126、127、128和129中的每一个经由电路板110的一个或多个光链路被操作性地联接到处理器元件包121、122、123、124、125、126、127、128和129中的一个或多个。更具体而言,处理器元件包121经由光链路131被操作性地联接到处理器元件包122和123并且经由光链路141被操作性地联接到处理器元件包124;处理器元件包122经由光链路131被操作性地联接到处理器元件包121和123并且经由光链路142被操作性地联接到处理器元件包125;处理器元件包123经由光链路131被操作性地联接到处理器元件包121和122并且经由光链路143被操作性地联接到处理器元件包126;处理器元件包124经由光链路141被操作性地联接到处理器元件包121,经由光链路132被操作性地联接到处理器元件包125和126并且经由光链路151被操作性地联接到处理器元件包127;处理器元件包125经由光链路142被操作性地联接到处理器元件包122,经由光链路132被操作性地联接到处理器元件包124和126并且经由光链路152被操作性地联接到处理器元件包128;处理器元件包126经由光链路143被操作性地联接到处理器元件包123,经由光链路132被操作性地联接到处理器元件包124和125并且经由光链路153被操作性地联接到处理器元件包129;处理器元件包127经由光链路133被操作性地联接到处理器元件包128和129并且经由光链路151被操作性地联接到处理器元件包124;处理器元件包128经由光链路133被操作性地联接到处理器元件包127和129并且经由光链路152被操作性地联接到处理器元件包125;和处理器元件包129经由光链路133被操作性地联接到处理器元件包127和128并且经由光链路153被操作性地联接到处理器元件包126。
尽管图1中例示出一种拓扑的光链路的具体示例,但其它拓扑的光链路的也能够用在复合处理器中。亦即,尽管图1例示出点对点光链路(例如光链路141和153)和成组光链路(例如光链路131和133),但复合处理器100能够包括其它设置的光链路。例如,复合处理器100的每个处理元件处理器能够被操作性地联接到公共光链路。换言之,单个光链路能够被操作性地联接到复合处理器的每个处理器元件包。可替代地,复合处理器能够包括不同于图1中例示出的那些的其它点对点光链路和/或成组光链路。并且,复合处理器能够包括比图1中例示出的更多或更少的处理器元件包。
如图1中所例示出的,光链路能够包括多个通道或互连。更具体而言,例如,光链路153被详细示出,并且包括光通道154、155和156。光通道154和155能够被用于将来自处理器元件包126的数据(或代表数据的符号)传送到处理器元件包129,并且光通道156能够被用于将来自处理器元件包129的数据传送到处理器元件包126。
光通道154、155和156能够例如是物理通道,例如光链路153内的分开的光波导。可替换地,例如,光链路153可为诸如密集波分复用(“DWDM”)光波导等光波导(即支持DWDM光能或代表数据符号的信号的传播的光波导),并且光通道154、155和156可为光链路153内的光能的波长。换言之,光通道154、155和156可为逻辑光通道(即代表在光链路153内被支持的光能的波长)。
其它光链路能够包括比例示出的光链路153内的三个光通道更多或更少的光通道。例如,光链路132能够包括六个光通道。作为具体示例,光链路132能够包括用于处理器元件包124接收数据的两个光通道、用于处理器元件包125接收数据的两个光通道和用于处理器元件包126接收数据的两个光通道.
在一些示例中,在光链路内的多个光通道能够被动态(即在复合处理器的操作期间)设定。作为动态设定的光通道的具体示例,处理器元件包129能够包括数字信号处理(“DSP”)单元,处理器元件包126能够包括多核中央处理器单元,并且数学软件应用程序能够被托管在复合处理器110中。在复合处理器110中的软件应用程序的典型执行期间,处理器元件包126经由光通道154向处理器元件包129提供操作数值和命令,并且处理器元件包129经由光通道155向处理器元件126提供结果。光通道156停用。然而,当软件应用程序的用户请求诸如快速傅里叶变换(“FFT”)或大矩阵操作或处理(为此优化处理器元件包129)时,光通道154、155和156被临时重新配置。例如,处理器元件包126能够向处理器元件包129发送命令或指令以表明该处理器元件包将使用光通道154、155和156中的每一个来向处理器元件包129提供用于数学操作的操作数值。
响应于该请求,用于数学操作的操作数值经由光通道154、155和156中的每一个被并行地从处理器元件包126提供到处理器元件包129。在处理器元件包126完成数学操作之后,结果经由光通道154、155和156中的每一个被并行地提供到处理器元件包126。并且,在结果已经被传送到处理器元件包126之后,光通道154、155和156被配置到它们的典型操作状态。换言之,光通道能够被动态地设定以例如增加数据吞吐率。
在一些示例中,光通道能够被动态地设定以便改变复合处理器内的通信路径。例如,光链路133能够包括六个光通道,通过这六个光通道,处理器元件包127、128和129能够彼此通信。在一段时间内,托管在复合处理器110处的诸如操作系统的软件模块能够将处理器元件包127配置为经由四个光通道从处理器元件包128和129接收数据并且经由两个光通道将数据发送到处理器元件包128和129。在稍后的时间内,操作系统能够将处理器元件包127、128和129中的每一个配置为经由两个光通道接收数据。亦即,处理器元件包127经由第一光通道从处理器元件包128接收数据并且经由第二光通道从处理器元件包129接收数据;处理器元件包128经由第三光通道从处理器元件包127接收数据并且经由第四光通道从处理器元件包129接收数据;并且处理器元件包129经由第五光通道从处理器元件包127接收数据并且经由第六光通道从处理器元件包128接收数据。并且,在一些示例中,一个或多个光通道在它们不用于传输数据时能够被停用,从而例如减少复合处理器的能量消耗。因此,复合处理器110内的光通信路径能够被动态地设定为例如响应随着时间改变的工作负荷或者被设定为优化电力消耗或资源利用。
这些动态设定还允许公共电路板与各种拓扑的处理器元件包组合,从而实现不同的复合处理器。例如,电路板设计能够包括具有一组光通道的全域光链路(即复合处理器的每个处理器元件包进行光通信所使用的光链路)。各组(例如类型和数量)处理器元件包能够被联接到符合电路板设计的电路板,并且能够被动态配置为经由特定的光通道彼此通信从而实现各种复合处理器。处理器元件包能够通过例如访问用来分发配置参数(例如设定信息)的预定或预选光通道而被动态配置。可替代地,例如,能够访问与处理器元件包联接(例如经由电气联接器)的诸如外围总线(例如内部集成电路(“I2C”)、1线或串行外围接口(“SPI”总线))的电气接口从而在处理器元件包之间分发配置参数。换言之,处理器元件包能够被配置为经由光链路的特定光通道彼此通信,从而实现与复合处理器中的处理元件包的物理布局独立的逻辑通信互连网络。
另外,电路板110能够包括电气链路(未示出)来向处理器元件包121、122、123、124、125、126、127、128和129提供例如操作能量或电力。例如,电路板110能够包括向处理器元件包121、122、123、124、125、126、127、128和129提供操作电压和接地参考的导电迹线。在一些示例中,电路板110能够包括这样的电气链路:每一个电气链路向处理器元件包121、122、123、124、125、126、127、128和129提供诸如12V、5V、3.3V、2.7V和/或1.8V的操作电压或接地参考,从而满足处理器元件包121、122、123、124、125、126、127、128和129的各种操作电压要求。
进一步,电路板110能够包括诸如电气联接器(例如插头、焊盘或其它导体)的联接器(未示出),通过该联接器,复合处理器100能够与外部(或外围)设备交互(例如通信)。例如,复合处理器100能够经由计算机服务器内的电路板110处的插头(未示出)被安装(或联接)到母板,并且能够执行作为目标代码存储在计算机服务器的处理器可读介质处的操作系统和/或应用程序(软件模块)。可替代地,复合处理器100能够包括诸如小型计算机系统互连(“SCSI”)接口、以太网接口、光纤通道接口、串行高级技术附件(“SATA”)接口、通用串行总线(“USB”)接口、外围组件互联局部(“PCI”)接口和/或与复合处理器100的外围设备直接通信的其它接口。这些接口能够实现在一个或多个处理器元件包121、122、123、124、125、126、127、128和129处或与一个或多个处理器元件包121、122、123、124、125、126、127、128和129连接。
作为具体示例,复合处理器能够集成用来实现宽泛变化的功能的功能块或单元。因此,复合处理器可类似于芯片上系统(system-on-chip,“SoC”)。然而,复合处理器的功能块被实施在处理器元件包上并且被光学地联接,而非如SoC那样在单个集成电路上和被电联接。
例如,复合处理器的一个或多个处理器元件包能够包括诸如模拟-数字转换器(“ADCs”)、数字-模拟转换器(“DACs”)、USB接口、外围总线、网络交换机、定时模块、时钟(例如实时时钟)模块、实施专用或通用DSP功能的数字信号处理(“DSP”)核、存储器多路转换器等功能单元,和/或其它功能单元。这些功能单元可统称(与这里讨论的其它处理器一起)为处理器单元。换言之,复合处理器能够包括:包括用来解释指令或代码以实现软件模块的处理器单元的处理器元件包;包括处理、操作和/或变换数据的处理器单元的处理器元件包;包括与其它设备(例如USB、SPI等)通信的处理器单元的处理器元件包;和/或包括其它处理器单元的处理器元件包。换句话说,复合处理器能够包括实施多样化功能以便在单个复合处理器上实现复杂系统的处理器元件包。
处理器元件包121、122、123、124、125、126、127、128和129中的每一个执行一个或多个处理功能,从而共同在复合处理器100上实施处理器。例如,处理器元件包121能够包括多核中央处理器单元(即在基板上实施多核中央处理器单元的集成电路),处理器元件包122能够包括缓存,处理器元件包123能够包括图形处理器单元,并且处理器元件包124能够包括浮点单元。处理器元件包121与处理器可读介质通信从而存取指令或操作代码,并且能够基于这些指令执行操作。处理器元件包121例如通过经由光链路131与处理器元件包122光通信(即通过不使用诸如光-电和/或电-光转换的中间转换而在一个或多个光电元件上交换光信号)而将数据数值缓存在处理器元件包122上。亦即,处理器元件包121不包括缓存,而是使用处理器元件包122作为缓存。
另外,当处理器元件包121从处理器可读介质存取与图形处理相关的一个或多个指令时,处理器元件包121能够经由光链路131将该指令(或其它命令)提供给处理器元件包123。处理器元件包123随后能够解释该指令(或其它命令),基于该指令执行一个或多个操作,并且经由光链路131将结果提供给处理器元件包121。换言之,是处理器元件包123而非处理器元件包121运行(或提供支持)图形处理。
并且,当处理器元件包121从处理器可读介质存取与浮点操作相关的一个或多个指令时,处理器元件包121能够经由光链路141将该指令(或其它命令)提供给处理器元件包124。处理器元件包124随后能够解释该指令(或其它命令),基于该指令执行一个或多个操作,并且经由光链路141将结果提供给处理器元件包121。换言之,是处理器元件包124而非处理器元件包121运行浮点处理。
并且,处理器元件包125能够包括多核中央处理器单元,并且经由处理器元件包122上的缓存的共享内存部分与处理器元件包121通信。处理器元件包121能够经由光链路131将指令提供给处理器元件包125、处理器元件包122和光链路142。处理器元件包125能够解释这些指令,基于这些指令执行一个或多个操作,并且将结果经由光链路142提供给处理器元件包121、提供给处理器元件包122和光链路131。换言之,处理器元件包125能够作为(或成为)处理器元件包121的协处理器。类似地,处理器元件包126、127、128和129能够包括其它协处理器单元。
因此,复合处理器100作为分布式或分解式处理器,其中处理器元件包121、122、123、124、125、126、127、128和129各自执行各种操作或功能,并且经由一个或多个光链路彼此通信。换言之,处理器元件包121、122、123、124、125、126、127、128和129不是每个都实施在复合处理器100上有效的所有操作或功能。而是,处理器元件包121、122、123、124、125、126、127、128和129中的每一个实施在复合处理器100上有效的操作或功能的子集或部分。换言之,通过包括独立地仅实施操作或功能的一部分的各种处理器元件包,复合处理器100能够执行宽范围的操作或功能。因此,与包括实施在复合处理器100上有效的很多或所有操作或功能的处理器单元的传统处理器相比,复合处理器100的每个处理器元件包能够更简单和更便宜。
并且,因为每个处理器元件包与其它处理器元件包分开,因此通过选择对于特定任务或设备有用的处理器元件包(即包括对于该任务、应用或设备有用的处理器单元的处理器元件包)、生产包括有光链路和/或电气链路以允许被选的处理器元件包彼此通信的电路板,并且将被选的处理器元件包安装在电路板上使得被选的处理器元件包与适合的光链路和/或电气链路对齐,从而复合处理器能够被定制或者能够专用。另外,这种复合处理器的性能是可接受的,因为处理器元件包彼此光通信,并且避免了光信号到其它信号的转换,如下面详细讨论的。
图2A、2B和2C为根据一个或多个示例的处理器元件包的示意性框图。图2A例示出处理器元件包200的侧部透视图。处理器元件包200包括基板210、光耦合器220和电气连接器230。处理元件200的底面260被例示出用于参考并且关于图2B和图2C定向。
如上所讨论的那样,光耦合器220是处理器元件包200的一部分,其提供用于从处理器元件包200外部到基板210的光能或信号的路径。换言之,光耦合器220被联接到基板210,使得光信号能够不经过中间转换为例如电信号而在光耦合器220和基板210之间交换。换句话说,光耦合器220是无源光耦合器。例如,光耦合器220可为与基板210直接联接的光纤或光波导。可替代地,例如,光耦合器220能够是包括在基板210内或上的光波导。
类似地,电气联接器是处理器元件包200的一部分,其提供用于从处理器元件包200外部到基板210的电能或信号的路径。例如,电气联接器230可为联接到基板210的处理器元件包200的一个导电插头或多个插头。
图2B例示出处理器元件包200的底部透视图。如图2B中所例示,集成电路240包括在基板210上。例如,基板210能够为硅基板,并且集成电路能够为制造在基板210上的光电电路。在一些示例中,多个集成电路能够实施在基板210上。并且,处理器元件包200能够包括多个基板,每个基板具有集成电路。
图2C例示出处理器元件包200的侧部透视图。如图2C所例示,处理器元件包200包括透镜250。透镜250能够用于限定或改变光耦合器220与处理器元件包200外部的光源或检测器之间的光通信路径(这里也称为“光路径”)。因为处理器元件包200将典型地安装或联接到电路板上使得底面260与电路板相邻,因此薄的且基本为平坦的透镜250能够是特别有利的。
例如,透镜250可为平面透镜,具有一个或多个非周、亚波长光栅或非周期亚波长光栅层。图3-图11例示出平面透镜。图3例示出根据示例的平面透镜。部分300包括布置在两个介电层304和306的部分之间的平面透镜302。图3示出展示平面透镜302的层结构的平面透镜302的放大图。平面透镜302包括布置在两个接近平行和平坦的反射层312和314之间的接近平坦的亚波长光栅层310。在一些示例中,平面透镜不包括反射层312和314中的一个或二者。图3还示出具有与亚波长光栅层310分开的层318的分解等距视图。亚波长光栅层310包括亚波长光栅图案,下面更详细地描述。间隔层318将亚波长光栅层310与反射层312分开,间隔层320将亚波长光栅层310与反射层314分开。亚波长光栅层310和反射层312被低折射率分隔层318分开以便形成第一谐振腔,亚波长光栅层310和介电层314也被间隔层320分开以便形成第二谐振腔,用于适合模式的入射电磁辐射。换言之,亚波长光栅层310将第一光学腔和第二光学腔分开。
亚波长光栅层310能够由任何合适的半导体材料组成,例如硅(“Si”)、砷化镓(“GaAs”)或磷化铟(“InP”)。亚波长光栅层310还可由介电材料组成,例如碳化硅(“SiC”)。介电层304和306能够由介电材料组成,例如Al2O3或SiO2,或者具有低折射率的合适的聚合物。在一些示例中,一个或多个介电层304和/或306可被排除在处理器元件包之外。反射层312和314能够由介电材料、半导体或诸如金(“Au”)或银(“Ag”)的金属组成。间隔层318和320能够由合适的聚合物或其它介电材料组成,聚合物和介电材料具有比层310、312和314低的折射率。
平面透镜能够通过使用例如沉积和光刻技术被制成。第一反射层能够通过使用晶片键合、化学气相沉积(“CVD”)或物理气相沉积(“PVD”)形成在介电层上。第一间隔层随后能够通过使用旋涂玻璃法、CVD或PVD沉积在反射层上。亚波长光栅层通过使用晶片键合、CVD或PVD沉积在间隔层的表面上。非周期亚波长光栅能够通过使用反应离子刻蚀、聚焦离子束铣、纳米光刻或任何其它合适的技术用于在亚波长光栅层中形成非周期亚波长光栅图案而被形成在亚波长光栅层中。第二间隔层能够通过使用旋涂玻璃法、CVD或PVD被沉积在整个亚波长光栅层上,之后通过使用CVD或PVD沉积第二反射层。
平面透镜能够被配置为向被传播的光施加特定相变。特别是,图3中例示出的亚波长光栅层310能够被配置为具有一维光栅图案从而向被基本垂直于线条偏振的透射光施加相变,如下面参照图4至图6描述的那样。
图4例示出根据示例的平面透镜的非周期亚波长光栅层。一维光栅图案由数个一维光栅子图案组成。在图4的示例中,三个示例性光栅子图案401、402和403被放大。每个光栅子图案包括亚波长光栅层410材料的规律间隔的线状部分,称为“线条”。线条沿y方向延伸并且沿x方向周期性地分隔开。图4还包括光栅子图案402的放大的端视图404。在端视图404中,亚波长光栅层410可为具有线条的单个层,例如被形成在该层中的槽分开的线条406、407、408和409。
如图4中的示例所示,每个子图案的特征由线条的特定周期性间隔和线条沿x方向的线条宽度来表征。例如,子图案401包括宽度为w1以周期p1周期性分隔的线条,子图案402包括宽度为w2以周期p2周期性分隔的线条,子图案403包括宽度为w3以周期p3周期性分隔的线条。光栅子图案401、402和403形成亚波长光栅,该亚波长光栅优选反射沿一个方向偏振的入射光(例如沿x方向偏振的光),假设周期p1、p2和p3小于入射光的波长。例如,根据入射到图3中例示出的平面透镜302上的光的波长,线条宽度的范围可为从大约10nm至大约300nm,并且周期的范围为从大约20nm至大约1μm。从子区域反射的光获得由线条厚度t决定的相位Φ,并且占空比η定义为:
其中w为线条宽度,p为与该区域相关的线条的周期。
由于与每个子图案相关的占空比和周期不同,光栅子图案401、402和403也不同地反射沿一个方向偏振的入射光。例如,亚波长光栅层410能够被配置为通过调节线条的周期、线条宽度和线条厚度来反射入射光的x偏振分量或y偏振分量。更具体而言,例如,特定的周期、线条宽度和厚度可适合来反射光的x偏振分量但不适合反射y偏振分量;并另外的周期、线条宽度和线条厚度可适合于反射y偏振分量但不适合反射x偏振分量。
图5例示出根据示例的平面透镜的剖切透视图。更具体而言,图5示出平面透镜的剖视图,其展示了布置在第一反射层508和第二反射层510之间的亚波长光栅层506的两个分开的光栅子图案502和504的部分。子图案502和504能够位于亚波长光栅层506的不同区域中。子图案502的线条厚度t1大于子图案504的线条厚度t2,并且与子图案502中的线条相关的占空比η1大于与子图案504中的线条相关的占空比η2。沿x方向被偏振并且入射在平面透镜上的光被局限在谐振腔512和514内并且被震荡一段时间。光最终透射通过层506、508和510,但光的透射通过子区域502的光的部分比光的透射通过子区域504的光的部分得到需要较大的相移。如图5的示例中所示,入射波516和518以基本相同的相位射到平面透镜上,但透射通过子图案502的波520得到的相移Φ比透射通过子图案504的波522得到的相移Φ’大(即,Φ<Φ’)。
图6例示出根据示例的平面透镜的剖切透视图。如图6中的示例所示,具有基本均匀波前602的入射光入射到由布置在第一反射层508和第二反射层510之间的亚波长光栅层506限定的平面透镜上,产生具有弯曲透射波前604的透射光。透射波前604是由与入射波前602的与具有较大占空比η1和厚度t1的子区域502相互作用的部分与入射波前602的与具有较小的占空比η2和厚度t2的子区域504相互作用的部分造成的。透射波前604的形状与光与子区域502的相互作用所获得的较大相移相对于光与子区域504相互作用获得的较小相移相一致。
图7A例示出根据示例被配置为产生发散光的平面透镜的剖切透视图。特别地,图7A示出具有亚波长光栅层702的平面透镜700的剖视图,亚波长光栅层702配置为发射光,如同从焦点704发出光那样。在图7A的示例中,亚波长光栅层702的亚波长光栅被配置具有非周期亚波长光栅图案,其导致沿x方向偏振的入射光以与从焦点704发散的透射光对应的波前透射。然而,图7B例示出根据示例被配置为将光聚焦在焦点上的平面透镜的剖切透视图。特别地,图7B示出具有亚波长光栅层712的平面透镜710的剖视图,该亚波长光栅层712被配置为将光聚焦在焦点714上。在图7B的示例中,亚波长光栅层712的亚波长光栅被配置为具有非周期亚波长光栅图案,其导致沿x方向偏振的入射光以与被导向焦点714的光对应的波前透射。
在某些示例中,亚波长光栅层能够被配置为使得平面透镜能够作为凸柱镜工作。在下面的示例中,通过改变非周期亚波长光栅的线条宽度同时保持周期恒定,实现占空比的改变。图8例示出根据示例被配置为作为凸透镜工作的用于被沿与x方向基本平行的方向偏振的入射光的非周期亚波长光栅的顶部透视图。非周期亚波长光栅层800的非周期亚波长光栅的每个阴影区表示沿y方向延伸的线条的不同的光栅子图案,例如区域802的较黑的阴影区表示比例如区域804的较亮的阴影区具有相对较大占空比。图8包括三个子区域的放大部分806、807和808,展示了线条平行于y方向延伸并且线条周期间隔p沿x方向恒定或固定。放大部分806、807和808还展示了线条宽度w,换言之,占空比η远离x方向的中心而减小。亚波长光栅层800被配置为使得适当波长且沿x方向偏振的光透射通过平面透镜并且聚焦在沿y方向布置的焦线处。
在某些示例中,亚波长光栅层能够被配置为使得平面透镜能够作为球凸透镜工作,用于通过将非周期亚波长光栅的线条沿远离亚波长光栅层的中心变细从而将沿任何方向偏振的入射光聚焦。图9例示出根据示例配置为作为凸透镜工作的用于非偏振(即沿任何方向偏振)入射光的非周期亚波长光栅的顶部透视图。亚波长光栅层900包括具有由环形阴影区902、903、904和905表示的光栅图案的非周期亚波长光栅。每个环形阴影区表示线条的不同的光栅子图案。放大部分908、909、910和911示出非周期亚波长光栅包括沿y方向变细且沿x方向具有恒定的线条周期间隔p的线条。特别地,放大部分908、909和910为与沿y方向的虚线914平行延伸的相同的线条的放大部分。放大部分908、909和910展示了线路周期间隔p保持恒定但线条宽度沿y方向远离非周期亚波长光栅变窄或变细。
每个环形区域能够具有相同的占空比和周期。例如,放大部分909、910和911展示了环形区域904的部分包括具有基本相同占空比的不同线条部分。结果是,这种环形区域的每个部分在透射通过平面透镜的光中产生大致相同的相移。例如,虚线圆916表示单个相移等值线,其中从沿圆916的任何地方透射通过包括非周期亚波长光栅层900的平面透镜的光得到基本相同的相位Φ。
示例不限于一维光栅。亚波长光栅层能够被配置为具有二维非周期亚波长光栅,使得平面透镜能够作为凸透镜或凹透镜工作。图10和图11示出被配置为使得平面透镜能够作为用于入射的非偏振光的凸透镜工作的二维光栅图案的两个示例。在图10的示例中,非周期亚波长光栅由柱组成而不是由被槽分开的线条组成。占空比和周期能够沿x和y方向变化。亚波长光栅层1000包括具有由环形阴影区1002、1003、1004和1005表示的光栅图案的非周期亚波长光栅。每个环形阴影区表示柱的不同的光栅子图案。放大部分1008和1009示出两个不同的柱尺寸,其中柱的尺寸沿远离非周期亚波长光栅的中心减小。图10包括具有放大部分1008的柱的等距视图1010。柱可为方形、矩形、圆形、椭圆形或任何其它合适的形状。
在图11的示例中,非周期亚波长光栅由孔而非柱组成。亚波长光栅层1100包括具有也由环形阴影区1102、1103、1104和1105表示的光栅图案的非周期亚波长光栅。每个环形阴影区表示孔的不同光栅子图案。放大部分1108和1109示出两个不同的孔尺寸,其中孔的尺寸沿远离非周期亚波长光栅的中心增加。图11包括具有放大部分1108的孔的等距视图1110。尽管图11中示出的孔为方形形状,在其它示例中,孔可为矩形、圆形、椭圆形或任何其它合适的形状。
参见图2C,包括在处理器元件包200内的这种平面透镜如透镜250能够特别有利于复合处理器。例如,这种平面透镜能够被制造为非常薄以便配合在诸如低矮的包形状因素的包形状因素的维度内。另外,由于这种透镜是平面的,复合处理器的设计不需要适应的曲率来用于透镜。
图12A、12B、12C、12D、12E和12F为根据示例的复合处理器的示意性框图。图12A示出包括光链路1211和电气链路1221的电路板1200的顶部透视图。光链路1211可为支持光能或光信号传播的任何光链路。例如,光链路1211可为光纤或光波导。电气链路1221可为支持电能或电信号传播的任何电气链路。例如,电气链路可为在电路板1200内的导电迹线。顶面1260在图12A、12B、12C、12D、12E和12F中被例示用于参考并且关于图12A、12B、12C、12D、12E和12F被定向。
图12B示出复合处理器的顶部透视图,该复合处理器具有安装到或操作性地联接到电路板1200的处理器元件包1230和1240。处理器元件包1230包括基板1231、光耦合器1232和电气联接器1233。类似地,处理器元件包1240包括基板1241、光耦合器1242和电气联接器1243。基板1231和1241还包括在它们上实施的集成电路(未示出)。例如,处理器元件包1230可为中央处理器单元包,处理器元件包1240可为协处理器包,例如浮点包、图形处理包或通信接口包。
图12C示出复合处理器的侧部透视图。如图12C所例示,电路板1200包括光学部分1210和电气部分1220。光学部分1210可为能够支持光链路1211的任何材料或材料的组合。例如,光学部分1210可为在其中限定了光波导的硅或氧化硅的层。电气部分1221可为支持电气链路1221的任何材料或材料的组合。例如,电气部分1220可为玻璃纤维并且电气链路1221可为粘结到电气部分1220的铜轨线。
如图12C所例示,光耦合器1232、光耦合器1242和光链路1211共同限定基板1231和基板1241之间的光通信路径1270。换言之,光耦合器1232、光耦合器1242和光链路1211共同允许光信号在基板1231和1241之间交换。并且,如图12C所例示,电气联接器1233和1243被连接到电气部分1220内的电气链路1221。例如,电气联接器1233和1243能够焊接到电气链路1221以便经由电气链路1221接收操作能量。
图12D也示出复合处理器的侧部透视图。在图12D例示出的示例中,处理器元件包1230包括平面透镜1235,处理器元件包1240包括平面透镜1245。平面透镜1235和1245可为包括如上针对图3-图11讨论的那样的非周期亚波长光栅层的亚波长光栅层的平面透镜(即亚波长光栅透镜)。平面透镜1235和1245对于改变光耦合器1232与光链路1211和/或光耦合器1242与光链路1211之间的光信号是有用的。例如,平面透镜1235和1245能够将来自光耦合器1232的光信号聚焦在光链路1211中并且将来自光链路1211的光信号聚焦在光耦合器1242中。换句话说,光耦合器1232、平面透镜1235、光链路1211、平面透镜1245和光耦合器1242能够共同限定基板1231和基板1241之间的光通信路径1270。换言之,光耦合器1232、平面透镜1235、光链路1211、平面透镜1245和光耦合器1242共同允许光信号在基板1231和1241之间交换。
如图12A-12D的示例中所例示,示出包括两个处理器元件包的复合处理器。包括附加处理器元件包的其它实施例也能够被制造。例如,一些复合处理器能够包括数十、数百甚至数千个处理器元件包。
图12E为复合处理器的放大侧部透视图,其示出处理器元件包1230和电路板1200的光学部分1210。在图12E例示的示例中,光耦合器1232包括亚波长光栅1239。亦即,光耦合器1232是亚波长光栅光耦合器。在由箭头1275指示的方向上沿光耦合器1232传播的光信号从光耦合器1232以相对于法线1271成角度α而射出。平面透镜1235聚焦从光耦合器1232射出的光信号,使得光信号在沿平面透镜1235传播之后与法线1271平行。因此,平面透镜1235将光信号聚集在面1216(例如整个内反射表面)上,并且光信号被反射到光链路1211中。光信号随后在箭头1276指示的方向上沿光链路1211传播。例如,光信号能够传播朝向诸如图12A、12B、12C和12D中例示出的处理器元件包1240等的其它处理器元件包。
当光信号沿与箭头1275和1276指示的相反方向传播时,由光链路1211、面1216、透镜1235和光耦合器1232限定的光学系统能够类似地操作。更具体而言,从光链路1211入射到面1216上的光信号(即沿与箭头1276所指示的相反方向在光链路1211中传播的光信号)能够在面1216处被反射,从而入射到与平面透镜1235平行的透镜1235上。在一些示例中,面1216能够如上讨论的那样反射光信号的一些光能,并且允许其它光能穿透面1216并沿延伸的光链路继续传播到其它处理器元件包。换言之,光链路1211能够沿与箭头1276相反的方向延伸超过面1216到达另一处理器元件包,并且光信号的一部分能够在面1216处被反射朝向处理器元件包1230,光信号的另一部分能够在面1216处穿过朝向另一处理器元件包。
从面1216入射到平面透镜1235上的光信号沿与上述从光耦合器1232发出的光信号成180度的方向被聚焦。换句话说,从面1216入射到平面透镜1235的光信号以相对于法线1271成α+180度的角被聚焦。这些光信号在光耦合器1235的亚波长光栅处被进一步改变(或聚焦),使得这些光信号在与箭头1275相反的方向上沿光耦合器1235向基板1231传播。
图12F为复合处理器的另一放大侧部透视图,其示出处理器元件包1230和电路板1200的光学部分1210。如图12F中所例示,光耦合器1232包括面1246,该面1246将如例示出为光束1291且在箭头1275的方向上沿光耦合器1232传播的光超平面透镜1245反射。光信号在与平面透镜1235交互之前具有光束宽度1281。平面透镜将这些光信号聚焦使得这些光信号的光束宽度1282小于光束宽度1281。光信号随后在面1216处被反射到光链路1211的波导1212中,并且在箭头1276的方向上传播。类似于上面针对图12E讨论的那样,由波导、面1216、平面透镜1235、面1246和光耦合器1242限定的光学系统能够相反地操作以在与箭头1276和1275相反的方向上传播光信号。
如上所讨论的那样,处理器元件包1230和1240能够在不需要中间转换成电信号的情况下彼此通信(即交换表示数据的光信号)。并且,由于平面透镜1235和1245能够被用于在处理器元件包1235和1245以及电路板1200处利用处理器元件包1235和1245以及电路板1200之间的平面接口来限定光学系统,处理器元件包1235和1245能够被容易地联接到电路板1200。例如,用于限定多个处理器元件包之间的光学通信的所有光学元件(例如透镜、光耦合器和/或光波导)能够包括在电路板和复合处理器的处理器元件包中。因此,在电路板和复合处理器的处理器元件包之间不需要包括外部光学元件。
并且,电气联接器1233和1243以及电气链路1221共同将光耦合器1232和1242以及平面透镜1235和1245分别与光链路1211对齐。例如,电路板1200能够包括通孔或垫片,通过该通孔或垫片,电气联接器1233和1243被联接到电气链路1221。垫片可放置在电路板1220处,使得光耦合器1232和1242以及平面透镜1235和1245分别适当地与光链路1211对齐,从而限定与图12E和12F中例示出的那些类似的光学系统。
作为具体示例,复合处理器的电路板能够包括光链路、直流电(“DC”)接地平面(电气链路)和一个或多个迹线(电气链路),通过一个或多个迹线,操作能或电压被分发到复合处理器的处理器元件包。电路板还能够包括表面安装垫片,处理器元件包的引线(电气联接器)能够被焊接(或通过其它方式被联接)到表面安装垫片上,从而将处理器元件包连接到接地平面和操作能。并且,表面安装垫片能够被定位为使得每个处理器元件包的光耦合器和/或透镜在该处理器元件包的引线被焊接到电路板的对应垫片上时与光链路对齐。换句话说,电路板的垫片能够相对于电路板的光链路被定位,从而当处理器元件包的引线被联接到该垫片时使处理器元件包的光耦合器与光链路对齐。
图13A和13B为根据示例的处理器元件包的示意性框图。图13A和13B例示出处理器元件包1300的示例,其包括多个电气联接器和光耦合器。底面1360例示在图13A和图13B使图13A和图13B相互确定方向。处理器元件包1300包括基板1310、在基板1310处的集成电路1340、光耦合器1321和1322、电气联接器1331、1332、1333和1334以及平面透镜1351和1352。
处理器元件包1300包括多个光耦合器1321和1322以及平面透镜1351和1352以便与多个处理器元件包通信或者同时发送和接收光信号。在一些示例中,处理器元件包能够包括多个光耦合器和/或平面透镜,从而能够与其它处理器元件包之间使能多个光通道。例如,处理器元件包能够包括16、32、64、128或更多或更少的光耦合器和/或平面透镜,以便经由多个光通道与其它处理器元件包通信。在一些示例中,光耦合器能够具有多个光通道。例如,一个光耦合器能够限定(或部分限定)或支持到基板的多个光通信路径。
处理器元件包1300包括多个电气联接器1331、1332、1333和1334从而被联接到多个电气链路。例如,处理器元件包1300能够包括多个电气联接器从而被联接到多个电气链路,该多个电气链路的每个向处理器元件包1300的集成电路1340的不同部分提供诸如3.3V、2.7V和/或1.8V操作电压和/或接地参考。
在一些示例中,处理器元件包的一些电气联接器能够被用于低速或诊断通信通道。例如,低速管脚插头和/或诸如两线接口或串行外围互连接口等低速接口能够实施在处理器元件包的集成电路中,并且电气联接器能够用于将这些处理器元件包经由复合处理器的电路板的电气链路彼此联接,使得那些处理器元件包经由那些接口能够彼此通信。
图14为根据示例的包括环谐振器的处理器元件包的示意性框图。处理器元件包1400包括基板1410、光耦合器1421和1422、电气联接器1430和集成电路1440。集成电路1440被联接到环谐振调制器1472、1473、1474、1475、1476、1477、1478和1479以及环谐振检测器1482、1483、1484、1485、1486、1487、1488和1489。环谐振调制器1472、1473、1474、1475、1476、1477、1478和1479和环谐振检测器1482、1483、1484、1485、1486、1487、1488和1489能够制造在诸如例如硅基基板的基板中。
环谐振调制器1472、1473、1474、1475、1476、1477、1478和1479和环谐振检测器1482、1483、1484、1485、1486、1487、1488和1489中的每一个能够关联(例如调谐到)光能的唯一波长。因此,环谐振调制器1472、1473、1474、1475、1476、1477、1478和1479和环谐振检测器1482、1483、1484、1485、1486、1487、1488和1489中的每一个能够被连接到不同的光通道。换句话说,处理器元件包1400能够通过使用环谐振调制器1472、1473、1474、1475、1476、1477、1478和1479经由八个光通道发送数据,并且能够经由八个光通道在环谐振检测器1482、1483、1484、1485、1486、1487、1488和1489处接收数据。
环谐振调制器1472、1473、1474、1475、1476、1477、1478和1479接近(例如相邻)光波导1471被定位在基板1410上。处理器元件包1400经由通过光耦合器1491联接到光波导1471的光纤1492接收输入(或源)光能。因此,处理器元件包1400不需要在处理器元件包1400内产生光能。而是,经由光纤1492从外部源接收被限定用于与其它处理器元件包通信的光信号所源于的光能。
多波长的光能能够经由光纤1492被处理器元件包1400接收。例如,光纤1492和波导1471能够被配置为支持DWDM。亦即,光能的很多波长能够被用于与其它处理器元件包通信。光能的这些波长能够在光耦合器1491处被接收并且沿光波导1471传播到光耦合器1421,从光耦合器1421开始,光能的这些波长能够被聚集到电路板的一个或多个光链路中,并且被分发到包括处理器元件包1400的复合处理器的其它处理器元件包。
然而,光能的原生(未调制的)波长不与其它处理器元件包通信信息(或数据)。而是,环谐振调制器1472、1473、1474、1475、1476、1477、1478和1479被集成电路1440控制来调制光能的波长从而向其它处理器元件包传输信息。更具体而言,集成电路1440能够分别将环谐振调制器1472、1473、1474、1475、1476、1477、1478和1479激活或去激活为谐振状态和非谐振状态,从而各自调制经由光纤1492接收的光能的波长中的光能的一个波长。亦即,处理器元件包1400通过调制经由光纤1492接收的光能的波长来限定表示信息的光信号。这些光信号能够在其它处理器元件包的环谐振检测器处被调制,从而被解释,使得这些处理器元件包能够接收由处理器元件包1400传输的信息。
环谐振检测器1482、1483、1484、1485、1486、1487、1488和1489是在处理器元件包内的环谐振检测器的示例。环谐振检测器1482、1483、1484、1485、1486、1487、1488和1489位于基板1410处靠近光波导1481。光信号(即被调制的光能的波长)经由光耦合器1422在处理器元件包1400处被接收。这些光信号沿光波导1482传播穿过环谐振检测器1482、1483、1484、1485、1486、1487、1488和1489。环谐振检测器1482、1483、1484、1485、1486、1487、1488和1489检测(例如解调)光信号并且解调的信息(例如调制在光能的波长上的数据)由集成电路1440解释。例如,环谐振检测器1482、1483、1484、1485、1486、1487、1488和1489中的每个环谐振检测器能够检测调制在光能的特定波长上的光信号。因此,处理器元件包1400能够在复合处理器内光学低传输和接收信息,而不需要中间光电元件。
在一些示例中,可以在复合处理器的处理器元件包处插入其它设置的环谐振器(例如调制器和/或检测器)。例如,光能的源波长能够在复合处理器的每个处理器元件包处被接收,并且经由光耦合器和/或平面透镜通过复合处理器的电路板处的一个或多个光链路输出到复合处理器的其它处理器元件包。复合处理器的每个处理器元件包能够接收光能的波长,调制光能的波长中的一个或多个以便将数据发送到光能的波长被初始接收的那个处理器元件包,并且使光能的波长通过(一些波长或者所有波长此时被修改),到达一个或多个光链路然后到达复合处理器的其它处理器元件包。
这种传播能够在复合处理器的处理器元件包(或其子组件)之间以环形方式继续,直到初始接收光能波长的处理器元件包处接收到光能波长(在通过复合处理器的其它处理器元件包之后)为止。光能波长在光学地联接到光波导的光耦合器处的该处理器元件包处被接收,在环谐振检测器靠近所述光波导,以便对调制到光能波长上的任何信息进行解调。解调的信息在该处理器元件包的集成电路处被解释,并且,因此,该处理器元件包接收由复合处理器的一个或多个其它处理器元件包传输给它的信息。
并且,各种仲裁方案、争议解决方案和/或其它方法可用于防止在复合处理器的处理器元件包之间传输的信息破坏。例如,令牌传递仲裁方案能够被实施以防止多个处理器元件包将信息调制在已经被调制的光能波长上。并且,时分复用和/或诸如DWDM的波分复用能够用于减轻和/或消除在复合处理器内被光学地传送的信息的破坏或冲突。
另外,处理器元件包1400除可被联接到光纤1492外还可被联接到一个或多个其它的光纤。例如,处理器元件包1400能够被光学地联接到能被联接到远程设备的光纤。例如,处理器元件包1400能够经由光纤被连接到远程(即不是具有处理器元件包1400的公共复合处理器)内存模块或其它设备。类似地,如上面分别针对波导1471和1481以及光耦合器1421和1422讨论的那样,处理器元件包1400能够包括环谐振调制器和检测器,以便经由支持多个光能波长的光纤与使用多个光能波长(即使用DWDM)的这种远程设备通信。
尽管已经在上面示出和描述了某些示例,可对形式和细节进行各种改变。例如,尽管一些一维和二维光栅图案被描述为由子图案组成,实际上,一维和二维光栅的线路、柱和孔的周期、占空比和厚度能够连续改变。并且,针对一个示例和/或过程已经描述的示例的一些特征对于其它示例是有用的。换言之,针对一个示例描述的各种示例的特征和/或特性可关联到其它示例。并且,应该理解,这里描述的系统和装置能够包括描述的不同示例的部件和/或特征的各种组合和/或子组合。因此,参照一个或多个示例描述的特征能够与这里描述的其它示例组合。
Claims (15)
1.一种复合处理器,包括:
电路板(1200),具有光链路(1211)和电气链路(1221);
第一处理器元件包(1230),包括具有集成电路(240)的基板(1231)、亚波长光栅光耦合器(1232)和电气联接器(1233),所述第一处理器元件包(1230)的所述电气联接器(1233)联接到所述电路板(1200)的所述电气链路(1221);和
第二处理器元件包(1240),包括具有集成电路(240)的基板(1241)、亚波长光栅光耦合器(1242)和电气联接器(1243),所述第二处理器元件包(1240)的所述电气联接器(1243)联接到所述电路板(1200)的所述电气链路(1221);
所述第一处理器元件包(1230)的所述亚波长光栅光耦合器(1232)、所述电路板(1200)的所述光链路(1211)和所述第二处理器元件包(1240)的所述亚波长光栅光耦合器(1242)共同限定所述第一处理器元件包(1230)的所述基板(1231)与所述第二处理器元件包的所述基板(1241)之间的光通信路径(1270)。
2.如权利要求1所述的复合处理器,其中:
所述第一处理器元件包(1230)的所述亚波长光栅光耦合器(1232)与所述第一处理器元件包(1230)的所述基板(1231)光学通信;和
所述第二处理器元件包(1240)的所述亚波长光栅光耦合器(1242)与所述第二处理器元件包(1240)的所述基板(1241)光学通信。
3.如权利要求1所述的复合处理器,其中所述第二处理器元件包(1240)是第一协处理器包,并且所述光通信路径(1270)是密集波分复用光通信路径,所述复合处理器进一步包括:
与所述第一协处理器包(1240)不同的第二协处理器包(200),所述第二协处理器包(200)包括具有集成电路(240)的基板(210)、亚波长光栅光耦合器(220)和电气联接器(230),所述第二处理器元件包(200)的所述电气联接器(230)联接到所述电路板(1200)的所述电气链路(1221),
所述第一处理器元件包(1230)的所述亚波长光栅光耦合器(1232)、所述电路板(1200)的所述光链路(1211)、所述第一协处理器包(1240)的所述亚波长光栅光耦合器(1242)和所述第二协处理器包(200)的所述亚波长光栅光耦合器(220)共同限定所述第一处理器元件包(1230)的所述基板(1231)、所述第一协处理器包(1240)的所述基板(1241)以及所述第二协处理器包(200)的所述基板(210)之间的密集波分复用光通信路径(1270)。
4.如权利要求1所述的复合处理器,其中:
所述电路板(1200)的所述光链路(1211)为密集波分复用光链路;
所述第一处理器元件包(1230)包括多个环谐振检测器(1482、1483)以便对所述第一处理器元件包(1230)的所述亚波长光栅光耦合器(1232)处接收的光信号进行解调;并且
所述第二处理器元件包(1240)包括多个环谐振调制器(1472、1473)以便对所述第二处理器元件包(1240)接收的光能进行调制。
5.如权利要求1所述的复合处理器,其中:
所述第一处理器元件包(1230)的所述亚波长光栅光耦合器(1232)经由具有非周期亚波长光栅的平面透镜(1235)被操作性地联接到所述电路板(1200)的所述光链路(1211);并且
所述第二处理器元件包(1240)的所述亚波长光栅光耦合器(1242)经由具有非周期亚波长光栅的平面透镜(1245)被操作性地联接到所述电路板(1200)的所述光链路(1211)。
6.如权利要求1所述的复合处理器,其中:
所述第一处理器元件包(1230)包括具有非周期亚波长光栅的平面透镜(1235);
所述第二处理器元件包(1240)包括具有非周期亚波长光栅的平面透镜(1245);
所述第一处理器元件包(1230)的所述亚波长光栅光耦合器(1232)经由所述第一处理器元件包(1230)的所述平面透镜(1235)被操作性地联接到所述电路板(1200)的所述光链路(1211);并且
所述第二处理器元件包(1240)的所述亚波长光栅光耦合器(1242)经由所述第二处理器元件包(1240)的所述平面透镜(1245)被操作性地联接到所述电路板(1200)的所述光链路(1211)。
7.一种处理器系统,包括:
电路板(1200),具有光链路(1211)和电气链路(1221);
中央处理器单元包(1230),包括具有集成电路(240)的基板(1231)、光耦合器(1232)和电气联接器(1233),所述中央处理器单元包(1230)的所述电气联接器(1233)联接到所述电路板(1200)的所述电气链路(1221);和
协处理器包(1240),包括具有集成电路(240)的基板(1241)、光耦合器(1242)和电气联接器(1243),所述协处理器包(1240)的所述电气联接器(1241)联接到所述电路板(1200)的所述电气链路(1221);并且
所述中央处理器单元包(1230)的所述光耦合器(1232)、所述协处理器包(1240)的所述光耦合器(1242)和所述电路板(1200)的所述光链路(1211)共同限定所述中央处理器单元包(1230)的所述基板(1231)和所述协处理器包(1240)的所述基板(1241)之间的密集波分复用光通信路径(1270)。
8.如权利要求7所述的处理器系统,其中所述电路板(1200)的所述光链路(1211)是第一光链路(1211),并且所述协处理器包(1240)是第一协处理器包,所述处理器系统进一步包括:
第二协处理器包(200),包括具有集成电路(240)的基板(210)、光耦合器(220)和电气联接器(230),所述第二协处理器包(200)的所述电气联接器(230)联接到所述电路板(1200)的所述电气链路(1221),所述第二协处理器包(200)不同于所述第一协处理器包(1240),
所述中央处理器单元包(1230)的所述光耦合器(1232)、所述第二协处理器包(1240)的所述光耦合器(1242)和所述电路板(1200)的第二光链路共同限定所述中央处理器单元包(1230)的所述基板(1231)与所述第二协处理器包(200)的所述基板(210)之间的密集波分复用光通信路径。
9.如权利要求7所述的处理器系统,其中所述光链路(1211)为多个密集波分复用光波导,所述多个密集波分复用光波导中的至少一个密集波分复用光波导唯一地关联到所述中央处理器单元包(1230)和所述协处理器包(1240)中的每一个。
10.如权利要求7所述的处理器系统,其中:
所述中央处理器单元包(1230)的所述光耦合器(1232)经由具有非周期亚波长光栅的第一平面透镜(1235)被光学地联接到所述电路板(1200)的所述光链路(1211);并且
所述协处理器包(1240)的所述光耦合器(1242)经由具有非周期亚波长光栅的第二平面透镜(1245)被光学地联接到所述电路板(1200)的所述光链路(1211)。
11.如权利要求7所述的处理器系统,其中:
所述中央处理器单元包(1230)包括位于所述中央处理器单元包(1230)的底面处的具有非周期亚波长光栅的平面透镜(1235);
所述协处理器包(1240)包括位于所述协处理器包(1240)的底面处的具有非周期亚波长光栅的平面透镜(1245)。
12.如权利要求7所述的处理器系统,其中数据信号经由所述密集波分复用光通信路径(1270)被排它地在所述中央处理器单元包(1230)的所述基板(1231)和所述协处理器包(1240)的所述基板(1241)之间分发。
13.一种处理器单元包,包括:
具有集成电路(1430)的基板(1410),该集成电路(1430)定义逻辑以实施处理器单元;
光学地联接到所述基板(1410)的光耦合器(1422);
具有非周期亚波长光栅以便在所述光耦合器(1422)和电路板的光链路之间限定光路径的平面透镜(250);和
操作性地联接到所述基板(1410)的电气联接器(1430)。
14.如权利要求13所述的处理器单元包,进一步包括:
被光学地联接到所述基板以便在所述基板(1410)处接收源光能的密集波分复用波导(1471)。
15.如权利要求13所述的处理器单元包,进一步包括:
多个环谐振调制器(1482、1483),用于对所述光耦合器(1422)处接收的光信号进行解调。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2011/021891 WO2012099590A1 (en) | 2011-01-20 | 2011-01-20 | Composite processors |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103299290A true CN103299290A (zh) | 2013-09-11 |
CN103299290B CN103299290B (zh) | 2015-11-25 |
Family
ID=46515986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180064918.7A Active CN103299290B (zh) | 2011-01-20 | 2011-01-20 | 复合处理器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8929694B2 (zh) |
EP (1) | EP2666097B1 (zh) |
CN (1) | CN103299290B (zh) |
TW (1) | TWI467254B (zh) |
WO (1) | WO2012099590A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9729309B2 (en) * | 2012-12-19 | 2017-08-08 | Intel Corporation | Securing data transmission between processor packages |
WO2017023384A2 (en) * | 2015-05-08 | 2017-02-09 | Massachusetts Institute Of Technology | Apparatus and methods for reconfigurable optical receivers |
US11249260B2 (en) * | 2016-07-14 | 2022-02-15 | Ayar Labs, Inc. | Chip-to-chip optical data communication system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020005973A1 (en) * | 2000-07-17 | 2002-01-17 | Alcatel | Process for transmitting optically coded signals, a system and an optical signal processor |
US20020154354A1 (en) * | 2001-04-20 | 2002-10-24 | Kannan Raj | Optically interconnecting multiple processors |
US20030035169A1 (en) * | 2001-08-17 | 2003-02-20 | Byers Charles Calvin | Interconnecting processing units of a stored program controlled system using wavelength division muliplexed free space optics |
CN1146189C (zh) * | 1998-09-02 | 2004-04-14 | 现代电子美国公司 | 多端口分组处理器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU5079998A (en) * | 1996-10-15 | 1998-05-22 | Regents Of The University Of California, The | High-performance parallel processors based on star-coupled wavelength division multiplexing optical interconnects |
US6845184B1 (en) | 1998-10-09 | 2005-01-18 | Fujitsu Limited | Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making |
US7505822B2 (en) | 2003-03-18 | 2009-03-17 | University Of Maryland | Optical interconnect structure in a computer system and method of transporting data between processing elements and memory through the optical interconnect structure |
US8231284B2 (en) * | 2007-03-26 | 2012-07-31 | International Business Machines Corporation | Ultra-high bandwidth, multiple-channel full-duplex, single-chip CMOS optical transceiver |
US7684663B2 (en) | 2007-11-02 | 2010-03-23 | National Semiconductor Corporation | Coupling of optical interconnect with electrical device |
CN103547956B (zh) * | 2011-04-20 | 2016-06-15 | 惠普发展公司,有限责任合伙企业 | 基于亚波长光栅的光学元件 |
-
2011
- 2011-01-20 CN CN201180064918.7A patent/CN103299290B/zh active Active
- 2011-01-20 WO PCT/US2011/021891 patent/WO2012099590A1/en active Application Filing
- 2011-01-20 EP EP11855929.3A patent/EP2666097B1/en active Active
- 2011-01-20 US US13/978,039 patent/US8929694B2/en active Active
-
2012
- 2012-01-11 TW TW101101088A patent/TWI467254B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1146189C (zh) * | 1998-09-02 | 2004-04-14 | 现代电子美国公司 | 多端口分组处理器 |
US20020005973A1 (en) * | 2000-07-17 | 2002-01-17 | Alcatel | Process for transmitting optically coded signals, a system and an optical signal processor |
US20020154354A1 (en) * | 2001-04-20 | 2002-10-24 | Kannan Raj | Optically interconnecting multiple processors |
US20030035169A1 (en) * | 2001-08-17 | 2003-02-20 | Byers Charles Calvin | Interconnecting processing units of a stored program controlled system using wavelength division muliplexed free space optics |
Also Published As
Publication number | Publication date |
---|---|
EP2666097A1 (en) | 2013-11-27 |
US8929694B2 (en) | 2015-01-06 |
US20130318325A1 (en) | 2013-11-28 |
WO2012099590A1 (en) | 2012-07-26 |
EP2666097B1 (en) | 2017-10-25 |
TWI467254B (zh) | 2015-01-01 |
CN103299290B (zh) | 2015-11-25 |
EP2666097A4 (en) | 2016-11-23 |
TW201234063A (en) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8267583B2 (en) | Three-dimensional macro-chip including optical interconnects | |
US8346087B2 (en) | Wavelength-division multiplexing for use in multi-chip systems | |
Batten et al. | Designing chip-level nanophotonic interconnection networks | |
Pasricha et al. | A survey of silicon photonics for energy-efficient manycore computing | |
US7961990B2 (en) | Multi-chip system including capacitively coupled and optical communication | |
US8320761B2 (en) | Broadband and wavelength-selective bidirectional 3-way optical splitter | |
US7889996B2 (en) | Optical-signal-path routing in a multi-chip system | |
US9229163B2 (en) | Butterfly optical network with crossing-free switches | |
US20100226657A1 (en) | All Optical Fast Distributed Arbitration In A Computer System Device | |
EP2195842B1 (en) | Multi-chip system with optical signal communication | |
JP2023513224A (ja) | モノリシックインパッケージ光i/oによって可能になるリモートメモリアーキテクチャ | |
CN103299290B (zh) | 复合处理器 | |
Nicolescu et al. | Photonic interconnects for computing systems: understanding and pushing design challenges | |
US8554025B2 (en) | Optical connector with reduced mechanical-alignment sensitivity | |
US6876794B2 (en) | Multi-waveguide layer H-tree distribution device | |
US9036994B2 (en) | Method of optical interconnection of data-processing cores on a chip | |
US9143235B2 (en) | Multicore chip with holographic optical interconnects | |
RU2144206C1 (ru) | Оптоэлектронная вычислительная система с общей системной шиной | |
CN117242716A (zh) | 具有多个光纤芯的光缆上的光学互连装置中的微型led/pd装置和选择 | |
Vergnolle et al. | Interconnection requirements in avionic systems | |
Dorren et al. | Optical transceiver ICs based on 3D die-stacking of optoelectronic devices | |
US20140119738A1 (en) | Single-layer optical point-to-point network | |
GB2240682A (en) | An optical interconnect assembly | |
Hendry | Multi-Layer Silicon Nanophotonic Network Chips for High-Performance Computing. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20160817 Address after: American Texas Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP Address before: American Texas Patentee before: Hewlett-Packard Development Company, Limited Liability Partnership |