TWI463296B - 用於管理與一或多個電壓改變請求及一或多個頻率改變請求相關聯之操作的方法、資料處理系統及電腦程式產品 - Google Patents

用於管理與一或多個電壓改變請求及一或多個頻率改變請求相關聯之操作的方法、資料處理系統及電腦程式產品 Download PDF

Info

Publication number
TWI463296B
TWI463296B TW099133528A TW99133528A TWI463296B TW I463296 B TWI463296 B TW I463296B TW 099133528 A TW099133528 A TW 099133528A TW 99133528 A TW99133528 A TW 99133528A TW I463296 B TWI463296 B TW I463296B
Authority
TW
Taiwan
Prior art keywords
dca
voltage
voltage change
processor
dvfs
Prior art date
Application number
TW099133528A
Other languages
English (en)
Other versions
TW201140304A (en
Inventor
Michael S Floyd
Karthick Rajamani
Juan C Rubio
Malcolm S Ware
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW201140304A publication Critical patent/TW201140304A/zh
Application granted granted Critical
Publication of TWI463296B publication Critical patent/TWI463296B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

用於管理與一或多個電壓改變請求及一或多個頻率改變請求相關聯之操作的方法、資料處理系統及電腦程式產品
本發明大體而言係關於處理器且更特定而言係關於微處理器內之動態電壓及頻率按比例調整。
多個高級系統架構將冗餘電源供應至一或多個處理器。該系統架構包含諸如直流總成(DCA)之電流共用電源供應器，藉以該DCA將微控制器定位於處理器與電壓調節器模組(VRM)之間。當處理器向DCA進行一電壓改變請求時，可能會發生請求傳輸中之錯誤。該等錯誤包括但不限於電壓改變請求歸因於通信頻道中之雜訊的失敗傳遞、VRM中之失敗，及/或確定電壓改變請求成功或失敗之回應的失敗傳遞。
存在若干經建議之解決方案，該等解決方案允許處理並確認高級系統架構內之電壓改變請求。第一經建議之解決方案包括由處理器在每一電壓命令之後發出一「輪詢」命令，以判定電壓改變請求之狀態。發出輪詢命令利用處理器與DCA之間的額外頻寬，且藉此消耗指定給其他操作之頻寬。消耗額外處理器頻寬利用系統功率管理感測器所需之頻寬，且因此不利地影響系統架構內之功率管理之品質。第二經建議之解決方案包括將一「完成電壓轉變」信號自DCA傳輸至處理器。傳輸該「完成電壓轉變」信號需要針對每一電壓域之額外輸入/輸出插腳，且該等插腳經共用以為高級系統架構提供一可按比例調整之解決方案。然而，當共用一或多個輸入/輸出插腳時，處理器難以判定DCA中之哪些發送「完成電壓轉變」信號。因此，未完成電壓改變請求。經建議之解決方案既非最佳解決方案亦非較佳解決方案。
本發明揭示一種用於管理與一或多個電壓改變及一或多個頻率改變相關聯之操作的方法、系統及電腦程式產品。電壓改變請求及頻率改變請求係與動態電壓及頻率按比例調整(DVFS)操作相關聯。頻率改變操作係藉由(若干)處理器來執行。電壓改變請求係由處理器傳輸以藉由一或多個直流總成(DCA)執行。與一或多個電壓改變操作相關聯之序列及與一或多個頻率改變操作相關聯之序列係由系統偵測。該等序列經動態地修改以使得能夠在電壓改變操作之序列之末端處插入額外電壓改變請求，藉以該額外電壓改變請求指示一或多個先前電壓改變請求之完成。電壓改變請求之完成使得一或多個後續電壓改變請求能夠得以處理。當一電壓改變請求未成功完成時，暫時中止一或多個未來電壓改變。
本發明之以上及額外目標、特徵及優點將在以下[實施方式]中變得顯而易見。
當結合隨附圖式來閱讀時，將參考說明性實施例之以下詳細描述來最佳地理解本發明自身及其優點。
說明性實施例提供一種用於管理與一或多個電壓改變及一或多個頻率改變相關聯之操作的方法、系統及電腦程式產品。電壓改變請求及頻率改變請求係與動態電壓及頻率按比例調整(DVFS)操作相關聯。頻率改變操作係藉由(若干)處理器來執行。電壓改變請求係由處理器傳輸以藉由一或多個直流總成(DCA)執行。與一或多個電壓改變操作相關聯之序列及與一或多個頻率改變操作相關聯之序列係由系統偵測。該等序列經動態地修改以使得能夠在電壓改變之序列之末端處插入額外電壓改變請求，藉以該額外電壓改變請求指示一或多個先前電壓改變請求之完成。電壓改變請求之完成使得一或多個後續電壓改變請求能夠得以處理。當一電壓改變請求未成功完成時，暫時中止一或多個未來電壓改變。
在本發明之例示性實施例的以下詳細描述中，充分詳細地描述可實踐本發明之特定例示性實施例以使熟習此項技術者能夠實踐本發明，且應理解，可利用其他實施例且可在不脫離本發明之精神或範疇的情況下進行邏輯、架構、程式化、機械、電及其他方面的改變。因此，以下詳細描述不應以限制意義加以理解，且本發明之範疇僅由附加申請專利範圍及其等效物界定。
在諸圖之描述中，為類似元件提供與先前圖之彼等名稱及參考數字類似的名稱及參考數字。在後一圖將該元件用於不同上下文中或藉由不同功能性來利用該元件的情況下，為該元件提供一表示圖號之不同引導數字。單獨提供指派給元件之特定數字，以輔助描述且不意謂暗示對所描述之實施例的任何限制(結構性或功能性或其他方面)。
應理解，特定組件、器件及/或參數名稱(諸如，本文中所描述之執行公用程式/邏輯的參數名稱)之使用係僅出於舉例目的且不意謂暗示對本發明之任何限制。因此，在不加以限制的情況下，本發明可藉由用以描述本文中之組件/器件/參數之不同命名/術語來實施。在給定利用本文中所利用之每一術語之上下文的情況下，彼術語將被給定其最廣泛解譯。
現在參看諸圖，且以圖1開始，描繪如在一實施例內利用之實例高級系統架構的方塊圖表示。如所說明，系統架構100包含一或多個中央處理單元(說明了該一或多個中央處理單元之處理器A 130及處理器B 140)，且每一處理單元包括一電壓及頻率控制單元(VFCU)。處理器A 130及處理器B 140各自包括VFCU 135。處理器A 130及處理器B 140內之電壓及頻率控制單元(VFCU 135)同時操作且/或彼此獨立。處理器A 130及處理器B 140經由系統互連/匯流排105與稱為靈活支援處理器(FSP)160之標準服務處理器通信。亦連接至系統互連/匯流排105的是直流總成(DCA)A170及DCA B 190。在DCA 170內的是與微控制器A 172通信之一或多個電壓調節器模組(VRM)，VRM1 A 120及VRM1 B 125。類似地，在DCA B 190內，VRM2 A 150及VRM2 B 155與微控制器B 192通信。
除了系統架構100之上述硬體組件以外，本發明之各種特係經由儲存於DCA A 170及DCA B 190內並藉由微控制器A 172及微控制器B 192執行之軟體(或韌體)程式碼或邏輯來完成/支援。因此，舉例而言，在DCA A 170及DCA B 190內說明電壓調節(VR)公用程式145，該電壓調節(VR)公用程式145在微控制器A 172及微控制器B 192上執行以提供電壓調節邏輯。在實際實施中，VR公用程式145可與FSP 160及/或系統架構100內之一或多個其他組件之操作組合或合併，以提供單一可執行組件，從而當藉由微控制器A 172及微控制器B 192執行對應之組合程式碼時，該單一可執行組件共同地提供每一個別軟體組件之各種功能。為了簡單起見，將VR公用程式145說明並描述為一獨立或單獨之軟體/韌體組件，如以下所描述，該組件提供特定功能。在圖1之說明中，VR公用程式145係描繪於DCA A 170及DCA B 190內。儘管VR公用程式145經展示處於兩個位置中，但VR公用程式145可作為單一公用程式操作。
在一實施例中，VFCU 135接收指令以執行DVFS操作。VFCU 135分別與執行VR公用程式145之微控制器A 172及微控制器B 192通信。由VR公用程式145支援及/或實施之特定功能產生藉由處理器及/或器件硬體執行之處理邏輯以完成彼功能之實施。為了描述之簡單性，實現此等各種特徵之程式碼之集體在本文中稱作VR公用程式145。在VR公用程式145所提供之軟體程式碼/指令/邏輯之中且針對本發明所特定之軟體程式碼/指令/邏輯是：(a)用於動態地修改一或多個電壓改變操作之序列及一或多個頻率改變操作之序列的程式碼/邏輯，其中修改該序列包括相對於對應之頻率改變操作向前移位一電壓改變；(b)用於在一或多個電壓改變之序列之末端處自動插入一指示符電壓改變的程式碼/邏輯；及(c)用於偵測該指示符電壓改變之執行的程式碼/邏輯，其中指示符電壓改變之偵測意謂著一或多個先前電壓改變請求之完成。根據該說明性實施例，當VFCU 135接收指令以經由VR公用程式145執行DVFS操作時，系統架構100起始實現以上功能性特徵以及額外特徵/功能性的一系列功能性處理程序。下文在圖2至圖5之描述內更詳細地描述此等特徵/功能性。
一般熟習此項技術者將瞭解，圖1中所描繪之硬體組件及基本組態可變化。系統架構100內之說明性組件並不意欲為詳盡的，而係代表用以實施本發明之最顯著的基本組件。舉例而言，除了所描繪之硬體以外或替代所描繪之硬體可使用其他器件/組件。所描繪之實例並不意謂暗示關於目前所描述之實施例及/或本發明的架構性或其他限制。舉例而言，圖1中所描繪之系統架構可與IBM POWER系列微處理器(Armonk,N.Y.(紐約阿蒙克)的國際商用機器公司之產品)相關聯，該等微處理器係用作IBM之伺服器、小型電腦、工作台及超級電腦中之許多者中的主要中央處理單元。
現參看圖2，圖2說明與一或多個電壓調節器模組相關聯之一或多個微處理器之間的互連性。另外，該等微處理器係與一靈活支援處理器及一或多個直流總成相關聯。系統架構200包括與靈活硬體支援處理器(FSP)260通信之處理器A 230及處理器B 240。處理器A 230、處理器B 240及FSP 260與直流總成(DCA)A 270及DCA B 290通信。DCA A 270及DCA B 290分別包括電壓調節器模組(VRM)A 220及VRM B 250。微控制器A 272與DCA A 270內之VRM A 220通信，且微控制器B 292與DCA B 290內之VRM B 250通信。微控制器A 272及微控制器B 292亦致使能夠進行DCA(DCA A 270及DCA B 290)之間的通信。DCA A 270及DCA B 290各自含有一或多個電壓調節從屬器件256。系統互連匯流排205用以連接系統架構200內之處理器、FSP(處理器A 230及處理器B 240)及DCA(DCA A 270及DCA B 290)。舉例而言，系統互連匯流排205可為一工業標準內部積體電路(I2C)介面。
在一實施例中，DCA A 270及DCA B 290將電力提供至處理器A 230及處理器B 240。處理器A 230及處理器B 240接收來自一或多個DCA(DCA A 270及DCA B 290)之冗餘電力連接以確保在DCA及/或其他組件(例如，VRM)失敗之情形下對處理器的電力供應。類似於VRM A 120及VRM B 150(圖1)，VRM A 220及VRM B 250各自位於DCA A 270及DCA B 290內且接收來自VR公用程式(圖1之145)之指令。處理器A 230及處理器B 240之各別電壓係藉由VRM A 220及VRM B 250中之一或多者來控制。當系統架構200內之一或多個組件失敗時，處理器(處理器A 230及處理器B 240)將使用一不同VRM(亦即，可操作之VRM)來控制各別(若干)處理器之操作所需要之電壓。
在另一實施例中，提供至一或多個處理器(處理器A 230及處理器B 240)之電力係經由動態電壓及頻率按比例調整(DVFS)操作來控制。每一DVFS操作係由電壓改變請求(或一或多個電壓改變操作之中的電壓改變轉變)之第一序列及第二序列頻率改變請求(或一或多個頻率改變操作之中的頻率轉變)組成。第一序列中之每一電壓改變請求對應於第二序列中之一頻率改變請求。當藉由處理器A 230及/或處理器B 240接收DVFS操作時，VFCU(圖1之135)相對於對應頻率改變之第二序列向前移位電壓改變操作之第一序列。VFCU(圖1之135)將電壓請求改變發送至DCA A 270及/或DCA B 290。將一額外電壓改變請求添加至經移位之電壓改變操作及/或請求之第一序列的末端。當執行了DVFS操作時，電壓改變請求資料封包之應答為一指示符電壓改變，該指示符電壓改變意謂著先前電壓改變操作之完成。
在一實施例中，在DVFS操作內提供一電壓改變請求及/或頻率改變請求。在系統架構200內，DCA A 270及DCA B 290為電壓調節從屬器件。DVFS操作係藉由處理器A 230及處理器B 240起始。VRM A 220及VRM B 250接收針對DVFS操作之起始的請求(電壓改變請求及頻率改變請求)，且VRM如DVFS操作所界定來設定操作電壓。DCA A 270及DCA B 290執行DVFS操作，從而如DVFS請求所界定將電力提供至處理器A 230及處理器B 240。
在另一實施例中，當接收了DVFS操作時，將指令傳達至VRM A 220及VRM B 250之VR公用程式使DCA A 270及DCA B 290能夠將一失敗之「否定應答(NACK)」回應或成功之「應答(ACK)」回應傳輸至處理器A 230及處理器B 240。失敗之「NACK」回應或成功之「ACK」回應應答一或多個DCA是否將進行處理/執行DVFS操作。具體而言，自DCA至處理器之「ACK」(成功)回應向該處理器傳達的是，不存在先前錯誤且DVFS操作(電壓改變請求及/或頻率改變請求)正在開始。自DCA至處理器之「NACK」(失敗)回應傳達的是，當前歸因於通信錯誤、組件失敗及/或因為先前DVFS操作之處理未完成而不接受新的請求(亦即，沒有新的請求將要開始)。
在一實施例中，VR公用程式145(圖1)管理系統架構200內之DVFS操作。一或多個DCA將電力供應至一或多個處理器。VR公用程式與VRM A 220及/或VRM B 250通信以識別將電力供應至一或多個處理器之一或多個DCA。舉例而言，處理器A 230正接收來自DCA A 270之電力。VRM A 220控制由DCA A 270供應至處理器A 230之電力。當DCA A 270及/或VRM A 220失敗、被移除時，或當與DCA A 270及/或VRM A 220之通信失敗時，VR公用程式識別引起失敗之組件且將DVFS操作自該失敗組件動態地傳送至一或多個工作組件(亦即，DCA B 290及/或VRM B 250)。利用可用之工作組件來處理DVFS操作。
在另一實施例中，當向處理器DVFS請求時，一DCA(例如，DCA A 270)失敗及/或該DCA可用。舉例而言，當DCA A 270在向處理器服務DVFS請求時失敗時，處理器A 230嘗試與DCA A 270通信達N次(其中「N」為一預先決定數字)。當在N次之後仍未接收一成功回應時，取消該操作。VR公用程式使得一失敗警報得以傳輸至FSP 260。該失敗警告識別經移除之DCA(DCA A 270)。由處理器發出/傳輸至經移除之DCA(例如，DCA A 270)的未來DVFS操作(例如，頻率改變及電壓改變)得以防止。當未正處理/執行一DVFS操作且DCA B 290認識到DCA A 270被移除時，將失敗警報發送至FSP 260從而報告DCA A 270之移除。VR公用程式使FSP 260能夠防止未來DVFS操作傳輸至經移除之DCA(DCA A 270)。
在另一例子中，所有DCA(DCA A 270及DCA B 290)可用於處理一或多個DVFS操作，且一或多個失敗發生(例如，系統互連匯流排205內之通信失敗或VRM組件失敗)。在DVFS操作期間，VR公用程式使DCA A 270及/或DCA B 290能夠請求FSP 260之初始操作電壓。隨後，DCA A 270及/或DCA B 290關於自FSP 260接收之初始操作電壓執行一或多個電壓改變操作。當失敗發生於DVFS操作外部時，DCA A 270及/或DCA B 290向FSP 260請求一初始操作電壓。在接收來自FSP 260之該初始操作電壓之後，VR公用程式及/或FSP 260使DCA A 270及/或DCA B 290能夠關於FSP 260所提供之初始操作電壓執行電壓改變操作。
圖3至圖5為說明完成說明性實施例之以上處理程序之各種方法的流程圖。儘管可參考圖1至圖2中所展示之組件來描述圖3至圖5中所說明之方法，但應理解，此情形係僅出於方便之目的，且可在實施各種方法時使用圖1至圖2中所展示之組件的替代組件及/或組態。該等方法之關鍵部分可藉由處理器(處理器A 130及處理器B 140)內之VFCU 135來完成，及/或藉由在系統架構100(圖1)內之微控制器A 172及微控制器B 192上執行的VR公用程式145來完成。因此自VR公用程式145及系統架構100內之組件兩者的觀點來描述該等方法。
圖3描繪用於管理DVFS操作內之一或多個請求(例如，電壓改變請求及頻率改變請求)之處理程序。圖3之處理程序在啟動器區塊300處開始且進行至區塊302，在區塊302，接收電壓/頻率改變請求之一序列。在區塊304，相對於對應頻率改變操作之序列動態地向前移位電壓改變請求之該序列。在區塊306，將一指示符電壓改變請求自動添加於電壓改變請求之序列之末端，以便以信號通知先前電壓改變請求及/或DVFS操作之完成。在區塊308，將電壓改變請求中之一或多者傳輸至將電力供應至一或多個處理器之每一DCA。
在區塊310，進行是否自所有DCA偵測到一成功(ACK)回應之決策。若自所有DCA偵測到一成功回應，則處理程序繼續至區塊316。在區塊316，進行是否達到指示符電壓之決策。若達到了指示符電壓，則處理程序繼續至區塊322。若未達到指示符電壓，則處理程序返回至區塊308。若自所有DCA未偵測到成功回應，則處理程序繼續至區塊312。在區塊312，重新起始電壓改變請求達N次(其中N為一預先決定數字)。在區塊314，進行是否自所有DCA接收到一ACK之決策。若自所有DCA偵測到一成功回應，則處理程序繼續至區塊316。若未偵測到一成功回應(或接收到一「NACK」回應)，則處理程序繼續至區塊318。在區塊318，將失敗警報發送至FSP。在區塊320，暫時中止來自處理器及/或至一或多個DCA之一或多個未來電壓改變操作。處理程序在區塊322結束。
在圖4中描繪判定用於執行DVFS操作之請求之成功或失敗的處理程序。圖4之處理程序在啟動器區塊400處開始且進行至區塊402，在區塊402，接收一請求以起始DVFS操作。在區塊404，進行當前是否擱置電壓改變及/或頻率改變請求之決策。若當前擱置電壓改變及/或頻率改變請求，則該處理程序繼續至區塊410。在區塊410，將一失敗(「NACK」)回應傳輸至處理器。在區塊412，重新提交用於執行DVFS操作之請求，且處理程序返回至區塊404。在區塊404，若當前未擱置電壓改變及/或頻率改變請求，則處理程序繼續至區塊406。在區塊406，進行先前電壓改變請求/或頻率改變請求之執行是否失敗之決策。若先前電壓改變請求/或頻率改變請求失敗，則處理程序繼續至區塊410。若先前電壓改變請求/或頻率改變請求尚未失敗，則在區塊408，VR公用程式致使能夠執行電壓改變請求及/或DVFS操作。處理程序在區塊414結束。
圖5描繪用於在系統架構內之一或多個組件失敗時管理電壓改變請求的處理程序。圖5之處理程序在啟動器區塊500處開始且進行至區塊502，在區塊502，接收一組件失敗通知。在區塊504，進行是否移除一或多個DCA之決策。若移除一或多個DCA，則處理程序繼續區塊506。在區塊506，取消與經移除之DCA的通信嘗試。在區塊508通知FSP。在區塊510，取消傳輸至經移除之DCA的一或多個電壓改變請求及/或頻率改變請求。若在區塊504未移除一或多個DCA，則處理程序繼續區塊512。在區塊512，向FSP請求一初始操作電壓。在區塊514，自FSP接收該初始操作電壓。在區塊516，相對於初始操作電壓而言，完成電壓改變請求及/或DVFS操作。處理程序在區塊518結束。
在以上流程圖中，該等方法中之一或多者係體現於一含有電腦可讀程式碼之電腦可讀儲存媒體中，以使得當在計算器件上(藉由處理單元)執行該電腦可讀程式碼時執行一系列步驟。在一些實施中，在不偏離本發明之精神及範疇的情況下，該等方法之特定處理程序係經組合、同時或以不同次序執行，或有可能被省略。因此，雖然以特定序列描述並說明了該等方法處理程序，但處理程序之特定序列的使用並不意謂暗示對本發明之任何限制。在不脫離本發明之精神或範疇的情況下，可關於處理程序之序列進行改變。因此，特定序列之使用不應以限制意義加以理解，且本發明之範疇擴展至附加申請專利範圍及其等效物。
如熟習此項技術者將瞭解，本發明可體現為一方法、系統及/或電腦程式產品。因此，本發明可採用完全硬體實施例、完全軟體實施例(包括韌體、常駐軟體、微碼，等)或組合軟體與硬體態樣之實施例的形式，該等實施例在本文中皆可通稱為「電路」、「模組」、「邏輯」或「系統」。此外，本發明可採用在電腦可用儲存媒體上之電腦程式產品的形式，該電腦可用儲存媒體具有體現於該媒體中或該媒體上之電腦可用程式碼。
如將進一步瞭解，可使用軟體、韌體、微碼或硬體之任何組合來實施本發明之實施例中的處理程序。作為以軟體實踐本發明之預備步驟，程式設計碼(無論軟體抑或韌體)將通常儲存於一或多個機器可讀儲存媒體中，諸如，固定(硬)碟機、碟片、磁碟、光碟、磁帶、諸如RAM、ROM、PROM之半導體記憶體等，藉此根據本發明來製作一製品。該含有該程式設計碼之製品係藉由如下方式來使用：直接自儲存器件執行該程式碼、藉由將程式碼自儲存器件複製至另一儲存器件(諸如，硬碟、RAM，等)，抑或使用傳輸型媒體(諸如，數位及類比通信鏈路)來傳輸程式碼以用於遠端執行。該媒體可為電子、磁性、光學、電磁、紅外線或半導體系統(或裝置或器件)或傳播媒體。另外，該媒體可為可含有、儲存、傳達、傳播或輸送用於藉由執行系統、裝置或器件使用或結合執行系統、裝置或器件使用之程式的任何裝置。本發明之方法可藉由組合含有根據所描述實施例之程式碼的一或多個機器可讀儲存器件與用以執行其中所含之程式碼的適當處理硬體來實踐。用於實踐本發明之裝置可為一或多個處理器件及儲存系統，該一或多個處理器件及儲存系統含有或具有針對根據本發明編碼之程式的網路存取(經由伺服器)。大體而言，術語電腦、電腦系統或資料處理系統可經廣泛定義而涵蓋具有執行來自記憶體媒體之指令/程式碼之處理器(或處理單元)的任何器件。
熟習此項技術者將瞭解，本發明之說明性實施例之軟體態樣能夠散佈為多種形式之程式產品，且本發明之說明性實施例同等地應用之軟體態樣與用以實際上進行該散佈之媒體的特定類型無關。舉例而言，媒體之類型的非排外式清單包括：可記錄類型之(有形)媒體，諸如，軟碟、隨身碟、硬碟驅動器、CD ROM、DVD；及傳輸類型之媒體，諸如，數位及類比通信鏈路。
雖然已參考例示性實施例描述了本發明，但熟習此項技術者應理解，在不脫離本發明之範疇的情況下，可進行各種改變且其元件可用等效物來取代。另外，在不脫離本發明之教示的基本範疇之情況下，可進行許多修改以適應針對本發明之教示的特定系統、器件或其組件。因此，意欲使本發明不限於用於進行本發明之所揭示特定實施例，而是本發明將包括屬於附加申請專利範圍之範疇內的所有實施例。此外，術語第一、第二等之使用並不表示任何次序或重要性，而是使用術語第一、第二等以將一個元件與另一元件區分開。
100．．．系統架構
105．．．系統互連/匯流排
120．．．電壓調節器模組(VRM)1 A
125．．．電壓調節器模組(VRM)1 B
130．．．處理器A
135．．．電壓及頻率控制單元(VFCU)
140．．．處理器B
145．．．電壓調節(VR)公用程式
150．．．電壓調節器模組(VRM)2 A
155．．．電壓調節器模組(VRM)2 B
160．．．靈活支援處理器(FSP)
170．．．直流總成(DCA)A
172．．．微控制器A
190．．．直流總成(DCA)B
192．．．微控制器B
200．．．系統架構
205．．．系統互連匯流排
220．．．電壓調節器模組(VRM)A
230．．．處理器A
240．．．處理器B
250．．．電壓調節器模組(VRM)B
256．．．電壓調節從屬器件
260．．．靈活硬體支援處理器(FSP)
270．．．直流總成(DCA)A
272．．．微控制器A
290．．．直流總成(DCA)B
292．．．微控制器B
圖1提供根據本發明之一實施例的實踐本發明之實例高級系統架構的方塊圖表示；
圖2為根據本發明之一實施例的與一或多個電壓調節器模組、靈活支援處理器(FSP)及一或多個直流總成相關聯之一或多個微處理器的方塊圖表示；
圖3為說明根據本發明之一實施例的用於管理動態電壓及頻率按比例調整(DVFS)操作內之一或多個請求(例如，電壓改變請求及頻率改變請求)之處理程序的流程圖；
圖4為說明根據本發明之一實施例的直流總成(DCA)用於判定用於執行DVFS操作之請求的成功或失敗之處理程序的流程圖；及
圖5為說明根據本發明之一實施例的FSP用於在系統架構內之一或多個組件失敗時管理電壓改變請求之處理程序的流程圖。
100．．．系統架構
105．．．系統互連/匯流排
120．．．電壓調節器模組(VRM)1 A
125．．．電壓調節器模組(VRM)1 B
130．．．處理器A
135．．．電壓及頻率控制單元(VFCU)
140．．．處理器B
145．．．電壓調節(VR)公用程式
150．．．電壓調節器模組(VRM)2 A
155．．．電壓調節器模組(VRM)2 B
160．．．靈活支援處理器(FSP)
170．．．直流總成(DCA)A
172．．．微控制器A
190．．．直流總成(DCA)B
192．．．微控制器B

Claims (10)

  1. 一種用於管理與具有一或多個處理器之一資料處理系統中的一或多個電壓改變請求及一或多個頻率改變請求相關聯之操作的方法，該方法包含：一處理器接收一電壓改變請求及一頻率改變請求中之一或多者；偵測與一或多個電壓改變請求相關聯之一第一序列及與一或多個頻率改變請求相關聯之一第二序列；動態地修改該第一序列及該第二序列，其中修改該第一序列及該第二序列包括相對於一或多個對應頻率改變請求向前移位該一或多個電壓改變請求；自動將一指示符電壓改變插入於該第一序列之一末端；偵測該指示符電壓改變之執行；及判定何時成功達到與該指示符電壓改變相關聯之一指示符電壓，其中該指示符電壓之偵測意謂著一或多個先前電壓改變請求之完成。
  2. 如請求項1之方法，其進一步包含：識別將電力供應至該一或多個處理器之一或多個直流總成(DCA)；判定何時在一直流總成(DCA)內擱置該電壓改變請求及該頻率改變請求中之一或多者；及當該電壓改變請求及該頻率改變請求與一動態電壓及頻率按比例調整(DVFS)操作相關聯時，使得該DCA能夠在藉由該DCA接收該DVFS操作時傳輸一成功回應及一失敗回應中之一者，其中該成功回應指示該DVFS操作之執行正開始且該失敗回應指示該DVFS操作之執行當前未開始。
  3. 如請求項2之方法，其進一步包含：當傳輸該失敗回應時，將該DVFS操作重新提交至該DCA達N次，其中N為一預先決定之數字；及當自該DCA傳輸該成功回應時，致使能夠執行該DVFS操作。
  4. 如請求項1之方法，其進一步包含：判定何時自所有直流總成(DCA)接收該成功回應；當自所有DCA接收該成功回應時，致使能夠執行一擱置DVFS操作及一擱置電壓改變請求中之一或多者；及當自一或多個DCA接收一或多個失敗回應時，將一失敗警報發送至一靈活支援處理器(FSP)。
  5. 如請求項1之方法，其進一步包含：判定何時移除一或多個DCA；當移除一或多個DCA時：取消一或多個處理器與一經移除之DCA之間的一通信嘗試；將一通知傳輸至該FSP，其中該通知識別該一或多個經移除之DCA；及使該FSP能夠防止未來DVFS操作自該處理器傳輸至該經移除之DCA。
  6. 如請求項5之方法，其進一步包含：當一組件失敗在該DVFS操作期間或在該DVFS操作之前發生且未移除該一或多個DCA時：向該FSP請求一初始操作電壓；自該FSP接收該初始操作電壓；及致使能夠執行關於該初始操作電壓之該電壓改變請求。
  7. 一種資料處理系統，其包含：一或多個處理器；一電壓及頻率控制單元(VFCU)；一直流總成(DCA)；一電壓調節器模組(VRM)；一公用程式，其在該直流總成上執行且其包含經執行以管理與一或多個電壓改變及一或多個頻率改變相關聯之操作的指令，該等指令提供如請求項1至6項之任一項所述之方法。
  8. 如請求項7之資料處理系統，其進一步包含用於以下操作之邏輯：當一先前DVFS操作為一失敗回應之接受者時，致使能夠自該DCA傳輸該失敗回應至該處理器。
  9. 一種電腦程式產品，其包含：一電腦可讀儲存媒體；及在該電腦可讀儲存媒體上之程式碼，當藉由具有一或多個處理器之一電腦器件執行時，該程式碼提供如請求項1至6項之任一項所述之方法。
  10. 如請求項9之電腦程式產品，其進一步包含用於以下操作之程式碼：當一先前DVFS操作為一失敗回應之接受者時，致使能夠自該DCA傳輸該失敗回應至該處理器。
TW099133528A 2009-10-05 2010-10-01 用於管理與一或多個電壓改變請求及一或多個頻率改變請求相關聯之操作的方法、資料處理系統及電腦程式產品 TWI463296B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/573,284 US8566618B2 (en) 2009-10-05 2009-10-05 Reliable setting of voltage and frequency in a microprocessor

Publications (2)

Publication Number Publication Date
TW201140304A TW201140304A (en) 2011-11-16
TWI463296B true TWI463296B (zh) 2014-12-01

Family

ID=43824082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099133528A TWI463296B (zh) 2009-10-05 2010-10-01 用於管理與一或多個電壓改變請求及一或多個頻率改變請求相關聯之操作的方法、資料處理系統及電腦程式產品

Country Status (5)

Country Link
US (1) US8566618B2 (zh)
JP (1) JP5656539B2 (zh)
KR (1) KR101231558B1 (zh)
CN (1) CN102033788B (zh)
TW (1) TWI463296B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8812879B2 (en) * 2009-12-30 2014-08-19 International Business Machines Corporation Processor voltage regulation
US8423802B2 (en) * 2010-04-07 2013-04-16 Andes Technology Corporation Power scaling module and power scaling unit of an electronic system having a function unit in a standby state which is insensitive to change in frequency or voltage during synchronization
FR2985045B1 (fr) * 2011-12-21 2014-11-28 Commissariat Energie Atomique Controle tension-frequence optimise
US9377830B2 (en) 2011-12-30 2016-06-28 Samsung Electronics Co., Ltd. Data processing device with power management unit and portable device having the same
CN102759702B (zh) * 2012-06-29 2014-06-18 福州瑞芯微电子有限公司 用于检测芯片内工作电路的电压与频率关系的电路及方法
JP2014026681A (ja) 2012-07-24 2014-02-06 Ps4 Luxco S A R L 半導体装置及びこれを備えた情報処理システム
KR101832821B1 (ko) 2012-09-10 2018-02-27 삼성전자주식회사 동적 전압 주파수 스케일링 방법, 어플리케이션 프로세서 및 이를 구비하는 모바일 기기
KR102002899B1 (ko) 2012-12-18 2019-07-23 삼성전자 주식회사 시스템-온 칩, 이의 동작 방법, 및 이를 포함하는 장치
US9354930B2 (en) 2014-04-11 2016-05-31 Telefonaktiebolaget Lm Ericsson (Publ) Scheduling of global voltage/frequency scaling switches among asynchronous dataflow dependent processors
US9369040B1 (en) * 2015-03-02 2016-06-14 Endura Technologies LLC Load aware voltage regulator and dynamic voltage and frequency scaling
CN105677000B (zh) * 2016-02-14 2018-10-19 华为技术有限公司 动态电压频率调整的系统及方法
KR20170124017A (ko) 2016-04-29 2017-11-09 삼성전자주식회사 동작 전압을 조절하는 메모리 장치, 메모리 장치를 제어하는 어플리케이션 프로세서 및 메모리 장치의 동작방법
US10095296B2 (en) * 2016-10-06 2018-10-09 Dell Products, L.P. Multi-parameter current sharing
JP7153546B2 (ja) * 2018-11-29 2022-10-14 株式会社トヨタプロダクションエンジニアリング 荷重検出装置
TWI777320B (zh) * 2020-12-04 2022-09-11 神雲科技股份有限公司 功耗校調方法與伺服器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190689B2 (en) * 1998-01-08 2007-03-13 Kabushiki Kaisha Toshiba Retransmission control method and apparatus for use in OFDM radio communication system
CN101036120A (zh) * 2004-11-29 2007-09-12 英特尔公司 频率和电压缩放架构
TW200840189A (en) * 2007-03-30 2008-10-01 Simlogic Holding B V Pulse width controlled DC-DC converter having pulse width period control for influencing power consumption
TW200840414A (en) * 2007-02-13 2008-10-01 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh LED module and procedure for operating at least one LED
WO2009015326A2 (en) * 2007-07-26 2009-01-29 Qualcomm Incorporated Method and apparatus for adaptive voltage scaling based on instruction usage
TWI312914B (en) * 2004-09-30 2009-08-01 Acbel Polytech Inc Forward converter with synchronous rectifier and reverse current control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906015B2 (ja) * 2000-07-12 2007-04-18 株式会社東芝 クロック周波数切り替え機能を有するｌｓｉ、計算機システム及びクロック周波数切り替え方法
EP1325546A2 (en) * 2000-10-10 2003-07-09 Primarion, Inc. System and method for highly phased power regulation
EP1573490A2 (en) * 2002-12-04 2005-09-14 Koninklijke Philips Electronics N.V. Software-based control of microprocessor power dissipation
US7836322B2 (en) * 2002-12-21 2010-11-16 Power-One, Inc. System for controlling an array of point-of-load regulators and auxiliary devices
US7346791B2 (en) * 2003-03-26 2008-03-18 Matsushita Electric Industrial Co., Ltd. Method for controlling a clock frequency of an information processor in accordance with the detection of a start and a end of a specific processing section
US7321979B2 (en) * 2004-01-22 2008-01-22 International Business Machines Corporation Method and apparatus to change the operating frequency of system core logic to maximize system memory bandwidth
US7966511B2 (en) * 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
JP4562694B2 (ja) 2006-06-20 2010-10-13 富士通株式会社 再送制御方法及び装置
JP4959280B2 (ja) * 2006-10-04 2012-06-20 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチプロセッサシステムのプロセッサに電源を供給する方法および装置
US7840825B2 (en) 2006-10-24 2010-11-23 International Business Machines Corporation Method for autonomous dynamic voltage and frequency scaling of microprocessors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190689B2 (en) * 1998-01-08 2007-03-13 Kabushiki Kaisha Toshiba Retransmission control method and apparatus for use in OFDM radio communication system
TWI312914B (en) * 2004-09-30 2009-08-01 Acbel Polytech Inc Forward converter with synchronous rectifier and reverse current control
CN101036120A (zh) * 2004-11-29 2007-09-12 英特尔公司 频率和电压缩放架构
TW200840414A (en) * 2007-02-13 2008-10-01 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh LED module and procedure for operating at least one LED
TW200840189A (en) * 2007-03-30 2008-10-01 Simlogic Holding B V Pulse width controlled DC-DC converter having pulse width period control for influencing power consumption
WO2009015326A2 (en) * 2007-07-26 2009-01-29 Qualcomm Incorporated Method and apparatus for adaptive voltage scaling based on instruction usage

Also Published As

Publication number Publication date
JP2011081800A (ja) 2011-04-21
US20110083021A1 (en) 2011-04-07
TW201140304A (en) 2011-11-16
CN102033788B (zh) 2013-04-17
KR20110037871A (ko) 2011-04-13
KR101231558B1 (ko) 2013-02-07
US8566618B2 (en) 2013-10-22
CN102033788A (zh) 2011-04-27
JP5656539B2 (ja) 2015-01-21

Similar Documents

Publication Publication Date Title
TWI463296B (zh) 用於管理與一或多個電壓改變請求及一或多個頻率改變請求相關聯之操作的方法、資料處理系統及電腦程式產品
US8255928B2 (en) Automated termination of selected software applications in response system events
TWI310899B (en) Method, system, and product for utilizing a power subsystem to diagnose and recover from errors
CN109144922B (zh) 数据传输装置及其方法
WO2012023200A1 (ja) 情報処理システム、管理装置、および情報処理装置の管理方法
US8954619B1 (en) Memory module communication control
JP2007304884A (ja) エラー回復プログラム、エラー回復装置及びコンピュータシステム
US11016750B2 (en) Firmware update system
CN110995851A (zh) 消息处理方法、装置、存储介质及设备
US9043283B2 (en) Opportunistic database duplex operations
US8522076B2 (en) Error detection and recovery in a shared pipeline
JP2013196347A (ja) 情報処理装置及び情報処理プログラム
JP5909948B2 (ja) 情報処理装置および情報処理装置の試験方法
CN101126993B (zh) 数据处理系统、数据处理设备和数据处理方法
TWI548234B (zh) 伺服器機櫃之韌體更新方法
JP2008225745A (ja) プロセス制御装置および方法およびプログラム
US9405629B2 (en) Information processing system, method for controlling information processing system, and storage medium
JP5488693B2 (ja) マルチクラスタシステム
JP2009187474A (ja) 半導体装置、携帯可能な電子装置、自己診断方法、自己診断プログラム
JP5334173B2 (ja) データ転送システム及びリトライ制御方法
JP2006072880A (ja) 情報処理方法、情報処理プログラム、及び情報処理システム
JP4260441B2 (ja) システムヘルスチェックプログラム及びシステムヘルスチェック方法
JP2008299632A (ja) 半導体集積回路、半導体集積回路を備えた画像処理装置、及び半導体集積回路の通信制御方法
JP2010055242A (ja) バスシステム、機器システム及びバスドライバプログラム
JP2008134782A (ja) 故障検出方法、故障検出装置及びデータ送信装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees