TWI462203B - 在積體電子元件中隔離打線接合 - Google Patents

在積體電子元件中隔離打線接合 Download PDF

Info

Publication number
TWI462203B
TWI462203B TW100114967A TW100114967A TWI462203B TW I462203 B TWI462203 B TW I462203B TW 100114967 A TW100114967 A TW 100114967A TW 100114967 A TW100114967 A TW 100114967A TW I462203 B TWI462203 B TW I462203B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
opening
region
layer
image sensor
Prior art date
Application number
TW100114967A
Other languages
English (en)
Other versions
TW201207969A (en
Inventor
John P Mccarten
Cristian A Tivarus
Original Assignee
Omnivision Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Tech Inc filed Critical Omnivision Tech Inc
Publication of TW201207969A publication Critical patent/TW201207969A/zh
Application granted granted Critical
Publication of TWI462203B publication Critical patent/TWI462203B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

在積體電子元件中隔離打線接合
本發明係關於積體電子元件，且更特定而言係關於在具有一上覆於一接合襯墊上之半導體材料及一穿過該半導體材料中之一開口貼附至該接合襯墊之導線的積體電子元件中隔離打線接合。
一影像感測器使用將入射光轉換成電信號之光敏感光區域來擷取影像。影像感測器大體上分類為前照式影像感測器或背照式影像感測器。圖1為根據先前技術之前照式影像感測器之簡化說明。影像感測器100包括形成於一半導體層108及一互連層110內之像素102、104、106。感光區域112、114、116形成於半導體層108中。諸如閘極及連接器之導電互連件118、120、122形成於互連層110中。
不幸的是，感光區域112、114、116上方的導電互連件118、120、122及與互連層110相關聯的各種其他特徵之定位不利地影響影像感測器100之填充因數及量子效率。此係因為來自一主場景(subject scene)之光124必須在其由感光區域112、114、116偵測到之前傳遞通過互連層110之故。
一背照式影像感測器藉由建構該影像感測器以使得來自一主場景之光入射於該半導體層108之一背面上來處理此等填充因數及量子效率問題。半導體層108之「正面」126按照慣例稱為毗連互連層110之半導體層108之面，而「背面」128為相對於正面126之半導體層108之面。圖2為根據先前技術之背照式影像感測器200之簡化說明。互連層110定位於支撐基板202與半導體層108之間。此情形允許光124撞擊半導體層108之背面128，在該半導體層108中，該光124由感光區域112、114、116偵測到。由感光區域112、114、116進行之光偵測不再受金屬化層互連件及互連層110之其他特徵影響。
與互連層110相關聯之該等其他特徵中之一者為接合襯墊。接合襯墊用來傳輸信號至一積體電子元件(諸如，一影像感測器)中之各種電路及元件及自該等電路及元件接收信號。一貼附至一接合襯墊之導線電連接至該影像感測器中之一或多個電路或元件。圖3為根據先前技術之背照式影像感測器300中一貼附至一接合襯墊之導線的圖解說明。開口302穿過半導體層304而形成以暴露互連層308中之一接合襯墊306。若導線310在貼附至接合襯墊306時(諸如在區域312處)接觸半導體層304，則導線310電連接至半導體層304且產生一至該影像感測器之電短路。該電短路使該影像感測器呈現為不可用。如此之電短路對前照式影像感測器而言並不成問題，此係因為該等接合襯墊處於定位於該半導體層上方之該互連層中之故。接合導線不能接觸該半導體層。
當一測試器偶然用一探針觸碰半導體層304時，亦可在晶圓級測試出現電短路。當該影像感測器無實際問題時，該探測器可報告晶粒有故障。
在封裝測試及晶圓測試兩者之故障降低良率，且因此增加成本。已使用若干隔離技術來防止電短路損壞該等影像感測器。圖4為根據先前技術之背照式影像感測器中之第一隔離技術的圖解描繪。一保形絕緣材料400沈積於該影像感測器上方且給開口402之側壁加襯裡。該絕緣材料400使半導體層404與一導線(未圖示)電隔離。然而，該保形絕緣材料400使開口402之寬度406變窄，以致在一些情況中，由於一導線大於寬度406，因此無法將該導線貼附至接合襯墊408。
圖5為根據先前技術之背照式影像感測器中之第二隔離技術的圖解說明。深渠溝隔離區500係用介電材料形成且自半導體層504之正面502延伸至半導體層504之背面506。若導線508在貼附至接合襯墊510時(諸如在區域512處)接觸半導體層504，則深渠溝隔離區500使半導體層504電隔離且防止導線508產生一至該影像感測器之電短路。不幸的是，製造深渠溝隔離區為一需要許多處理步驟之複雜程序。此複雜性增加生產利用此隔離技術之影像感測器之成本。
可在具有一上覆於一接合襯墊上之半導體層或半導體材料及一穿過該半導體層或該半導體材料中之一開口貼附至該接合襯墊之導線的任何積體電子元件中實施本發明之實施例。一種積體電子元件包括一具有一第一導電型之半導體層及一安置成鄰接於該半導體層之一正面之互連層。至少一個接合襯墊安置於該互連層中且形成為鄰接於該半導體層之該正面。一自該半導體層之背面並穿過該半導體層形成之開口暴露該接合襯墊之至少一部分。一具有一第二導電型之第一區自該半導體層之該背面延伸至該半導體層之該正面且圍繞該開口。該第一區可毗連該開口之一周邊，或者，一具有該第一導電型之第二區可安置於該第一區與該開口之一周邊之間。
一種用於在一電子元件中隔離一貼附至一接合襯墊之導線之方法包括在一具有一第二導電型之半導體層之一部分中形成一具有一第一導電型之第一區。該第一區自該半導體層之一背面延伸至該半導體層之一正面，且該第一導電型與該第二導電型相反。形成自該半導體層之該背面貫穿該半導體層的開口以暴露一接合襯墊之至少一部分，該接合襯墊鄰接於該半導體層之該正面而安置於一互連層中。可隨後將一導線貼附至該接合襯墊。
在根據本發明之一個實施例中，該第一區包含一井且該開口穿過該井而形成。該井之剩餘部分圍繞並鄰接該開口之一周邊。
在根據本發明之另一實施例中，該第一區圍繞該半導體層之一部分且該開口穿過該半導體層之該經圍繞之部分而形成。該半導體層之該經圍繞之部分的剩餘部分鄰接該開口之一周邊，且該第一區圍繞該開口並毗連該半導體層之該經圍繞之部分的該剩餘部分。
且在根據本發明之又一實施例中，該第一區圍繞該半導體層之一部分且該第二導電型之一井形成於該半導體層之該經圍繞之部分中。該開口穿過該井而形成以使得該井之剩餘部分圍繞並毗連該開口之一周邊。該第一區圍繞該開口且毗連該半導體層中之該井及該經圍繞之部分的該剩餘部分。
參看以下圖式更好地理解本發明之實施例。該等圖式之組件未必相對於彼此按比例繪製。
除非上下文另外清楚地指示，否則以下術語遍及本說明書及申請專利範圍採用本文中明確地關聯之含義。「一」及「該」之含義包括複數引用，「在...中」之含義包括「在...中」及「在...上」。術語「連接」意謂所連接項目之間的直接電連接或經由一或多個被動或主動中間裝置進行的間接連接。術語「電路」意謂單一元件或連接在一起以提供所要功能之多個元件(無論是主動元件抑或被動元件)。術語「信號」意謂至少一個電流、電壓、電荷或資料信號。
另外，參考正描述之圖式的定向來使用諸如「在...上」、「在...上方」、「頂部」、「底部」之方向術語。因為本發明之實施例之元件可定位於許多不同定向上，所以該方向術語僅出於說明之目的而使用且決不為限制性的。當結合一影像感測器晶圓或對應影像感測器之層使用時，該方向術語意欲被寬泛地加以解釋，且因此不應被解釋為排除一或多個介入層或其他介入影像感測器特徵或組件的存在。因此，在本文中描述為形成於另一層上或形成於另一層上方之一給定層可藉由一或多個額外層而與該另一層分離。
最後，術語「半導體層」及「晶圓」應理解為基於半導體之材料，其包括(但不限於)矽、絕緣體上矽(SOI)技術、藍寶石上矽(SOS)技術、摻雜及未摻雜半導體、形成於一半導體基板上之磊晶層或井區及其他半導體結構。
參看圖式，遍及若干視圖，相同的數字指示相同部分。
在本文中關於一特定積體電子元件(一背照式影像感測器)而描述本發明。熟習此項技術者將瞭解，本發明之實施例之使用不限於背照式影像感測器。可在具有一上覆於一接合襯墊上之半導體層或半導體材料及一穿過該半導體層中之一開口貼附至該接合襯墊之導線的任何電子元件中使用本發明之實施例。圖6為根據本發明之一實施例中之影像擷取裝置的方塊圖。在圖6中將影像擷取裝置600實施為一數位相機。熟習此項技術者將認識到，一數位相機僅為一可利用一併有本發明之影像感測器之影像擷取裝置的一個實例。其他類型之影像擷取裝置(諸如，蜂巢式電話相機、掃描儀及數位視訊攝錄影機)可用於本發明。
在數位相機600中，來自一主場景之光602輸入至一成像級604。成像級604可包括習知組件，諸如一透鏡、一中性密度濾光片、一光圈及一快門。光602由成像級604聚焦以在影像感測器606上形成一影像。影像感測器606藉由將入射光轉換成電信號來擷取一或多個影像。在根據本發明之一實施例中，將影像感測器606實施為一背照式x-y可定址影像感測器。一x-y可定址影像感測器之一個實例為一互補金屬氧化物半導體(CMOS)影像感測器。
數位相機600進一步包括處理器608、記憶體610、顯示器612及一或多個額外輸入/輸出(I/O)組件614。雖然在圖6之實施例中展示為獨立組件，但可將成像級604與影像感測器606(且有可能與數位相機600之一或多個額外組件)整合以形成一相機模組。舉例而言，在根據本發明之實施例中，可在一相機模組中將一處理器或一記憶體與影像感測器606整合。
可將處理器608實施為(例如)一微處理器、一中央處理單元(CPU)、一特殊應用積體電路(ASIC)、一數位信號處理器(DSP)或其他處理裝置，或多個此等裝置之組合。成像級604及影像感測器606之各種組件可由自處理器608供應之時序信號或其他信號控制。
記憶體610可組態為任何類型之記憶體，諸如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、快閃記憶體、磁碟式記憶體(disk-based memory)、抽取式記憶體或其他類型之儲存組件(呈任何組合形式)。一由影像感測器606擷取之給定影像可由處理器608儲存於記憶體610中且呈現於顯示器612上。雖然顯示器612通常為主動式矩陣彩色液晶顯示器(LCD)，但可使用其他類型之顯示器。該等額外I/O組件614可包括(例如)各種螢幕上控制組件、按鈕或其他使用者介面、網路介面或記憶卡介面。
應瞭解，圖6中所展示之該數位相機可包含熟習此項技術者所知之一類型的額外或替代組件。可自此項技術中已知之組件選擇未具體地展示或描述於本文中之組件。如先前所註明，本發明可實施於廣泛各種影像擷取裝置中。且，本文中所描述之實施例之特定態樣可至少部分地以由一影像擷取裝置之一或多個處理組件執行之軟體的形式實施。如熟習此項技術者應瞭解，給定本文中提供之教示，可以一直接方式來實施此軟體。
現參看圖7，展示根據本發明之一實施例中之適合於用作影像感測器606的影像感測器的簡化俯視圖。如較早所描述，將影像感測器700實施為一背照式影像感測器。影像感測器700包括一成像區域702，其具有用以擷取影像之像素704。像素704可配置成任何設計或圖案，諸如，配置成形成一陣列之列及行。每一像素704可包括一感光區域(未展示於圖7中)，該感光區域將光轉換成一代表由該感光區域接收之光之量的電荷。每一像素可進一步包括用以輸出一代表由該感光區域收集之電荷之量的電信號的一或多個電子元件或電路(未圖示)。結合圖8更詳細描述一像素之一例示性架構。
影像感測器700進一步包括非成像區域706。在根據本發明之一實施例中，非成像區域706安置於成像區域702之外並圍繞該成像區域702，且包括自成像區域702取樣、讀出及處理對應影像資料之電路及元件。在非成像區域706中之該等電路及元件亦可提供與取樣、讀出及處理該影像資料相關聯之一或多個信號。僅舉例而言，在一互補金屬氧化物半導體(CMOS)影像感測器中，非成像區域706可包括列定址電路及行定址電路、數位邏輯、記憶體、時序產生器、取樣及保持電路、相關雙重取樣，及類比或數位輸出電路。
與成像區域702之取樣及讀出及對應影像資料之處理相關聯之功能性可至少部分地以存儲於記憶體610中且由處理器608執行之軟體之形式實施(參看圖6)。取樣及讀出電路之部分可配置於影像感測器606外部，或與成像區域702整體地形成(例如，在一具有感光區域之共同積體電路及成像區域702之其他組件上)。熟習此項技術者將認識到，在根據本發明之其他實施例中可實施其他周邊電路組態或架構。
影像感測器700亦可包括接合襯墊708。在根據本發明之一實施例中，接合襯墊708定位於非成像區域706之外，且圍繞該非成像區域706。在根據本發明之其他實施例中，接合襯墊708可位於不同位置中。接合襯墊708允許將一或多個信號傳輸至影像感測器700，或自該影像感測器700接收一或多個信號。每一接合襯墊708可電連接至非成像區域706或成像區域702中之一電路或元件。
圖8為根據本發明之一實施例中之適合於用作影像感測器606中之像素704的像素之示意圖。像素800包括感光區域802、傳送閘極804、電荷至電壓轉換機構806、放大器808、重設電晶體810、電位VDD 812及列選擇電晶體814，該列選擇電晶體814之汲極連接至放大器808之源極，且該列選擇電晶體814之源極連接至輸出線816。重設電晶體810及放大器808之汲極維持於電位VDD 812。重設電晶體810之源極及放大器808之閘極連接至電荷至電壓轉換機構806。
感光區域802回應於光撞擊感光區域802而將光轉換成一電荷。由感光區域802收集之電荷之量就強度及持續時間兩者而言取決於落在感光區域802上之光之量。在感光區域802之集光週期之結束時，使用傳送閘極804將所積聚之電荷傳送至電荷至電壓轉換機構806。電荷至電壓轉換機構806將該電荷轉換成一電壓。在根據本發明之一實施例中，電荷至電壓轉換機構806組態為一浮動擴散組件。
重設電晶體810藉由將電荷至電壓轉換機構806設定至電位VDD 812來重設像素800。放大器808放大電荷至電壓轉換機構806中之該電壓。在根據本發明之一實施例中，放大器808實施為一源極隨耦器電晶體。使用列選擇電晶體814來選擇一列或一排像素。當列選擇電晶體814處於作用中時，放大器808上之該電壓傳送至輸出線816且隨後自像素陣列及該影像感測器讀出。
在根據本發明之其他實施例中，可不同於像素800來實施像素。僅舉例而言，在根據本發明之其他實施例中，一像素可省略諸如電荷至電壓轉換機構806之一或多個組件或共用組件。例示性替代像素架構揭示於美國專利第5,949,061號、美國專利第6,107,655號及美國專利第6,218,656號中。
現參看圖9，展示根據本發明之一實施例中之第一隔離技術的圖解描繪。被說明為一背照式影像感測器之電子元件900包括半導體層902及互連層904。在展示於圖9中之實施例中，用一具有一p型導電性之半導體材料形成半導體層902。
在半導體層902中形成具有一n型導電性之區906。區906自半導體層902之背面908延伸至半導體層902之正面910。穿過半導體層902形成開口912以暴露接合襯墊914之至少一部分。在根據本發明之一實施例中，區906圍繞並毗連開口912之一周邊。
使用此項技術中已知之技術將導線916貼附或連接至接合襯墊914。當導線916接觸半導體層902時(諸如在區域918處)，n型區906及p型半導體層902形成一反向偏壓二極體，該反向偏壓二極體藉由將接觸區域918與半導體層902電隔離而防止一電短路。
圖10A至10E為根據本發明之一實施例中之接合襯墊區的橫截面圖，該等橫截面圖用以描繪用於製造展示於圖9中之該第一隔離技術之方法。為了清楚起見，僅描述用以形成圖9之結構之製程。熟習此項技術者將認識到，除執行本文中所描述之製造程序外，亦可執行額外製造程序，或可與本文中所描述之製程同時形成一影像感測器中之額外元件。
首先，在半導體層902之正面910上沈積一遮罩層1000且將其圖案化以形成開口1002(參看圖10A)。隨後將N型摻雜劑植入(如由箭頭所表示)至半導體層902中以形成n型井1004。
接著，如圖10B中所展示，移除遮罩層1000，且在半導體層902之該正面910上沈積一形成互連層904之介電材料。使用此項技術中已知之技術在互連層904中形成互連層1006、1008、1010及接合襯墊914。
隨後將半導體層902及互連層904翻轉或旋轉一百八十度，且將插入式晶圓1012貼附至互連層904(參看圖10C)。使用此項技術中已知之一或多個技術將插入式晶圓1012貼附至互連層904。隨後將半導體層902之背面908薄化直至半導體層902處於一給定厚度(T)為止。可使用此項技術中已知之技術來將半導體層902薄化。
接著，如圖10D中所展示，在半導體層902之背面908上方沈積一遮罩層1014且將其圖案化以形成開口1016。隨後穿過半導體層902中之n型井1004形成開口912以暴露接合襯墊914之一部分。可使用此項技術中已知之技術在半導體層902中形成開口912。剩餘於半導體層902中之n型井1004之部分形成圍繞並毗連開口912之周邊之區906。
如圖10E中所展示，隨後移除遮罩層1014，且將導線916貼附或連接至接合襯墊914。雖然圖10A至10E描繪具有一n型導電性之區906及具有一p型導電性之半導體層902，但其他實施例可形成具有一p型導電性之區906及具有一n型導電性之半導體層902。
現參看圖11，展示根據本發明之一實施例中之在將導線916貼附至接合襯墊914之前的展示於圖10E中之開口912之俯視圖。開口912暴露接合襯墊914之至少一部分。區906圍繞並毗連開口912之周邊。半導體層902圍繞並毗連區906。雖然開口912、區906及半導體層902在圖11中各自描繪為具有一矩形形狀，但熟習此項技術者將認識到，開口912、區906或半導體層902可各自具有任何給定形狀。
圖12為根據本發明之一實施例中之第二隔離技術的圖解描繪。被說明為一背照式影像感測器之電子元件1200包括半導體層1202及互連層1204。在展示於圖12中之實施例中，用一具有一p型導電性之半導體材料形成半導體層1202。
在半導體層1202中形成具有一n型導電性之區1206。區1206自半導體層1202之背面1208延伸至半導體層1202之正面1210。穿過半導體層1202形成開口1212以暴露接合襯墊1214之至少一部分。在根據本發明之一實施例中，區1206圍繞但不毗連開口1212之周邊。實情為，具有一p型導電性之區1216定位於區1206與開口1212之該周邊之間。區1216可具有與半導體層1202相同之摻雜劑類型及摻雜劑濃度，或區1216可包括與半導體層1202不同之摻雜劑或不同之摻雜劑濃度。
導線1218連接至接合襯墊1214。當導線1218接觸半導體層1202時(諸如在區域1220處)，p型區1216、n型區1206及p型半導體層1202防止導線1218產生一至半導體層1202之電短路。
圖13A至13F為根據本發明之一實施例中之接合襯墊區的橫截面圖，該等橫截面圖用以描繪用於製造展示於圖12中之該第二隔離技術之方法。為了清楚起見，僅描述用以形成圖12之結構之製程。熟習此項技術者將認識到，除執行本文中所描述之製造程序外，亦可執行額外製造程序，或可與本文中所描述之製程同時形成一影像感測器中之額外元件。
首先，在半導體層1202之正面1210上沈積一遮罩層1300且將其圖案化以形成開口1302(參看圖13A)。隨後將N型摻雜劑植入(如由箭頭所表示)至半導體層1202中以形成n型區1206。N型區1206圍繞半導體層1202之一部分1303。
接著，如圖13B中所展示，移除遮罩層1300，且在正面1210上沈積另一遮罩層1304且將其圖案化以形成開口1306。隨後將P型摻雜劑植入(如由箭頭所表示)至半導體層1202之圍封部分1303中以形成p型井1308。在根據本發明之另一實施例中，圖13B中所說明之製程為可選的，且未形成井1308。實情為，半導體層1202之該圍封部分1303中之p型半導體材料未以額外p型摻雜劑摻雜。
隨後移除遮罩層1304，且在半導體層1202之正面1210上沈積形成互連層1204之介電材料(參看圖13C)。使用此項技術中已知之技術在互連層1204中形成互連層1310、1312、1314及接合襯墊1214。
接著，如圖13D中所展示，將半導體層1202及互連層1204翻轉或旋轉一百八十度，且將插入式晶圓1316貼附至互連層1204。使用此項技術中已知之一或多個技術將插入式晶圓1316貼附至互連層1204。隨後將半導體層1202之背面1208薄化直至半導體層1202處於一給定厚度(T)為止。可使用此項技術中已知之技術來將半導體層1202薄化。
隨後在背面1208上方沈積一遮罩層1318且將其圖案化以形成開口1320(參看圖13E)。穿過半導體層1202中之p型井1308形成開口1212以暴露接合襯墊1214之一部分。剩餘於半導體層1202中之p型井1308之部分形成圍繞並毗連開口1212之周邊之區1216。
接著，如圖13F中所展示，移除遮罩層1318，且將導線1218貼附或連接至接合襯墊1214。雖然圖13A至13F描繪具有一p型導電性之區1216及半導體層1202及具有一n型導電性之區1206，但根據本發明之其他實施例可形成具有一n型導電性之半導體層1202及區1216及具有一p型導電性之區1206。
現參看圖14，展示根據本發明之一實施例中之在將導線1218貼附至接合襯墊1214之前的展示於圖13F中之開口1212之俯視圖。開口1212暴露接合襯墊1214之至少一部分。區1216圍繞並毗連開口1212之周邊。可使用一形成於半導體層1202中之摻雜井(參看圖13B)或用半導體層1202中之半導體材料來產生區1216。區1206圍繞區1216，或當不在半導體層1202中製造一摻雜井時，區1206圍繞半導體層1202之一部分。在展示於圖14中之實施例中，區1206圍繞區1216。
半導體層1202圍繞並毗連區1206。雖然開口1212、區1216、區1206及半導體層1202在圖14中各自描繪為具有一矩形形狀，但熟習此項技術者將認識到，開口1212、區1216、區1206或半導體層1202可各自具有任何給定形狀。
本發明之實施例有利地提供一用於隔離一穿過一半導體層或材料中之一開口接合至一接合襯墊之導線的較不複雜之技術。本發明之實施例亦以較低成本生產，且改良電子元件之效能及測試條件。
100．．．前照式影像感測器
102．．．像素
104．．．像素
106．．．像素
108．．．半導體層
110．．．互連層
112．．．感光區域
114．．．感光區域
116．．．感光區域
118．．．導電互連件
120．．．導電互連件
122．．．導電互連件
124．．．光
126．．．半導體層之正面
128．．．半導體層之背面
200．．．背照式影像感測器
202．．．支撐基板
300．．．背照式影像感測器
302．．．開口
304．．．半導體層
306．．．接合襯墊
308．．．互連層
310．．．導線
312．．．導線接觸半導體層之區域
400．．．絕緣材料
402．．．開口
404．．．半導體層
406．．．寬度
408．．．接合襯墊
500．．．深渠溝隔離區
502．．．半導體層之正面
504．．．半導體層
506．．．半導體層之背面
508．．．導線
510．．．接合襯墊
512．．．導線接觸半導體層之區域
600．．．影像擷取裝置
602．．．光
604．．．成像級
606．．．影像感測器
608．．．處理器
610．．．記憶體
612．．．顯示器
614．．．其他輸入/輸出(I/O)
700．．．影像感測器
702．．．成像區域
704．．．像素
706．．．非成像區域
708．．．接合襯墊
800．．．像素
802．．．感光區域
804．．．傳送閘極
806．．．電荷至電壓轉換機構
808．．．放大器
810．．．重設電晶體
812．．．電位
814．．．列選擇電晶體
816．．．輸出線
900．．．電子元件
902．．．半導體層
904．．．互連層
906．．．區
908．．．半導體層之背面
910．．．半導體層之正面
912．．．開口
914．．．接合襯墊
916．．．導線
918．．．導線接觸半導體層之區域
1000．．．遮罩層
1002．．．開口
1004．．．井
1006．．．互連件
1008．．．互連件
1010．．．互連件
1012．．．插入式晶圓
1014．．．遮罩層
1016．．．開口
1200．．．電子元件
1202．．．半導體層
1204．．．互連層
1206．．．區
1208．．．半導體層之背面
1210．．．半導體層之正面
1212．．．開口
1214．．．接合襯墊
1216．．．區
1218．．．導線
1220．．．導線接觸半導體層之區域
1300．．．遮罩層
1302．．．開口
1303．．．由區1206圍繞之半導體層之部分
1304．．．遮罩層
1306．．．開口
1308．．．井
1310．．．互連件
1312．．．互連件
1314．．．互連件
1316．．．插入式晶圓
1318．．．遮罩層
1320．．．開口
圖1為根據先前技術之前照式影像感測器之簡化橫截面說明；
圖2為根據先前技術之背照式影像感測器之簡化橫截面說明；
圖3為根據先前技術之背照式影像感測器中一貼附至一接合襯墊之導線的圖解說明；
圖4為根據先前技術之背照式影像感測器中之第一隔離技術的圖解描繪；
圖5為根據先前技術之背照式影像感測器中之第二隔離技術的圖解說明；
圖6為根據本發明之一實施例中之影像擷取裝置的方塊圖；
圖7為根據本發明之一實施例中之適合於用作影像感測器606的影像感測器的簡化俯視圖；
圖8為根據本發明之一實施例中之適合於用作影像感測器606中之像素704的像素之示意圖；
圖9為根據本發明之一實施例中之第一隔離技術的圖解描繪；
圖10A至10E為根據本發明之一實施例中之接合襯墊區的橫截面圖，該等橫截面圖用以描繪用於製造展示於圖11中之該第一隔離技術之方法；
圖11為根據本發明之一實施例中之在將導線916貼附至接合襯墊914之前的展示於圖10E中之開口912之俯視圖；
圖12為根據本發明之一實施例中之第二隔離技術的圖解說明；
圖13A至13F為根據本發明之一實施例中之接合襯墊區的橫截面圖，該等橫截面圖用以描繪用於製造展示於圖12中之該第二隔離技術之方法；及
圖14為根據本發明之一實施例中之在將導線1218貼附至接合襯墊1214之前的展示於圖13F中之開口1212之俯視圖。
900．．．電子元件
902．．．半導體層
904．．．互連層
906．．．區
908．．．半導體層之背面
910．．．半導體層之正面
912．．．開口
914．．．接合襯墊
916．．．導線
918．．．導線接觸半導體層之區域

Claims (4)

  1. 一種用於在一積體電路裝置中隔離一貼附至一接合襯墊之導線之方法，該方法包含：在一半導體層之一部分中形成一具有一第一導電型之第一區，該半導體層具有一第二導電型及具有形成於其中之至少一個積體電路，其中該第一區圍繞該半導體層之一部分且自該半導體層之一背面延伸至該半導體層之一正面，且該第一導電型與該第二導電型相反；形成自該半導體層之該背面貫穿該半導體層的開口以暴露一接合襯墊之至少一部分，該接合襯墊係安置於一互連層中，該互連層係形成於該半導體層之該正面上，其中該第一區圍繞該開口；及在由該第一區圍繞之該半導體層之該部分中形成該第二導電型之一井。
  2. 如請求項1之方法，其進一步包含在形成該開口之前將該半導體層薄化至一給定厚度，其中該第一區及該井兩者自該經薄化之半導體層之該背面延伸至該經薄化之半導體層之該正面。
  3. 如請求項2之方法，其中自該半導體層之一背面穿過該半導體層形成一開口以暴露該接合襯墊之至少一部分包含穿過該半導體層之一背面穿過該井形成一開口以暴露該接合襯墊之至少一部分，其中該井之剩餘部分毗連並圍繞該開口之一周邊。
  4. 如請求項1之方法，其中穿過該半導體層之一背面穿過 該半導體層形成一開口以暴露該接合襯墊之至少一部分包含穿過該半導體層之一背面穿過該半導體層之該經圍繞之部分形成一開口以暴露該接合襯墊之至少一部分以使得該第一區圍繞該開口但不毗連該開口之一周邊。
TW100114967A 2010-04-29 2011-04-28 在積體電子元件中隔離打線接合 TWI462203B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/769,695 US8318580B2 (en) 2010-04-29 2010-04-29 Isolating wire bonding in integrated electrical components

Publications (2)

Publication Number Publication Date
TW201207969A TW201207969A (en) 2012-02-16
TWI462203B true TWI462203B (zh) 2014-11-21

Family

ID=44246508

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100114967A TWI462203B (zh) 2010-04-29 2011-04-28 在積體電子元件中隔離打線接合

Country Status (3)

Country Link
US (1) US8318580B2 (zh)
TW (1) TWI462203B (zh)
WO (1) WO2011137176A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748946B2 (en) 2010-04-29 2014-06-10 Omnivision Technologies, Inc. Isolated wire bond in integrated electrical components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318666A (en) * 1993-04-19 1994-06-07 Texas Instruments Incorporated Method for via formation and type conversion in group II and group VI materials
US5652150A (en) * 1995-06-07 1997-07-29 Texas Instruments Incorporated Hybrid CCD imaging
JP2005285814A (ja) * 2004-03-26 2005-10-13 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
US20060199365A1 (en) * 2005-03-02 2006-09-07 Endevco Corporation Junction-isolated vias

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057041A (en) 1990-06-29 1991-10-15 Foxconn International User configurable integrated electrical connector assembly
US5949061A (en) 1997-02-27 1999-09-07 Eastman Kodak Company Active pixel sensor with switched supply row select
US6107655A (en) 1997-08-15 2000-08-22 Eastman Kodak Company Active pixel image sensor with shared amplifier read-out
US6218656B1 (en) 1998-12-30 2001-04-17 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal row select
US6933237B2 (en) 2002-06-21 2005-08-23 Hewlett-Packard Development Company, L.P. Substrate etch method and device
KR20070033991A (ko) 2004-06-09 2007-03-27 코닌클리케 필립스 일렉트로닉스 엔.브이. 이미지 센서 제조 방법, 및 이미지 센서
US7586139B2 (en) 2006-02-17 2009-09-08 International Business Machines Corporation Photo-sensor and pixel array with backside illumination and method of forming the photo-sensor
US7659595B2 (en) 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
JP4609497B2 (ja) 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP5422914B2 (ja) 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
JP4655137B2 (ja) 2008-10-30 2011-03-23 ソニー株式会社 半導体装置
US8748946B2 (en) 2010-04-29 2014-06-10 Omnivision Technologies, Inc. Isolated wire bond in integrated electrical components

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318666A (en) * 1993-04-19 1994-06-07 Texas Instruments Incorporated Method for via formation and type conversion in group II and group VI materials
US5652150A (en) * 1995-06-07 1997-07-29 Texas Instruments Incorporated Hybrid CCD imaging
JP2005285814A (ja) * 2004-03-26 2005-10-13 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
US20060199365A1 (en) * 2005-03-02 2006-09-07 Endevco Corporation Junction-isolated vias

Also Published As

Publication number Publication date
US20110269292A1 (en) 2011-11-03
WO2011137176A1 (en) 2011-11-03
TW201207969A (en) 2012-02-16
US8318580B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
KR101422995B1 (ko) 고체 촬상 장치 및 카메라
JP5482025B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US9214488B2 (en) Solid state imaging device
TWI433308B (zh) 固態成像裝置及其製造方法、和電子設備
JP5552768B2 (ja) 固体撮像装置とその製造方法、及び電子機器
TWI497702B (zh) Solid state camera device
US8211732B2 (en) Image sensor with raised photosensitive elements
US8440954B2 (en) Solid-state image pickup device with a wiring becoming a light receiving surface, method of manufacturing the same, and electronic apparatus
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2012248679A (ja) 固体撮像装置、それを用いた撮像システム及び固体撮像装置の製造方法
WO2018173789A1 (ja) 撮像素子、電子機器
JP2011066241A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2012094719A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US20140151753A1 (en) Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
TWI455294B (zh) 積體電組件中之隔離銲線
TWI462203B (zh) 在積體電子元件中隔離打線接合
WO2021187422A1 (ja) 固体撮像素子及び電子機器
JP2014053431A (ja) 固体撮像装置の製造方法
TW201225272A (en) Method for forming photodetector isolation in imagers
US20120080731A1 (en) Photodetector isolation in image sensors
TW202306141A (zh) 光檢測裝置及電子機器