TWI460435B - 電源供應偵測電路、裝置及方法 - Google Patents

Description

電源供應偵測電路、裝置及方法

本發明係關於資料處理之領域。更特定言之，本發明係關於用於偵測供應電壓位準何時能達到預定電壓位準之電源供應偵測電路。

在資料處理電路中，穿過電路之漏電流是電路消耗電源的原因之一，因此希望減少漏電流之量以減少電源消耗。一種用於減少漏電流的技術是用電源開關來閘控供應給電路區塊的電源。漏電流之量取決於電路上之電壓差。因此，處理電路可能具有備用模式，其中將一給定之電壓差供應給該電路以使處理操作能夠執行；及低漏電模式，其中減少電路上之電壓差以避免漏電流但不能執行處理。

然而，一旦將電路置於低漏電模式，將電路切換回備用模式以使電路開始正常處理所花費的時間將會導致效能損失。當將電源軌自低漏電供應位準切換至外部供應位準時，則當電源軌在外部供應軌之特定範圍內時可能產生就緒訊號，以通知電路其可以進行重設並可運作。希望減少與產生就緒訊號相關聯之面積間接費用(overhead)。

自一態樣來看，本發明提供電源供應偵測電路，其耦 接至處理電路之電源供應軌，該電源供應偵測電路包含至少一個電源供應偵測單元，其用於偵測當將該電源供應軌之供應電壓位準自第一電壓位準切換至第二電壓位準時，該供應電壓位準是否已經達到預定電壓位準，該電源供應偵測單元包含：一訊號輸出，其用於輸出指示該供應電壓位準是否已經達到該預定電壓位準之一就緒訊號；一訊號節點，其耦接至該訊號輸出，該訊號輸出視在該訊號節點上之一訊號節點電壓位準而定，輸出該就緒訊號；一第一電晶體，其耦接至該電源供應軌及該訊號節點；及一第二電晶體，其耦接至該訊號節點及具有一外部電壓位準之一外部電壓供應；其中：當將該供應電壓位準自該第一電壓位準切換至該第二電壓位準時，該第一電晶體及該第二電晶體經組態以使得該第一電晶體與該第二電晶體競爭，該第一電晶體將該訊號節點電壓位準拉向該供應電壓位準，該第二電晶體將該訊號節點電壓位準拉向該外部電壓位準，該第一電晶體經組態以當該供應電壓位準達到該預定電壓位準時克服該第二電晶體；及該訊號輸出經組態以視該第一電晶體何時克服該第二電晶體而定，輸出該就緒訊號。

當將處理電路之電源供應軌之供應電壓位準自第一電 壓位準切換至第二電壓位準時，電源供應偵測電路偵測該供應電壓位準是否已經達到預定電壓位準並且輸出指示是否已經達到該預定電壓位準之就緒訊號。視耦接於第一電晶體與第二電晶體之間的訊號節點上之訊號節點電壓位準而定，輸出該就緒訊號。第一電晶體及第二電晶體彼此競爭，其中當供應電壓位準在第一電壓位準與第二電壓位準之間切換時，該第一電晶體將該訊號節點電壓位準拉向該供應電壓位準，且該第二電晶體與該第一電晶體相反，將訊號節點電壓位準拉向由外部電壓供應之外部電壓位準。第一電晶體與第二電晶體之間的相互作用使得當供應電壓位準達到預定電壓位準時第一電晶體克服第二電晶體。視第一電晶體何時克服第二電晶體而定，輸出就緒訊號。處理電路可使用就緒訊號以觸發一或多個處理運作，諸如初始化或重設運作。

由於在第一電晶體與第二電晶體之間的競爭足以偵測供應電壓位準何時達到預定電壓位準，故電路中需要極少其他時序控制，以致本技術之電路設計簡單且面積間接費用少。

處理電路可以為任何邏輯電路，諸如處理器、記憶體或快取記憶體、或記憶體控制器。預定電壓位準可為在第一電壓位準與第二電壓位準之間的任何電壓位準，但將通常為較接近第二電壓位準之電壓位準。舉例而言，預定電壓位準可在第一電壓位準與第二電壓位準之間的95%處，以使得在供應電壓位準達到第二電壓位準前不 久輸出就緒訊號。以此方式，就緒訊號可以向處理電路提供早期預警：供應電壓位準已經幾乎達到第二電壓位準。此舉使得處理電路能夠(例如)在實際上達到第二電壓位準之前開始執行重設運作，以當達到第二電壓位準時立即開始實際處理。此舉能夠減少與將處理電路自低漏電模式電力開啟至備用模式相關聯之等待時間。

第一電晶體可具有比第二電晶體高之飽和電流。此外，在第二電晶體達到飽和後第一電晶體可克服第二電晶體。

當將供應電壓位準自第一電壓位準切換至第二電壓位準時，隨著調整供應電壓位準，流過第一電晶體及第二電晶體之電流最初呈線性增加。當電流線性增加時，訊號節點電壓位準並不顯著改變。然而，由於第一電晶體具有比第二電晶體更高之飽和電流，第二電晶體將在第一電晶體前達到飽和，故在第二電晶體達到飽和之後，流過第一電晶體之電流將繼續增加而流過第二電晶體之電流大體上保持不變。流過第一電晶體之電流現在變得大於流過第二電晶體之電流，因此第一電晶體開始克服第二電晶體以將訊號節點電壓位準拉向供應電壓位準。隨後視第一電晶體何時克服第二電晶體而定，輸出就緒訊號。藉由選擇具有適當飽和電流之第一電晶體及第二電晶體，第一電晶體可經配置以當供應電壓位準達到預定電壓位準時克服第二電晶體，因此電路可以經組態以當達到預定電壓位準時發出就緒訊號。如此提供了一種 用於產生就緒訊號之有效技術。

就緒訊號可具有一就緒狀態及一未就緒狀態，該就緒狀態指示供應電壓位準已經達到預定電壓位準，該未就緒狀態指示供應電壓位準尚未達到預定電壓位準。訊號輸出為未就緒狀態，直至第一電晶體克服第二電晶體，以將訊號節點電壓位準拉向供應電壓位準為止，隨後就緒訊號將改變為就緒狀態。

電源供應偵測電路可包含耦接在訊號節點與訊號輸出之間的邏輯，該邏輯經組態以當該第一電晶體克服該第二電晶體時，將該訊號節點電壓位準拉動超過一臨限電壓位準時，將該就緒訊號自該未就緒狀態切換至該就緒狀態。該邏輯確保當第一電晶體克服第二電晶體，以將訊號節點電壓位準拉動超過臨限電壓位準時，存在確定的就緒訊號切換點。

該邏輯可包含各種電路元件(例如，緩衝器)，但在一示例性實施例中，該邏輯包含一反相器。

可將第二電晶體之一閘極端點耦接至該邏輯，以使得當第一電晶體將訊號節點電壓位準拉動超過臨限電壓位準時將第二電晶體關閉。因為一旦訊號節點電壓位準超過臨限值即關閉第二電晶體使得第一電晶體成為主控並將訊號節點電壓位準拉至供應電壓位準，所以此舉是有益的。此舉防止訊號節點電壓位準在該邏輯已經翻轉就緒訊號之後仍為接近臨限電壓位準。此意謂在已經達到預定電壓位準後就緒訊號具有確定的就緒狀態，因此確 保在任何下游電路中對就緒訊號之適當回應。

回應於將供應電壓位準自第一電壓位準切換至第二電壓位準之啟動，可開啟第一電晶體。因此，在供應電壓位準開始自第一電壓位準切換至第二電壓位準時，開啟第一電晶體以使得第一電晶體及第二電晶體開始試圖將該訊號節點電壓位準拉向與彼此相反的方向。在第一電晶體與第二電晶體之間的此競爭提供了用於偵測供應電壓位準何時達到預定電壓位準之機制。

該電路可包含一第三電晶體，其耦接於該外部電源供應與該訊號節點之間，在將該供應電壓位準自該第一電壓位準切換至該第二電壓位準之前開啟該第三電晶體，且回應於將該供應電壓位準自該第一電壓位準至該第二電壓位準之該切換之啟動而關閉該第三電晶體。因此，在供應電壓位準之切換開始之前，該第三電晶體將該訊號節點拉至外部電源供應電壓位準。在開始自第一電壓位準至第二電壓位準之切換之後，關閉該第三電晶體以使第二電晶體與第一電晶體競爭。

該第三電晶體亦可控制第二電晶體，使其在開始自第一電壓位準至第二電壓位準之切換之前開啟。

儘管單個電源供應偵測單元可能足以偵測供應軌上之供應電壓位準何時達到預定電壓位準，但是在一示例性實施例中，電源供應偵測電路包含複數個該等電源供應偵測單元。因為該等電源供應偵測單元之生產過程的製程變異可以調整第一電晶體及第二電晶體之飽和電流， 進而使得電源供應偵測單元於與期望預定電壓位準稍微不同的電壓位準觸發就緒訊號，所以此舉是有益的。藉由提供複數個電源供應偵測單元，可減少此等製程變異之效應。

在另一特徵結構中，該複數個電源供應偵測單元可包含N個電源供應偵測單元之鏈；回應於該供應電壓位準自該第一電壓位準至該第二電壓位準之該切換的啟動，開啟在該鏈中之第一電源供應偵測單元之該第一電晶體；回應於第(i-1)個電源供應偵測單元之該就緒訊號，開啟在該鏈中之第i個電源供應偵測單元的該第一電晶體，該就緒訊號指示該供應電壓位準已經達到該預定電壓位準，其中2iN；且在該鏈中之第N個電源供應偵測單元之該就緒訊號向該處理電路指示該供應電壓位準是否已經達到該預定電壓位準。

藉由提供電源供應偵測單元之鏈，來自該鏈中的最終電源供應偵測單元之發出就緒訊號的時間，將取決於鏈接之電源供應偵測單元中最慢地將就緒訊號切換至就緒狀態者，當先前的電源供應偵測單元之就緒訊號指示供應電壓位準已經達到預定電壓位準時，依次啟動該等電源供應偵測單元。若(例如)該鏈之第一電源供應偵測單元中之製程邊界使得第一電晶體特別快速地克服第二電晶體，則當供應電壓位準尚未完全達到預定電壓位準時，該第一單元將觸發一就緒訊號。此舉將使得該鏈中之下一個電源供應偵測單元使其第一電晶體與第二電晶 體競爭。第二電源供應偵測單元之第一電晶體可能花費更長的時間來克服第二電晶體，因此到該第二單元發出其就緒訊號為止，該供應電壓位準將繼續接近預定電壓位準，進而抵消該快速第一電源供應偵測單元之效應。由於該供應電壓位準將足以觸發該就緒訊號，故隨後任何更快的下游電源供應偵測單元將在啟動之後幾乎立即地發出其就緒訊號。電源供應偵測單元之鏈之最終結果在於快速單元之效應可由其他較慢的單元抵消。由於若處理電路在其上之電壓差不足以確保該電路之正確操作時開始處理，則過早的就緒訊號可導致處理錯誤，故過早發出就緒訊號可能比過遲發出就緒訊號更為有害，故上述抵消作用是有益的。電源供應偵測單元之鏈提供保護以免出現此等過早就緒訊號。

該電源供應軌可為處理電路之接地供應軌，且該第一電壓位準及該外部電壓位準可高於該第二電壓位準。在此實例中，該電源供應偵測電路可與註腳(footer)電路連用，該註腳電路用於將接地供應軌在一高電壓位準與一接地電壓位準間切換。該接地供應軌之高電壓位準可在低漏電模式期間使用以減少在該處理電路上之電壓差。當切換至備用模式時，將該接地供應軌放電至接地電壓位準以使得處理能夠開始。

或者，該電源供應軌可為處理電路之主要供應軌，且該第一電壓位準及該外部電壓位準可低於該第二電壓位準。在此實例中，該電源供應偵測電路可與標頭(header) 電路連用，該標頭電路用於將主要供應軌自一低漏電電壓位準切換至比低漏電電壓位準高之一運作電壓位準。

自另一態樣來看，本發明提供一種處理裝置，其包含：一處理電路；一電源供應軌，其用於向該處理電路供應一供應電壓位準；電源控制電路，其用於將該供應電壓位準自一第一電壓位準切換至一第二電壓位準；及根據本技術之電源供應偵測電路。

該電源供應偵測電路可包括於一處理裝置中，該處理裝置包含：一處理電路、一電源供應軌及該電源控制電路。在該電源供應軌為一VSS電源軌且該電源控制電路為一註腳電路之情況下，該電源供應偵測電路偵測VSS電源軌何時自一高電壓位準切換至一接地電壓位準、該VSS電源軌何時達到一預定電壓位準(例如，在接地電壓位準之5%內)。類似地，在該電源供應軌為一VDD電源軌且該電源控制電路為一標頭電路之情況下，該電源供應偵測電路可用以偵測該VDD電壓位準何時自一低電壓位準切換至一高電壓位準、該VDD電壓位準是否已經達到一預定電壓位準(例如，在該高電壓位準之5%內)。由於該電源供應偵測電路之面積間接費用小且電路運作簡單，故可減少該裝置之總電路負擔。

該處理電路可回應於指示該供應電壓位準已經達到預定電壓位準之就緒訊號以觸發資料處理運作。舉例而言，若該處理電路為一記憶體，則當已經達到第二電壓位準時，該記憶體可藉由電力開啟某些備用記憶體區塊 來回應於就緒訊號。

在一實施例中，該處理裝置可包含：一第一處理電路及一第二處理電路，該第一處理電路及該第二處理電路各自具有一相應的電源供應軌及電源控制電路，至少該第一處理電路具有一相應的電源供應偵測電路；其中回應於該第一處理電路之該電源供應偵測電路輸出指示該第一處理電路之該供應電壓位準已經達到該預定電壓位準的該就緒訊號，啟動將該第二處理電路之該供應電壓位準自該第一電壓位準至該第二電壓位準之切換。

當一處理裝置自一低漏電狀態激活時，隨著電路上之電壓差提高，該電路內可產生一突波電流。該突波電流可引起供應電壓位準之瞬時下降，如此可引起電路錯誤。為了減少突波電流的量，可將一處理裝置分成不同的處理電路，該等處理電路可逐個電力開啟。本技術之電源供應偵測電路可用以控制在該裝置內之不同處理區塊之連續電力開啟，此是由於偵測一第一處理電路的供應電壓位準何時達到預定位準之電源供應偵測電路可隨後發出一就緒訊號，以觸發一第二處理電路之供應電壓位準自第一電壓位準至第二電壓位準之切換的啟動。若在該裝置內存在兩個以上的處理電路，則類似地，當先前的處理電路發出指示已經達到預定電壓位準的就緒訊號時可電力開啟每一後繼處理電路。以此方式，本技術之電源供應偵測電路可用於以一種有效的方式來控制該處理裝置之電力開啟以減少突波電流。

自又一態樣來看，本發明提供電源供應偵測電路，其耦接至用於向一處理電路供應電源之電源供應構件，該電源供應偵測電路包含至少一個電源供應偵測構件，以用於偵測當將該電源供應構件之供應電壓位準自一第一電壓位準切換至一第二電壓位準時，該供應電壓位準是否已經達到預定電壓位準，該電源供應偵測構件包含：訊號輸出構件，其用於輸出指示該供應電壓位準是否已經達到該預定電壓位準之一就緒訊號；訊號節點構件，其用於輸送一訊號節點電壓位準，該訊號節點係耦接至該訊號輸出構件，該訊號輸出構件視該訊號節點構件上之一訊號節點電壓位準而定，輸出該就緒訊號；第一電晶體構件，其用於耦接該電源供應構件及該訊號節點構件；及第二電晶體構件，其用於耦接該訊號節點構件及用於供應一外部電壓位準之一外部電壓供應構件；其中：該第一電晶體構件及該第二電晶體構件經組態，以當將該供應電壓位準自該第一電壓位準切換至該第二電壓位準時，使該第一電晶體構件與該第二電晶體構件競爭，該第一電晶體構件將該訊號節點電壓位準拉向該供應電壓位準，該第二電晶體構件將該訊號節點電壓位準拉向該外部電壓位準，該第一電晶體構件經組態以當該供應電壓位準達到該預定電壓位準時克服該第二電晶體構件；及 該訊號輸出構件經組態以視該第一電晶體構件何時克服該第二電晶體構件而定，輸出該就緒訊號。

自另一態樣來看，本發明提供一種用於偵測當將處理電路的電源供應軌之供應電壓位準自一第一電壓位準切換至一第二電壓位準時，該供應電壓位準是否已經達到一預定電壓位準的方法，該方法包含以下步驟：將該供應電壓位準自該第一電壓位準切換至該第二電壓位準；組態一第一電晶體及一第二電晶體，該第一電晶體係耦接於該電源供應軌與具有一訊號節點電壓位準之一訊號節點之間，該第二電晶體係耦接於該訊號節點與具有一外部電壓位準之一外部電壓供應之間，以使得該第一電晶體與該第二電晶體競爭，該第一電晶體將該訊號節點電壓位準拉向該供應電壓位準，該第二電晶體將該訊號節點電壓位準拉向該外部電壓位準，該第一電晶體經組態以當該供應電壓位準達到該預定電壓位準時克服該第二電晶體；視該訊號節點電壓位準及該第一電晶體何時克服該第二電晶體而定，輸出一就緒訊號。

本發明之上述及其他目標、特徵及優點將由結合隨附圖式閱讀之說明性實施例之以下詳細描述可更加明白。

第1圖圖示處理裝置2，其具有耦接於VDD電源軌6與VSS電源軌8之間的處理電路4。處理電路4可為(例 如)任何邏輯電路，諸如處理器或記憶體。VSS電源軌8經由註腳電路12耦接至接地10。儘管第1圖圖示兩個註腳電路12，但是可存在更多個註腳電路。視電源閘控訊號14而定，開啟及關閉註腳電路12。當電源閘控訊號14具有高邏輯狀態時，開啟註腳開關12且將VSS電源軌8放電至接地10，以使得處理電路4處於備用模式以備處理。當電源閘控訊號14具有低邏輯位準時，藉由切斷註腳開關12來使處理電路4處於低漏電模式，以允許VSS電源軌8浮動至高於接地位準之邏輯位準。在低漏電模式中，VDD電源軌6與VSS電源軌8之間的電壓差與備用模式中之電壓差相比較有所減少，因此穿過處理電路4之漏電流比備用模式中之漏電流低。

當將處理電路4自低漏電模式切換至備用模式時，一旦VSS電源軌8上之供應電壓位準達到預定電壓位準，處理電路4即可開始處理操作。提供電源位準偵測電路(或就緒訊號產生器)20，以偵測VSS電源軌8上之供應電壓位準何時達到預定電壓位準。電源位準偵測電路20包含若干電源位準偵測單元22，其係連接為鏈。儘管第1圖圖示兩個電源位準偵測單元22，但是或可存在一個偵測單元或兩個以上的偵測單元。

每一電源位準偵測單元22包含：第一電晶體24、第二電晶體26、第三電晶體28及反相器32。第一電晶體24之閘極係耦接至電源閘控訊號14，且其源極及汲極係耦接於VSS電源軌8與訊號節點A之間。第一電晶體24 為N型電晶體。

第二電晶體26為P型電晶體，其係耦接於外部電源供應30與訊號節點A之間。外部電源供應30具有比接地10高之電壓位準。訊號節點A上之訊號為反相器32之輸入，反相器32之輸出控制第二電晶體26之閘極。第二電晶體26比第一電晶體24小，因此具有比第一電晶體24低之飽和電流。

第三電晶體28為P型電晶體，其係耦接於外部電源供應30與訊號節點A之間。視電源閘控訊號14而定，開啟及關閉第三電晶體28。

訊號節點B上之反相器32的訊號輸出表示一就緒訊號，其指示VSS電源軌8是否已經達到預定電壓位準。當VSS電源軌8尚未達到預定電壓位準時，訊號節點B具有一低邏輯位準，其指示就緒訊號之未就緒狀態；而在VSS電源軌8已經達到預定位準之後，反相器32將節點B切換至一高邏輯位準，其指示就緒訊號之就緒狀態。

對於電源位準偵測單元22之鏈中之第一及任何中間級而言，節點B上之就緒訊號被作為後續級之電源閘控訊號14而輸入。就緒訊號穿過電源位準偵測單元22之鏈行進直至鏈中之最終電源位準偵測單元22將就緒訊號40轉送至處理電路4，以指示由於VSS電源軌8已經達到所需電壓位準故處理電路現在可開始處理運作。及閘36可組合來自最終電源位準偵測單元22之就緒訊 號、電源閘控訊號14及超越控制訊號34，以使得若電源閘控訊號14、超越控制訊號34及就緒訊號40之每一者皆確立，則處理電路4僅接收就緒訊號42之就緒狀態。超越控制訊號34使裝置之使用者能夠超越就緒訊號，以使得必要時即使電源位準偵測電路20已經發出就緒訊號40，處理電路4仍不開始處理。

第2圖圖示第1圖之處理裝置之運作。在第2圖時間0處，電源閘控訊號14處於低邏輯狀態，其指示處理電路4處於低漏電節點。因此，註腳開關12關閉，且VSS電源軌8漂移至高電壓位準V₁ 。第一電晶體24關閉，且第三電晶體28開啟，以使得訊號節點A上之電壓處於相當於外部電源供應電壓V_ex 與第三電晶體28之臨限電壓之間的差之電壓位準。由於節點A上之訊號節點電壓位準比反相器32之臨限電壓V_th 高，故反相器32將訊號節點B上之電壓位準控制為低電壓位準，進而指示就緒訊號處於未就緒狀態。此舉使得第二電晶體26開啟，以使得第二電晶體26及第三電晶體28皆將節點A上之訊號節點電壓位準拉向電源供應電壓V_ex 。

在第2圖之時間t₁ 處，將電源閘控訊號14向高邏輯狀態切換，其指示向備用(通電)模式之切換。此舉接通註腳12，以使VSS電源軌8朝向接地供應電壓V₂ 放電。由於處理電路4包括RC負載，故電源閘控訊號及VSS電源軌花費一些時間來達到其切換之位準。電源閘控訊號14逐漸提高至一較高之位準而VSS電源軌8逐漸減 少至一低位準。在時間t₃ 處達到目標電壓位準V_target (亦即，將觸發就緒訊號之預定電壓位準)。在此實例中，預定電壓位準在接地供應電壓V₂ 之百分之幾內。

當在時間t₁ 處電源閘控訊號14向高狀態切換時，第一電晶體24開啟且第三電晶體28關閉，因此使第一電晶體24及第二電晶體26相互競爭。第一電晶體24將節點A上之訊號節點電壓位準拉向VSS電壓位準(其逐漸降低)，而第二電晶體26將訊號低電壓位準A拉向外部電源供應位準V_ex 。在時間t₁ 處，第一電晶體24及第二電晶體26上之電壓差起初小，因此流過此等電晶體之電流低。隨著VSS電壓位準在時間t₁ 與t₂ 之間下降，第一電晶體24、第二電晶體26間之電壓差下降，因此穿過第一電晶體24及第二電晶體26之電流線性提高。由於穿過第一電晶體24、第二電晶體26之電流大致相等，故第一電晶體24、第二電晶體26皆不成為主控，因此節點A上之電壓位準在時間t₁ 與t₂ 之間不顯著減少。

第二電晶體26具有比第一電晶體24之飽和電流I_sat1 低之飽和電流I_sat2 。在時間t₂ 處，穿過第二電晶體26之電流達到飽和電流I_sat2 ，且停止增加，即使第二電晶體26上之電壓差隨著VSS位準下降而繼續提高。然而，由於第一電晶體24之飽和電流I_sat1 高於第二電晶體26之飽和電流，故穿過第一電晶體24之電流繼續提高，因此現在第一電晶體24開始比第二電晶體26流過更多的電流。因此，在時間t₂ 與t₃ 之間，第一電晶體24開始克 服第二電晶體26之反作用，且將訊號節點A上之訊號節點電壓拉向VSS電源軌8上之供應電壓位準。第2圖圖示訊號節點A電壓位準在時間t₂ 與t₃ 之間降低。

在時間t₃ 處，訊號節點A電壓位準達到臨限電壓V_th ，以切換反相器32。此舉引起至訊號節點B上之就緒訊號之就緒(高邏輯)狀態之確定的切換。當反相器32將訊號節點B切換至高邏輯狀態時，關閉第二電晶體26。現在，對第一電晶體24不再存在任何反作用，因此第一電晶體24將訊號節點A電壓位準拉低至VSS電壓位準。

藉由調整第一電晶體24及第二電晶體26之相對尺寸及因此之飽和電流，可配置電路以使得時間t₃ 與VSS電源軌上之電壓位準達到預定電壓位準V_target 的時刻相重合，在時間t₃ 處就緒訊號自未就緒狀態切換至就緒狀態。

將節點B上之就緒訊號供應給後續之電源位準偵測電路20的電源位準偵測單元22級，以觸發後續級執行與先前級相同之動作。然而，在後續電源位準偵測單元22級中，VSS電源軌8上之電壓位準將已經變得接近於預定電壓位準，因此第一電晶體24及第二電晶體26間之電壓差將已經足夠大，以使得第一電晶體24接近於克服第二電晶體26。因此，後續級將不會花費如先前狀態一般長的時間來將就緒訊號切換至就緒狀態。一旦電源位準偵測電路20中之所有偵測級皆已經產生具有就緒狀態之就緒訊號，即將最終就緒訊號40發至處理電路4。提供多個電源位準偵測單元22級有助於減輕快速切換 電源位準偵測單元22級之效應，以使得在視電源位準偵測電路20內之多個電源位準偵測單元22級中之最慢電源位準偵測單元22級而定的時間，發出最終就緒訊號40。此舉有助於避免過早產生就緒訊號40之情況，過早產生就緒訊號40在處理電路4中會引起錯誤。

第3圖圖示一時序圖，其呈示第1圖所示的電路之模擬結果。第3圖呈示節點A及節點B如何保持相對穩定直至VSS電壓位準降低接近於第二電壓位準。一旦VSS電壓位準達到預定電壓位準，則節點A及節點B切換以指示電壓位準已經降低至足以允許處理電路4執行處理運作。一旦電源位準偵測電路20之第一電源位準偵測單元22級已經產生就緒訊號，則允許開始後續電源位準偵測單元22級。在第一電源位準偵測單元22級與第N電源位準偵測單元22級之間的將其各別就緒訊號切換至就緒狀態之延遲太短以至於在第3圖中不可見。

第3圖亦呈示了當自備用模式切換至低漏電模式時之訊號轉變(參閱第3圖在20ns與26ns之間的時段)。當將電源閘控訊號14切換回低位準時，關閉註腳開關12以允許VSS電壓位準向上浮動。此舉切斷第一電晶體24且接通第三電晶體28，第三電晶體28將訊號節點A拉回高位準，進而使得節點B上之就緒訊號返回至指示未就緒狀態之低位準狀態。

第4圖圖示偵測供應電壓位準何時達到預定電壓位準之方法。起初，處理裝置2處於低漏電模式，因此VSS 電源軌8處於高電壓狀態。第三電晶體28開啟，以將訊號節點A拉向外部電源供應電壓。

在步驟100，切換電源閘控訊號以啟動裝置之電力開啟。因此，註腳開關12開始將VSS電源軌8拉向接地供應位準。在步驟102，開啟第一電晶體24且關閉第三電晶體28，以允許第一電晶體24、第二電晶體26在步驟104競爭，其中第一電晶體24將訊號節點A拉向VSS供應位準，且第二電晶體26將訊號節點A拉向外部電源供應30之外部電源供應位準。第一電晶體24及第二電晶體26有效地彼此抵銷直至在步驟106第二電晶體26達到飽和。

一旦第二電晶體26已經達到飽和，則第一電晶體24開始比第二電晶體26流過更多電流，此是由於第一電晶體24在第二電晶體26達到飽和的時刻尚未達到飽和。因此，在步驟108，第一電晶體24克服第二電晶體26之作用，且將訊號節點A上之電壓拉向VSS電壓位準。在步驟110，將訊號節點A上之電壓位準拉動超過反相器32之臨限電壓V_th ，因此反相器32將訊號節點B之位準切換至高狀態。此舉使得第二電晶體26在步驟112關閉。因此，第一電晶體24不再面臨來自第二電晶體26之任何競爭，因此第一電晶體24將訊號節點A上之電壓位準拉至VSS電壓位準。

同時，在步驟114，訊號節點B上之高電壓位準產生自電源位準偵測單元22級輸出之就緒訊號，以指示已經 達到預定電壓位準V_target 。在步驟116，決定本電源位準偵測單元22級是否為電源位準偵測電路20之末級。若本級不是末級，則在步驟118，向下一電源位準偵測單元22級提供就緒訊號，且在下一級重複第4圖中之步驟102至步驟114。當在步驟116達到末級時，在步驟120向處理電路提供經產生之就緒訊號，以在步驟122觸發處理電路4內之處理運作。隨後第4圖之方法結束。

產生就緒訊號之時間視第一電晶體24及第二電晶體26之飽和電流而定。為了使第一電晶體24最終能夠克服第二電晶體26之反作用，第一電晶體24之飽和電流應比第二電晶體26之飽和電流高。第5圖圖示飽和電流隨著不同類型電晶體之電晶體尺寸的變化。飽和電流與電晶體寬度成比例。飽和電流亦視用於電晶體之製程規模而定。

第5圖圖示飽和電流隨著30nm之nmos電晶體及34nm之nmos電晶體及30nm之pmos電晶體的電晶體寬度的變化。第5圖考慮到最壞情況之製程邊界。對於30nm之nmos電晶體而言，在最壞情況下飽和電流小於30nm之pmos電晶體在整個電晶體寬度範圍內的最壞情況下飽和電流，因此30nm之nmos電晶體將永遠不能克服30nm之pmos電晶體的活動。相反地，若電晶體尺寸適當，則34nm之nmos電晶體具有比30nm之pmos電晶體高之飽和電流。因此，第5圖圖示0.8μm之nmos電晶體具有比0.2μm之pmos電晶體高之飽和電流，因此 此等電晶體可用作本技術之第一電晶體24及第二電晶體26。藉由選擇具有適當位準之尺寸及飽和電流的第一電晶體24及第二電晶體26，可配置電源位準偵測電路20以觸發就緒訊號，使其在VSS電源軌8達到預定電壓位準時切換。

第1圖至第5圖圖示一實施例，其中電源位準偵測電路20偵測VSS電源軌8上之電壓位準。

第6圖圖示一替代性實施例，其中提供電源位準偵測電路220以偵測VDD電源軌208上之電源供應何時達到預定位準。第6圖之電路以類似於第1圖之方式運作。在低漏電狀態，VDD電源軌208處於低電壓位準。當將電源閘控訊號214切換至通電狀態時，標頭開關212將VDD電源軌拉向電源供應210之電壓位準。此時，電源位準偵測電路220內之第一電晶體224、第二電晶體226經組態以彼此競爭，其中第一電晶體224將訊號節點A拉向VDD電壓位準，而第二電晶體226將訊號節點A拉向比電源供應位準210低之外部電源供應位準230。一旦第二電晶體226進入飽和區，第一電晶體224即克服第二電晶體226。當第一電晶體224已經將訊號節點A電壓位準拉動超過臨限位準時，反相器232翻轉訊號節點B以將就緒訊號改變為就緒狀態。隨後就緒訊號穿過任何剩餘電源位準偵測單元222行進。

與第1圖不同，在第6圖中，就緒訊號之低邏輯位準指示就緒狀態，以指示VDD電源軌208已經達到目標位 準。就緒訊號之高邏輯位準為未就緒狀態，其指示目標位準尚未達到。又，在第6圖中，電源閘控訊號214之低邏輯位準指示通電狀態，且電源閘控訊號214之高邏輯位準指示低漏電狀態。或閘236將最終電源位準偵測單元222之就緒訊號240、電源閘控訊號214及超越控制訊號234組合，以使得僅當所有此等訊號為邏輯低時，才向處理電路204供應處於邏輯低狀態之就緒訊號250，其指示VDD上之電壓位準足以允許開始處理。處理電路204回應於就緒訊號250之低位準而觸發處理運作。

第7圖圖示資料處理裝置300之一實例，其中電源位準偵測電路(或就緒訊號產生電路)20可用以控制資料處理裝置300內之不同處理區塊310之通電。資料處理裝置300包含若干處理區塊310。當將資料處理裝置300自低漏電模式切換至通電模式時，電源控制區塊320依次電力開啟各別處理區塊310(在此實例中，電源控制區塊320為註腳電路)。

電源位準偵測電路20-0偵測第一處理區塊310-0之VSS電源軌VSS₀ 上之供應電壓何時達到預定位準，且隨後向下一處理區塊310-1之註腳電路320-1發出就緒訊號，以指示可啟動處理區塊310-1之電力開啟。註腳電路320-1藉由開始將VSS電源軌VSS₁ 放電至接地以回應於就緒訊號。

類似地，當先前處理區塊310-i已經達到預定電壓位 準時，相應的電源位準偵測電路20-i發出一就緒訊號以觸發下一處理區塊310-(i+1)之電力開啟。以此方式，電源位準偵測電路20可控制各別處理區塊310之個別電力開啟。因為同時電力開啟所有不同處理區塊將會產生極大的突波電流，該突波電流可導致本說明書中之處理錯誤，而在不同時間連續地電力開啟處理區塊310產生較低衝擊電流，所以此舉是有益的。

儘管第7圖圖示具有電源位準偵測電路20之資料處理裝置300，電源位準偵測電路20用於偵測VSS電源軌何時達到預定電壓位準，但是可將本技術類似地應用於裝置內之VDD電源軌，以使得用於電力開啟各別處理區塊310之標頭電路回應於就緒訊號開始將VDD電源軌自低位準電壓切換至主要供應電壓，該就緒訊號係由先前處理區塊310之電源位準偵測電路220發出。

儘管已在本文中參閱隨附圖式詳細地描述本發明之說明性實施例，但應理解，本發明不限於彼等精確實施例，且在不脫離由附加申請專利範圍界定之本發明之範疇及精神的情況下，熟習此項技術者可進行各種變化及修改。

2‧‧‧處理裝置

4‧‧‧處理電路

6‧‧‧VDD電源軌

8‧‧‧VSS電源軌

10‧‧‧接地

12‧‧‧註腳電路/註腳開關

14‧‧‧電源閘控訊號

20‧‧‧電源位準偵測電路

20-0‧‧‧電源位準偵測電路

22‧‧‧電源位準偵測單元

24‧‧‧第一電晶體

26‧‧‧第二電晶體

28‧‧‧第三電晶體

30‧‧‧外部電源供應

32‧‧‧反相器

34‧‧‧超越控制訊號

36‧‧‧及閘

40‧‧‧就緒訊號

42‧‧‧就緒訊號

100‧‧‧步驟

102‧‧‧步驟

104‧‧‧步驟

106‧‧‧步驟

108‧‧‧步驟

110‧‧‧步驟

112‧‧‧步驟

114‧‧‧步驟

116‧‧‧步驟

118‧‧‧步驟

120‧‧‧步驟

122‧‧‧步驟

204‧‧‧處理電路

208‧‧‧VDD電源軌

210‧‧‧電源供應/電源供應位準

212‧‧‧標頭開關

214‧‧‧電源閘控訊號

220‧‧‧電源位準偵測電路

222‧‧‧電源位準偵測單元

224‧‧‧第一電晶體

226‧‧‧第二電晶體

230‧‧‧外部電源供應位準

232‧‧‧反相器

234‧‧‧超越控制訊號

236‧‧‧或閘

240‧‧‧就緒訊號

250‧‧‧就緒訊號

300‧‧‧資料處理裝置

310-0‧‧‧第一處理區塊

310-1‧‧‧處理區塊

320-1‧‧‧註腳電路

第1圖示意性圖示了具有電源供應偵測電路之處理裝置，該電源供應偵測電路用於偵測VSS電源軌上之供應電壓位準何時達到預定位準；第2圖圖示了一示例性時序圖，其圖示第1圖的電路之運作； 第3圖圖示第1圖的電路之模擬運作；第4圖圖示一種偵測供應電壓位準何時達到預定電壓位準的方法；第5圖圖示不同類型之電晶體的飽和電流與電晶體尺寸之間的關係；第6圖圖示包含用於偵測VDD電源軌上之供應電壓位準何時達到預定位準的電路的處理裝置；及第7圖圖示使用電源供應偵測電路來控制處理裝置內的各別處理區塊的連續電力開啟。

2‧‧‧處理裝置

4‧‧‧處理電路

6‧‧‧VDD電源軌

8‧‧‧VSS電源軌

10‧‧‧接地

12‧‧‧註腳電路/註腳開關

14‧‧‧電源閘控訊號

20‧‧‧電源位準偵測電路

20-0‧‧‧電源位準偵測電路

22‧‧‧電源位準偵測單元

24‧‧‧第一電晶體

26‧‧‧第二電晶體

28‧‧‧第三電晶體

30‧‧‧外部電源供應

32‧‧‧反相器

34‧‧‧超越控制訊號

36‧‧‧及閘

40‧‧‧就緒訊號

42‧‧‧就緒訊號

Claims (18)

1. 一種電源供應偵測電路，該電源供應偵測電路係耦接至一處理電路之一電源供應軌，該電源供應偵測電路包含至少一個電源供應偵測單元，該電源供應偵測單元用於偵測當將該電源供應軌之一供應電壓位準自一第一電壓位準切換至一第二電壓位準時，該供應電壓位準是否已經達到一預定電壓位準，該電源供應偵測單元包含：一訊號輸出，該訊號輸出用於輸出指示該供應電壓位準是否已經達到該預定電壓位準之一就緒訊號；一訊號節點，該訊號節點係耦接至該訊號輸出，該訊號輸出視在該訊號節點上之一訊號節點電壓位準而定，輸出該就緒訊號；一第一電晶體，該第一電晶體係耦接至該電源供應軌及該訊號節點；及一第二電晶體，該第二電晶體係耦接至該訊號節點及具有一外部電壓位準之一外部電壓供應；其中：當將該供應電壓位準自該第一電壓位準切換至該第二電壓位準時，該第一電晶體及該第二電晶體經組態以使得該第一電晶體與該第二電晶體競爭，該第一電晶體將該訊號節點電壓位準拉向該供應電壓位準，該第二電晶體將該訊號節點電壓位準拉向該外部電壓位準，該第一電晶體經組態以當該供應電壓位準達到該預定電壓位準時克服該第二電晶體；及該訊號輸出經組態以視該第一電晶體何時克服該第二 電晶體而定，輸出該就緒訊號。
2. 如申請專利範圍第1項所述之電源供應偵測電路，其中該第一電晶體具有比該第二電晶體高之一飽和電流。
3. 如申請專利範圍第1項所述之電源供應偵測電路，其中在該第二電晶體達到飽和後該第一電晶體克服該第二電晶體。
4. 如申請專利範圍第1項所述之電源供應偵測電路，其中該就緒訊號具有一就緒狀態及一未就緒狀態，該就緒狀態指示該供應電壓位準已經達到該預定電壓位準，該未就緒狀態指示該供應電壓位準尚未達到該預定電壓位準。
5. 如申請專利範圍第4項所述之電源供應偵測電路，其包含：耦接於該訊號節點與該訊號輸出之間的邏輯，該邏輯經組態以當該第一電晶體克服該第二電晶體，以將該訊號節點電壓位準拉動超過一臨限電壓位準時，將該就緒訊號自該未就緒狀態切換至該就緒狀態。
6. 如申請專利範圍第5項所述之電源供應偵測電路，其中該邏輯包含一反相器。
7. 如申請專利範圍第5項所述之電源供應偵測電路，其中該第二電晶體之一閘極端點係耦接至該邏輯，以使得當該第一電晶體將該訊號節點電壓位準拉動超過該臨限電壓位準時，關閉該第二電晶體。
8. 如申請專利範圍第1項所述之電源供應偵測電路，其中回應於將該供應電壓位準自該第一電壓位準至該第二電壓位準之該切換的啟動，開啟該第一電晶體。
9. 如申請專利範圍第1項所述之電源供應偵測電路，其包含：一第三電晶體，該第三電晶體係耦接於該外部電源供應與該訊號節點之間，在將該供應電壓位準自該第一電壓位準切換至該第二電壓位準之前開啟該第三電晶體，且回應於將該供應電壓位準自該第一電壓位準至該第二電壓位準之該切換的啟動而關閉該第三電晶體。
10. 如申請專利範圍第1項所述之電源供應偵測電路，其包含：複數個該等電源供應偵測單元。
11. 如申請專利範圍第10項所述之電源供應偵測電路，其中該複數個電源供應偵測單元包含N個電源供應偵測單元之一鏈；回應於將該供應電壓位準自該第一電壓位準至該第二電壓位準之該切換的啟動，開啟在該鏈中之一第一電源供 應偵測單元的該第一電晶體；回應於一第(i-1)個電源供應偵測單元之該就緒訊號，開啟在該鏈中之一第i個電源供應偵測單元之該第一電晶體，該就緒訊號指示該供應電壓位準已經達到該預定電壓位準，其中2iN；及在該鏈中之一第N個電源供應偵測單元之該就緒訊號向該處理電路指示該供應電壓位準是否已經達到該預定電壓位準。
12. 如申請專利範圍第1項所述之電源供應偵測電路，其中該電源供應軌為該處理電路之一接地供應軌，且該第一電壓位準及該外部電壓位準高於該第二電壓位準。
13. 如申請專利範圍第1項所述之電源供應偵測電路，其中該電源供應軌為該處理電路之一主要供應軌，且該第一電壓位準及該外部電壓位準低於該第二電壓位準。
14. 一種電源供應偵測裝置，其包含：一處理電路；一電源供應軌，該電源供應軌用於向該處理電路供應一供應電壓位準；電源控制電路，該電源控制電路用於將該供應電壓位準自一第一電壓位準切換至一第二電壓位準；及如申請專利範圍第1項之電源供應偵測電路。
15. 如申請專利範圍第14項所述之電源供應偵測裝置，其中該處理電路回應於指示該供應電壓位準已經達到該預定電壓位準之該就緒訊號，以觸發一資料處理運作。
16. 如申請專利範圍第14項所述之電源供應偵測裝置，其包含：一第一處理電路及一第二處理電路，該第一處理電路及該第二處理電路各自具有一相應的電源供應軌及電源控制電路，至少該第一處理電路具有一相應的電源供應偵測電路；其中回應於該第一處理電路之該電源供應偵測電路輸出指示該第一處理電路之該供應電壓位準已經達到該預定電壓位準之該就緒訊號，啟動將該第二處理電路之該供應電壓位準自該第一電壓位準至該第二電壓位準之切換。
17. 一種電源供應偵測電路，其係耦接至用於向一處理電路供應電源之電源供應構件，該電源供應偵測電路包含：至少一個電源供應偵測構件，其用於偵測當將該電源供應構件之一供應電壓位準自一第一電壓位準切換至一第二電壓位準時，該供應電壓位準是否已經達到一預定電壓位準，該電源供應偵測構件包含：訊號輸出構件，該訊號輸出構件用於輸出指示該供應電壓位準是否已經達到該預定電壓位準之一就緒訊號； 訊號節點構件，該訊號節點構件用於輸送一訊號節點電壓位準，該訊號節點係耦接至該訊號輸出構件，該訊號輸出構件視該訊號節點構件上之一訊號節點電壓位準而定，輸出該就緒訊號；第一電晶體構件，該第一電晶體構件用於耦接該電源供應構件及該訊號節點構件；及第二電晶體構件，該第二電晶體構件用於耦接該訊號節點構件及用於供應一外部電壓位準之一外部電壓供應構件；其中：當將該供應電壓位準自該第一電壓位準切換至該第二電壓位準時，該第一電晶體構件及該第二電晶體構件經組態，以使得該第一電晶體構件與該第二電晶體構件競爭，該第一電晶體構件將該訊號節點電壓位準拉向該供應電壓位準，該第二電晶體構件將該訊號節點電壓位準拉向該外部電壓位準，該第一電晶體構件經組態以當該供應電壓位準達到該預定電壓位準時克服該第二電晶體構件；及該訊號輸出構件經組態以視該第一電晶體構件何時克服該第二電晶體構件而定，輸出該就緒訊號。
18. 一種電源供應偵測方法，用於偵測當將一處理電路之一電源供應軌之一供應電壓位準自一第一電壓位準切換至一第二電壓位準時，該供應電壓位準是否已經達到一預定電壓位準，該方法包含以下步驟： 將該供應電壓位準自該第一電壓位準切換至該第二電壓位準；組態一第一電晶體及一第二電晶體，該第一電晶體係耦接於該電源供應軌與具有一訊號節點電壓位準之一訊號節點之間，該第二電晶體係耦接於該訊號節點與具有一外部電壓位準之一外部電壓供應之間，以使得該第一電晶體與該第二電晶體競爭，該第一電晶體將該訊號節點電壓位準拉向該供應電壓位準，該第二電晶體將該訊號節點電壓位準拉向該外部電壓位準，該第一電晶體經組態以當該供應電壓位準達到該預定電壓位準時克服該第二電晶體；視該訊號節點電壓位準及該第一電晶體何時克服該第二電晶體而定，輸出一就緒訊號。