TWI449338B - 具數位校正之峰值偵測器 - Google Patents

Description

具數位校正之峰值偵測器

　　本發明係有關於一種峰值偵測器，特別係有關於一種具數位校正之峰值偵測器。

　　習知峰值偵測器主要是利用開關元件來對於一輸入訊號進行取樣，並由電容來儲存該取樣值，再由比較器比較不同時間點下所取樣之數據之大小，藉此得到輸入訊號之峰值，惟，峰值偵測器中的電子元件在訊號傳遞時會發生相位延遲的現象，造成峰值偵測器所取樣的峰值與實際值之間有所誤差，這樣的誤差在輸入訊號的頻率越高時會顯的更加嚴重，因此習知峰值偵測器應用於高頻訊號之峰值偵測時，會得到誤差過大的峰值訊號。

　　本發明之主要目的係在於提供一種具數位校正之峰值偵測器，其藉由數位校正的方式來對於訊號取樣時電子元件可能會發生的相位延遲進行補償，以得到高精準的峰值偵測數據，且本發明應用於20MHz操作頻率的訊號之峰值偵測中係可得到誤差極小的訊號峰值。
　　該具數位校正之峰值偵測器係包含一積分器、一第一比較器、一狀態訊號產生器、一第一取樣維持電路、一第二取樣維持電路、一第二比較器、一校正控制器及一轉換器，該積分器係具有一電壓訊號輸入端，該第一比較器係具有一第一輸入端、一第二輸入端及一第一輸出端，該第一輸入端係電性連接該積分器，該狀態訊號產生器係電性連接該第一輸出端，該第一取樣維持電路係電性連接該電壓訊號接收端及該狀態訊號產生器，該第二取樣維持電路係電性連接該電壓訊號接收端及該狀態訊號產生器，該第二比較器係具有一第三輸入端、一第四輸入端及一第二輸出端，該第三輸入端係電性連接該第一取樣維持電路，該第四輸入端係電性連接該第二取樣維持電路，該校正控制器係電性連接該狀態訊號產生器、該第一輸出端及該第二輸出端，該轉換器係電性連接該校正控制器，該第二輸入端係接收該轉換器所輸出之一校正訊號，本發明係藉由該第一取樣維持電路及該第二取樣維持電路在兩個不同時間下分別對一電壓訊號進行取樣，並該校正控制器係在該第一取樣維持電路及該第二取樣維持電路之取樣的時間點之間去提升一校正訊號之直流準位，藉此補償電子元件所產生的相位延遲，再由這兩次取樣得到的第一取樣訊號及第二取樣訊號來判別是否已得到輸出該電壓訊號的實際峰值，再決定繼續進行相位延遲的補償或是輸出該電壓峰值訊號，此外，由於本發明所偵測得之電壓峰值訊號與該電壓訊號的實際峰值之間的誤差極小，因此，本發明可適用於20MHz之操作頻率的電壓訊號且可應用於彎曲平板波過敏源感測器。

　　請參閱第1圖，其係本發明之一較佳實施例，一種具數位校正之峰值偵測器100係包含一積分器110、一第一比較器120、一狀態訊號產生器130、一第一取樣維持電路140、一第二取樣維持電路150、一第二比較器160、一校正控制器170及一轉換器180，該積分器110係具有一電壓訊號接收端111，該第一比較器120係具有一第一輸入端121、一第二輸入端122及一第一輸出端123，該第一輸入端121係電性連接該積分器110，該狀態訊號產生器130係電性連接該第一輸出端123，該第一取樣維持電路140係電性連接該電壓訊號接收端111及該狀態訊號產生器130，該第二取樣維持電路150係電性連接該電壓訊號接收端111及該狀態訊號產生器130，該第二比較器160係具有一第三輸入端161、一第四輸入端162及一第二輸出端163，該第三輸入端161係電性連接該第一取樣維持電路140，該第四輸入端162係電性連接該第二取樣維持電路150，該校正控制器170係電性連接該狀態訊號產生器130、該第一輸出端123及該第二輸出端163，該轉換器180係電性連接該校正控制器170，該第二輸入端122係電性連接該轉換器180且該第二輸入端接收該轉換器180所輸出之一校正訊號DAC_OUT，在本實施中，該具數位校正之峰值偵測器100係另具有一致能端EN，該致能端EN係電性連接該狀態訊號產生器130及該校正控制器170。
　　請參閱第2圖，該狀態訊號產生器130係具有一訊號輸入端131、一緩衝器132、一第一正反器133、一第二正反器134、一第一及閘135及一第二及閘136，該訊號輸入端131係電性連接該緩衝器132之ㄧ第五輸入端132a、該第一正反器133之一第一時脈端133a及該第二正反器134之一第二時脈端134a，該致能端EN係電性連接該第一正反器133之ㄧ第一清除端133b及該第二正反器134之ㄧ第六輸入端134b，該第一及閘135係電性連接該緩衝器132及該第一正反器133，該第二及閘136係電性連接該緩衝器132、該第一正反器133及該第二正反器134，請再參閱第1及2圖，該狀態訊號產生器130係另具有一第三輸出端ST1及一第四輸出端ST2，該第一取樣維持電路140係接收該第三輸出端ST1所傳送之ㄧ第一狀態訊號SS1，該第二取樣維持電路150係接收該第四輸出端ST2所傳送之ㄧ第二狀態訊號SS2，該第二狀態訊號SS2之相位係落後該第一狀態訊號SS1之相位180度。
　　請參閱第3圖，該校正控制器170係具有一訊號接收端171、一第三正反器172、一第一反閘173、一第四正反器174、一計數器175、一邏輯閘組176及一第五正反器177，該第三正反器172係電性連接該訊號接收端171及該第三輸出端ST1，該第一反閘173係電性連接該第三輸出端ST1，該第四正反器174係電性連接該第三正反器172、該第一反閘173及該致能端EN，該計數器175係電性連接該第三正反器172及該第一反閘173，該致能端EN係電性連接該第三正反器172之一第一設定端172a及該第四正反器174之ㄧ第二設定端174a，該邏輯閘組176係電性連接該致能端EN及該第四正反器174，該第五正反器177係電性連接該邏輯閘組176及該計數器175，該邏輯閘組176係包含一第二反閘176a、一第一反及閘176b、一第二反及閘176c及一第三反及閘176d，該第二反閘176a係電性連接該該第四正反器174，該第一反及閘176b係電性連接該第二反閘176a，該第二反及閘176c係電性連接該第一反及閘176b，該第三反及閘176d係電性連接該第二反及閘176c及該致能端EN。
　　請參閱第1、4、5、6及7圖，本發明之電路作動係敘述如下，請先參閱第1及4圖，該具數位校正之峰值偵測器100係由該電壓訊號接收端111輸出一電壓訊號VIN，該積分器110係接收該電壓訊號VIN並將該電壓訊號VIN之相位進行調變後，輸出一相位調變訊號INT_OUT，在本實施例中，該相位調變訊號INT_OUT之相位係落後該電壓訊號VIN之相位270度，該第一比較器120係接收該相位調變訊號INT_OUT及該轉換器180所提供之該校正訊號DAC_OUT並進行訊號比對，以輸出一方波訊號SSG_IN，該狀態訊號產生器130接收該方波訊號SSG_IN後提供一第一狀態訊號SS1及一第二狀態訊號SS2，該第一狀態訊號SS1及該第二狀態訊號SS2係分別用來觸發該第一取樣維持電路140及該第二取樣維持電路150以對該電壓訊號VIN進行取樣，請再參閱第4圖，該第一比較器120係接收該相位調變訊號INT_OUT及該轉換器180所提供之該校正訊號DAC_OUT並進行訊號比對，以輸出一方波訊號SSG_IN，但因為該第一比較器120出現相位延遲的現象而使得該第一取樣維持電路140所輸出之一第一取樣訊號V1與該電壓訊號VIN的實際峰值之間產生了誤差，請參閱第5圖，當該第一取樣維持電路140對該電壓訊號VIN取樣之後，該校正控制器170係上數一位元，使得該轉換器180所輸出之該校正訊號DAC_OUT上升一個準位，因此，該第一比較器120在比對該相位調變訊號INT_OUT及該校正訊號DAC_OUT後所輸出之該方波訊號SSG_IN的第二取樣維持時間T2就會內縮，以補償該第一比較器120所發生的相位延遲現象，當該第二取樣維持電路150對該電壓訊號VIN取樣時，就能得到更接近該電壓訊號VIN的實際峰值之取樣數據，該第二比較器160接收該第一取樣訊號V1及該第二取樣訊號V2後輸出一比較訊號COMP_OUT，該校正控制器170係接收該比較訊號COMP_OUT，當該第一取樣訊號V1小於該第二取樣訊號V2時，代表該第二取樣維持電路150可得到更接近實際峰值之取樣數據，請參閱第6圖，由於該第一取樣訊號V1小於該第二取樣訊號V2，因此該第二比較器160係所輸出之該比較訊號COMP_OUT為一高準位訊號，故該校正控制器170會再上數一位元，使得該轉換器180所輸出之該校正訊號DAC_OUT再上升一個準位，並使該方波訊號SSG_IN的第一取樣維持時間T1內縮，因此該第一取樣維持電路140可得到該電壓訊號VIN之實際峰值的取樣數據，請參閱第7圖，該校正控制器170會再上數一位元，使得該轉換器180所輸出之該校正訊號DAC_OUT再上升一個準位，該方波訊號SSG_IN的第二取樣維持時間T2係因該校正控制器170上數一位元而內縮，該第二取樣維持電路150得到的該第二取樣訊號V2就會小於該第一取樣訊號V1，在該校正控制器170接收到該第二取樣訊號V2小於該第一取樣訊號V1的該比較訊號COMP_OUT後，數位校正的動作就會停止，該校正控制器170係下數一位元，使得該校正訊號DAC_OUT下降一個準位，回復至該方波訊號SSG_IN之第一取樣維持時間T1，如第6圖所示，最後，該第一取樣維持電路140係對該電壓訊號VIN進行取樣並輸出一電壓峰值訊號VPEAK。
　　本發明係藉由該第一取樣維持電路140及該第二取樣維持電路150在兩個不同時間下分別對一電壓訊號VIN進行取樣，並該校正控制器170係在該第一取樣維持電路140及該第二取樣維持電路150之取樣的時間點之間去提升一校正訊號DAC_OUT之直流準位，藉此補償電子元件所產生的相位延遲，再由這兩次取樣得到的第一取樣訊號V1及第二取樣訊號V2來判別是否已得到輸出該電壓訊號VIN的實際峰值，再決定繼續進行相位延遲的補償或是停止數位校正的動作並輸出該電壓峰值訊號VPEAK，此外，由於本發明所偵測得之電壓峰值訊號VPEAK與該電壓訊號VIN的實際峰值之間的誤差極小，因此，本發明可適用於20MHz之操作頻率的電壓訊號VIN且可應用於彎曲平板波過敏源感測器(圖未繪出)。
　　本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。

100．．．具數位校正之峰值偵測器

110．．．積分器

111．．．電壓訊號接收端

120．．．第一比較器

121．．．第一輸入端

122．．．第二輸入端

123．．．第一輸出端

130．．．狀態訊號產生器

131．．．訊號輸入端

132．．．緩衝器

132a．．．第五輸入端

133．．．第一正反器

133a．．．第一時脈端

133b．．．第一清除端

134．．．第二正反器

134a．．．第二時脈端

134b．．．第六輸入端

135．．．第一及閘

136．．．第二及閘

140．．．第一取樣維持電路

150．．．第二取樣維持電路

160．．．第二比較器

161．．．第三輸入端

162．．．第四輸入端

163．．．第二輸出端

170．．．校正控制器

171．．．訊號接收端

172．．．方波訊號接收端

172a．．．第一設定端

173．．．第一反閘

174．．．第四正反器

174a．．．第二設定端

175．．．計數器

176．．．邏輯閘組

176a．．．第二反閘

176b．．．第一反及閘

176c．．．第二反及閘

176d．．．第三反及閘

177．．．第五正反器

EN．．．致能端

ST1．．．第三輸出端

ST2．．．第四輸出端

VIN．．．電壓訊號

INT_OUT．．．相位調變訊號

DAC_OUT．．．校正訊號

SSG_IN．．．方波訊號

SS1．．．第一狀態訊號

SS2．．．第二狀態訊號

V1．．．第一取樣訊號

V2．．．第二取樣訊號

COMP_OUT．．．比較訊號

COUT．．．控制訊號

CALIB_STATE．．．致能狀態訊號

CALIB_IN．．．致能訊號

RESET．．．重置訊號

VPEAK．．．電壓峰值訊號

T1．．．第一取樣維持時間

T2．．．第二取樣維持時間

第1圖：依據本發明之一較佳實施例，一種具數位校正之峰值偵測器之電路圖。
第2圖：依據本發明，該狀態訊號產生器之電路圖。
第3圖：依據本發明，該校正控制器之電路圖。
第4圖：依據本發明，該電壓訊號、該相位調變訊號、該校正訊號、該方波訊號及該第一取樣訊號之波形示意圖。
第5圖：依據本發明，該電壓訊號、該相位調變訊號、該校正訊號、該方波訊號及該第二取樣訊號之波形示意圖。
第6圖：依據本發明，該電壓訊號、該相位調變訊號、該校正訊號、該方波訊號及該第一取樣訊號之波形示意圖。
第7圖：依據本發明，該電壓訊號、該相位調變訊號、該校正訊號、該方波訊號及該第二取樣訊號之波形示意圖。

100．．．具數位校正之峰值偵測器

110．．．積分器

111．．．電壓訊號接收端

120．．．第一比較器

121．．．第一輸入端

122．．．第二輸入端

123．．．第一輸出端

130．．．狀態訊號產生器

140．．．第一取樣維持電路

150．．．第二取樣維持電路

160．．．第二比較器

161．．．第三輸入端

162．．．第四輸入端

163．．．第二輸出端

170．．．校正控制器

180．．．轉換器

EN．．．致能端

ST1．．．第三輸出端

ST2．．．第四輸出端

VIN．．．電壓訊號

INT_OUT．．．相位調變訊號

DAC_OUT．．．校正訊號

SSG_IN．．．方波訊號

SS1．．．第一狀態訊號

SS2．．．第二狀態訊號

V1．．．第一取樣訊號

V2．．．第二取樣訊號

COMP_OUT．．．比較訊號

COUT．．．控制訊號

CALIB_STATE．．．致能狀態訊號

CALIB_EN．．．致能訊號

RESET．．．重置訊號

VPEAK．．．電壓峰值訊號

Claims (9)

1. 一種具數位校正之峰值偵測器，係包含：
   　一積分器，係具有一電壓訊號接收端；
   　一第一比較器，係具有一第一輸入端、一第二輸入端及一第一輸出端，該第一輸入端係電性連接該積分器；
   　一狀態訊號產生器，係電性連接該第一輸出端；
   　一第一取樣維持電路，係電性連接該電壓訊號接收端及該狀態訊號產生器；
   　一第二取樣維持電路，係電性連接該電壓訊號接收端及該狀態訊號產生器；
   　一第二比較器，係具有一第三輸入端、一第四輸入端及一第二輸出端，該第三輸入端係電性連接該第一取樣維持電路，該第四輸入端係電性連接該第二取樣維持電路；
   　一校正控制器，係電性連接該狀態訊號產生器、該第一輸出端及該第二輸出端；以及
   　一轉換器，係電性連接該校正控制器，該第二輸入端係接收該轉換器所輸出之一校正訊號。
2. 如申請專利範圍第1項所述之具數位校正之峰值偵測器，其中該狀態訊號產生器係具有一訊號輸入端、一緩衝器、一第一正反器、一第二正反器、一第一及閘及一第二及閘，該訊號輸入端係電性連接該緩衝器、該第一正反器及該第二正反器，該第一及閘係電性連接該緩衝器及該第一正反器，該第二及閘係電性連接該緩衝器、該第一正反器及該第二正反器。
3. 如申請專利範圍第2項所述之具數位校正之峰值偵測器，其中該訊號輸入端係電性連接該緩衝器之ㄧ第五輸入端、該第一正反器之一第一時脈端及該第二正反器之一第二時脈端。
4. 如申請專利範圍第2項所述之具數位校正之峰值偵測器，其另具有一致能端，該致能端係電性連接該第一正反器之ㄧ第一清除端及該第二正反器之ㄧ第六輸入端。
5. 如申請專利範圍第1項所述之具數位校正之峰值偵測器，其中該狀態訊號產生器係具有一第三輸出端及一第四輸出端，該第一取樣維持電路係接收該第三輸出端所傳送之ㄧ第一狀態訊號，該第二取樣維持電路係接收該第四輸出端所傳送之ㄧ第二狀態訊號，該第二狀態訊號之相位係落後該第一狀態訊號之相位180度。
6. 如申請專利範圍第1項所述之具數位校正之峰值偵測器，其中該狀態訊號產生器係具有一第三輸出端，該校正控制器係具有一訊號接收端、一第三正反器、一第一反閘、一第四正反器及一計數器，該第三正反器係電性連接該訊號接收端及該第三輸出端，該第一反閘係電性連接該第三輸出端，該第四正反器係電性連接該第三正反器及該第一反閘，該計數器係電性連接該第三正反器及該第一反閘。
7. 如申請專利範圍第6項所述之具數位校正之峰值偵測器，其另具有一致能端，該致能端係電性連接該第三正反器之一第一設定端及該第四正反器之ㄧ第二設定端。
8. 如申請專利範圍第7項所述之具數位校正之峰值偵測器，其中該校正控制器係另具有一邏輯閘組及一第五正反器，該邏輯閘組係電性連接該致能端及該第四正反器，該第五正反器係電性連接該邏輯閘組及該計數器。
9. 如申請專利範圍第8項所述之具數位校正之峰值偵測器，其中該邏輯閘組係包含一第二反閘、一第一反及閘、一第二反及閘及一第三反及閘，該第二反閘係電性連接該第四正反器，該第一反及閘係電性連接該第二反閘，該第二反及閘係電性連接該第一反及閘，該第三反及閘係電性連接該第二反及閘及該致能端。