TWI446727B - 指數－對數轉換之類比數位轉換器 - Google Patents
指數－對數轉換之類比數位轉換器 Download PDFInfo
- Publication number
- TWI446727B TWI446727B TW100101021A TW100101021A TWI446727B TW I446727 B TWI446727 B TW I446727B TW 100101021 A TW100101021 A TW 100101021A TW 100101021 A TW100101021 A TW 100101021A TW I446727 B TWI446727 B TW I446727B
- Authority
- TW
- Taiwan
- Prior art keywords
- analog
- circuit
- voltage
- positive feedback
- exponential
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Description
本發明關於一種類比數位轉換器，特別係有關於一種利用正回授方式將微小訊號轉換為時間週期來達到類比數位轉換功能之類比數位轉換器。
數位信號處理器的用途極廣，其應用包括iPhone、行動電話、智慧型手機等電子裝置。從類比信號轉換成數位信號通常是利用類比數位轉換器(ADC)來執行。在許多類比數位混合信號系統中通常必須整合類比數位轉換器於數位信號處理晶片(DSP)之中。因此，在電子電路系統當中，類比數位轉換電路是一個不可或缺的區塊。類比數位轉換電路主要是將類比訊號轉換成相對應的數位訊號，此數位訊號則可再進一步分析或是儲存於電腦中。
在傳統的積分式類比數位轉換器中，係以雙斜率(dual-slope)的方式來將輸入的類比訊號轉為對應參考電壓的數位碼。對電路中的參考電容而言，必須滿足電荷守恆，即滿足方程式1及2，其中T2
為對參考電容充電的固定時間，T1
為相對於電路中參考時脈(reference clock)的數位碼，如方程式3所示。
T 1
=2 N T CLK
(3)
令輸入1所對應到的輸出時間為TOUT1
，輸入2所對應到的輸出時間為TOUT2
，將二輸出時間相減，並假設為最小的輸入訊號間隔(為1mV)，可以得到方程式4。
輸出的時間間隔最小必須大於1個參考時脈，當參考電壓V REF
為1V時，可以得到方程式5。
從上述可知，在傳統的積分式類比數位轉換器中要得到1mV的輸入訊號解析度，其解析度至少要10位元以上。若為6位元的架構，則參考電壓需精準控制為64mV。
另外一種傳統的連續漸進式類比數位轉換器，為了達到二進位的比較模式，即二元搜尋(binary search)，其所組成的電容式數位至類比轉換區域(CDAC block)的電容必須以二的冪次方增加。以6位元的SAR ADC為例，為了避免有過大的電路寄生效應，最小的單位電容假設為0.5pF，其CDAC的電容依次為1pF、2pF、4pF、8pF、16 pF，總數為32pF，這些電容必須佔據相當大的晶片面積。且若要讓電路中最小的1LSB為1mV，在3.3V的電路系統中，則需有12位元的解析度，其電路所需的電容已超過100pF，其將會消耗約0.2mm2
的晶片面積。
此外，傳統電路設計之缺點在於其初始操作具有下列之問題：1).需要長時間完成操作；2).需要一大型偏位消除電容(即需要大面積晶片)；以及3).具有資料耦合錯誤或通道耦合錯誤的現象。
因此，因應上述電路設計之缺點，本發明提供一種優於習知技術之指數-對數轉換之類比數位轉換器，其為習知技術所無法比擬者，並且可以有效地增加類比訊號轉為數位訊號之功能。
為了克服習知技術問題，本發明提供一種指數-對數轉換之類比數位轉換器以取代傳統的類比數位轉換器。
本發明之再一目的係提供一種指數-對數轉換之類比數位轉換器，其係利用指數電路及正回授電路將輸入類比訊號轉換為數位訊號輸出。
本發明之再一目的係提供一種具有高解析度之指數-對數轉換之類比數位轉換器。
本發明所揭露之一種指數-對數轉換之類比數位轉換器，包括一指數電路，將一輸入第一類比電壓轉換成一與其成指數關係之第二類比電壓；一正回授電路，耦接指數電路；一比較器，耦接正回授電路，用以比較正回授電路之輸出電位與一參考電位；以及一數位計數電路，耦接比較器，依據比較器之控制信號以進行計數操作，並輸出計數結果。
本發明之指數-對數轉換之類比數位轉換器，更包括一邏輯電路，耦接計數器，以閂鎖計數器的輸出。指數電路包含一操作放大器、一電阻及一電晶體，該電阻連接該操作放大器之第一輸入端及輸出端，電晶體連接操作放大器之第一輸入端。正回授電路為一再生電路或感測放大器，包含數個控制開關、數個電晶體(或二個反向放大器)及二個相同的電容。操作放大器之第二輸入端及輸出端分別耦接正回授電路之數個控制開關之第一控制開關及第二控制開關。比較器包含數個電晶體，其中數個電晶體之一第一電晶體之閘極耦接該正回授電路之輸出端，一第二電晶體之閘極耦接參考電位。
本發明將配合其較佳實施例與隨附之圖示詳述於下。應可理解者為本發明中所有之較佳實施例僅為例示之用，並非用以限制。因此除文中之較佳實施例外，本發明亦可廣泛地應用在其他實施例中。且本發明並不受限於任何實施例，應以隨附之申請專利範圍及其同等領域而定。
為了克服習知技術問題，本發明提供一種嶄新的指數-對數轉換之類比數位轉換器，其係利用正回授方式將電極記錄到的微小神經訊號轉換為時間週期來達到類比數位轉換功能。本發明類比數位轉換器具有非常好的輸入訊號解析度，僅利用6位元便可解析出1mV微小生物神經記錄的輸入訊號，且與參考電壓及參考時脈無關。
請參考第一圖，其顯示本發明之指數-對數轉換之類比數位轉換器之系統方塊圖。如圖一所示，其為因應習知設計方式之缺點，所提出之一種指數-對數轉換之類比數位轉換器，包含指數電路101、正回授電路(positive feedback circuit)102、比較器103以及數位計數電路104，其中正回授電路102耦接指數電路101及比較器103，而比較器103耦接數位計數電路104。首先，欲轉換之第一類比電壓(V in
)100輸入指數電路101，藉由利用指數電路101將第一類比電壓100轉換成一與其成指數關係之第二類比電壓(V o
)。然後，第二類比電壓輸入至一正回授電路102，使得此正回授電路102的輸出端電壓達到飽和電位(V dd
)，且其達到飽和電位的時間(t c
)與第二類比輸入電壓差(△V
)成對數關係。因此，經由上述轉換之後，正回授電路102輸出端達到飽和電位的時間(t c
)將與第一類比輸入電位呈線性關係。之後，正回授電路102的輸出電位被輸入至一比較器103，並與參考電位(V r ef
)做比較。最後，比較器103的輸出再接至一數位計數電路(數位邏輯計數器)104以進行數位訊號計數。當比較器103的輸出由低電位轉為高電位時，則數位計數電路104停止計數。比較器103由低電位轉為高電位的時間是由正回授電路102輸出端電壓上升至某一參考電位的時間所決定，此上升時間與欲轉換之類比電位成線性反比。因此，當第一類比輸入電壓愈高，則正回授電路102輸出電壓上升至某一參考電位的時間愈短且計數愈少；反之，當第一類比輸入電壓愈低，則正回授電路102輸出電壓上升至某一參考電位的時間愈長且計數愈多。基於數位計數電路104之時脈周期數目，可將輸入的類比電位線性地轉換成相對應的數位訊號，即達成類比轉換為數位訊號之功能。
請參考第二圖，其顯示本發明之正回授基礎之類比數位轉換器之一實施例之功能方塊圖。如圖二所示，本發明之類比數位轉換器包含：指數電路101、正回授電路102、比較器103、控制邏輯電路110以及數位計數電路104；正回授電路102耦接指數電路101及比較器103，而控制邏輯電路110耦接比較器103及數位計數電路104。正回授電路102為一再生電路(regenerative circuit)102，如圖三所示。首先，一訊號，例如微電極陣列所記錄的神經信號，取樣於一取樣和保持電路(sample and hold circuit)。接著，利用指數電路101將取樣神經信號(Vis
)100轉換為一電壓訊號，其為一取樣訊號的指數函數。然後，再生電路102之一終端節點初始充電至設定點(set point)電壓，及再生電路102之另一終端節點初始充電至設定點電壓加上指數函數之電壓。基於再生電路對數的特性，再生電路102與指數電路101的結合使得再生電路102的感測時間得以隨著神經訊號的大小而線性的改變。結果，時間-數位轉換可以被執行以使得一類比輸入訊號可以與一數位訊號輸出105相關連。
再生電路102將迫使比另一端接收更大初始電壓之終端節點的電壓升高至正供應電壓。之後，比較器103比較此上升電壓與一參考電壓。當此上升電壓超過該參考電壓，則比較器103產生一訊號以驅動控制邏輯電路110以閂鎖(latch)計數器104的輸出(D1
,D2
,D3
..DN-1
)。計數器104在正回授電路102開始運作至其輸出端點上升至某一參考電位之時間間隔內計數所需的時脈週期。時脈周期之數目對應至類比輸入值，因此計數器104之輸出表示神經訊號電壓之數位碼字(codeword)。
請參考第三圖，其顯示本發明之再生電路之等效電路圖。如圖三所示，其為一正回授電路或再生電路102，包含二個反向放大器102a、102b依正回授迴路而連接，及二個相同的電容CL
連接反向放大器102a、102b之二終端節點。再生電路102放大其二節點之電壓並且分別驅動其終端節點之電壓至正供應電壓(Vdd
)及接地電位。再生電路102中之放大器驅動電容負載及提供增益GM
。橫跨電容CL
之電壓Vx
變化以及電壓Vy
變化可以表示為：
再生電路102之輸出電壓之間的差可以表示為：
然後，對G M /C L
作積分運算(從0至t)，並且對1
/V xy
作積分運算(從V xy (0)
至V xy (t)
)，假定G M 與C L
為常數並且與電壓及時間無關。
結果可以得到：
其中τrc
定義為C L
/G M
。感測時間，即再生電路102之Vr節點達至某一電位所需之時間，為二節點之間電壓差之對數函數，可以表示如下：
t s (V)
=τrc
ln[V xy (t)
/V l (0)
] (11)
也可以表示為：
t s (V)
=τ0
-τrc
ln[V x (0)
-V y (0)
] (12)
其中τ0
為常數並定義為τrc
ln[V xy (t)
]。
請參考第四圖，其顯示本發明之正回授基礎之類比數位轉換器之一實施例之功能方塊圖。如圖四所示，本發明類比數位轉換器之電路包含：包含指數電路101、正回授電路102、比較器103、控制邏輯電路110以及數位計數電路104。同樣地，正回授電路102耦接指數電路101及比較器103，而控制邏輯電路110耦接比較器103及數位計數電路104。舉例而言，正回授電路102為一感測放大器，包含數個控制開關(18、19、20、21)、數個電晶體(12、13、14、15、16、17)及二個相同的電容(22、23)；電晶體(12、13、14)為PMOS電晶體，而電晶體(15、16、17)為NMOS電晶體；PMOS電晶體13及NMOS電晶體15的閘極相連，並且PMOS電晶體13及NMOS電晶體15的汲極相連，如此及構成一反向器(inverter)；相同地，PMOS電晶體14及NMOS電晶體16構成另一反向器；PMOS電晶體12之源極耦接參考電壓(V dd
)，閘極耦接一閘極電壓(V a
)；NMOS電晶體17之源極耦接接地電位，閘極耦接一閘極電壓(V b
)；感測放大器用於實施一再生電路，其包含二個反向放大器依正回授迴路而連接二個相同的電容CL
連接其二終端節點，如第三圖所示。電容CL
之面積及大小可為任意比例，端視實際或設計需要而調整其大小。控制開關(20、21)及控制開關(18、19)係分別藉由不重疊時脈波形所控制。指數電路101包含一操作放大器10、一電阻Rf
及一操作於次臨界區之NMOS電晶體11，電阻Rf
連接操作放大器10之第一輸入端(V i n
)及輸出端(V o
)，NMOS電晶體11之汲極連接操作放大器10之第一輸入端。操作放大器10之第二輸入端(V ip
)及輸出端(V o
)分別連接正回授電路102之開關18及19。比較器103包含數個電晶體(30、31、32、33、34、35、36)，電晶體(30、31、32)為PMOS電晶體，而電晶體(33、34、35、36)為NMOS電晶體。值得注意的是NMOS電晶體33之閘極連接參考電位V ref
，並且NMOS電晶體34之閘極連接感測放大器102之輸出端。PMOS電晶體30之閘極與汲極互相連接。NMOS電晶體35、36之閘極互相連接至一閘極電位V c
，源極連接接地電位。PMOS電晶體32與NMOS電晶體36之汲極互相連接。PMOS電晶體31與NMOS電晶體34之汲極互相連接。
首先，感測放大器102之終端節點係經由重置訊號以重置(reset)並充電至設定點電壓，並維持感測放大器102之平衡。接著，當重置開關(20、21)斷開，藉由閉合開關(18、19)而使電壓施加於此二終端節點。在電壓施加階段期間(phase period)，感測放大器102之右端初始化至一電壓V r (0)
，其比左端初始化電壓V l (0)
更高。在感測放大器102之充電期間，感測放大器102之二端間的差動電壓被閂鎖。在開關(18、19)斷開之後，電壓V r (0)
與V l (0)
之間的電位差係藉由感測放大器102而放大。因為電壓V r
比V l
還大，感測放大器102之正回授的固有放大率導致於V r
結點之電壓朝向正供應電壓而增加，以及於V l
結點之電壓朝向接地電位而減少。
感測放大器102達至某一特定參考電壓所花費的時間端視感測放大器102之起始差動電壓、電阻與電容而定。感測時間可以表示如下：
t s (V)
=τ0
-τrc
ln[V r (0)
-V l (0)
].....(13)
其中τ0
為常數，τrc
定義為CL
/GM
。如方程式13所示，感測放大器102之感測時間為右終端節點的初始電壓減去左終端節點的初始電壓之自然對數函數。如圖五所示，其顯示正回授電路之Vr端達到某一參考電位的感測時間與其兩端初始電位差(Vx(0)-Vy(0))的模擬結果。從第五圖中可以了解二者為對數關係。
為了使得感測放大器102之感測時間隨著一個由電極所記錄的神經訊號之振福而作線性地改變，可以配置一操作於次臨界區之NMOS電晶體11而作為至操作放大器10之輸入，其中操作放大器10之輸出(V O
)連接至V r
，而操作放大器10之正相輸入端(V ip
)連接至V l
。這種結構得以藉由指數函數取代方程式13中V r (0)
與V l (0)
之間的差。Vg為欲轉換之電壓，次臨界NMOS電晶體11產生一汲極-源極電流，其為閘極-源極電壓之指數函數，可以表示為：
其中V T
=kT/q
為熱電壓，η為非線性參數，I 0
為製程相關參數，同時和電晶體面積有關聯，V gs
(=V g -V s
)為閘極-源極電壓，i 0
為零偏壓電流。
感測放大器102之充電階段期間，電流由次臨界NMOS電晶體11提供流經回授電阻R f
，然後轉換為電壓為IR f
。操作放大器10之輸出電壓可以表示為V out
=IR f
+V ip
。
因此，輸出電壓V out
與欲轉換之電壓Vg
已被轉換成指數關係。此電位將被輸入至後級的正迴授放大電路做進一步的轉換。首先，在重置(reset)情況下，開關(20、21)將閉合，開關(18、19)斷開，此時正迴授放大器的兩端(V r
、V l
)相等且為初始電位V sp
。接下來為感測狀態，此時開關(20、21)斷開，而開關18、19閉合，此時將電壓(V out
)與比較電位(V ip
)分別輸入正回授放大器的V r
與V l
端。因此，感測放大器102之右邊節點V r
係充電至操作放大器10之輸出電壓V out
=IR f
+V ip
，而感測放大器102之左邊節點V l
係充電至操作放大器10於正端之輸出電壓V ip
。此時正回授放大器的兩端初始電位差可以表示為：
由於正回授放大器兩端有初始電位差(△V
)，正回授放大器的兩端電壓將開始被放大，即右端往V dd
上升，左端往接地電位下降，電壓上升或下降至某一特定電位的感測時間與兩端初始電位差(△V
)呈現對數關係。即兩端電位差愈大，則電壓上升至某一特定電位的時間愈短。經由此轉換，可發現電壓上升至某一特定電位的時間將與欲轉換電位(V g
)呈線性關係。如圖六所示，X軸表示輸入電壓為指數電路101的輸入，Y軸表示正回授感測電路之Vr端輸出到達特定電壓的感測時間，透過指數-對數轉換，其輸入電壓對輸出感測時間之結果為線性關係。
感測放大器102之感測時間可以藉由結合方程式14與15而得到：
接下來，參考電壓V ref
施加於比較器103的負端，訊號V r
上升朝向正供電軌，而連接至比較器103的正端。比較器103之輸出送達控制邏輯電路110。當上升訊號V r
超過參考電壓V ref
，比較器103輸出改變狀態而中斷計數器104之計數。然後，對應至類比輸入訊號之數位碼字即被閂鎖(latch)。而在數位碼字讀出之後，利用數位電路而重置計數器104。
如圖七所示，其為完成電路設計與佈局後抽取電路走線與寄生的電容及電阻後之模擬結果。圖中不同的線段代表模擬電路在不同的製程區位(corners)偏移的結果，可以得知此指數-對數轉換的函數功能為架構決定，與製程或元件偏移的相關性較小。若將第七圖的線段中相鄰兩點相減所得到的時間差做圖可以得到第八圖，結果顯示誤差的時間偏移峰對峰值在不同的製程區位約在4奈秒(4nSec)。透過數位電路的校正與處理，此誤差的累積對數位的輸出碼並不會造成誤判的結果。
表一為製程中標準狀況下輸入電壓值所對應到的6位元輸出數位碼，其中以1mV來模擬刺激生物神經所得到的紀錄訊號經過取樣與保存電路當作本發明的輸入電壓。換言之，本發明僅利用6位元便可解析出1mV微小生物神經記錄的輸入訊號，且與參考電壓及參考時脈無關。在微小的生物神經紀錄訊號應用中，需要高解析度、中等的動態範圍且低功率面積架構，本發明所提出的電路系統可以符合上述的需求。
此外，本發明之實施例僅用於說明本發明之概念並非用於限定本發明指數-對數轉換之類比數位轉換器。
對熟悉此領域技藝者，本發明雖以較佳實例闡明如上，然其並非用以限定本發明之精神。在不脫離本發明之精神與範圍內所作之修改與類似的配置，均應包含在下述之申請專利範圍內，此範圍應覆蓋所有類似修改與類似結構，且應做最寬廣的詮釋。
100．．．欲轉換之第一類比電壓
101．．．指數電路
102．．．正回授電路
103．．．比較器
104．．．數位計數電路
105．．．數位訊號輸出
110．．．控制邏輯電路
102a、102b．．．反向放大器
18、19、20、21．．．控制開關
12、13、14、15、16、17、30、31、32、33、34、35、36．．．電晶體
22、23．．．電容
上述元件，以及本發明其他特徵與優點，藉由閱讀實施方式之內容及其圖式後，將更為明顯：
第一圖顯示本發明之指數-對數轉換之類比數位轉換器之系統方塊圖。
第二圖顯示本發明之正回授基礎之類比數位轉換器之一實施例之功能方塊圖。
第三圖顯示本發明之再生電路之等效電路。
第四圖顯示本發明之正回授基礎之類比數位轉換器之一實施例之功能方塊圖。
第五圖顯示本發明之正回授電路其中一端達到某一特定電壓的感測時間與其兩端初始電位差之模擬結果。
第六圖顯示本發明之正回授感測電路之輸入電壓對輸出感測時間之模擬結果。
第七圖顯示本發明之電路在不同的製程區位偏移之模擬結果。
第八圖顯示第七圖的線段中相鄰兩點相減所得到的時間差之圖示。
100．．．欲轉換之第一類比電壓
101．．．指數電路
102．．．正回授電路
103．．．比較器
104．．．數位計數電路
105．．．數位訊號輸出
Claims (10)
- 一種指數-對數轉換之類比數位轉換器，包括：一指數電路，將一輸入第一類比電壓轉換成一與其成指數關係之第二類比電壓；一正回授電路，耦接該指數電路，該正回授電路的輸出端電壓達到目標電位的時間與該第二類比輸入電壓差為一對數關係以及與該第一類比輸入電壓呈一線性關係；一比較器，耦接該正回授電路，用以比較該正回授電路之輸出電位與一參考電位；以及一數位計數電路，耦接該比較器，依據該比較器之控制信號以進行計數操作，並輸出計數結果。
- 如請求項第1項之指數-對數轉換之類比數位轉換器，更包含一邏輯電路，耦接該計數器，以閂鎖該計數器的輸出。
- 如請求項第1項之指數-對數轉換之類比數位轉換器，其中該指數電路包含一操作放大器、一電阻及一電晶體，該電阻連接該操作放大器之第一輸入端及輸出端，該電晶體連接該操作放大器之該第一輸入端。
- 如請求項第3項之指數-對數轉換之類比數位轉換器，其中該正回授電路包含數個控制開關、數個電晶體及二 個相同的電容。
- 如請求項第4項之指數-對數轉換之類比數位轉換器，其中該操作放大器之該第二輸入端及輸出端分別耦接該正回授電路之數個控制開關之第一控制開關及第二控制開關。
- 如請求項第1項之指數-對數轉換之類比數位轉換器，其中該正回授電路包含二個反向放大器，連接二個相同的電容。
- 如請求項第1項之指數-對數轉換之類比數位轉換器，其中該比較器包含數個電晶體。
- 如請求項第7項之指數-對數轉換之類比數位轉換器，其中該數個電晶體之一第一電晶體之閘極耦接該正回授電路之輸出端，一第二電晶體之閘極耦接該參考電位。
- 如請求項第1項之指數-對數轉換之類比數位轉換器，其中該正回授電路為一感測放大器。
- 如請求項第1項之指數-對數轉換之類比數位轉換器，其中該正回授電路為一再生電路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100101021A TWI446727B (zh) | 2011-01-11 | 2011-01-11 | 指數－對數轉換之類比數位轉換器 |
| US13/347,666 US8542140B2 (en) | 2011-01-11 | 2012-01-10 | Exponential-logarithmic analog-to-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100101021A TWI446727B (zh) | 2011-01-11 | 2011-01-11 | 指數－對數轉換之類比數位轉換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201230693A TW201230693A (en) | 2012-07-16 |
| TWI446727B true TWI446727B (zh) | 2014-07-21 |
Family
ID=46454851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100101021A TWI446727B (zh) | 2011-01-11 | 2011-01-11 | 指數－對數轉換之類比數位轉換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8542140B2 (zh) |
| TW (1) | TWI446727B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9007243B2 (en) | 2012-09-05 | 2015-04-14 | IQ-Analog Corporation | System and method for customizing data converters from universal function dice |
| DE102013007903B4 (de) * | 2013-05-07 | 2016-11-10 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Charakterisieren von AD-Wandlern |
| US8711026B1 (en) | 2013-10-10 | 2014-04-29 | IQ-Analog Corporation | Data converter with configurable functions |
| WO2015177786A1 (en) * | 2014-05-18 | 2015-11-26 | B.G. Negev Technologies And Applications Ltd., At Ben-Gurion University | Fully-digital fully-synthesizable delay-line analog to digital converter |
| US9656570B2 (en) | 2014-12-15 | 2017-05-23 | Ford Global Technologies, Llc | Current sensor for a vehicle |
| US9859909B1 (en) | 2017-03-01 | 2018-01-02 | Linear Technology Corporation | Analog to digital conversion yielding exponential results |
| CN113805843B (zh) * | 2021-09-24 | 2024-03-19 | 上海集成电路装备材料产业创新中心有限公司 | 最大值求解电路及最大值求解方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4350974A (en) * | 1977-09-23 | 1982-09-21 | Analogic Corporation | Logarithmic analog-to-digital converter |
| KR20060017819A (ko) * | 2003-05-27 | 2006-02-27 | 조지아 테크 리서치 코오포레이션 | 부동 게이트 기준 회로 |
| US7126509B2 (en) * | 2003-07-17 | 2006-10-24 | Massachusetts Institute Of Technology | Micropower logarithmic analog to digital conversion system and method with offset and temperature compensation |
| US7532139B2 (en) * | 2007-08-06 | 2009-05-12 | Vns Portfolio Llc | System and method for converting analog values into digital form |
-
2011
- 2011-01-11 TW TW100101021A patent/TWI446727B/zh active
-
2012
- 2012-01-10 US US13/347,666 patent/US8542140B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120176262A1 (en) | 2012-07-12 |
| TW201230693A (en) | 2012-07-16 |
| US8542140B2 (en) | 2013-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Malki et al. | A 70 dB DR 10 b 0-to-80 MS/s current-integrating SAR ADC with adaptive dynamic range | |
| TWI446727B (zh) | 指數－對數轉換之類比數位轉換器 | |
| CN111049525B (zh) | 一种超高速逐次逼近型模数转换器 | |
| US8081097B2 (en) | Analog-to-digital converter and related calibrating comparator | |
| US8692582B1 (en) | Latched comparator circuitry | |
| de La Fuente-Cortes et al. | A new CMOS comparator robust to process and temperature variations for SAR ADC converters | |
| WO2011104786A1 (ja) | パイプライン型ａ／ｄコンバータおよびａ／ｄ変換方法、ならびにダイナミック型差動増幅器 | |
| US10439572B1 (en) | Analog-to-digital converter using discrete time comparator and switched capacitor charge pump | |
| Rodríguez‐Pérez et al. | Impact of parasitics on even symmetric split‐capacitor arrays | |
| Woo et al. | 1.2 V 10-bit 75 MS/s pipelined ADC with phase-dependent gain-transition CDS | |
| Velagaleti et al. | A 9.38-bit, 422nW, high linear SAR-ADC for wireless implantable system | |
| US8890733B2 (en) | Device, system and method for analogue-to-digital conversion using a current integrating circuit | |
| Rabuske et al. | A 5 MSps 13.25 μW 8-bit SAR ADC with single-ended or differential input | |
| Koçak | A LOW-POWER SUCCESIVE APPROXIMATION REGISTER ANALOG-TO-DIGITAL CONVERTER INTEGRATED CIRCUIT FOR IMAGING SENSORS | |
| Khoshakhlagh et al. | An efficient threshold voltage generation for SAR ADCs | |
| Fan et al. | Design considerations for low power time‐mode SAR ADC | |
| Ganguli | Cmos Design of An 8-bit 1ms/s Successive Approximation Register Adc | |
| Chakraborty | Design of a 1-bit switched-capacitor digital-to-analog converter for a level-crossing analog-to-digital converter | |
| Mastrodimos | A 1.2 GHz SC-DAC for a 12-bit 80 MS/s SAR-ADC | |
| Shetty et al. | A 11-Bit Integrating Analog to Digital Converter | |
| Satish et al. | Design and Implementation of Energy Efficient SAR Analog to Digital Converter | |
| Bindra | Low Energy Design Techniques for Data Converters | |
| Rodriguez-Perez et al. | An ultra-low power consumption 1-V, 10-bit succesive approximation ADC | |
| Nazzal et al. | On The Design of Low Power CMOS (SA-ADCs) for Biomedical Applications | |
| De la Cruz | A switched opamp comparator to improve the conversion rate of low-power low-voltage successive approximation ADCs |