TWI441571B - 電容效能優化法及應用該電容效能優化法設計的電路板 - Google Patents

電容效能優化法及應用該電容效能優化法設計的電路板 Download PDF

Info

Publication number
TWI441571B
TWI441571B TW100120476A TW100120476A TWI441571B TW I441571 B TWI441571 B TW I441571B TW 100120476 A TW100120476 A TW 100120476A TW 100120476 A TW100120476 A TW 100120476A TW I441571 B TWI441571 B TW I441571B
Authority
TW
Taiwan
Prior art keywords
pad
capacitor
load
circuit board
group
Prior art date
Application number
TW100120476A
Other languages
English (en)
Other versions
TW201251528A (en
Inventor
Tsung Sheng Huang
Chun Jen Chen
Duen Yi Ho
Wei Chieh Chou
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW100120476A priority Critical patent/TWI441571B/zh
Priority to US13/183,452 priority patent/US20120314391A1/en
Publication of TW201251528A publication Critical patent/TW201251528A/zh
Application granted granted Critical
Publication of TWI441571B publication Critical patent/TWI441571B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Description

電容效能優化法及應用該電容效能優化法設計的電路板
本發明涉及一種電容效能優化法及應用該電容效能優化法設計的電路板。
在電源電路的設計中，由於負載的電流的改變可能造成輸出電壓的波動，進而產生電壓紋波(voltage ripple)，故設計者常在電壓源與負載之間加入電容器濾波以為負載提供穩定的電壓。然而，電容器容易與電路板上開設的過孔產生電感效應致使電流路徑上的整體阻抗增大，影響電容器的濾波效能。
鑒於以上情況，有必要提供一種可改善電容器濾波效能的電容效能優化法。
另，還有必要提供一種應用上述電容效能優化法設計的電路板。
一種電容效能優化法，其包括以下步驟：提供一電路板，該電路板上設置電容焊盤組；在電容焊盤組靠近電流流入方向的一個焊盤的一側設置複數過孔，所述過孔的圓心位於同一半圓弧上，且該半圓弧以所述焊盤的中心為圓心。
一種電路板，其上開設電容焊盤組及複數過孔，所述複數過孔設 於電容焊盤組靠近電流流入方向的一個焊盤的一側，所述複數過孔以該焊盤為圓心設於同一半圓弧上。
本發明的電容效能優化法通過在電容焊盤組的一個焊盤的一側設置複數過孔，並使複數過孔以該焊盤為圓心設於同一半圓弧上，藉此降低電流路徑上的整體阻抗。利用該方法設計的電路板有效的優化了電容的濾波效能，進而可濾除電源產生的電壓紋波以為負載提供穩定的電壓。
100、200‧‧‧電路板
10‧‧‧電源焊盤
30‧‧‧負載焊盤
50‧‧‧電容焊盤組
P‧‧‧焊盤
70‧‧‧過孔
1、2、3、4、5‧‧‧曲線
圖1係本發明第一較佳實施方式的電路板的平面示意圖；圖2係本發明第二較佳實施方式的電路板的平面示意圖；圖3係本發明的電路板安裝的電容器的阻抗曲線仿真圖。
請參閱圖1，本發明的第一較佳實施例提供一種電容效能優化法及應用該電容效能優化法設計的電路板100。該電路板100上設置電源焊盤10、負載焊盤30、電容焊盤組50及複數過孔70。
該電源焊盤10用以供一電源(如12V電源)插接，該電源輸出的電流通過連接於該電源焊盤10的電氣走線輸出。
該負載焊盤30用以供一負載(如控制器)插接，以便負載通過該負載焊盤30獲取電源輸出的電流。
在本實施例中，電容焊盤組50的數量為2，每一電容焊盤組50包括二個焊盤P。該電容焊盤組50通過電氣走線電性連接於電源焊盤10和負載焊盤30之間，以便電源輸出的電流通過該電容焊盤組50流向負載焊盤30。該電容焊盤組50用以供一電容器插接，進而 通過該電容器濾除電源產生的電壓紋波以為負載提供穩定的電壓。為有效地降低電壓紋波，該電容焊盤組50相對靠近負載焊盤30設置。
過孔70用於電性連接電路板中不同電氣層的電氣走線，每個過孔70之具體結構與習知技術相同，於此處不再贅述。在本實施例中，過孔70的數量為6個，其中每3個為一組。每組的3個過孔70與一組電容焊盤組50相鄰設置。具體的，每組的3個過孔70設於電容焊盤組50靠近電流流入方向的一個焊盤P的一側，該三個過孔70以該焊盤P為圓心設於同一半圓弧上，即該三個過孔70的圓心位於同一半圓弧上，且該半圓弧以該焊盤P的中心為圓心。該3個過孔70等間距設置，其中二個過孔70分別設置於半圓弧的兩端，第三個過孔70設於該半圓弧的中點。
請參閱圖2，本發明的第二較佳實施例提供一種電容效能優化法及應用該電容效能優化法設計的電路板200，該電路板200與上述第一實施方式的電路板100的區別僅在於：該過孔70的數量為8個，其中每4個過孔70為一組，每組的4個過孔70以該焊盤P為圓心設於同一半圓弧上，即該4個過孔70的圓心位於同一半圓弧上，且該半圓弧以該焊盤P的中心為圓心。該4個過孔70等間距設置，其中二個過孔70分別設置於半圓弧的兩端。
可以理解，上述電路板100及電路板200中的電容焊盤組50的數量、對應的過孔70的組數及每組過孔70的具體數量都可以依據具體需求增減，只要每組過孔70相對於其對應之電容焊盤組50仍依照上述電路板100或電路板200中所述的方式排列即可。
請結合參閱圖3，其中曲線1表示電容焊盤組50附近未開設過孔70 時，插接於電容焊盤組50的電容器的諧振頻率與阻抗的曲線圖，若諧振頻率對應的阻抗越低，則表示越能抑制該頻率的電壓紋波。曲線2表示過孔70設置於電容焊盤組50附近的其他位置(如兩組電容焊盤組50之間)時，插接於電容焊盤組50的電容器的諧振頻率與阻抗的曲線圖。曲線3、4、5分別表示電容焊盤組50靠近電流流入方向的一個焊盤P的一側分別設置3個、4個、5個過孔70(所述過孔70的圓心位於同一半圓弧，且該半圓弧以該焊盤P的中心為圓心)時，插接於電容焊盤組50的電容器的諧振頻率與阻抗的曲線圖。由圖3可以得出，當不設置過孔70時，電容器的諧振頻率對應的阻抗較高；當過孔70設於其他位置時，電容器的諧振頻率對應的的阻抗有所降低，但無法有效提升電容器的效能；當過孔70設於電容焊盤組50靠近電流流入方向的一個焊盤P的一側，且圓心位於同一半圓弧時，電容器的諧振頻率對應的阻抗最低，同時過孔70與電容器之間的阻抗也降低，即電流路徑上的整體阻抗隨之降低，以此有效地提高電容器的濾波效能，進而濾除電源產生的電壓紋波以為負載提供穩定的電壓。
本發明的電容效能優化法通過在電容焊盤組50的一個焊盤P的一側設置複數過孔70，並使複數過孔70以該焊盤P為圓心設於同一半圓弧上，藉此降低電流路徑上的整體阻抗，利用該方法設計的電路板100有效的優化了電容的濾波效能，進而可濾除電源產生的電壓紋波以為負載提供穩定的電壓。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，本發明之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本發明之精神所作 之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧電路板
10‧‧‧電源焊盤
30‧‧‧負載焊盤
50‧‧‧電容焊盤組
P‧‧‧焊盤
70‧‧‧過孔

Claims (8)

  1. 一種電容效能優化法，其包括以下步驟：提供一電路板，該電路板上設置電容焊盤組；在電容焊盤組靠近電流流入方向的一個焊盤的一側設置複數過孔，所述過孔的圓心位於同一半圓弧上，且該半圓弧以所述焊盤的中心為圓心；所述電容焊盤組係通過電氣走線之方式電性連接於一組電源焊盤和一組負載焊盤之間。
  2. 如申請專利範圍第1項所述之電容效能優化法，其中所述電流係由插接於電源焊盤的電源輸出，並通過電容焊盤組流向插接於負載焊盤的負載。
  3. 如申請專利範圍第2項所述之電容效能優化法，其中所述電容焊盤組與電容器插接，通過該電容器濾除電源產生的電壓紋波進而為負載提供電壓。
  4. 一種電路板，其上開設電容焊盤組及複數過孔，其改良在於：所述複數過孔設於電容焊盤組靠近電流流入方向的一個焊盤的一側，所述複數過孔以該焊盤為圓心設於同一半圓弧上；所述電路板上還設置電源焊盤和負載焊盤，該電源焊盤用以供一電源插接，該負載焊盤用以供一負載插接。
  5. 如申請專利範圍第4項所述之電路板，其中所述電容焊盤組通過電氣走線電性連接於電源焊盤和負載焊盤之間。
  6. 如申請專利範圍第5項所述之電路板，其中所述電流由插接於電源焊盤的電源輸出，並通過電容焊盤組流向插接於負載焊盤的負載。
  7. 如申請專利範圍第5項所述之電路板，其中所述電容焊盤組用於供電容器插接，以通過該電容器濾除電源產生的電壓紋波進而為負載提供電壓。
  8. 如申請專利範圍第4項所述之電路板，其中所述複數過孔等間距設置。
TW100120476A 2011-06-10 2011-06-10 電容效能優化法及應用該電容效能優化法設計的電路板 TWI441571B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100120476A TWI441571B (zh) 2011-06-10 2011-06-10 電容效能優化法及應用該電容效能優化法設計的電路板
US13/183,452 US20120314391A1 (en) 2011-06-10 2011-07-15 Circuit board and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100120476A TWI441571B (zh) 2011-06-10 2011-06-10 電容效能優化法及應用該電容效能優化法設計的電路板

Publications (2)

Publication Number Publication Date
TW201251528A TW201251528A (en) 2012-12-16
TWI441571B true TWI441571B (zh) 2014-06-11

Family

ID=47293035

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100120476A TWI441571B (zh) 2011-06-10 2011-06-10 電容效能優化法及應用該電容效能優化法設計的電路板

Country Status (2)

Country Link
US (1) US20120314391A1 (zh)
TW (1) TWI441571B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108811338B (zh) * 2018-06-29 2021-04-16 珠海杰赛科技有限公司 任意厚度线路板新增定位孔的加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366467B1 (en) * 2000-03-31 2002-04-02 Intel Corporation Dual-socket interposer and method of fabrication therefor
JP3937840B2 (ja) * 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
CN101292393B (zh) * 2005-10-18 2013-04-17 日本电气株式会社 垂直信号路径、印刷电路板、半导体封装以及半导体芯片
CH699836B1 (de) * 2007-09-18 2010-05-14 Ct Concept Holding Ag Leiterkarte und Verfahren zum Herstellen einer solchen Leiterkarte.
US8488329B2 (en) * 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems

Also Published As

Publication number Publication date
TW201251528A (en) 2012-12-16
US20120314391A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
JP6267326B2 (ja) 多層プリント基板
JP2022174322A (ja) 積層セラミック電子部品及びその実装基板
JP6108887B2 (ja) 半導体パッケージ及びプリント回路板
US8441807B2 (en) Electronic circuit
JP5494586B2 (ja) 電圧変換モジュール
JP6936022B2 (ja) プリント配線基板及びこれを用いたスイッチング電源
KR101422950B1 (ko) 하나의 권선으로 구현되는 직렬 인덕터 어레이 및 이를 포함하는 필터
TWI441571B (zh) 電容效能優化法及應用該電容效能優化法設計的電路板
JP4438864B2 (ja) 基板及びこれを備えた電子装置
JP2007129197A (ja) 共通結合領域を持つ埋め込みキャパシタデバイス
US8848386B2 (en) Electronic circuit
JP6281210B2 (ja) 多層配線基板
TW201424483A (zh) 印刷電路板
JP2013115053A (ja) ノイズ対策電子部品の回路基板への実装構造
JP2011210596A (ja) Ｉｃソケット及びその実装構造
US10250215B2 (en) Electronic circuit and method for mounting electronic circuit
JP6236722B2 (ja) 直列回路装置
CN102833939A (zh) 电容性能优化法及应用该电容性能优化法设计的电路板
JP5260271B2 (ja) チップ部品を用いた回路装置
JP2013065800A (ja) プリント配線板
JP5679295B2 (ja) ３端子コンデンサ実装方法
TW201818791A (zh) 電子裝置
WO2017033950A1 (ja) 電子回路基板
JP2012156352A (ja) ノイズ対策電子部品の実装構造
CN204014263U (zh) 便携式移动设备用pcb板及便携式移动终端

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees