TWI438623B - 演算法整合系統及其整合方法 - Google Patents
演算法整合系統及其整合方法 Download PDFInfo
- Publication number
- TWI438623B TWI438623B TW100100730A TW100100730A TWI438623B TW I438623 B TWI438623 B TW I438623B TW 100100730 A TW100100730 A TW 100100730A TW 100100730 A TW100100730 A TW 100100730A TW I438623 B TWI438623 B TW I438623B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- algorithm
- base unit
- module
- integration
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
- G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本發明是有關於一種演算法整合系統及其整合方法,特別是有關於一種可提升計算效能和降低成本之演算法整合系統及其整合方法。
由於積體電路的發展迅速,不但促進各種科技的進步,連帶使得電腦及各類的消費性電子產品在日常生活中的重要性大大提高,人們不僅改變了生活習慣,企業及國家也由於相關科技的發展,大幅提高工作效率。其中,記憶體因為可暫時或永久儲存資料及程式,使它在積體電路運用上成為一個不可或缺的角色。
隨著晶片製程越來越精密,時脈越來越高,測試的困難度及複雜度日益增加,測試成本已是不可忽視的生產成本之一,同時在系統晶片中,大量且不同種類組成的記憶體,同樣也增加了測試的成本。
習知的記憶體檢測流程為從自動測試設備(Automatic Test Equipment,ATE)逐一輸入測試命令,並藉此建構出一套完整的測試流程,但此方法將造成待測記憶體與外部自動測試設備之間的控制與溝通複雜度提升,且需耗費較長的測試時間。
爾後習知技術為了改進逐一輸入測試命令之缺點,在待測記憶體中置入內建自我測試電路(Build-In Self-Test,BIST),透過測試電路內建的測試演算法對待測記憶體進行讀寫動作,此方法雖然降低了與外部自動測試設備溝通的複雜度,但為了確保記憶體在產品中能正常穩定的工作,單單只靠測試電路內建的少數測試演算法不足以達到所需之錯誤涵蓋率(Fault coverage),而若將所有的測試演算法全數內建於測試電路之中又將造成晶片面積成本大幅提昇。故分析測試演算法並將冗餘的測試演算法剔除是縮短測試時間以及節省晶片面積所需的必要步驟。
此外,在系統晶片製造完成之後,仍會依不同的測試需求調整測試演算法或是額外增加測試演算法,來對產品進行更進一步的測試驗證動作。此時就需要一套篩選分析機制來分析調整後的演算法或是額外新增的演算法是否仍可被內建於晶片中的測試電路所支援。此套篩選分析機制能有效且快速地過濾篩選出自我測試電路可支援的測試演算法以達到減少產品驗證時程並縮短產品上市時間之目標。
有鑑於上述先前技術之問題,本發明之目的就是在提供一種演算法整合系統及其整合方法,以減少內嵌式自我測試電路在晶片上的面積、提高測試錯誤涵蓋率、及降低測試時間與成本。
根據本發明之目的,提出一種演算法整合系統,其包含一接收模組、一分析模組以及一處理模組。接收模組係接收至少一測試演算法。分析模組係連接該接收模組,並分析該至少一測試演算法,以擷取該至少一測試演算法中之至少一基底單元。處理模組係
連接該分析模組,且根據該至少一基底單元,篩選取出不重複的該至少一基底單元,並該處理模組根據該至少一不重複的基底單元,整合產生一測試模組。
其中,該處理模組將該至少一基底單元做聯集,以篩選取出不重複的該至少一基底單元。
其中,該至少一基底單元係為該至少一測試演算法中之操作模式。
其中,該測試模組係為一內建自我測試電路。
其中,該分析模組更分析另一測試演算法,以擷取該另一測試演算法中之至少一基底單元。
其中,該處理模組將該另一測試演算法中之至少一基底單元與該測試模組中之該至少一不重複的基底單元進行比對。
其中,該處理模組根據該比對結果,判斷該測試模組的測試範圍是否包含該另一測試演算法中之該至少一基底單元所包含之測試範圍。
根據本發明之目的,再提出一種演算法整合方法,包含下列步驟:接收至少一測試演算法;分析該至少一測試演算法,並擷取該至少一測試演算法中之至少一基底單元;根據該至少一基底單元篩選取出不重複的該至少一基底單元;以及根據該至少一不重複的基底單元整合產生一測試模組。
其中,該處理模組聯集該至少一基底單元,以篩選取出不重複的該至少一基底單元。
其中,該至少一基底單元係為該至少一測試演算法中之操作模式。
其中,該測試模組係為一內建自我測試電路。
其中,此方法更包含分析另一測試演算法,以擷取該另一測試演算法中之至少一基底單元。
其中,此方法更包含比對該另一測試演算法中之至少一基底單元與該測試模組中之該至少一不重複的基底單元。
其中,此方法更包含根據該比對結果,判斷該測試模組的測試範圍是否包含該另一測試演算法中之該至少一基底單元所包含之測試範圍。
根據本發明的目的,提出一種演算法整合系統,其包含:一接收模組,係接收至少一測試演算法;一分析模組,係連接該接收模組,並分析該至少一測試演算法,以擷取該至少一測試演算法中之至少一基底單元;以及一處理模組,係連接該分析模組,且根據該至少一基底單元,篩選取出不重複的該至少一基底單元,並該處理模組根據該至少一不重複的基底單元,整合產生一內建自我測試電路規格;其中該處理模組將該至少一基底單元做聯集,以篩選取出不重複的該至少一基底單元;其中該至少一基底單元係為該至少一測試演算法中之操作模式。
根據本發明的目的,提出一種演算法整合方法,包含下列步驟:接收至少一測試演算法;分析該至少一測試演算法,並擷取該至少一測試演算法中之至少一基底單元;聯集該至少一基底單元篩選取出不重複的該至少一基底單元;以及根據該至少一不重複的
基底單元整合產生一內建自我測試電路規格;其中該至少一基底單元係為該至少一測試演算法中之操作模式。
承上所述,依本發明之演算法整合系統及其整合方法,其可具有下述優點:此演算法整合系統及其整合方法可在考慮現實應用及測試限制下,得出最佳化的內嵌式自我測試電路設計,其可達到縮小晶片面積、降低測試時間、提高錯誤覆蓋率、以及降低測試成本的需求。
1‧‧‧演算法整合系統
11‧‧‧接收模組
12‧‧‧分析模組
13‧‧‧處理模組
14‧‧‧測試模組
111‧‧‧測試演算法
121‧‧‧基底單元
S21~S25、S31~S38、S41~S44‧‧‧步驟
第1圖 係為本發明之演算法整合系統一實施例之方塊圖。
第2圖 係為本發明之演算法整合方法之測試演算法到內建自我測試電路規格一實施例之流程圖。
第3圖 係為本發明之演算法整合方法之測試演算法篩選一實施例之流程圖。
第4圖 係為本發明之演算法整合方法之流程圖。
以下將參照相關圖式,說明依本發明之演算法整合系統及其整合方法之實施例,為使便於理解,下述實施例中之相同元件係以相同之符號標示來說明。
請參閱第1圖,其係為本發明之演算法整合系統一實施例之方塊圖。如圖所示,本發明之演算法整合系統1包含了一接收模組11、一分析模組12、一處理模組13以及一測試模組14。接收模組11係接收至少一測試演算法111。分析模組12係連接接收模組11,
並分析該至少一測試演算法111,以擷取該至少一測試演算法111中之至少一基底單元121。其中,該至少一基底單元121可為該至少一測試演算法111中之讀取、寫入或及其組合等等。處理模組13係連接分析模組12,且根據至少一基底單元12,聯集得出至少一不重複的基底單元121。接著,處理模組13整合該至少一不重複的基底單元121,以產生一測試模組14。其中測試模組14可為一個內建自我測試電路(Build-In Self-Test,BIST)。
請參閱第2圖,其係為本發明之演算法整合方法之測試演算法到內建自我測試電路規格一實施例之流程圖。如圖所示,本實施流程包含下列步驟:步驟S21,提供一個或多個測試演算法。步驟S22,拆解測試演算法。步驟S23,萃取基底項。步驟S24,整合基底項之聯集,也就是最小測試元素之集合。步驟S25,產生內建自我測試電路規格。
上述之步驟S21至S25,可詳細敘述如下:首先,本發明之演算法整合系統可把使用者選擇的測試演算法轉換成內建自我測試電路之規格,以測試演算法MATS與MarchX為例,MATS可表示為<(wa)>(ra,wb,rb)>(rb,wa,ra)<(ra,wb,rb)<(rb,wa,ra),而MarchX可表示為>(wa)>(ra,wb)<(rb,wa)<(ra)。其中a與b可為8位數之2進位數值,且a與b為相反值:例如,a可為11001010,則b即為00110101。而r與w各分別代表讀取(read)與寫入(write)。此外,測試演算法除了讀取、寫入外,還包含無操作、抹除等操作模式;其係僅為實施態樣之舉例而非限制,在此先行敘明。
接著,將各測試演算法純化拆解,拆解後的MATS表示為(w),
(r,w,r),(r,w,r),(r,w,r),(r,w,r),而拆解後的MarchX則表示為(w),(r,w),(r,w),(r),MATS被拆解後的演算法單元即可被萃取成為基底單元(w)及(r,w,r),而MarchX被拆解的演算法單元可被萃取成為基底單元(w),(r,w)及(r)。
將兩演算法萃取出的基底單元聯集,可得出最小測試元素之集合(Minimum test element set):(r),(w),(r,w)及(r,w,r)。而此最小測試元素集將轉換成為內建自我測試電路之規格,以在晶片上產生內建自我測試電路之設計,並下線製造實體的內建自我測試電路。
其中,測試演算法篩選為在內建自我測試電路規格已經確定或內建自我測試電路下線製造後,根據內建自我測試電路的規格,篩選出此內建自我測試電路可使用的測試演算法。使用者可以將篩選合格的測試演算法,加進他們的測試向量檔案(Test Bench)中,進行電路的測試。此外,即使某個測試演算法並沒有在使用者訂定內建自我測試電路規格時被選入,但只要符合條件通過篩選,此內建自我測試電路依然可以使用此測試演算法。
請參閱第3圖,其係為本發明之演算法整合方法之測試演算法篩選一實施例之流程圖。如圖所示,本實施流程包含下列步驟:步驟S31,提供內建自我測試電路規格。步驟S32,提供最小測試元素之集合。步驟S33,提供一個或多個測試演算法。步驟S34,拆解測試演算法。步驟S35,萃取基底項。步驟S36,判斷最小測試元素之集合是否能表示。若為是,步驟S37,可利用此內建自我測試電路做此測試演算法方面的測試。若為否,步驟S38,不可利用此內建自我測試電路做此測試演算法方面的測試。
上述之步驟S31至S38,可詳細敘述如下:首先,使用前例之最小測試元素集(r),(w),(r,w)及(r,w,r),以此最小測試元素集測試新加入之二測試演算法March C-及March LR。March C-可表示為>(wa)>(ra,wb)>(rb,wa)<(ra,wb)<(rb,wa)<(ra),而March LR可表示為>(wa)<(ra,wb)>(rb,wa,ra,wb)>(rb,wa)>(ra,wb,rb,wa)>(ra),接著,將此二測試演算法純化拆解,拆解後的March C-可表示為(w),(r,w),(r,w),(r,w),(r,w),(r),拆解後的March LR可表示為(w),(r,w),(r,w,r,w),(r,w),(r,w,r,w),(r),March C-被拆解後的演算法單元即可被萃取成為基底單元(w),(r,w)及(r),而March LR被拆解的演算法單元可被萃取成為基底單元(w),(r,w),(r,w,r,w)及(r)。
其中,前例兩演算法MATS與MarchX萃取出的基底單元聯集後,得出的最小測試元素之集合為(r),(w),(r,w)及(r,w,r),此最小測試元素之集合可組合出March C-,但無法組合成March LR。由此可知,此BIST可以用March C-測試,而不能用March LR測試,並且使用者可以將March C-加進測試向量檔案(Test Bench)中,March LR則不能被加進Test Bench中。
值得一提的是,在本發明所屬領域中具有通常知識者應當明瞭,於前面所敘述之測試演算法到內建自我測試電路規格以及測試演算法篩選之實施態樣僅為舉例而非限制;另外,熟悉此項技藝者當可任意結合上述成一整合式分析系統,其端看設計上的方便而定,在此先行敘明。
儘管前述在說明本發明之演算法整合系統及其整合方法的過程中,已說明本發明之演算法整合方法的概念,但為求清楚起見,以
下仍另繪示流程圖做重點敘述說明。
請參閱第4圖,其係為本發明之演算法整合方法之流程圖。如圖所示,本發明之演算法整合方法,其適用於一演算法整合系統,該演算法整合系統包含一接收模組、一分析模組以及一處理模組。演算法整合系統之演算法整合方法包含下列步驟:(S41)接收至少一測試演算法;(S42)分析至少一測試演算法,並擷取至少一測試演算法中包含的至少一基底單元;(S43)根據該至少一基底單元篩選取出不重複的該至少一基底單元;以及(S44)根據該至少一不重複的基底單元整合產生一測試模組。
本發明之演算法整合系統之演算法整合方法的詳細說明以及實施方式已於前面描述過,在此為了簡略說明便不再敘述。
綜上所述,本發明所提出之演算法整合系統及其整合方法可在考慮現實應用及測試限制下,得出最佳化的內嵌式自我測試電路設計,其可達到縮小測試晶片面積,且對於不同大小記憶體晶片皆可降低測試時間。如此,將可進一步提高錯誤覆蓋率及良率,並節省外部傳統機台測試及修復費用,進而降低測試成本。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
S21~S25‧‧‧步驟
Claims (16)
- 一種演算法整合系統,其包含:一接收模組,係接收至少一測試演算法;一分析模組,係連接該接收模組,並分析該至少一測試演算法,以擷取該至少一測試演算法中之至少一基底單元;以及一處理模組,係連接該分析模組,且根據該至少一基底單元,篩選取出不重複的該至少一基底單元,並該處理模組根據該至少一不重複的基底單元,整合產生一測試模組。
- 如申請專利範圍第1項所述之演算法整合系統,其中該處理模組將該至少一基底單元做聯集,以篩選取出不重複的該至少一基底單元。
- 如申請專利範圍第1項所述之演算法整合系統,其中該至少一基底單元係為該至少一測試演算法中之操作模式。
- 如申請專利範圍第1項所述之演算法整合系統,其中該測試模組係為一內建自我測試電路。
- 如申請專利範圍第1項所述之演算法整合系統,其中該分析模組更分析另一測試演算法,以擷取該另一測試演算法中之至少一基底單元。
- 如申請專利範圍第5項所述之演算法整合系統,其中該處理模組將該另一測試演算法中之該至少一基底單元與該測試模組中之該至少一不重複的基底單元進行比對。
- 如申請專利範圍第6項所述之演算法整合系統,其中該處理模組 根據該比對結果,判斷該測試模組的測試範圍是否包含該另一測試演算法中之該至少一基底單元所包含之測試範圍。
- 一種演算法整合方法,包含下列步驟:接收至少一測試演算法;分析該至少一測試演算法,並擷取該至少一測試演算法中之至少一基底單元;根據該至少一基底單元篩選取出不重複的該至少一基底單元;以及根據該至少一不重複的基底單元整合產生一測試模組。
- 如申請專利範圍第8項所述之演算法整合方法,更包含下列步驟:聯集該至少一基底單元,以篩選取出不重複的該至少一基底單元。
- 如申請專利範圍第8項所述之演算法整合方法,其中該至少一基底單元係為該至少一測試演算法中之操作模式。
- 如申請專利範圍第8項所述之演算法整合方法,其中該測試模組係為一內建自我測試電路。
- 如申請專利範圍第8項所述之演算法整合方法,更包含下列步驟:分析另一測試演算法,以擷取該另一測試演算法中之至少一基底單元。
- 如申請專利範圍第12項所述之演算法整合方法,更包含下列步驟:比對該另一測試演算法中之至少一基底單元與該測試模組中之該至少一不重複的基底單元。
- 如申請專利範圍第13項所述之演算法整合方法,更包含下列步驟:根據該比對結果,判斷該測試模組的測試範圍是否包含該另一測試演算法中之該至少一基底單元所包含之測試範圍。
- 一種演算法整合系統,其包含:一接收模組,係接收至少一測試演算法;一分析模組,係連接該接收模組,並分析該至少一測試演算法,以擷取該至少一測試演算法中之至少一基底單元;以及一處理模組,係連接該分析模組,且根據該至少一基底單元,篩選取出不重複的該至少一基底單元,並該處理模組根據該至少一不重複的基底單元,整合產生一內建自我測試電路規格;其中該處理模組將該至少一基底單元做聯集,以篩選取出不重複的該至少一基底單元;其中該至少一基底單元係為該至少一測試演算法中之操作模式。
- 一種演算法整合方法,包含下列步驟:接收至少一測試演算法;分析該至少一測試演算法,並擷取該至少一測試演算法中之至少一基底單元;聯集該至少一基底單元篩選取出不重複的該至少一基底單元;以及根據該至少一不重複的基底單元整合產生一內建自我測試電路規格;其中該至少一基底單元係為該至少一測試演算法中之操作模式。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US39202910P | 2010-10-11 | 2010-10-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201216051A TW201216051A (en) | 2012-04-16 |
TWI438623B true TWI438623B (zh) | 2014-05-21 |
Family
ID=45925804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100100730A TWI438623B (zh) | 2010-10-11 | 2011-01-07 | 演算法整合系統及其整合方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8744796B2 (zh) |
CN (1) | CN102445653B (zh) |
TW (1) | TWI438623B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11503005B2 (en) * | 2018-11-09 | 2022-11-15 | Ge Aviation Systems Limited | Tool verification system and method of verifying an unqualified component |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6948092B2 (en) * | 1998-12-10 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | System recovery from errors for processor and associated components |
TWI228596B (en) * | 2000-06-20 | 2005-03-01 | Aidc Aerospace Ind Dev Corp | Integration testing system |
DE10334801B3 (de) * | 2003-07-30 | 2005-01-27 | Infineon Technologies Ag | Halbleiterschaltung und Verfahren zum Testen, Überwachen und applikationsnahen Einstellen einer Halbleiterschaltung |
US7178076B1 (en) * | 2004-06-16 | 2007-02-13 | Sun Microsystems, Inc. | Architecture of an efficient at-speed programmable memory built-in self test |
US7324392B2 (en) * | 2005-06-09 | 2008-01-29 | Texas Instruments Incorporated | ROM-based memory testing |
US7523366B2 (en) * | 2005-12-09 | 2009-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Storage efficient memory system with integrated BIST function |
-
2011
- 2011-01-07 TW TW100100730A patent/TWI438623B/zh active
- 2011-02-23 CN CN201110044838.7A patent/CN102445653B/zh active Active
- 2011-04-18 US US13/088,880 patent/US8744796B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8744796B2 (en) | 2014-06-03 |
US20120089360A1 (en) | 2012-04-12 |
CN102445653B (zh) | 2014-06-04 |
TW201216051A (en) | 2012-04-16 |
CN102445653A (zh) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103364659A (zh) | 基于Android系统的电子设备测试系统及方法 | |
Hsu et al. | Test data analytics—Exploring spatial and test-item correlations in production test data | |
US20130042166A1 (en) | Fusebay controller structure, system, and method | |
CN100409021C (zh) | 改进的集成电路老化方法和设备 | |
TWI438623B (zh) | 演算法整合系統及其整合方法 | |
US10460825B2 (en) | Sorting non-volatile memories | |
US8154275B2 (en) | Apparatus and method for testing sense amplifier thresholds on an integrated circuit | |
CN102262569A (zh) | 一种防止cmos设置不当而导致系统bios不稳定的控制方法 | |
US8694687B2 (en) | Computing-system identifier using software extraction of manufacturing variability | |
WO2007125584A1 (ja) | 半導体装置およびシステム | |
KR101088588B1 (ko) | 멀티 칩 패키지 테스트 장치 및 테스트 방법 | |
US20100289902A1 (en) | Testing system and method for video chip | |
CN101072025B (zh) | 半导体集成电路及其测试方法 | |
CN1320368C (zh) | 大规模集成电路检查装置及其方法 | |
US7795894B1 (en) | Built-in-self-test arrangement for a single multiple-integrated circuit package and methods thereof | |
TWI540431B (zh) | 電子裝置及其管理方法 | |
CN101634611B (zh) | 豆浆机检测仪及其方法 | |
JP5477062B2 (ja) | 半導体集積回路の試験装置、試験方法、及びプログラム | |
CN102456416B (zh) | 电子组件的直立式测试设备 | |
US8169228B2 (en) | Chip testing circuit | |
Masadeh | Approximate tsv-based 3d stacked integrated circuits by inexact interconnects | |
JP3189696B2 (ja) | 半導体集積回路及び半導体装置並びにそのテスト方法 | |
CN110853696B (zh) | 用于静态存储器功能检测的晶圆允收测试模块和方法 | |
JP4226928B2 (ja) | 半導体装置の動作試験方法及び半導体装置 | |
JP2009004083A (ja) | 半導体装置の動作試験方法及び半導体装置 |