TWI437712B - 具有多部分的保護環的肖特基二極體結構及製備方法 - Google Patents
具有多部分的保護環的肖特基二極體結構及製備方法 Download PDFInfo
- Publication number
- TWI437712B TWI437712B TW097102536A TW97102536A TWI437712B TW I437712 B TWI437712 B TW I437712B TW 097102536 A TW097102536 A TW 097102536A TW 97102536 A TW97102536 A TW 97102536A TW I437712 B TWI437712 B TW I437712B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- semiconductor material
- conductive contact
- major surface
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims description 62
- 239000000463 material Substances 0.000 claims description 46
- 239000002019 doping agent Substances 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000007943 implant Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910001152 Bi alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum-copper-bismuth Chemical compound 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明大體涉及電子設備，並且更具體地，涉及具有增強的性能的半導體設備及製備方法。
諸如肖特基二極體的半導體能障設備被廣泛使用。例如，通常將肖特基二極體集成在數位邏輯電路中作為快速開關。同樣，因為與擴散型pn接面二極體相比，其中離散型肖特基二極體將高電流維持在較低的電壓降，所以離散型肖特基二極體被作為功率整流器使用。此外，肖特基二極體作為可在例如微波頻率處有效運行的可變電容器使用。
通過設置肖特基金屬與半導體表面直接接觸而形成肖特基二極體。典型的肖特基金屬包括鉻、鉑和鋁。肖特基二極體的一個問題是其一般表現出比理論預計更高的漏電流和更低的擊穿電壓。當該裝置在反向偏置條件下時，這部分地由尖銳的接觸邊緣的出現而產生，導致嚴重擠滿的電場。
製造商一般利用摻雜的pn接面保護環，其實質上與接觸邊緣交疊或者覆蓋接觸邊緣以減少電場擁擠效應。保護環正常由與半導體基底的傳導類型相反的摻雜劑的垂直擴散形成，並且接著肖特基接觸被形成以接觸保護環摻雜最重的那些部分。該方法在降低漏電流並提高擊穿電壓方面是有效的。但是，因為保護環是並聯連接的PN接面二極體，所以該方法在導通條件期間導致非常高的少數載流子注入。該少數載流子注入顯著地減慢了轉換速度，並且在一些積體電路應用中導致閂鎖(latch－up)問題。
因此，存在對一種肖特基二極體結構及製備方法的需要，其提高反向擊穿電壓性能，克服以上概述的少數注入問題，簡單地結合至現有積體電路製程中，以及是成本有效的。
本案提供了一種肖特基二極體結構、其形成方法及半導體設備以解決以上問題。
本案之一實施例提供一種肖特基二極體結構，其包括：一半導體材料區，其具有一第一主要表面、一第一傳導類型和一第一摻雜濃度；一第二傳導類型的摻雜區，該第二傳導類型與該第一傳導類型相反，該摻雜區在該半導體材料區中形成並自該第一主要表面延伸，其中，該摻雜區包括一第一部分和一第二部分，該第一部分具有的一第一摻雜濃度接近於該第一主要表面，而該第二部分具有的一第二摻雜濃度接近於該第一主要表面，以及其中，該第二摻雜濃度小於該第一摻雜濃度；一第一傳導接觸，其電耦合至該半導體材料區；以及一第二傳導接觸，其電耦合至該半導體材料區，其中，該第二傳導接觸與該第二部分重疊而不是該第一部分重疊，以及其中，該第二傳導接觸與該半導體材料區形成一第一肖特基能障並與該第二部分形成一第二肖特基能障。
本案之另一實施例提供一種形成肖特基結構的方法，其包括步驟：提供具有一第一主要表面、一第一傳導類型和一第一摻雜濃度的一半導體材料區；形成與該第一傳導類型相反的一第二傳導類型的一摻雜區，該摻雜區在該半導體材料區中形成並自該第一主要表面延伸，其中，該摻雜區包括一第一部分和一第二部分，該第一部分具有的一第一摻雜濃度接近於該第一主要表面，而該第二部分具有的一第二摻雜濃度接近於該第一主要表面，以及其中，該第二摻雜濃度小於該第一摻雜濃度；形成電耦合至該半導體材料區的一傳導接觸，其中，該傳導接觸與該第二部分重疊而不是與該第一部分重疊，以及其中，該第二傳導接觸與該半導體材料區形成一第一肖特基能障並與該第二部分形成一第二肖特基能障。
本案之又另一實施例提供一種具有多部分的摻雜區的半導體設備，其包括：一半導體材料區，其具有一第一主要表面、一第一傳導類型和一第一摻雜濃度；多部分的摻雜區，其在該半導體材料區中形成並從該第一主要表面延伸，其中，該多部分的摻雜區包括與該第一傳導類型相反的一第二傳導類型，以及其中，該多部分的摻雜區包括一第一部分和一第二部分，該第一部分具有的一第一摻雜濃度接近於該第一主要表面，以及該第二部分具有的一第二摻雜濃度接近於該第一主要表面，並且其中，該第二摻雜濃度小於該第一摻雜濃度，以及其中，該第一部分與該半導體材料區形成一pn接面；以及一傳導接觸，其電耦合至該半導體材料區，其中，該第二傳導接觸與該第二部分重疊而不是與該第一部分重疊，以及其中，該第二傳導接觸與該半導體材料區形成一第一肖特基能障並與該第二部分形成一第二肖特基能障。
為了容易理解，圖中的元件不一定按照比例繪製，並且在全部不同的圖中相似的元件號被適當地使用以表示相同的或類似的元件。為了圖式的清晰，裝置結構或區域的摻雜區可以示為大致具有直線邊緣和精確的拐角。但是，本領域具有通常知識者應該理解，由於摻雜劑的擴散和活動，摻雜區域的邊緣一般不是直線，並且拐角不是精確的角度而一般是圓形。儘管以下揭露了一些傳導類型(例如，p－形和n－型)，應該理解，本發明包括與這裏具體描述的傳導類型相反的傳導類型的那些裝置並與其相關。
大體上，下列說明涉及具有減少的關態(off－state)洩漏和降低的開態(on－state)少數載流子注入的肖特基二極體結構。該結構實現了這些改進，同時保持期望的擊穿電壓特性。更具體地，下列說明涉及具有多部分的保護環或者摻雜區的肖特基二極體結構，摻雜區自半導體材料區的主要表面延伸。多部分的保護環是連續的並包括第一部分和第二部分，第一部分的摻雜濃度接近於配置成形成歐姆接觸的主要表面，第二部分的摻雜濃度接近於配置成形成肖特基接觸的主要表面的另一部分。肖特基二極體還包括形成具有半導體基底的第一肖特基能障的傳導接觸。傳導接觸疊蓋保護環的第二部分，並與保護環的第二部分一起形成第二肖特基能障，第二肖特基能障的極性與第一肖特基能障極性相反。傳導接觸不疊蓋或直接地接觸保護環的第一部分。由於疊蓋保護環的第二部分或者較輕摻雜的部分交疊的傳導接觸，接觸邊緣受到保護，從而降低滲露並增強或維持擊穿電壓特性。但是，因為傳導接觸不疊蓋或直接地接觸保護環的第一部分或較重摻雜的部分，少數載流子注入受到抑制。
圖1示出了積體電路結構中的肖特基設備結構10的放大的剖面視圖。設備10包括半導體材料11的區域，其包括例如p－型基底12以及與基底12形成間隔關係(在...中、在...內、在...之上或覆蓋...之上)的n－型井區、擴散區或外延區14。利用傳統技術在接近於半導體材料11的區域的主要表面18處形成鈍化區17，以界定設備10的各個主動區。作為實施例，鈍化區17包括二氧化矽，其厚度大約為1/2微米至大約2微米。應該理解，鈍化區17可以包括平坦的、半凹陷的或者溝槽鈍化或絕緣結構。
設備10還包括在區域14的一部分或多個部分中形成的n－型摻雜區或陰極區21。在該實施方案中，區域21在接近於主要表面18處形成，並且與例如傳統CMOS工藝中的源極和汲極區同時方便地形成。作為實施例，區域21的表面摻雜濃度大於大約5.0×1018
原子/立方公分。鈍化區23覆蓋在主要表面18之上而形成，並且被圖樣化成為區域21提供開口以及為接觸區或接觸視窗26提供開口。傳導接觸層、肖特基或陽極接觸層29覆蓋在區域14之上而形成並且通過接觸區26電耦合至區域14。傳導接觸層29在主要表面18上與區域14的一部分形成肖特基能障。傳導接觸層或陰極層31與區域21接觸或電耦合而形成。
作為實施例，對於20伏特的設備，區域14的表面摻雜濃度大約為1.0×1016
原子/立方公分，或者對於65伏特的設備大約為4.0×1015
原子/立方公分。作為進一步的實施例，接觸層29和31包括在CMOS製程中使用的傳統的金屬配置。在一個實施方案中，接觸層29和31包括提供大約0.6 eV的肖特基能障高度的鈦/鈦－氮化物加鋁－銅－矽合金層。在其他實施方案中，接觸層29包括鉻、鉑或鈀以將範圍大約在0.5 eV至大約0.7 eV的特定肖特基能障高度作為目標。層29和31包括相同的材料並不是關鍵的。
設備10還包括在接觸視窗26週邊處在區域14中形成的偏移的、多部分的、橫向分級的、摻雜劑方向橫向分隔開的或摻雜劑方向側向分隔開的保護環結構或摻雜區41。在一個實施方案中，區域41是連續的，並且具有由接近於主要表面18的摻雜濃度區分或辨別的至少兩個部分或區段。作為實施例，摻雜區41包括從主要表面18延伸至垂直深度43的第一部分410。另外，第一部分410包括與主要表面18分離或分開的垂直邊界420。
摻雜區41還包括從主要表面18延伸至垂直深度44的第二部分411。另外，第二部分411包括與主要表面18分離或分開的垂直邊界421。在一個實施方案中，垂直深度44小於垂直深度43。在另一實施方案中，垂直深度44大於或等於垂直深度43。根據本發明的當前實施方案，第二部分411的摻雜濃度接近於主要表面18，該摻雜濃度小於接近於主要表面18的第一部分410的摻雜濃度。用另一種方式說，第二部分411的摻雜分佈配置成與傳導接觸29一起形成肖特基能障，傳導接觸的極性與在傳導接觸29和區域14之間形成的肖特基能障的極性相反。在一個實施方案中，接近於主要表面18的第二部分411的摻雜濃度小於1.0×1017
原子/立方公分。在一個實施方案中，接近於主要表面18的第一部分410的摻雜濃度足以形成歐姆接觸，如果這樣的接觸對第一部分410產生。作為實施例，接近於主要表面的第一部分410的摻雜濃度在大約1.0×1018
原子/立方公分和大約1.0×1020
原子/立方公分之間。用另一種方式說，第一部分410被摻雜或配置成與區域14形成pn接面。
如圖1中所示，在本實施方案中，鈍化層23在主要表面18上覆蓋第一部分410，使得傳導層29不與第一部分410直接接觸。在本發明中，傳導層29只與第二部分411直接接觸，而沒有與第一部分410直接接觸。就直接接觸來說，其意指傳導層29與第二部分411接觸而沒有介入中間的電介質層或半導體層。儘管傳導層29被示為一層傳導材料，但是應該理解，該層可包括多層傳導材料。
在所示的實施方案中，多部分的摻雜區14還包括在第一部分410和第二部分411之間的第三偏移或過渡部分413。在本發明中，過渡部分413對應於偏移距離513，其由用於界定接觸窗口26的第一部分410和邊緣516的遮蔽視窗(以下所述)的內部邊緣、第一邊緣或參考點514確定。在一個實施方案中，偏移距離513在垂直深度43的大約50%至大約80%的範圍內。在再一實施方案中，偏移距離513為垂直距離43的大約75%。
圖2為示出設備10的等效電路的電路圖，其中肖特基二極體214對應於在傳導接觸29和半導體材料14的區域之間形成的肖特基能障設備，肖特基二極體215對應於在傳導接觸29和第二區域411之間形成的肖特基能障設備，二極體216對應於在第二部分410和半導體材料14的區域之間形成的pn接面二極體。由該圖容易看出，當摻雜區41為p－型以及半導體14的區域為n－型時，設備215為p－型肖特基設備，其在圖1中所示的傳導層29和第二部分411之間的交疊區中形成。當設備214處於正向偏置時，設備215處於反向偏置。因為設備215處於反向偏置，設備215限制電流流過在第一部分410和半導體材料14(二極體216)的區域之間形成的pn接面，並因而使空穴或者從p－型保護環注入半導體材料14的區域中的少數載流子減到最小。
在沒有如這裏所述的多部分結構的傳統保護環肖特基設備中，傳統的保護環和金屬接觸之間的接觸本質上具有更多的歐姆。結果，pn接面在保護環和該位置的井區之間形成，並且pn接面二極體也與傳統的肖特基能障一起處於正向偏置下。結果，大量的少數載流子電流從傳統的保護環注入到井區。這導致不期望有的基底電流，其在圖3中被進一步示出。
圖3示出了設備10(即，根據本發明具有多部分的保護環的設備)與沒有保護環的傳統的肖特基設備以及具有傳統pn接面保護環的肖特基設備比較的基底電流與陽極電流的比率(IS/IA)作為陽極電壓的函數的曲線圖。資料集61對應於設備10的IS/IA比率特性；資料集62對應於具有傳統pn接面保護環的傳統設備的IS/IA比率特性；以及資料集63對應於沒有保護環的傳統設備的IS/IA比率特性。
圖4示出了設備10的反向電壓特性(即，根據本發明具有多部分的保護環的設備)與具有傳統pn接面保護環的肖特基設備20以及沒有保護環的傳統肖特基設備30比較的曲線圖。圖4的資料在1微安的電流時取得。如從圖3和4的資料中容易看出，設備10具有極好的IS/IA比率(接近無保護環結構的性能)，同時維持超過兩個傳統肖特基結構的反向電壓。
圖5根據另一實施方案示出了具有多部分的保護環41的肖特基結構或設備50的剖面圖。設備50為垂直的肖特基設備，並且類似於設備10，除了半導體材料11的區域包括與層或區域14相同的傳導類型的基底112之外。基底112具有非常高的摻雜濃度以最小化串聯電阻。此外，在設備50中，傳導層或陰極接觸31在主要表面118上，其與主要表面18相對。
圖6－9示出了在處理期間的肖特基結構的局部剖面圖，以說明製備多部分的保護環的各種方法。在圖6中，覆蓋在主要表面18之上的遮罩層68形成，並且被圖樣化成形成第一開口或視窗71。如圖1中所述的，開口71的最內部的邊緣界定內邊緣514，並且參考點或邊緣516對應於接觸窗口26的邊緣516，其在隨後的製備步驟中形成。邊緣516和514之間的橫向距離界定偏移距離513。作為實施例，遮罩層68包括利用傳統技術形成的光刻膠層或電介質層。在該實施例中，離子植入74用於形成多部分的保護環41。植入的摻雜劑示為區域405，其隨後被熱處理以擴散和啟動摻雜劑，從而垂直地形成部分410並橫向地形成多部分的保護環41的部分411。多部分的保護環41以虛線示出，來簡單地說明它在隨後的步驟形成。
離子植入74包括在植入的摻雜劑從開口71的邊緣514橫向擴散之後為接近於主要表面18的部分411提供足以形成肖特基能障的摻雜濃度(即，小於大約1.0×1017
原子/立方公分)的劑量，以及為接近於主要表面18的部分410提供足以形成歐姆接觸的摻雜濃度(即，在大約1.0×1018
原子/立方公分和大約1.0×1020
原子/立方公分之間)的劑量。在以後的步驟中，遮罩層68被除去，並且鈍化層23形成並被圖樣化以提供如圖1和5所示的接觸視窗26。接著，形成接觸部分411的至少一部分的傳導接觸層29，同時，部分410被鈍化層23覆蓋或與傳導接觸層29分離(如圖1和5所示的)。
圖7的實施方案類似於圖6的實施方案，外加成角度的離子植入93。植入93用於為部分411提供更多控制的離子導入。在本實施方案中，植入74用於為部分410提供摻雜劑。植入以任一種順序進行，其中，植入93比植入74的植入劑量少。植入的摻雜劑顯示為區域405，其實質上被熱處理以擴散並啟動摻雜劑以形成多部分的保護41。
植入93包括在植入的摻雜劑擴散之後為接近於主要表面18的部分411提供足以形成肖特基能障的摻雜濃度(即，小於大約1.0×1017
原子/立方公分)的劑量。植入74包括為接近於主要表面18的部分410提供足以形成歐姆接觸摻雜濃度(即，在大約1.0×1018
原子/立方公分和大約1.0×1020
原子/立方公分之間)的劑量。在以後的步驟中，掩模層68被去除，並且鈍化層23形成並被圖樣化以提供如圖1和5所示的接觸視窗26。接著，形成接觸部分411的傳導接觸層29，同時，部分410被鈍化層23覆蓋與傳導接觸層28分離。在該實施方案中，接觸視窗的邊緣516可以設置在參考點5161(即，成角度植入93的大致邊緣)和5162(即，在熱處理之後，成角度植入93的向外擴散的大致邊緣)之間，這增加了偏移距離513的光刻對準公差。
在圖8中，自對準部件79用於形成部分411。作為實施例，部件79包括一個或更多的層，例如覆蓋電介質層791的多晶矽層790，這些層沉積在主要表面18上面，接著被圖樣化以形成部件79。覆蓋在主要表面18上的遮罩層81如光刻膠層形成並被圖樣化，以便遮罩層81的一部分疊蓋部件79的一部分。離子植入84用於通過視窗71和部件79的暴露部分導入摻雜劑以形成摻雜區405，摻雜區405隨後被熱處理以擴散並啟動摻雜劑，從而形成多部分的保護環41。在該實施方案中，部件79配置成阻擋一部分離子植入84，使得較少的摻雜劑到達在部件79之下的主要表面18。這控制了接近於主要表面18的部分411的摻雜濃度。遮罩層81的邊緣811設置在部件79上的一個位置處，以便當部分411形成時，充分植入的摻雜劑從部件79的下面橫向地向外擴散。這保證部分411和傳導接觸29之間的接觸。一旦遮罩層81被去除，鈍化層23就形成並被圖樣化以提供接觸視窗26。接著，傳導接觸層29形成，並且由於部件79被方便地自對準。在該實施方案中，偏移距離513由部件79(從514至516)的寬度確定，並且因而不受光刻對準公差的限制。參考點5163是接觸視窗26的邊緣，並且可以在覆蓋部件79的任何位置。
在圖9所示的實施方案中，覆蓋在主要表面18的預定部分之上的遮罩氧化物或摻雜劑遮罩層91形成並被圖樣化。接著，覆蓋在遮罩氧化物層91的一部分上的遮罩層(例如，光刻膠)92形成並被圖樣化。離子植入94用於通過視窗71和遮罩氧化物層91的暴露部分植入摻雜劑以形成摻雜區405，，摻雜區405隨後被熱處理以擴散並啟動摻雜劑，從而形成多部分的保護環41。在該實施方案中，遮罩氧化物91配置成阻擋一部分的離子摻雜劑94，使得較少的摻雜劑到達在遮罩氧化物91之下的主要表面18。遮罩層92阻止任何摻雜劑到達形成主要肖特基能障的主要表面18。隨後，層91和92被去除，鈍化層23形成並被圖樣化以提供如圖1和5所示i的接觸窗口26。接著，形成接觸部分411的至少一部分的傳導接觸層29，同時，部分410被鈍化層23覆蓋與傳導接觸層29分離。在該實施方案中，偏移距離513不受光刻對準公差限制，結果，邊緣516可以設置在參考點5161和5162之間的任何地方。
因此很明顯，根據本發明已經提供了一種用於具有多部分的保護環的肖特基能障的結構和方法。多部分的保護環保護肖特基接觸層的接觸邊緣，以提供低滲露並在反向偏置條件下維持反向電壓特徵。在正向偏置條件下，多部分的保護環形成與肖特基接觸層的極性相反的肖特基結構。該相反極性肖特基結構與寄生pn接面串聯，並且起抑制少數載流子注入的作用。這降低了基底電流。
儘管參考其中的具體實施方案描述和示出了本發明，但意圖不是將本發明限制於這些例證性的實施方案。例如，使用其他摻雜技術來形成多部分的保護環41，其包括傳統化學蒸汽沉積和擴散技術、旋塗式摻雜技術或者其他沉積薄膜技術。另外，可以將埋層增加至設備10以降低串聯電阻。
10、50．．．肖特基設備結構
11．．．半導體材料
12、112．．．基底
14．．．n－型井區、擴散區或外延區
17、23．．．鈍化區
18、118．．．主要表面
21．．．n－型摻雜區或陰極區
26．．．接觸視窗
29．．．傳導接觸層、肖特基或陽極接觸層
31．．．傳導接觸層或陰極層
41．．．保護環結構或摻雜區
43、44．．．垂直深度
68、81、92．．．遮罩層
71．．．第一開口或視窗
74、94．．．離子植入
79．．．疊蓋部件
91．．．遮罩氧化物
93．．．角度植入
214、215．．．肖特基二極體
216．．．二極體
405．．．摻雜區
410．．．第一部分
411．．．第二部分
413．．．第三偏移或過渡部分
420、421．．．垂直邊界
513．．．偏移距離
514、516．．．邊緣或參考點
790．．．多晶矽層
791．．．覆蓋電介質層
811．．．邊緣
5161、5162、5163．．．參考點
圖1示出了積體電路結構中的肖特基結構的實施方案的剖面圖；圖2為圖1和5的肖特基結構的等效電路圖；圖3為比較圖1的肖特基結構與各種現有技術結構的基底電流與陽極電流的比率(IS/IA)作為陽極電壓函數的曲線圖；圖4為比較圖1的肖特基結構與各種現有技術結構的反向電壓特徵的曲線圖；圖5示出了肖特基結構的另一實施方案的剖面圖；以及圖6－9示出了在處理期間肖特基結構的各種局部剖面圖，以根據本發明說明製備多部分摻雜區的不同方法。
10．．．肖特基設備結構
11．．．半導體材料
12．．．基底
14．．．n－型井區、擴散區或外延區
17、23．．．鈍化區
18．．．主要表面
21．．．n－型摻雜區或陰極區
26．．．接觸視窗
29．．．傳導接觸層、肖特基或陽極接觸層
31．．．傳導接觸層或陰極層
41．．．保護環結構或摻雜區
43、44．．．垂直深度
410．．．第一部分
411．．．第二部分
413．．．第三偏移或過渡部分
420、421．．．垂直邊界
513．．．偏移距離
514、516．．．邊緣或參考點
Claims (19)
- 一種肖特基二極體結構，其包括：一半導體材料區，其具有一第一主要表面、一第一傳導類型和一第一摻雜濃度；一第二傳導類型的摻雜區，該第二傳導類型與該第一傳導類型相反，該摻雜區在該半導體材料區中形成並自該第一主要表面延伸，其中，該摻雜區包括一第一部分和一第二部分，該第一部分具有的一第一摻雜濃度接近於該第一主要表面，而該第二部分具有的一第二摻雜濃度接近於該第一主要表面，以及其中，該第二摻雜濃度小於該第一摻雜濃度；一第一傳導接觸，其電耦合至該半導體材料區；以及一第二傳導接觸，其電耦合至該半導體材料區，其中，該第二傳導接觸與該第二部分重疊而不是該第一部分重疊，以及其中，該第二傳導接觸與該半導體材料區形成一第一肖特基能障並與該第二部分形成一第二肖特基能障，其中該第一部分延伸一第一垂直距離到該半導體材料區中，以及其中該第二傳導接觸從該第一部分偏移一橫向距離，該橫向距離在該第一垂直距離的大約50%至大約80%的範圍內。
- 如申請專利範圍第1項所述的結構，其中，該橫向距離為該第一垂直距離的大約75%。
- 如申請專利範圍第1項所述的結構，其中，該第一和第二傳導接觸在該半導體材料區的相對的面上。
- 如申請專利範圍第1項所述的結構，其中，該第一和第二傳導接觸在該第一主要表面上。
- 如申請專利範圍第1項所述的結構，其中，該第一部分延伸進該半導體材料區以界定一第一垂直邊界，以及其中，該第二部分延伸進該半導體材料區中以界定一第二垂直邊界。
- 如申請專利範圍第5項所述的結構，其中，該第一垂直邊界延伸一比該第二垂直邊界大之程度到該半導體材料區中。
- 如申請專利範圍第1項所述的結構，其中，該半導體材料區包括：一半導體基底；以及該第一傳導類型的一半導體層，該半導體層與該半導體基底形成間隔關係。
- 如申請專利範圍第7項所述的結構，其中，該半導體基底包括該第二傳導類型。
- 如申請專利範圍第1項所述的結構，其中，該第一部分和該第二部分是連續的。
- 一種形成肖特基結構的方法，其包括步驟：提供具有一第一主要表面、一第一傳導類型和一第一摻雜濃度的一半導體材料區；形成與該第一傳導類型相反的一第二傳導類型的一摻雜區，該摻雜區在該半導體材料區中形成並自該第一主要表面延伸，其中，該摻雜區包括一第一部分和一第二 部分，該第一部分具有的一第一摻雜濃度接近於該第一主要表面，而該第二部分具有的一第二摻雜濃度接近於該第一主要表面，以及其中，該第二摻雜濃度小於該第一摻雜濃度，且其中該第一部份延伸一第一垂直距離到該半導體材料區中；且形成電耦合至該半導體材料區的一傳導接觸，其中，該傳導接觸與該第二部分重疊而不是與該第一部分重疊，以及其中，該傳導接觸與該半導體材料區形成一第一肖特基能障並與該第二部分形成一第二肖特基能障，且其中該傳導接觸從該第一部分偏移一橫向距離，該橫向距離在該第一垂直距離的大約50%至大約80%的範圍內。
- 如申請專利範圍第10項所述的方法，其中，形成該摻雜區的該步驟包括步驟：形成覆蓋在該第一主要表面之上的一第一層；形成在該第一層之內的一第一開口，其中，該第一開口具有一第一邊緣；通過該第一開口將該第二傳導類型的一摻雜劑導入該半導體材料區中；使該摻雜劑擴散以垂直地形成該第一部分並橫向地形成該第二部分；形成覆蓋在該第一主要表面之上的一鈍化層；以及在該鈍化層中形成一第二開口，其中，該第二開口具有從該第一邊緣偏移一距離的一第二邊緣。
- 如申請專利範圍第11項所述的方法，其中，形成該傳導接觸的該步驟包括：在該第二開口中形成該傳導接觸。
- 如申請專利範圍第11項所述的方法，其中，導入該摻雜劑的該步驟包括：將該摻雜劑導入到該第一開口中，並進一步通過該第一層的一部分。
- 如申請專利範圍第11項所述的方法，其中，導入該摻雜劑的該步驟包括：利用成角度的離子植入來導入該摻雜劑。
- 如申請專利範圍第11項所述的方法，更包括步驟：在該第一層中形成一第二開口，其中，該第二開口經配置為一接觸視窗；形成覆蓋在該接觸視窗和該第一層的一部分之上的一第二層，同時使該第一層的另一部分和該第一開口暴露，其中，導入該摻雜劑的該步驟包括：通過該第一開口和該第一層的該暴露部分導入該摻雜劑；去除該第二層以暴露該接觸視窗；以及形成該傳導接觸，其中，該傳導接觸是自對準到該摻雜區。
- 一種具有多部分的摻雜區的半導體設備，其包括：一半導體材料區，其具有一第一主要表面、一第一傳導類型和一第一摻雜濃度；多部分的摻雜區，其在該半導體材料區中形成並從該第一主要表面延伸，其中，該多部分的摻雜區包括與該第一傳導類型相反的一第二傳導類型，以及其中，該多 部分的摻雜區包括一第一部分和一第二部分，該第一部分具有的該第一摻雜濃度接近於該第一主要表面，以及該第二部分具有的一第二摻雜濃度接近於該第一主要表面，並且其中，該第二摻雜濃度小於該第一摻雜濃度，以及其中，該第一部分與該半導體材料區形成一pn接面；以及一傳導接觸，其電耦合至該半導體材料區，其中，該第二傳導接觸與該第二部分重疊而不是與該第一部分重疊，以及其中，該傳導接觸與該半導體材料區形成一第一肖特基能障並與該第二部分形成一第二肖特基能障，且其中該第一部份延伸一第一垂直距離到該半導體材料區中，且其中該傳導接觸從該第一部分偏移一橫向距離，該橫向距離在該第一垂直距離的大約50%至大約80%的範圍內。
- 如申請專利範圍第16項所述的結構，其中，橫向距離為該第一垂直距離的大約75%。
- 如申請專利範圍第16項所述的結構，其中，該傳導接觸自對準到該第二部分。
- 如申請專利範圍第16項所述的結構，其中，該第一和第二部分是連續的。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/683,502 US7875950B2 (en) | 2007-03-08 | 2007-03-08 | Schottky diode structure with multi-portioned guard ring and method of manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200837964A TW200837964A (en) | 2008-09-16 |
| TWI437712B true TWI437712B (zh) | 2014-05-11 |
Family
ID=39740795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097102536A TWI437712B (zh) | 2007-03-08 | 2008-01-23 | 具有多部分的保護環的肖特基二極體結構及製備方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7875950B2 (zh) |
| KR (1) | KR101415012B1 (zh) |
| CN (1) | CN101262015B (zh) |
| HK (1) | HK1124430A1 (zh) |
| TW (1) | TWI437712B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8168466B2 (en) * | 2007-06-01 | 2012-05-01 | Semiconductor Components Industries, Llc | Schottky diode and method therefor |
| DE102009018971A1 (de) * | 2009-04-25 | 2010-11-04 | Secos Halbleitertechnologie Gmbh | Konstruktion einer Schottkydiode mit verbessertem Hochstromverhalten und Verfahren zu deren Herstellung |
| CN101901840B (zh) * | 2009-05-27 | 2012-04-25 | 世界先进积体电路股份有限公司 | 肖特基二极管装置及其制造方法 |
| CN102315281B (zh) * | 2010-09-07 | 2013-09-18 | 成都芯源系统有限公司 | 肖特基二极管及其制作方法 |
| CN102208456B (zh) * | 2011-05-18 | 2012-10-31 | 哈尔滨工程大学 | 叠置p+-p结势垒控制肖特基二极管 |
| CN102867746B (zh) * | 2011-07-05 | 2015-02-18 | 北大方正集团有限公司 | 一种处理二极管的方法和二极管 |
| TWI521719B (zh) * | 2012-06-27 | 2016-02-11 | 財團法人工業技術研究院 | 雙凹溝槽式蕭基能障元件 |
| EP2722890B1 (en) * | 2012-10-17 | 2020-12-16 | IMEC vzw | Schottky diode structure and method of fabrication |
| US8981528B2 (en) * | 2012-11-16 | 2015-03-17 | Vishay General Semiconductor Llc | GaN-based Schottky diode having partially recessed anode |
| US8981381B2 (en) | 2012-11-16 | 2015-03-17 | Vishay General Semiconductor Llc | GaN-based Schottky diode having dual metal, partially recessed electrode |
| US9018698B2 (en) | 2012-11-16 | 2015-04-28 | Vishay General Semiconductor Llc | Trench-based device with improved trench protection |
| WO2014155472A1 (ja) | 2013-03-25 | 2014-10-02 | 新電元工業株式会社 | 半導体素子 |
| CN104298796B (zh) * | 2013-07-19 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 肖特基二极管的等效电路及仿真方法 |
| CN108091682B (zh) * | 2017-11-21 | 2020-05-01 | 重庆大学 | 一种高可靠性肖特基接触超级势垒整流器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4638551A (en) * | 1982-09-24 | 1987-01-27 | General Instrument Corporation | Schottky barrier device and method of manufacture |
| GB2134705B (en) * | 1983-01-28 | 1985-12-24 | Philips Electronic Associated | Semiconductor devices |
| US4979001A (en) * | 1989-06-30 | 1990-12-18 | Micrel Incorporated | Hidden zener diode structure in configurable integrated circuit |
| US5418185A (en) * | 1993-01-21 | 1995-05-23 | Texas Instruments Incorporated | Method of making schottky diode with guard ring |
| JPH08107222A (ja) * | 1994-10-05 | 1996-04-23 | Rohm Co Ltd | ツェナーダイオード |
| DE19616605C2 (de) * | 1996-04-25 | 1998-03-26 | Siemens Ag | Schottkydiodenanordnung und Verfahren zur Herstellung |
| JP3618517B2 (ja) * | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2003526204A (ja) * | 2000-03-03 | 2003-09-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ショットキーバラクタを製造する方法 |
| JP2003101036A (ja) * | 2001-09-25 | 2003-04-04 | Sanyo Electric Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
| US6653707B1 (en) * | 2000-09-08 | 2003-11-25 | Northrop Grumman Corporation | Low leakage Schottky diode |
| US7019377B2 (en) * | 2002-12-17 | 2006-03-28 | Micrel, Inc. | Integrated circuit including high voltage devices and low voltage devices |
| US6894318B2 (en) * | 2003-08-20 | 2005-05-17 | Texas Instruments Incorporated | Diode having a double implanted guard ring |
-
2007
- 2007-03-08 US US11/683,502 patent/US7875950B2/en active Active
-
2008
- 2008-01-23 TW TW097102536A patent/TWI437712B/zh active
- 2008-01-29 CN CN2008100049099A patent/CN101262015B/zh not_active Expired - Fee Related
- 2008-01-31 KR KR1020080010162A patent/KR101415012B1/ko active IP Right Grant
-
2009
- 2009-02-18 HK HK09101519.1A patent/HK1124430A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080082441A (ko) | 2008-09-11 |
| US7875950B2 (en) | 2011-01-25 |
| KR101415012B1 (ko) | 2014-07-04 |
| CN101262015A (zh) | 2008-09-10 |
| CN101262015B (zh) | 2012-03-28 |
| US20080217725A1 (en) | 2008-09-11 |
| TW200837964A (en) | 2008-09-16 |
| HK1124430A1 (en) | 2009-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI437712B (zh) | 具有多部分的保護環的肖特基二極體結構及製備方法 | |
| US10546950B2 (en) | Semiconductor device | |
| US7186609B2 (en) | Method of fabricating trench junction barrier rectifier | |
| KR101423065B1 (ko) | 쇼트키 다이오드 및 그 형성 방법 | |
| US7417265B2 (en) | Schottky diode structure with enhanced breakdown voltage and method of manufacture | |
| EP1394860B1 (en) | Power devices with improved breakdown voltages | |
| JP3895402B2 (ja) | 半導体デバイス | |
| CN108198849B (zh) | 一种齐纳二极管及其制造方法 | |
| US5910668A (en) | Method of making a insulated gate bipolar transistor with high-energy P+ implant and silicon-etch contact | |
| US11646371B2 (en) | MOSFET transistors with hybrid contact | |
| US10164043B2 (en) | Semiconductor diode and method for forming a semiconductor diode | |
| US10304971B2 (en) | High speed Schottky rectifier | |
| US9231120B2 (en) | Schottky diode with leakage current control structures | |
| US20190148543A1 (en) | Semiconductor device | |
| US7098521B2 (en) | Reduced guard ring in schottky barrier diode structure | |
| WO2019053204A1 (en) | POWER SUPPLY PATTERN WITH HIGH CURRENT CAPACITY | |
| US8237239B2 (en) | Schottky diode device and method for fabricating the same | |
| CN111584481A (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| US20140077302A1 (en) | Power rectifying devices | |
| US12136645B2 (en) | Coupled guard rings for edge termination | |
| TWI859357B (zh) | 具有混和型接觸的ldmos及其他mos電晶體的裝置及方法 | |
| US20240363720A1 (en) | Semiconductor device with low concentration opposite type doping drain end gate electrode | |
| CN116936572A (zh) | 功率半导体器件、功率模块、车辆及制备方法 | |
| CN114156336A (zh) | 半导体结构及其形成方法 | |
| CN117650179A (zh) | 一种屏蔽栅场效应晶体管及其制备方法 |