TWI437681B - 觸控晶片的走線 - Google Patents

Description

觸控晶片的走線

本發明係有關於一種信號量測電路，特別是一種在積體電路內的信號量測電路。

在投射式電容觸摸屏中，感測導電條提供電容性耦合的信號。電容性耦合的信號是由電路板(或軟板)的走線從觸摸屏送到觸控晶片的接腳。如果走線重疊，會造成走線間產生額外的電容性耦合，可能會影想到電容性耦合信號的準確性。因此走線需要平行排列，避免有交錯的情形。

在先前技術中，走線是連接到連續排列的接腳上，分佈於觸控晶片的兩側，在觸控晶片同側的相鄰接腳耦合到相鄰的導電條。如圖1所示，可以發現觸控晶片20兩側中會有一側需要以較長的走線30繞過觸控晶片20來連接到觸摸屏10，需要佔到大量的佈線空間，造成空間上的浪費。此外，如果如第N/2條走線30與第1+N/2條走線30所示，相鄰的導電條耦合到不同側的接腳時，也有可能因為受到的背景干擾不同，造成電容性耦合信號受到影響。

由此可見，上述現有技術顯然存在有不便與缺陷，而極待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品及方法又沒有適切的結構及方法能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種新的技術，實屬當前重要研發課題之一，亦成為當前業界極需改進的目標。

先前技術中連接觸摸屏至觸控晶片的走線是繞著觸控晶片排列，需要佔到很大的走線空間，並且相鄰的導電條耦合到不同側的接腳時，也有可能因為受到的背景干擾不同，造成電容性耦合信號受到影響。本發明提出一種觸控晶片的走線方式，將連接觸控晶片的第一側的走線穿過觸控晶片下方至觸摸屏，並且將連接觸控晶片的第二側的走線由相反於連接至觸摸屏的方向延伸至觸控晶片的下方。如此，相鄰的走線的都會穿過觸控晶片下方，在觸控晶片下方受到的干擾也相近，並且可節省大塊的走線空間。

本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據本發明提出的一種觸控晶片的走線，包括：多條平行排列的第一走線段，分佈於一觸控晶片的下方，每一條第一走線段分別具有靠近觸控晶片的一第一側的一第一端與靠近觸摸晶片的一第二側的一第二端，其中第一側與第二側相對；多條平行排列的第二走線段，每一條第二走線段分別連接排列順序上位於奇數位置的第一走線段之一與觸碰晶片於第一側的外接腳之一；多條平行排列的第三走線段，每一條第三走線段分別連接排列順序上位於偶數位置的第一走線段之一與觸碰晶片於第二側的外接腳之一；以及多條平行排列的第四走線段，每一條第四走線段分別由所述第一走線段之一延伸至一觸摸屏。

藉由上述技術方案，本發明至少具有下列優點及有益效果：相鄰的走線受到的干擾也相近，並且可節省大塊的走線空間。

本發明將詳細描述一些實施例如下。然而，除了所揭露的實施例外，本發明亦可以廣泛地運用在其他的實施例施行。本發明的範圍並不受該些實施例的限定，乃以其後的申請專利範圍為準。而為提供更清楚的描述及使熟悉該項技藝者能理解本發明的發明內容，圖示內各部分並沒有依照其相對的尺寸而繪圖，某些尺寸與其他相關尺度的比例會被突顯而顯得誇張，且不相關的細節部分亦未完全繪出，以求圖示的簡潔。

本發明提出一種觸控晶片的走線方式，是以連續平行排列的走線連接於觸摸屏與觸控晶片的接腳，將耦合到觸控晶片的一第一側的所有走線由觸控晶片下方穿過，並且與耦合於觸控晶片的一第二側的走線交錯排列，如圖2所示，是由觸控晶片底部仰視的示意圖。

然而，圖2中排列順序為偶數(2,4,6…)位置的走線32會與觸控晶片20下方的的散熱(heat shrink)金屬材質21產生電容效應(電容性耦合)，如圖3所示，使得在導線上傳送的信號受到影響。相較於沒有穿過觸控晶片下方的走線(排列順序為奇數(1,3,5…)位置的走線31)，排列順序為偶數位置的走線傳送的信號將會因為上述的電容效應產生較多的干擾。

為了讓觸控晶片兩側耦合到導電條的走線受到的影響能儘量接近，本發明將原本沒有穿過觸控晶片下方的走線延伸並穿過觸控晶片下方，如圖4中的虛線所示，使得觸控晶片20中耦合到導電條的每一條走線都有一部份穿過觸控晶片下方。

換言之，為了解決上述之電容效應，本發明將排列順序為奇數(1,3,5…)位置的走線31也延長至觸控晶片下方，所 延長的長度與排列順序為偶數(2,4,6…)位置的走線32在觸控晶片下方的長度等長或趨近等長，如圖4中虛線部分所示，是由觸控晶片底部仰視的示意圖，藉此使得排列順序為奇數(1,3,5…)位置的走線31也與觸控晶片20的金屬材質21產生電容效應。

這樣的設計在計算每一對相鄰導電條的訊號差時特別有用，前述的電容性效應可藉此抵消。每一條走線與相鄰的走線長度相近，受到的環境干擾(common mode noise)也相近，包括但不限於上述的電容效應。此外，本發明更可以是採用將腳位順序相鄰的接腳偵測到的信號相減，如以類比或數位的方式產生腳位順序相鄰的接腳偵測到的信號的差值，可有效地將環境干擾消除。

據此，請參照圖5在本發明的一最佳模式下，觸控晶片20的走線，包括：多條平行排列的第一走線段51、多條平行排列的第二走線段52、多條平行排列的第三走線段53與多條平行排列的第四走線段54。多條平行排列的第一走線段51分佈於一觸控晶片20的下方，每一條第一走線段51分別具有靠近觸控晶片20的一第一側的一第一端與靠近觸摸晶片20的一第二側的一第二端，其中第一側與第二側相對。此外，每一條第二走線段52分別連接排列順序上位於奇數位置的第一走線段51之一與觸碰晶片20於第一側的外接腳之一，並且每一條第三走線段53分別連接排列順序上位於偶數位置的第一走線段51之一與觸碰晶片於第二側的外接腳之一。多條平行排列的第四走線段54，每一條第四走線段54分別由所述第一走線段之一延伸至一觸摸屏的多條導電條之一。

每一第一走線段51與觸摸晶片20下方的金屬材質21電容性耦合，且相鄰的第一走線段51與金屬材質21間具有 相近的電容性耦合。此外，所有的第四走線段54都是由所述的第一走線段51的第一端延伸到觸摸屏，或者是所有的第四走線段54都是由所述的第一走線段51的第二端連延伸觸摸屏。在本發明的一範例中每一條第四走線段54耦合於觸摸屏中平行縱向排列的多條導電條之一，或者是每一條第四走線段54耦合於觸摸屏中平行橫向排列的多條導電條之一。在本發明的另一範例中，一部份的第四走線段54耦合於觸摸屏中縱向平行排列的多條導電條，並且另一部份的第四走線段54耦合於觸摸屏中橫向平行排列的多條導電條之一。

換言之，排列順序上相鄰的兩第一走線段51分別耦合於觸控晶片的第一側的外接腳之一與第二側的外接腳之一。

以上所述僅為本發明的較佳實施例而已，並非用以限定本發明的申請專利範圍；凡其他為脫離本發明所揭示的精神下所完成的等效改變或修飾，均應包括在下述的申請專利範圍。

10‧‧‧觸摸屏

20‧‧‧觸控晶片

30‧‧‧走線

21‧‧‧金屬材質

31‧‧‧奇數位置的走線

32‧‧‧偶數位置的走線

51‧‧‧第一走線段

52‧‧‧第二走線段

53‧‧‧第三走線段

54‧‧‧第四走線段

圖1為習知技術中傳統的走線連接觸控晶片與觸摸屏的示意圖；圖2與圖3為將耦合於觸控晶片一側的導電條穿過觸控晶片的的示意圖；以及圖4與圖5為依據本發明的最佳模式提出的觸控晶片的走線的示意圖。

20‧‧‧觸控晶片

21‧‧‧金屬材質

51‧‧‧第一走線段

52‧‧‧第二走線段

53‧‧‧第三走線段

54‧‧‧第四走線段

Claims (8)

1. 一種觸控晶片的走線，包括：多條平行排列的第一走線段，分佈於一觸控晶片的下方，每一條第一走線段分別具有靠近觸控晶片的一第一側的一第一端與靠近觸摸晶片的一第二側的一第二端，其中第一側與第二側相對；多條平行排列的第二走線段，每一條第二走線段分別連接排列順序上位於奇數位置的第一走線段之一與觸碰晶片於第一側的外接腳之一；多條平行排列的第三走線段，每一條第三走線段分別連接排列順序上位於偶數位置的第一走線段之一與觸碰晶片於第二側的外接腳之一；以及多條平行排列的第四走線段，每一條第四走線段分別由所述第一走線段之一延伸至一觸摸屏。
2. 根據申請專利範圍第1項之觸控晶片的走線，其中每一第一走線段與觸摸晶片下方的金屬材質電容性耦合。
3. 根據申請專利範圍第1項之觸控晶片的走線，其中所述第四走線段是由所述第一走線段的第一端延伸至觸摸屏。
4. 根據申請專利範圍第1項之觸控晶片的走線，其中所述第四走線段是由所述第一走線段的第二端延伸至觸摸屏。
5. 根據申請專利範圍第1項之觸控晶片的走線，其中排列順序上相鄰的兩第一走線段分別耦合於觸控晶片的第一側的外接腳之一與第二側的外接腳之一。
6. 根據申請專利範圍第1項之觸控晶片的走線，其中每一條第四走線段耦合於觸摸屏中平行縱向排列的多條導電條之一。
7. 根據申請專利範圍第1項之觸控晶片的走線，其中每一條第四走線段耦合於觸摸屏中平行橫向排列的多條導電條之一。
8. 根據申請專利範圍第1項之觸控晶片的走線，其中相鄰的兩條第四走線段耦合於觸摸屏平行排列的多條導電條中相鄰的兩條導電條。