TWI434509B - 具強化迴轉率之折疊式串接放大器 - Google Patents

具強化迴轉率之折疊式串接放大器 Download PDF

Info

Publication number
TWI434509B
TWI434509B TW101110287A TW101110287A TWI434509B TW I434509 B TWI434509 B TW I434509B TW 101110287 A TW101110287 A TW 101110287A TW 101110287 A TW101110287 A TW 101110287A TW I434509 B TWI434509 B TW I434509B
Authority
TW
Taiwan
Prior art keywords
circuit
positive
negative
input circuit
transistor
Prior art date
Application number
TW101110287A
Other languages
English (en)
Other versions
TW201340592A (zh
Inventor
Po Chuan Lin
Original Assignee
Egalax Empia Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Egalax Empia Technology Inc filed Critical Egalax Empia Technology Inc
Priority to TW101110287A priority Critical patent/TWI434509B/zh
Priority to US13/474,082 priority patent/US8604878B2/en
Publication of TW201340592A publication Critical patent/TW201340592A/zh
Application granted granted Critical
Publication of TWI434509B publication Critical patent/TWI434509B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45651—Indexing scheme relating to differential amplifiers the LC comprising two cascode current sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

具強化迴轉率之折疊式串接放大器
本發明係有關一種折疊式串接放大器，特別是關於一種具強化迴轉率之折疊式串接放大器。
折疊式串接放大器(folded cascode amplifier)為運算轉導放大器(operational transconductance amplifier,OTA)的一種，具有高增益及大信號擺動(signal swing)，普遍製作為互補金屬氧化半導體(CMOS)積體電路，作為許多應用的基本建構組件。
第一A圖顯示一種傳統折疊式串接放大器，其使用P型金屬氧化半導體(PMOS)電晶體M1及M2所組成的(P型)輸入對11。第一A圖所示傳統折疊式串接放大器的迴轉率(slew rate,SR)極低，因此會造成放大 器的非線性效應。當正輸入電壓Vin+趨近電源VDD且負輸入電壓Vin-趨近接地GND時，電晶體M1關閉而M2開啟，因此所有電流2Ib流經電晶體M2及M4。由於電晶體M3與M4組成電流鏡，因此電晶體M3的電流也是2Ib。因為電晶體M1為關閉的，因此電晶體M3的電流是由電晶體M9、M7、M5之路徑來提供。又因為電晶體M9與M10組成電流鏡，所以電晶體M10的電流也是2Ib。該電流經由電晶體M8對輸出端點Vout的負載電容C充電，因此迴轉率SR=2Ib/C。第一A圖所示折疊式串接放大器的輸入範圍僅介於0~(VDD-Vds_M0-Vt_M1)。
第一B圖顯示另一種傳統折疊式串接放大器，其使用N型金屬氧化半導體(NMOS)電晶體Q1及Q2所組成的(N型)輸入對12。第一B圖所示折疊式串接放大器對輸出端點Vo的負載電容CL充電，其迴轉率類似於第一A圖所示折疊式串接放大器，且其輸入範圍僅介於(VSS+Vds+Vt)~VDD。
第二圖顯示又一種傳統折疊式串接放大器，其使用NMOS電晶體Q1/Q2組成的N型輸入對21及PMOS電晶體Q3/Q4組成的P型輸入對22。即使第二圖所示折疊式串接放大器的輸入範圍接近0~VDD，然而其迴轉率仍同於第一A圖及第一B圖所示折疊式串接放大器，亦即SR=2Ib/C。
第三圖顯示再一種傳統折疊式串接放大器，其較前述折疊式串接放大器具有較大轉導、增益及迴轉率。當正輸入電壓Vin+趨近電源VDD且負輸入電壓Vin-趨近接地GND時，電晶體M1a及M1b關閉且電晶體2a進入深三極管區(deep triode region)，因此所有電流2Ib都流經電晶 體M2b、M11、M3b。由於電晶體M3a與M3b組成電流鏡，且兩者大小(size)的比例為M3a：M3b=K：1，因此電晶體M3a的電流為2KIb。該電流是由電晶體M9、M7、M5之路徑來提供。又因為電晶體M9與M10組成電流鏡，所以電晶體M10的電流也是2KIb。該電流經由電晶體M8對輸出端點Vout的負載電容C充電，因此迴轉率SR=2KIb/C。
第四圖顯示第三圖所示傳統折疊式串接放大器的變化型，其除了使用PMOS電晶體所組成的(P型)輸入對41，還額外使用了NMOS電晶體所組成的(N型)輸入對42。即使第四圖所示折疊式串接放大器的輸入範圍接近0~VDD，然而其迴轉率仍同於第三圖所示折疊式串接放大器，亦即SR=2KIb/C。
鑑於上述傳統折疊式串接放大器的迴轉率之值仍有改善的空間，因此亟需提出一種新穎的折疊式串接放大器，增強迴轉率以擴大折疊式串接放大器的應用範圍。
鑑於上述，本發明實施例的目的之一在於提出一種具強化迴轉率之折疊式串接放大器，用以增強放大器的迴轉率，以減低放大器的非線性效應。本發明實施例的另一目的在於擴大輸入範圍，以作為軌對軌(rail-to-rail)放大器。
根據本發明實施例，具強化迴轉率之折疊式串接放大器包含 折疊式串接放大電路、第一輸入電路及第二輸入電路。其中，第二輸入電路的電性相反於第一輸入電路的電性。第一輸入電路藉由其驅動點而連接至折疊式串接放大電路，且第二輸入電路的驅動點連接至第一輸入電路的交叉點。
11‧‧‧P型輸入對
12‧‧‧N型輸入對
21‧‧‧N型輸入對
22‧‧‧P型輸入對
41‧‧‧P型輸入對
42‧‧‧N型輸入對
51‧‧‧折疊式串接放大電路
52‧‧‧第一輸入電路
521‧‧‧第一正輸入電路
522‧‧‧第一負輸入電路
523‧‧‧電流源
524‧‧‧第一正驅動電路
525‧‧‧第一負驅動電路
53‧‧‧第二輸入電路
531‧‧‧第二正輸入電路
532‧‧‧第二負輸入電路
533‧‧‧電流源
534‧‧‧第二正驅動電路
535‧‧‧第二負驅動電路
54A、54B‧‧‧驅動點
55A、55B‧‧‧交叉點
56A、56B‧‧‧驅動點
57A、57B‧‧‧交叉點
第一A圖至第四圖顯示各種傳統折疊式串接放大器的電路圖。
第五圖顯示本發明實施例之具強化迴轉率之折疊式串接放大器的電路圖。
第六圖顯示第五圖所示折疊式串接放大器的迴轉率分析。
第七圖顯示本發明另一實施例之具強化迴轉率之折疊式串接放大器的電路圖。
第五圖顯示本發明實施例之具強化迴轉率(slew rate,SR)之折疊式串接放大器(folded cascode amplifier)的電路圖。本實施例之折疊式串接放大器主要包含折疊式串接放大電路51、第一輸入電路52及第二輸入 電路53。其中，第一輸入電路52藉由驅動點54A、54B而連接至折疊式串接放大電路51，且第二輸入電路53的驅動點56A、56B分別連接至第一輸入電路52的交叉點55A、55B。本實施例的折疊式串接放大電路51由二子電路組成，但不限定於圖示的架構。其中，第一子電路包含串接的P型金屬氧化半導體(PMOS)電晶體P21、P22及N型金屬氧化半導體(NMOS)電晶體N21；第二子電路包含串接的PMOS電晶體P23、P24及NMOS電晶體N22，且PMOS電晶體P24與NMOS電晶體N22之間的連接端點提供作為輸出端點VOUT。此外，第一子電路與第二子電路相應的PMOS電晶體或相應的NMOS電晶體之閘極連接在一起(亦即，折疊起來)，且NMOS電晶體N21、N22的源極分別連接至第一輸入電路52的驅動點54A、54B，用以提供或汲取電流。
第一輸入電路52包含第一正輸入電路521及第一負輸入電路522，且第二輸入電路53包含第二正輸入電路531及第二負輸入電路532，其中第一輸入電路52之第一正/負輸入電路521/522的電性相反於第二輸入電路53之第二正/負輸入電路531/532。
如第五圖所示，第一正輸入電路521包含二PMOS電晶體P11、P12，其閘極接收正輸入電壓VIN+，其源極藉由電流源523而電性連接至第一電源(例如VDD)。類似的情形，第一負輸入電路522包含二PMOS電晶體P13、P14，其閘極接收負輸入電壓VIN-，其源極藉由電流源523而電性連接至第一電源(例如VDD)。在本說明書中，“電性連接”係指二元件藉由導線直接連接，或者經由其他元件而間接連接。
第一輸入電路52還包含第一正驅動電路524及第一負驅動電路525。其中，第一正驅動電路524至少包含二NMOS電晶體N11、N12，組成一電流鏡，其閘極連接在一起，其源極電性連接至第二電源(例如接地GND)。本實施例之第一正驅動電路524的NMOS電晶體N11、N12，其大小(size)比值非為一，例如N11：N12=K：1，其中K非為一。類似的情形，第一負驅動電路525至少包含二NMOS電晶體N13、N14，組成一電流鏡，其閘極連接在一起，其源極電性連接至第二電源(例如接地GND)。前述第一正驅動電路524與第一負驅動電路525是以一級的電流鏡為例，亦可以是採多級的電流鏡，本發明並不加以限制。
如第五圖的第一輸入電路52所示，第一正輸入電路521的一個PMOS電晶體P11之汲極電性連接至第一正驅動電路524的一個NMOS電晶體N11之汲極，而第一正輸入電路521的另一個PMOS電晶體P12之汲極於第一交叉點55A電性交叉而連接至第一負驅動電路525的串接NMOS電晶體N15及N13並連接於N15之汲極，其中N15作為調節電晶體。類似的情形，第一負輸入電路522的一個PMOS電晶體P14之汲極電性連接至第一負驅動電路525的另一個NMOS電晶體N14之汲極，而第一負輸入電路522的另一個PMOS電晶體P13之汲極於第二交叉點55B電性交叉而連接至第一正驅動電路524的串接NMOS電晶體N16及N12並連接於N16之汲極，其中N16作為調節電晶體。簡而言之，第一正輸入電路521、第一負輸入電路522藉由驅動點54A、54B而分別和第一正驅動電路524、第一負驅動電路525(非交叉)電性連接，此外，第一正輸入電路521、第一負輸入電路522藉由交叉點55A、55B而分別和第一正驅動電路524、第一負驅動電路525交叉電性連 接。
上述對於第一輸入電路52的描述也適用於第二輸入電路53，不同的地方在於，所有PMOS電晶體都取代為NMOS電晶體，所有NMOS電晶體都取代為PMOS電晶體，且第一電源為接地GND，而第二電源為VDD。簡而言之，第二正輸入電路531、第二負輸入電路532藉由驅動點56A、56B而分別和第二正驅動電路534、第二負驅動電路535(非交叉)電性連，此外，第二正輸入電路531、第二負輸入電路532藉由交叉點57A、57B而分別和第二正驅動電路534、第二負驅動電路535交叉電性連接。
第六圖顯示第五圖所示折疊式串接放大器的迴轉率分析。對於第二輸入電路53的第二正輸入電路531及第二負輸入電路532而言，當正輸入電壓VIN+趨近第一電源VDD，且負輸入電壓VIN-趨近第二電源GND時，所有電流2Ib都流經NMOS電晶體N12(假設電流源533的電流為2Ib)，因此流經PMOS電晶體P13的電流也是2Ib。由於PMOS電晶體P14、P13組成電流鏡，且P14：P13=K：1，因此流經PMOS電晶體P14的電流為2KIb。由於NMOS電晶體N14關閉，因此該2KIb電流(經由N16)流入NMOS電晶體N12。類似的情形，對於第一輸入電路52的第一正輸入電路521及第一負輸入電路522而言，流經PMOS電晶體P13的電流為2Ib，其會流入NMOS電晶體N12，使得NMOS電晶體N12總共電流為(2K+2)Ib。由於NMOS電晶體N11、N12組成電流鏡，且N11：N12=K：1，因此流經NMOS電晶體N11的電流為K(2K+2)Ib，該電流由折疊式串接放大電路51的PMOS電晶體P21所提 供。再者，由於PMOS電晶體P21、P23組成電流鏡，因此流經PMOS電晶體P23的電流也是K(2K+2)Ib。該電流經由PMOS電晶體P24對輸出端點VOUT的負載電容C充電，因此迴轉率SR=K(2K+2)Ib/C，其值遠較傳統折疊式串接放大器(第一圖至第四圖)的迴轉率來得大。此外，第五圖所示實施例之折疊式串接放大器，其輸入範圍可達VDD與GND之間，因此可作為一種軌對軌(rail-to-rail)放大器。
第七圖顯示本發明另一實施例之具強化迴轉率之折疊式串接放大器的電路圖。本實施例與第五圖所示實施例具有類似的組成及架構，不同的地方在於，所有PMOS電晶體都取代為NMOS電晶體，所有NMOS電晶體都取代為PMOS電晶體，且第一電源與第二電源互換。本實施例之折疊式串接放大器的迴轉率分析類似於第六圖所示，因此不予贅述。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
51‧‧‧折疊式串接放大電路
52‧‧‧第一輸入電路
521‧‧‧第一正輸入電路
522‧‧‧第一負輸入電路
523‧‧‧電流源
524‧‧‧第一正驅動電路
525‧‧‧第一負驅動電路
53‧‧‧第二輸入電路
531‧‧‧第二正輸入電路
532‧‧‧第二負輸入電路
533‧‧‧電流源
534‧‧‧第二正驅動電路
535‧‧‧第二負驅動電路
54A、54B‧‧‧驅動點
55A、55B‧‧‧交叉點
56A、56B‧‧‧驅動點
57A、57B‧‧‧交叉點

Claims (11)

  1. 一種具強化迴轉率之折疊式串接放大器，包含：折疊式串接放大電路；第一輸入電路；及第二輸入電路，該第二輸入電路的電性相反於該第一輸入電路的電性；其中，該第一輸入電路藉由其驅動點而連接至該折疊式串接放大電路，且該第二輸入電路的驅動點連接至該第一輸入電路的交叉點；其中該第一輸入電路包含第一正輸入電路及第一負輸入電路，且該第二輸入電路包含第二正輸入電路及第二負輸入電路，其中該第一輸入電路更包含第一正驅動電路及第一負驅動電路，且該第二輸入電路更包含第二正驅動電路及第二負驅動電路，其中該第一正輸入電路、該第一負輸入電路藉由驅動點而分別和該第一正驅動電路、該第一負驅動電路非交叉電性連接；該第一正輸入電路、該第一負輸入電路藉由交叉點而分別和該第一正驅動電路、該第一負驅動電路交叉電性連接；且該第二正輸入電路、該第二負輸入電路藉由驅動點而分別和該第二正驅動電路、該第二負驅動電路非交叉電性連接。
  2. 如申請專利範圍第1項所述具強化迴轉率之折疊式串接放大 器，其中該折疊式串接放大電路包含：第一子電路，包含串接的至少一P型金屬氧化半導體(PMOS)電晶體及至少一N型金屬氧化半導體(NMOS)電晶體；及第二子電路，包含串接的至少一PMOS電晶體及至少一NMOS電晶體，且該第二子電路的PMOS電晶體與NMOS電晶體之間的連接端點提供作為輸出端點；其中該第一子電路與該第二子電路相應的PMOS電晶體或相應的NMOS電晶體之閘極連接在一起，且該第一子電路與該第二子電路的NMOS電晶體或PMOS電晶體的源極分別連接至該第一輸入電路的該驅動點，用以提供或汲取電流。
  3. 如申請專利範圍第1項所述具強化迴轉率之折疊式串接放大器，其中該第一正/負輸入電路的電性相反於該第二正/負輸入電路的電性。
  4. 如申請專利範圍第3項所述具強化迴轉率之折疊式串接放大器，其中該第一正輸入電路包含二PMOS電晶體，其閘極接收正輸入電壓，其源極藉由電流源而電性連接至第一電源；該第一負輸入電路包含二PMOS電晶體，其閘極接收負輸入電壓，其源極藉由該電流源而電性連接至該第一電源。
  5. 如申請專利範圍第3項所述具強化迴轉率之折疊式串接放大器，其中該第二正輸入電路包含二NMOS電晶體，其閘極接收正輸入電壓，其源極藉由電流源而電性連接至第二電源；該第二負輸入電路包含二NMOS電晶體，其閘極接收負輸入電壓，其源極藉由該電流源而電性連接 至該第二電源。
  6. 如申請專利範圍第4項所述具強化迴轉率之折疊式串接放大器，其中該第一正/負驅動電路的電性相反於該第二正/負驅動電路的電性。
  7. 如申請專利範圍第6項所述具強化迴轉率之折疊式串接放大器，其中該第一正驅動電路至少包含二NMOS電晶體，組成一電流鏡，其閘極連接在一起，其源極電性連接至第二電源；該第一負驅動電路至少包含二NMOS電晶體，組成一電流鏡，其閘極連接在一起，其源極電性連接至該第二電源。
  8. 如申請專利範圍第7項所述具強化迴轉率之折疊式串接放大器，其中該第一正驅動電路的二NMOS電晶體之大小比值非為一，或者該第一負驅動電路的二NMOS電晶體之大小比值非為一。
  9. 如申請專利範圍第7項所述具強化迴轉率之折疊式串接放大器，其中該第二正驅動電路至少包含二PMOS電晶體，組成一電流鏡，其閘極連接在一起，其源極電性連接至第一電源；該第二負驅動電路至少包含二PMOS電晶體，組成一電流鏡，其閘極連接在一起，其源極電性連接至該第一電源。
  10. 如申請專利範圍第9項所述具強化迴轉率之折疊式串接放大器，其中該該第二正驅動電路的二NMOS電晶體之大小比值非為一，或者該第二負驅動電路的二NMOS電晶體之大小比值非為一。
  11. 如申請專利範圍第5項所述具強化迴轉率之折疊式串接放大 器，其中該第一正輸入電路的一個PMOS電晶體之汲極電性連接至該第一正驅動電路的一個NMOS電晶體之汲極，而該第一正輸入電路的另一個PMOS電晶體之汲極於第一交叉點電性交叉經由該第一負驅動電路的一調節電晶體而連接至該第一負驅動電路的一個NMOS電晶體之汲極；該第一負輸入電路的一個PMOS電晶體之汲極電性連接至該第一負驅動電路的另一個NMOS電晶體之汲極，而該第一負輸入電路的另一個PMOS電晶體之汲極於第二交叉點電性交叉經由該第一正驅動電路的一調節電晶體而連接至該第一正驅動電路的另一個NMOS電晶體之汲極。
TW101110287A 2012-03-23 2012-03-23 具強化迴轉率之折疊式串接放大器 TWI434509B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101110287A TWI434509B (zh) 2012-03-23 2012-03-23 具強化迴轉率之折疊式串接放大器
US13/474,082 US8604878B2 (en) 2012-03-23 2012-05-17 Folded cascode amplifier with an enhanced slew rate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101110287A TWI434509B (zh) 2012-03-23 2012-03-23 具強化迴轉率之折疊式串接放大器

Publications (2)

Publication Number Publication Date
TW201340592A TW201340592A (zh) 2013-10-01
TWI434509B true TWI434509B (zh) 2014-04-11

Family

ID=49211227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110287A TWI434509B (zh) 2012-03-23 2012-03-23 具強化迴轉率之折疊式串接放大器

Country Status (2)

Country Link
US (1) US8604878B2 (zh)
TW (1) TWI434509B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431968B2 (en) * 2013-03-15 2016-08-30 Integrated Device Technology, Inc. Methods and apparatuses for slew rate enhancement of amplifiers
CN107565928B (zh) * 2017-08-10 2020-06-26 宁波大学 一种高倍增系数的电容倍增器
RU2720555C1 (ru) * 2019-10-11 2020-05-12 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Промежуточный каскад операционного усилителя с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом
CN112506259B (zh) * 2020-11-12 2022-07-01 苏州大学 一种具有低输出电阻的cmos参考电压缓冲器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523718A (en) * 1994-08-03 1996-06-04 Analog Devices, Inc. Balanced double-folded cascode operational amplifier

Also Published As

Publication number Publication date
TW201340592A (zh) 2013-10-01
US20130249639A1 (en) 2013-09-26
US8604878B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
US7898330B2 (en) Class AB amplifier systems
US9813026B2 (en) Amplifier arrangement
TWI434509B (zh) 具強化迴轉率之折疊式串接放大器
JP2005354266A (ja) 電圧比較器回路
US20080079491A1 (en) Differential amplifier circuit
JP2009094571A (ja) 半導体集積回路
TW201218619A (en) Differential amplifier circuit
US9813057B2 (en) Sampling circuit and sampling method
US10473698B2 (en) Voltage monitor
KR20120020665A (ko) 오버드라이빙 회로를 포함하는 연산증폭기
TW201322629A (zh) 差異程序、電壓及耐受性／計時偏離容忍自我校正電路
US7279985B2 (en) Regulated cascode amplifier with small-sized feed-back amplifier
JP2009171548A (ja) 差動増幅回路
TWI591958B (zh) 感測器電路
TW201838327A (zh) 跨導放大器
TW202121833A (zh) 高線性度輸入緩衝器
TWI566518B (zh) 放大器及其放大方法
KR100814596B1 (ko) 차동 증폭 회로
TWI501545B (zh) 溫度補償電路及用於降低溫度係數的電流源電路
JP4532847B2 (ja) 差動増幅器
CN103326673B (zh) 具强化回转率的折叠式串接放大器
US20110285466A1 (en) Power amplifier circuit
CN110798204A (zh) 一种缓冲近电源电压的cmos缓冲器
KR101596568B1 (ko) 입력 공통모드 어답터를 구비하는 연산 트랜스컨덕턴스 증폭기 회로
TWI790909B (zh) 高速緩衝放大器