TWI431907B - 停滯時間之控制方法以及具有自調停滯時間之控制器 - Google Patents

Description

停滯時間之控制方法以及具有自調停滯時間之控制器

本發明係相關於一種開關式電源供應器，尤指一種具有自調(adaptive)停滯時間(dead time)的電源供應器。

電源供應器對電器提供適當的電能，一般講究的是實用性、轉換效率與產品體積。在諸多架構中，LLC架構可以執行零電壓切換(zero-voltage switching)，能夠降低切換損失(switching loss)。同時，相較於其他架構，LLC架構在一個開關週期(switch cycle)中，可以對負載端提供兩次電流供電，所以可以具有比較好的輸出電壓穩壓效果。LLC架構的另一個優點是有較小的EMI問題，因為從供電端所汲取的電流，其高頻諧波(harmonic frequency)的部分能量都非常的小。因此，目前已經開始被市場上所採用。

第1圖為習知一LLC架構以及一LLC控制器。橋式整流器12連接到市電的兩AC端，於供電電源線IN產生供電電壓V_IN ，其值可能介於100到260伏特。高端功率開關(high-side power switch)14連接在供電電源線IN與連接端VS之間，低端功率開關(low-side power switch)16連接在連接端VS與接地電源線之間。兩個電感18、20以及電容22串接在連接端VS與接地電源線之間，構成了一LC震盪電路。每一震盪週期中，電感耦合的電感24、26就交替的對輸出負載28供電。

LLC控制器30控制高端功率開關14以及低端功率開關16。自舉電路具有二極體32以及自舉電容34，以使昇壓電源線VB的電壓V_B 大致維持在比連接端VS的電壓V_S 高出電壓V_DD ，其中電壓V_DD 為操作電源線VDD上的電壓。高端驅動電路36產生電壓信號V_HSG ，驅動高端功率開關14；低端驅動電路38產生電壓信號V_LSG ，驅動低端功率開關16。震盪控制電路40控制高端功率開關14以及低端功率開關16的時序。因為電壓V_S 可能高達100伏特，所以震盪控制電路40透過準位平移器(level shifter)42來控制高端驅動電路36。

第2圖提供一信號時序圖，由上而下，分別顯示電壓V_S 、電壓信號V_HSG 、以及電壓信號V_LSG 。在拉高時段T_H 中，電壓信號V_HSG 為邏輯上的1，電壓信號V_LSG 為邏輯上的0，高端功率開關14以及低端功率開關16分別為短路與開路，電壓V_S 會大約等於供電電壓V_IN 。在拉低時段T_L 中，高端功率開關14以及低端功率開關16分別為開路與短路，電壓V_S 會大約等於接地線電壓的0V。停滯時間T_FD 位於拉高時段T_H 之後，拉低時段T_L 之前。停滯時間T_RD 位於拉低時段T_L 之後，拉高時段T_H 之前。要達到無損失切換(lossless switching)的零電壓切換，停滯時間T_FD 與T_RD 就必須適當地加以控制。

在第1圖中，LLC控制器30具有斜率偵測器(slope detector)42，其透過電容44來偵測電壓V_S 的變化，並提供相對信號給予震盪控制電路40，以決定停滯時間T_FD 與T_RD 的時間長度。

本發明之一實施例揭露一種停滯時間(dead time)之控制方法，適用於一電源供應器。該電源供應器包含有一高端功率開關，耦接於一高電源線以及一連接端之間；一低端功率開關(low-side power switch)，耦接於該連接端以及一接地電源線之間。該控制方法包含有：以一高端驅動電路驅動該高端功率開關，該高端驅動電路由連接於該昇壓電源線與該連接端之間，該昇壓電源線與該連接端之間的電壓差大約為一定值；提供一分壓器，一第一分壓電阻以及一第二分壓電阻，該第一分壓電阻具有一端耦接至一串接端，另一端耦接至該昇壓電源線或該連接端，該第二分壓電阻耦接於該接地電源線與該串接端之間，該分壓器於該串接點提供一偵測電壓；關閉該低端功率開關，以使該連接端之電壓上升；於該連接端之電壓上升時，比較該偵測電壓以及一參考電壓；以及，當該偵測電壓高於該參考電壓時，開啟該高端功率開關。

本發明之一實施例揭露一種具有自調(adaptive)停滯時間(dead time)之控制器。該控制器包含有一高端驅動電路、一低端驅動電路、一分壓器、以及一第一比較器。該高端驅動電路受一昇壓電源線以及一連接端供電，用以驅動一高端功率開關。該低端驅動電路，受一操作電源線以及一接地電源線供電，用以驅動一低端功率開關。該分壓器包含有一第一分壓電阻以及一第二分壓電阻。該第一分壓電阻具有一端耦接至一串接端，另一端耦接至該昇壓電源線或該連接端。該第二分壓電阻耦接於該接地電源線與該串接端之間。該分壓器於該串接端提供一偵測電壓。該第一比較器，於該低端功率開關關閉時，比較該偵測電壓以及一第一參考電壓。當該偵測電壓高過該第一參考電壓時，該第一比較器觸發該高端驅動電路開啟該高端功率開關。

第3圖顯示依據本發明所實施的LLC控制器60，其具有高端驅動電路36、低端驅動電路38、準位平移器42、震盪控制電路62、以及停滯時間決定器(dead-time controller)64。LLC控制器60可以取代第1圖中的LLC控制器30，來控制LCC架構。第3圖之LLC控制器60與第1圖之LLC控制器30之間，具有相同之符號的元件為具有相同或是類似功能之元件，為業界具有普通技術之人士可推知，不再累述。

停滯時間控制器64有分壓器(voltage divider)66、取樣電路67、以及比較器68與70。分壓器66有分壓電阻72、74以及76，經由串接端DH與DL，串接於連接端VS與接地電源線之間。串接端DH與DL分別提供偵測電壓V_DH 以及V_DL 。從電路可知，連接端VS的電壓V_S 大於偵測電壓V_DH ，偵測電壓V_DH 大於偵測電壓V_DL 。電壓V_S 、偵測電壓V_DH 、以及偵測電壓V_DL 之間的比例關係，大約固定。

第4圖顯示第3圖之LLC控制器60使用於第1圖之LLC架構時，電壓V_S 、電壓信號V_HSG 、電壓信號V_LSG 以及取樣信號S_SH 的時序圖。請同時參考第3圖以及第4圖。

取樣電路67在高端驅動電路36開啟高端功率開關14時，會收到取樣信號S_SH ，對串接端DL上的偵測電壓V_DL 進行取樣，用以更新參考電壓V_TOP 。如第4圖所示，當高端功率開關14時，連接端VS的電壓V_S 幾乎等於供電電源線IN的供電電壓V_IN ，所以，參考電壓V_TOP 實質上對應到供電電壓V_IN 。

在低端驅動電路38一開始關閉低端功率開關16時，就開始進入停滯時間T_RD 。此時，震盪電路中的電感會對連接端VS開始充電，抬高電壓V_S 、偵測電壓V_DH 以及V_DL 。如果偵測電壓V_DH 高過參考電壓V_TOP ，也就意味著連接端VS的電壓V_S 已經高過參考電壓V_TOP 所對應的參考電壓V_TOP1 了，電壓V_S 差不多很接近供電電壓V_IN ，可以執行零電壓切換。此時，比較器68提供觸發信號S_H ，透過震盪控制電路62以及準位平移器42，使高端驅動電路36開啟高端功率開關14。舉例來說，分壓電阻76與74的電阻值比例可以大約是9:1。如此，參考電壓V_TOP1 大約會是供電電壓V_IN 的90%。

類似的，在高端驅動電路36一開始關閉高端功率開關14時，就開始進入停滯時間T_FD 。此時，震盪電路中的電感會對連接端VS開始放電，拉低電壓V_S 、偵測電壓V_DH 以及V_DL 。如果偵測電壓V_DH 低於參考電壓V_BTM ，則可以認定此時連接端VS的電壓V_S 已經低於參考電壓V_BTM 所對應的參考電壓V_BTM1 了，可以執行零電壓切換。此時，比較器70提供觸發信號S_L ，透過震盪控制電路62，使低端驅動電路38開啟低端功率開關16。在一實施例中，參考電壓V_BTM1 是接近0V的一個值，譬如0.5V。

如上所述，停滯時間控制器64可以自動的在電壓V_S 很接近供電電壓V_IN 時，才使高端功率開關14開啟；或是在電壓V_S 很接近0V時，才使低端功率開關16開啟。因此，停滯時間T_FD 與T_RD 可以對於負載的不同，而自調至適切長度，達到零電壓切換。

在一實施例中，震盪控制電路62提供一最小停滯時間控制(minimum dead-time control)，使停滯時間T_FD 與T_RD 至少不短於一預設值。

第5圖顯示第4圖中的取樣電路67，其操作於原理可由此業界具有普通技術人士所了解，不再累述。

第6圖顯示實施本發明的另一停滯時間控制器80，可以取代第3圖中的停滯時間決定器64。第7圖由上而下，依序顯示電壓V_B 、電壓V_S 、電壓信號V_HSG 、電壓信號V_LSG 以及取樣信號S_SH 的時序圖，用以解釋第6圖之操作。

與第3圖中的停滯時間決定器64不同的，停滯時間控制器80中的分壓器66連接於昇壓電源線VB與接地電源線之間。因此，在此實施例中，串接端DH與DL上的偵測電壓V_DH 以及V_DL 大致上固定地對應到昇壓電源線VB的電壓V_B 。雖然比較器68比較的是參考電壓V_TOP 與偵測電壓V_DH ，但是等同比較了當下電壓V_B 以及第7圖中的參考電壓V_TOP2 。比較器68在電壓V_B 高過參考電壓V_TOP2 時，觸發使高端驅動電路36開啟高端功率開關14。類似的，比較器70在電壓V_B 高過第7圖中的參考電壓V_BTM2 時，觸發使低端驅動電路38開啟低端功率開關16。如此，也可以達到零電壓切換。

在先前所介紹的實施例中，分壓器66的高壓輸入端不是連接到昇壓電源線VB，就是連接端VS，而這兩端都是屬於對高端驅動電路36供電的電源端。然而，只要分壓器66的高壓輸入端則連接到一選取端，而此選取端的電壓會隨電壓V_B 或是電壓V_S 變動的，都可以作為本發明之實施例。第8圖顯示了可使用於一實施例中的分壓器66以及準位平移器42。準位平移器42可以將屬於低電壓的電壓信號V_HD ，透過NMOS電晶體82以及由PMOS電晶體構成的一電流鏡，轉換成電流信號I_HD ，傳送至高端驅動電路36。分壓器66的高電壓輸入端連接到NMOS電晶體82的汲端(drain)。

從電路分析可得知，NMOS電晶體82的汲端電壓，會隨著電壓V_B 而變動，大約會是V_B -V_THP ，其中V_THP 為PMOS電晶體的臨界電壓(threshold voltage)。

在第8圖中，NMOS電晶體82必須是一耐高壓元件，至少必須耐受達200伏特以上的電壓。所以，以積體電路實現時，其汲端將會佔用了相當大的矽面積(silicon area)。分壓器66中的分壓電阻72、74以及76可以用高阻抗多晶矽(high-resistant poly-silicon)形成於NMOS電晶體82汲端(也就是一耐高壓端)所佔用之面積上。如此，分壓電阻72、74以及76與NMOS電晶體82大致享用同一矽面積，可以節省成本。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

12．．．橋式整流器

14．．．高端功率開關

16．．．低端功率開關

18、20．．．電感

22．．．電容

24、26．．．電感

28．．．輸出負載

30．．．LLC控制器

32．．．二極體

34．．．自舉電容

36．．．高端驅動電路

38．．．低端驅動電路

40．．．震盪控制電路

42．．．準位平移器

44．．．電容

60．．．LLC控制器

62．．．震盪控制電路

64．．．停滯時間決定器

66．．．分壓器

67．．．取樣電路

68、70．．．比較器

72、74、76．．．分壓電阻

80．．．停滯時間控制器

82．．．NMOS電晶體

DH、DL．．．串接端

I_HD ．．．電流信號

IN．．．供電電源線

S_H ．．．觸發信號

S_L ．．．觸發信號

S_SH ．．．取樣信號

T_FD ．．．停滯時間

T_H ．．．拉高時段

T_L ．．．拉低時段

T_RD ．．．停滯時間

V_B ．．．電壓

VB．．．昇壓電源線

V_BTM ．．．參考電壓

V_BTM1 ．．．參考電壓

V_BTM2 ．．．參考電壓

V_DD ．．．電壓

VDD．．．操作電源線

V_DH 、V_DL ．．．偵測電壓

V_HD ．．．電壓信號

V_HSG ．．．電壓信號

V_IN ．．．供電電壓

V_LSG ．．．電壓信號

VS．．．連接端

V_S ．．．電壓

V_TOP ．．．參考電壓

V_TOP1 ．．．參考電壓

V_TOP2 ．．．參考電壓

第1圖為習知一LLC架構以及一LLC控制器。

第2圖提供一信號時序圖，由上而下，分別顯示電壓V_S 、電壓信號V_HSG 、以及電壓信號V_LSG 。

第3圖顯示依據本發明所實施的一LLC控制器。

第4圖顯示使用第3圖之LLC控制器6O時，電壓V_S 、電壓信號V_HSG 、電壓信號V_LSG 以及取樣信號S_SH 的時序圖。

第5圖顯示第4圖中的取樣電路。

第6圖顯示實施本發明的另一停滯時間控制器。

第7圖由上而下，依序顯示電壓V_B 、電壓V_S 、電壓信號V_HSG 、電壓信號V_LSG 以及取樣信號S_SH 的時序圖，用以解釋第6圖之操作。

第8圖顯示了可使用於一實施例中的分壓器66以及準位平移器42。

30．．．LLC控制器

32．．．二極體

36．．．高端驅動電路

38．．．低端驅動電路

42．．．準位平移器

62．．．震盪控制電路

64．．．停滯時間決定器

66．．．分壓器

67．．．取樣電路

68、70．．．比較器

72、74、76．．．分壓電阻體

DH、DL．．．串接端

S_H ．．．觸發信號

S_L ．．．觸發信號

S_SH ．．．取樣信號

VB．．．昇壓電源線

V_BTM ．．．參考電壓

VDD．．．操作電源線

VS．．．連接端

V_TOP ．．．參考電壓

Claims (8)

1. 一種停滯時間(dead time)之控制方法，適用於一電源供應器，該電源供應器包含有一高端功率開關(high-side power switch)，耦接於一高電源線以及一連接端之間，一低端功率開關(low-side power switch)，耦接於該連接端以及一接地電源線之間，該控制方法包含有：以一高端驅動電路驅動該高端功率開關，該高端驅動電路由連接於該昇壓電源線與該連接端之間，該昇壓電源線與該連接端之間的電壓差大約為一定值；提供一分壓器，一第一分壓電阻以及一第二分壓電阻，該第一分壓電阻具有一端耦接至一串接端，另一端耦接至該昇壓電源線或該連接端，該第二分壓電阻耦接於該接地電源線與該串接端之間，該分壓器於該串接點提供一偵測電壓；關閉該低端功率開關，以使該連接端之電壓上升；於該連接端之電壓上升時，比較該偵測電壓以及一參考電壓；以及當該偵測電壓高於該參考電壓時，開啟該高端功率開關。
2. 如申請專利範圍第1項所述之控制方法，另包含有：關閉該高端功率開關，以使該連接端之電壓下降；比較該偵測電壓以及一第二參考電壓；以及當該偵測電壓高於該第二參考電壓時，開啟該低端功率開關。
3. 如申請專利範圍第1項所述之控制方法，另包含有：當該高端功率開關開啟時，更新該參考電壓。
4. 如申請專利範圍第1項所述之控制方法，其中，該偵測電壓為一第一偵測電壓，該控制方法另包含有：提供一第二偵測電壓，低於該第一偵測電壓；以及當該第一功率開關開啟時，以該第二偵測電壓更新該參考電壓。
5. 一種具有自調(adaptive)停滯時間(dead time)之控制器，包含有：一高端驅動電路，受一昇壓電源線以及一連接端供電，用以驅動一高端功率開關；一低端驅動電路，受一操作電源線以及一接地電源線供電，用以驅動一低端功率開關；一分壓器，包含有一第一分壓電阻以及一第二分壓電阻，該第一分壓電阻具有一端耦接至一串接端，另一端耦接至該昇壓電源線或該連接端，該第二分壓電阻耦接於該接地電源線與該串接端之間，該分壓器於該串接端提供一偵測電壓；以及一第一比較器，於該低端功率開關關閉時，比較該偵測電壓以及一第一參考電壓；其中，當該偵測電壓高過該第一參考電壓時，該第一比較器觸發該高端驅動電路開啟該高端功率開關。
6. 如申請專利範圍第5項所述之控制電路，另包含有：一第二比較器，比較該偵測電壓以及一第二參考電壓；其中，當該偵測電壓低過該第二參考電壓時，該第二比較器觸發該低端驅動電路開啟該低端功率開關。
7. 如申請專利範圍第5項所述之控制電路，其中，該偵測電壓為一第一偵測電壓，該分壓器另包含有一第三分壓電阻，耦接於該第二分壓電阻以及該接地電源線之間，提供一第二偵測電壓，該控制電路另包含有：一取樣電路，當該第一功率開關開啟時，以該第二偵測電壓更新該參考電壓。
8. 如申請專利範圍第5項所述之控制電路，另包含有：一準位平移器，耦接至該高端驅動電路，具有一耐高壓元件，具有一耐高壓端，可耐受200伏特之電壓；其中，該第一分壓電阻連接至該耐高壓端。