TWI429337B - 具有多指矽控整流器之靜電保護電路 - Google Patents

Description

具有多指矽控整流器之靜電保護電路

本發明係揭露一種具有多指矽控整流器之靜電保護電路，尤指一種能夠將多指矽控整流器中每一矽控整流器都打開之靜電保護電路。

所謂的靜電放電(Electrostatic Discharge,ESD)，是一種突然且隨時會發生的電流，經由摩擦或感應而產生，接著流過線路，有時會對線路中的電子元件造成損害。有些電子元件很容易受到靜電放電的破壞，例如金氧半場效電晶體(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)。因此積體電路設計中，常加入靜電保護電路，來保護整個電路。

本發明之一實施例係揭露一種具有多指矽控整流器之靜電保護電路，包含一第一電源，一第二電源，N個矽控整流器單元，(N－1)個二極體，以及N個電阻。每個矽控整流器單元包含一第一端點，一第二端點，耦接於該第二電源，以及一觸發端點。(N－1)個二極體中之一第n個二極體，係耦接於一第n個矽控整流器單元之第一端點以及一第(n＋1)個矽控整流器單元之觸發端點之間。N個電阻中之一第n個電阻，係耦接於該第n個矽控整流器單元之第一端點以及該第一電源之間；其中n和N都是整數。

本發明之另一實施例係揭露一種具有多指矽控整流器之靜電保護電路，包含一第一電源，一第二電源，N個矽控整流器單元，一第一觸發脈衝輸入端，以及N個電阻。每個矽控整流器單元包含一第一端點，一第二端點，耦接於該第二電源，以及一觸發端點。該N個矽控整流器單元中之一第n個矽控整流器單元的第一端點，係耦接於一第(n＋1)個矽控整流器單元之觸發端點。該第一觸發脈衝輸入端，耦接於該N個矽控整流器單元中之一第一個矽控整流器單元的觸發端點。N個電阻中之一第n個電阻，係耦接於該第n個矽控整流器單元之第一端點以及該第一電源之間；其中n和N都是整數。

本發明提供一個像骨牌效應般自我觸發的設計，能夠將多指矽控整流器中每一矽控整流器都打開之靜電保護電路。一旦一多指矽控整流器中，有一矽控整流器指先被打開，本發明利用一二極體或一觸發脈衝，強迫流過最先被打開的那個矽控整流器指的靜電電流，流到與它相鄰的下一個矽控整流器指,以開啟該下一個矽控整流器指。該下一個矽控整流器指被開啟之後，部份流過它的電流又被另一個二極體，或輸入於第一個矽控整流器指或該矽控整流器指本身的觸發脈衝，強迫流到再下一個的矽控整流器指。因此，就如骨牌效應一般，所有在多指之矽控整流器中的矽控整流器指，一個接著一個地被打開。只要在多指矽控整流器中，至 少有一個矽控整流器指先被打開，其他的矽控整流器指就會接連著被打開；即使所有的矽控整流器指不能於同一時間被打開，它們也能在其中一個矽控整流器指被損壞前全部被打開。此即是本發明的自我觸發原理。

請參考第1圖。第1圖係為本發明之第一實施例的多指矽控整流器100的結構圖。多指矽控整流器100包含一輸入輸出接點101，一接地端103，三個矽控整流器指SCR1,SCR2,以及SCR3，三個二極體D1,D2,以及D3，以及三個電阻Rc1,Rc2,以及Rc3。矽控整流器指SCR1包含一第一端點111，耦接於輸入輸出接點101，以及一第二端點113，耦接於二極體D1的一正端點。矽控整流器指SCR1另包含一PNP BJT 115，一NPN BJT 117，以及兩個電阻118以及119。PNP BJT 115包含一射極，耦接於第一端點111以及電阻119，一基極，耦接於電阻119，以及一集極，耦接於電阻118。NPN BJT 117包含一射極，耦接於第二端點113以及電阻118，一基極，耦接於電阻118，以及PNP BJT 115的集極，以及一集極，耦接於電阻119，以及PNP BJT 115的基極。電阻Rc1耦接於接地端103以及矽控整流器指SCR1之第二端點113之間。二極體D3包含一負端點耦接於NPN BJT 117的基極。矽控整流器指SCR2包含一第一端點121，耦接於輸入輸出接點101，以及一第二端點123，耦接於二極體D2的一正端點。矽控整流器指SCR2另包含一PNP BJT 125，一NPN BJT 127，以及兩個電阻128以及129。PNP BJT 125包含一射極，耦接於第一端點121以及電阻 129，一基極，耦接於電阻129，以及一集極，耦接於電阻128。NPN BJT 127包含一射極，耦接於第二端點123，以及電阻128，一基極，耦接於電阻128，以及PNP BJT 125的集極，以及一集極，耦接於電阻129，以及PNP BJT 125的基極。電阻Rc2耦接於接地端103以及矽控整流器指SCR2之第二端點123之間。二極體D1包含一負端點耦接於NPN BJT 127的基極。矽控整流器指SCR3包含一第一端點131，耦接於輸入輸出接點101，以及一第二端點133，耦接於二極體D3的一正端點。矽控整流器指SCR3另包含一PNP BJT 135，一NPN BJT 137，以及兩個電阻138以及139。PNP BJT 135包含一射極，耦接於第一端點131以及電阻139，一基極，耦接於電阻139，以及一集極，耦接於電阻138。NPN BJT 137包含一射極，耦接於第二端點133以及電阻138，一基極，耦接於電阻138，以及PNP BJT 135的集極，以及一集極，耦接於電阻139，以及PNP BJT 135的基極。電阻Rc3耦接於接地端103以及矽控整流器指SCR3之第二端點133之間。二極體D2包含一負端點耦接於NPN BJT 137的基極。請注意本實施例中的矽控整流器指的數目3，只是一個例子，並不表示本發明之矽控整流器指的數目只限於這個數字，本發明之多指矽控整流器中矽控整流器指的數目，可以為任何一大於1的正整數。

又，根據本發明之第一實施例，可以在PNP BJT 115,125,以及135的基極選擇性地一起輸入一第一觸發脈衝，或者只在PNP BJT 115的基極輸入一外加的第一觸發脈衝，以便更有效又快速地開啟 矽控整流器指。同理，可以在NPN BJT 117,127,以及137的基極選擇性地一起輸入一第二觸發脈衝，或者只在NPN BJT 117的基極輸入一外加的第二觸發脈衝。又或者，可以同時在每一個PNP BJT和NPN BJT的基極一起分別輸入一第一觸發脈衝，以及一第二觸發脈衝，或者只在PNP BJT 115的基極輸入一外加的第一觸發脈衝，同時在NPN BJT 117的基極輸入一外加的第二觸發脈衝，以便更有效又快速地開啟矽控整流器指。當一個觸發脈衝，或兩個觸發脈衝分別輸入於矽控整流器指SCR1上，或每個矽控整流器指上時，耦接於最後一個矽控整流器指(在第一實施例中，即是矽控整流器指SCR3)和第一個矽控整流器指(在第一實施例中，即是矽控整流器指SCR1)之間的二極體(在第一實施例中，即是二極體D3)，是可以被省略的，因為第一個矽控整流器指已經耦接於該觸發脈衝，是一定會被開啟的，不需再經由此二極體來觸發驅動。請參考第2,3,4,5,6,以及7圖。第2圖係為根據本發明之第二實施例，將第1圖中之多指矽控整流器之靜電防護電路，外加一第二觸發脈衝於每個NPN BJT的基極之多指矽控整流器140的結構圖。第3圖係為根據本發明之第三實施例，將第1圖中之多指矽控整流器之靜電防護電路，外加一第一觸發脈衝於每個PNP BJT的基極之多指矽控整流器150的結構圖。第4圖係為根據本發明之第四實施例，將第1圖中之多指矽控整流器之靜電防護電路，分別外加一第二觸發脈衝，以及一第一觸發脈衝於每個NPN BJT以及每個PNP BJT的基極之多指矽控整流器160的結構圖。第5圖係為根據本發明之第五實施例，將第1圖中之多指矽 控整流器之靜電防護電路，外加一第二觸發脈衝於矽控整流器指SCR1之NPN BJT 117的基極之多指矽控整流器170的結構圖。第6圖係為根據本發明之第六實施例，將第1圖中之多指矽控整流器之靜電防護電路，外加一第一觸發脈衝於矽控整流器指SCR1之PNP BJT 115的基極之多指矽控整流器180的結構圖。第7圖係為根據本發明之第七實施例，將第1圖中之多指矽控整流器之靜電防護電路，分別外加一第二觸發脈衝，以及一第一觸發脈衝於矽控整流器指SCR1之NPN BJT 117以及PNP BJT 115的基極之多指矽控整流器190的結構圖。

在以上實施例當中，本發明之二極體係負端點耦接於一矽控整流器指之NPN BJT的基極，而正端點耦接於前一級並聯耦接的矽控整流器指之NPN BJT的射極，但本發明並不限於上述之連接方式。本發明之二極體亦可以正端點耦接於一矽控整流器指PNP BJT的基極，而負端點耦接於前一級並聯耦接的SCR之PNP BJT的射極的方式實施，此時與該矽控整流器指串聯耦接之電阻需耦接於輸出輸入接點101以及該矽控整流器指之第一端點之間。當然此種連接方式也可以在每一個PNP BJT的基極選擇性地一起輸入一第一觸發脈衝，或者只在第一個PNP BJT的基極輸入一第一觸發脈衝，又或者在每一個NPN BJT的基極選擇性地一起輸入一第二觸發脈衝，或者只在第一個NPN BJT的基極輸入一外加的第二觸發脈衝，又或者可以同時在每一個PNP BJT和NPN BJT的基極一起分別輸入一第一觸發脈衝以及一第二觸發脈衝，或者只在第一 個PNP BJT的基極以及第一個NPN BJT的基極分別輸入一外加的第一觸發脈衝和第二觸發脈衝，以便更有效又快速地開啟矽控整流器指。同理，當一個觸發脈衝，或兩個觸發脈衝分別輸入於第一個矽控整流器指上，或每個矽控整流器指上時，耦接於最後一個矽控整流器指和第一個矽控整流器指之間的二極體，亦可以被省略。

另外本發明之應用並不只限於上述之實施例中所描述之接線方式，本發明之二極體亦可以正端點耦接於一矽控整流器指之PNP BJT的基極，而負端點耦接於前一級並聯耦接的矽控整流器指之PNP BJT的射極，此時與前一級的矽控整流器指串聯耦接之電阻係耦接於輸出輸入接點101以及該前一級的矽控整流器指之第一端點之間，而下一級之二極體則以負端點耦接於下一級並聯耦接之矽控整流器指之NPN BJT的基極，而正端點耦接於該矽控整流器指之NPN BJT的射極的方式實施，此時與該矽控整流指串聯耦接之電阻需耦接於接地端103以及該矽控整流器指之第二端點之間。當然此種連接方式也可以在每一個PNP BJT的基極選擇性地一起輸入一第一觸發脈衝，或者只在第一個PNP BJT的基極輸入一第一觸發脈衝，又或者在每一個NPN BJT的基極選擇性地一起輸入一第二觸發脈衝，或者只在第一個NPN BJT的基極輸入一外加的第二觸發脈衝，又或者可以同時在每一個PNP BJT和NPN BJT的基極一起分別輸入一第一觸發脈衝以及一第二觸發脈衝，或者只在第一個PNP BJT的基極以及第一個NPN BJT的基極 分別輸入一外加的第一觸發脈衝和第二觸發脈衝，以便更有效又快速地開啟矽控整流器指。同理，當一個觸發脈衝，或兩個觸發脈衝分別輸入於第一個矽控整流器指上，或每個矽控整流器指上時，耦接於最後一個矽控整流器指和第一個矽控整流器指之間的二極體，亦可以被省略。

請參考第8圖。第8圖係為本發明之第八實施例的多指矽控整流器500的結構圖。多指矽控整流器500包含一輸入輸出接點101，一接地端103，三個矽控整流器指SCR1,SCR2,以及SCR3，一第一觸發脈衝，以及三個電阻Rc1,Rc2,以及Rc3。矽控整流器指SCR1包含一PNP BJT 115，一NPN BJT 117，以及兩個電阻118以及119。PNP BJT 115、NPN BJT 117、以及兩個電阻118以及119之間的接線方式，和第一實施例中基本上相同，故於此省略。電阻Rc1耦接於接地端103以及矽控整流器指SCR1之第二端點113之間。第一觸發脈衝耦接於PNP BJT 115的基極。矽控整流器指SCR2包含一PNP BJT 125，一NPN BJT 127，以及兩個電阻128以及129。PNP BJT 125、NPN BJT 127、以及兩個電阻128以及129之間的接線方式，和第一實施例中基本上相同，故於此省略。電阻Rc2耦接於接地端103以及矽控整流器指SCR2之第二端點123之間。矽控整流器指SCR3包含一第一端點131，耦接於輸入輸出接點101。矽控整流器指SCR3另包含一PNP BJT 135，一NPN BJT 137，以及兩個電阻138以及139。PNP BJT 135、NPN BJT 137、以及兩個電阻138以及139之間的接線方式，和第一實施例 中基本上相同，故於此省略。電阻Rc3耦接於接地端103以及矽控整流器指SCR3之第二端點133之間。矽控整流器指SCR1另包含一第一端點111，耦接於輸入輸出接點101，以及一第二端點113，耦接於NPN BJT 127的基極。矽控整流器指SCR2另包含一第一端點121，耦接於輸入輸出接點101，以及一第二端點123，耦接於NPN BJT 137的基極。請注意本實施例中的矽控整流器指的數目3，只是一個例子，並不表示本發明之矽控整流器指的數目只限於這個數字，本發明之多指矽控整流器中矽控整流器指的數目，可以為任何一大於1的正整數。

又，根據本發明之第八實施例，可以在PNP BJT 115,125,以及135的基極選擇性地一起輸入一第一觸發脈衝，以便更有效又快速地開啟矽控整流器指。同理，可以在NPN BJT 117,127,以及137的基極選擇性地一起輸入一第二觸發脈衝，或者只在NPN BJT 117的基極輸入一外加的第二觸發脈衝。又或者，可以同時在每一個PNP BJT和NPN BJT的基極一起分別輸入一第一觸發脈衝，以及一第二觸發脈衝，或者只在PNP BJT 115的基極輸入一外加的第一觸發脈衝，同時在NPN BJT 117的基極輸入一外加的第二觸發脈衝，以便更有效又快速地開啟矽控整流器指。當一個觸發脈衝，或兩個觸發脈衝分別輸入於矽控整流器指SCR1上，或每個矽控整流器指上時，最後一個矽控整流器指(在第八實施例中，即是矽控整流器指SCR3)的第二端點(在第八實施例中，即是端點133)，不需要耦接於第一個矽控整流器指(在第八實施例中，即是矽控整 流器指SCR1)之NPN BJT(在第八實施例中，即是NPN BJT 117)的基極，因為第一個矽控整流器指已經耦接於該觸發脈衝，是一定會被開啟的，不需再經由最後一個矽控整流器指來觸發驅動。請參考第9,10,11,12,以及13圖。第9圖係為根據本發明之第九實施例，將第8圖中之多指矽控整流器之靜電防護電路，外加一第二觸發脈衝於每個NPN BJT的基極之多指矽控整流器540的結構圖。第10圖係為根據本發明之第十實施例，將第8圖中之多指矽控整流器之靜電防護電路，外加一第一觸發脈衝於每個PNP BJT的基極之多指矽控整流器550的結構圖。第11圖係為根據本發明之第十一實施例，將第8圖中之多指矽控整流器之靜電防護電路，分別外加一第二觸發脈衝，以及一第一觸發脈衝於每個NPN BJT以及每個PNP BJT的基極之多指矽控整流器560的結構圖。第12圖係為根據本發明之第十二實施例，將第8圖中之多指矽控整流器之靜電防護電路，外加一第二觸發脈衝於矽控整流器指SCR1之NPN BJT 117的基極之多指矽控整流器570的結構圖。第13圖係為根據本發明之第十三實施例，將第8圖中之多指矽控整流器之靜電防護電路，分別外加一第二觸發脈衝，以及一第一觸發脈衝於矽控整流器指SCR1之NPN BJT 117以及PNP BJT 115的基極之多指矽控整流器590的結構圖。

在以上實施例當中，一矽控整流器指之NPN BJT的基極係耦接於前一級並聯耦接的矽控整流器指之NPN BJT的射極，但本發明並不限於上述之連接方式。本發明之一矽控整流器指PNP BJT 的基極亦可以耦接於前一級並聯耦接的矽控整流器指之PNP BJT的射極的方式實施，此時與該矽控整流器指串聯耦接之電阻需耦接於輸出輸入接點101以及矽控整流器指之第一端點之間。當然此種連接方式也可以在每一個PNP BJT的基極選擇性地一起輸入一第一觸發脈衝，又或者在每一個NPN BJT的基極選擇性地一起輸入一第二觸發脈衝，或者只在第一個NPN BJT的基極輸入一外加的第二觸發脈衝，又或者可以同時在每一個PNP BJT和NPN BJT的基極一起分別輸入一第一觸發脈衝以及一第二觸發脈衝，或者只在第一個PNP BJT的基極以及第一個NPN BJT的基極分別輸入一外加的第一觸發脈衝和第二觸發脈衝，以便更有效又快速地開啟矽控整流器指。同理，當一個觸發脈衝，或兩個觸發脈衝分別輸入於第一個矽控整流器指上，或每個矽控整流器指上時，最後一個矽控整流器指可以不必耦接於第一個矽控整流器指。

另外本發明之應用並不只限於上述之實施例中所描述之接線方式，本發明之一矽控整流器指之PNP BJT的基極亦可耦接於前一級並聯耦接的矽控整流器指之PNP BJT的射極，此時與前一級的矽控整流器指串聯耦接之電阻係耦接於輸出輸入接點101以及該前一級的矽控整流器指之第一端點之間，而下一級並聯耦接之矽控整流器指之NPN BJT的基極係耦接於該矽控整流器指之NPN BJT的射極的方式實施，此時與該矽控整流指串聯耦接之電阻需耦接於接地端103以及該矽控整流器指之第二端點之間。當然此種連接方式也可以在每一個PNP BJT的基極選擇性地一起輸入一 第一觸發脈衝，或者只在第一個PNP BJT的基極輸入一第一觸發脈衝，又或者在每一個NPN BJT的基極選擇性地一起輸入一第二觸發脈衝，或者只在第一個NPN BJT的基極輸入一外加的第二觸發脈衝，又或者可以同時在每一個PNP BJT和NPN BJT的基極一起分別輸入一第一觸發脈衝以及一第二觸發脈衝，或者只在第一個PNP BJT的基極以及第一個NPN BJT的基極分別輸入一外加的第一觸發脈衝和第二觸發脈衝，以便更有效又快速地開啟矽控整流器指。同理，當一個觸發脈衝，或兩個觸發脈衝分別輸入於第一個矽控整流器指上，或每個矽控整流器指上時，最後一個矽控整流器指可以不必耦接於第一個矽控整流器指。

本發明利用矽控整流器指而不用金氧半場效電晶體指(MOSFET fingers)的原因，係因為矽控整流器指具有以下的優點：

1.放電面積較小：金氧半場效電晶體指之保持電壓約為4~5伏特之間，而矽控整流器指雖然需要觸發脈衝的驅動，矽控整流器指之保持電壓約只有1伏特左右。因此，相同的靜電電流下，比起金氧半場效電晶體指，矽控整流器指之放電面積較小。

2.無閘極設計：金氧半場效電晶體的閘極是最容易為電流所打穿的部份，而矽控整流器的結構不包含一閘極。因此，比起金氧半場效電晶體指，矽控整流器指較不易被電流打穿。

3.耐壓較高：比起金氧半場效電晶體指，矽控整流器指之耐壓較高。

總而言之，本發明之像骨牌效應般能夠自我觸發，並將多指矽控整流器中每一矽控整流器都打開之多指矽控整流器的靜電保護電路，比起金氧半場效電晶體指的靜電保護電路，更具有放電面積小，高耐壓，無閘極結構等的特性，能夠提供整體線路更有效率、更不易損壞的靜電保護。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100,140,150,160,170,180,190,500,540,550,560,570,590‧‧‧ 多指矽控整流器

Rc1,Rc2,Rc3,118,119,128,129,138,139‧‧‧電阻

101‧‧‧輸入輸出接點

103‧‧‧接地端

D1,D2,D3‧‧‧二極體

SCR1,SCR2,SCR3‧‧‧ 矽控整流器指

115,125,135‧‧‧PNP BJT

117,127,137‧‧‧NPN BJT

111,121,131‧‧‧ 矽控整流器指之第一端點

113,123,133‧‧‧ 矽控整流器指之第二端點

第1圖係為本發明之第一實施例的多指矽控整流器的結構圖。

第2圖係為根據本發明之第二實施例，將第1圖中之多指矽控整流器之靜電防護電路，外加一第二觸發脈衝於每個NPN BJT的基極之多指矽控整流器的結構圖。

第3圖係為根據本發明之第三實施例，將第1圖中之多指矽控整流器之靜電防護電路，外加一第一觸發脈衝於每個PNP BJT的基極之多指矽控整流器的結構圖。

第4圖係為根據本發明之第四實施例，將第1圖中之多指矽控整流器之靜電防護電路，分別外加一第一觸發脈衝，以及一第二觸發脈衝於每個NPN BJT以及每個PNP BJT的基極之多指矽控整流器的結構圖。

第5圖係為根據本發明之第五實施例，將第1圖中之多指矽控整流器之靜電防護電路，外加一觸發脈衝於矽控整流器指SCR1之NPN BJT的基極之多指矽控整流器的結構圖。

第6圖係為根據本發明之第六實施例，將第1圖中之多指矽控整流器之靜電防護電路，外加一第一觸發脈衝於矽控整流器指SCR1之PNP BJT的基極之多指矽控整流器的結構圖。

第7圖係為根據本發明之第七實施例，將第1圖中之多指矽控整流器之靜電防護電路，分別外加一第二觸發脈衝，以及一第一觸發脈衝於矽控整流器指SCR1之NPN BJT以及PNP BJT的基極之多指矽控整流器的結構圖。

第8圖係為本發明之第八實施例的多指矽控整流器的結構圖。

第9圖係為根據本發明之第九實施例，將第8圖中之多指矽控整流器之靜電防護電路，外加一第二觸發脈衝於每個NPN BJT的基極之多指矽控整流器的結構圖。

第10圖係為根據本發明之第十實施例，將第8圖中之多指矽控整流器之靜電防護電路，外加一第一觸發脈衝於每個PNP BJT的基極之多指矽控整流器的結構圖。

第11圖係為根據本發明之第十一實施例，將第8圖中之多指矽控整流器之靜電防護電路，分別外加一第二觸發脈衝，以及一第一觸發脈衝於每個NPN BJT以及每個PNP BJT的基極之多指矽控整流器的結構圖。

第12圖係為根據本發明之第十二實施例，將第8圖中之多指矽控整流器之靜電防護電路，外加一第二觸發脈衝於矽控整流 器指SCR1之NPN BJT的基極之多指矽控整流器的結構圖。

第13圖係為根據本發明之第十三實施例，將第8圖中之多指矽控整流器之靜電防護電路，分別外加一第二觸發脈衝，以及一第一觸發脈衝於矽控整流器指SCR1之NPN BJT以及PNP BJT的基極之多指矽控整流器的結構圖。

100‧‧‧ 多指矽控整流器

101‧‧‧輸入輸出接點

103‧‧‧接地端

SCR1,SCR2,SCR3‧‧‧ 矽控整流器指

D1,D2,D3‧‧‧二極體

Rc1,Rc2,Rc3,118,119,128,129,138,139‧‧‧ 電阻

115,125,135‧‧‧PNP BJT

117,127,137‧‧‧NPN BJT

111,121,131‧‧‧第一端點

113,123,133‧‧‧第二端點

Claims (13)

1. 一種具有多指(multi-finger)矽控整流器(Silicon-Controlled Rectifier,SCR)之靜電保護(Electrostatic Discharge,ESD)電路，包含：一第一電源；一第二電源；N個矽控整流器單元，每個矽控整流器單元包含：一第一端點，耦接於該第一電源；一第二端點；以及一觸發端點；(N-1)個二極體，其中一第n個二極體係耦接於一第n個矽控整流器單元之第二端點以及一第(n+1)個矽控整流器單元之觸發端點之間，且該(N-1)個二極體互相沒有直接耦接；以及N個電阻，其中一第n個電阻係耦接於該第n個矽控整流器單元之第二端點以及該第二電源之間；其中n和N都是整數。
2. 如請求項1所述之靜電保護電路，其中：該第一電源係為一輸入輸出接點；該第二電源係為一接地端；該(N-1)個二極體中之該第n個二極體包含一正端點，耦接於該第n個矽控整流器單元之第二端點，以及一負端點，耦 接於該第(n+1)個矽控整流器單元之觸發端點；以及每個矽控整流器單元包含；一PNP雙極性接面電晶體(Bipolar Junction Transistor,BJT)，該PNP雙極性接面電晶體包含一射極，一集極，以及一基極，該矽控整流器單元之第一端點係為該PNP雙極性接面電晶體的射極；一NPN雙極性接面電晶體，該NPN雙極性接面電晶體包含一射極，一集極，耦接於該PNP雙極性接面電晶體的基極，以及一基極，耦接於該PNP雙極性接面電晶體的集極，以及該矽控整流器單元之第二端點係為該NPN雙極性接面電晶體的射極，該矽控整流器單元之觸發端點係為該NPN雙極性接面電晶體的基極；一第一電阻，耦接於該PNP雙極性接面電晶體的射極和基極之間；以及一第二電阻，耦接於該NPN雙極性接面電晶體的射極和基極之間。
3. 如請求項2所述之靜電保護電路，另包含一觸發脈衝輸入端，耦接於每個PNP雙極性接面電晶體的基極。
4. 如請求項3所述之靜電保護電路，另包含一第一觸發脈衝輸入端，耦接於每個NPN雙極性接面電晶體的基極。
5. 如請求項2所述之靜電保護電路，另包含一第二觸發脈衝輸入端，耦接於每個NPN雙極性接面電晶體的基極。
6. 如請求項2所述之靜電保護電路，另包含一觸發脈衝輸入端，耦接於一第一個矽控整流器單元之PNP雙極性接面電晶體的基極。
7. 如請求項6所述之靜電保護電路，另包含一第一觸發脈衝輸入端，耦接於該第一個矽控整流器單元之NPN雙極性接面電晶體的基極。
8. 如請求項2所述之靜電保護電路，另包含一第二觸發脈衝輸入端，耦接於一第一個矽控整流器單元之NPN雙極性接面電晶體的基極。
9. 如請求項2所述之靜電保護電路，另包含一第N個二極體，該第N個二極體包含一正端點，耦接於一第N個矽控整流器單元之第二端點，以及一負端點，耦接於一第一個矽控整流器單元之觸發端點。
10. 一種具有多指矽控整流器之靜電保護電路，包含：一第一電源；一第二電源； N個矽控整流器單元，每個矽控整流器單元包含：一第一端點，耦接於該第一電源；一第二端點；以及一觸發端點，其中該N個矽控整流器單元中之一第n個矽控整流器單元的第二端點係耦接於一第(n+1)個矽控整流器單元之觸發端點；(N-1)個二極體，其中一第n個二極體係耦接於一第n個矽控整流器單元之第二端點以及一第(n+1)個矽控整流器單元之觸發端點之間，且該(N-1)個二極體互相沒有直接耦接；一觸發脈衝輸入端，耦接於該N個矽控整流器單元中之一第一個矽控整流器單元的觸發端點；以及N個電阻，其中一第n個電阻係耦接於該第n個矽控整流器單元之第二端點以及該第二電源之間；其中n和N都是整數。
11. 如請求項10所述之靜電保護電路，其中：該第一電源係為一輸入輸出接點；該第二電源係為一接地端；以及每個矽控整流器單元包含；一PNP雙極性接面電晶體，該PNP雙極性接面電晶體包含一射極，一集極，以及一基極，該矽控整流器單元之第一端點係為該PNP雙極性接面電晶體的射極； 一NPN雙極性接面電晶體，該NPN雙極性接面電晶體包含一射極，一集極，耦接於該PNP雙極性接面電晶體的基極，以及一基極，耦接於該PNP雙極性接面電晶體的集極，以及該矽控整流器單元之第二端點係為該NPN雙極性接面電晶體的射極，該矽控整流器單元之觸發端點係為該NPN雙極性接面電晶體的基極；一第一電阻，耦接於該PNP雙極性接面電晶體的射極和基極之間；以及一第二電阻，耦接於該NPN雙極性接面電晶體的射極和基極之間。
12. 如請求項11所述之靜電保護電路，另包含一第一觸發脈衝輸入端，耦接於該第一個矽控整流器單元之PNP雙極性接面電晶體的基極。
13. 如請求項11所述之靜電保護電路，另包含一第一觸發脈衝輸入端，耦接於每個PNP雙極性接面電晶體的基極。