TWI427472B

TWI427472B - 用以減少電力耗損之方法，設備，系統及物件

Info

Publication number: TWI427472B
Application number: TW099115486A
Authority: TW
Inventors: Mark A Yarch; Hang Nguyen; Sanjeev Jain; Shaun Conrad
Original assignee: Intel Corp
Priority date: 2009-06-30
Filing date: 2010-05-14
Publication date: 2014-02-21
Also published as: TW201111975A; US20100332877A1; JP2011014135A; JP5208998B2; KR20110001984A; DE102010025307A1; CN101937265A

Description

用以減少電力耗損之方法，設備，系統及物件

本發明係有關用以減少電力耗損之方法及設備。

裝置經常嘗試將電力耗損降至最低。這些裝置的處理器經常會進入減少電力耗損狀態以節約能源。減少電力耗損狀態允許裝置消耗較少電力並在一段時期中維持不被中斷。然而，外部裝置，如通用序列匯流排卡及網路介面卡，每次有新資料需要放置在記憶體中時就會喚醒處理器而中斷裝置。因此，無法最佳化具有附接之外部裝置的裝置，因為外部裝置會定期存取記憶體。

【發明內容及實施方式】

實施例一般關於減少電力耗損之技術。在一實施例中，例如，設備可包括各具有整合輸入/輸出(IIO)之複數個處理器、控制器、及記憶體。具有關連的IIO之每一處理器可具有預設的電力耗損狀態。與第一處理器關連之第一IIO可與其他處理器及控制器通訊。當第一IIO從每一處理器接收到進入減少電力耗損狀態的請求時，可發送減少電力耗損狀態之電力管理請求至控制器。控制器可開始從外部裝置快取進來的資料使資料不經由處理器發送至記憶體。因此，可減少電力耗損，因為處理器不需進入啟動電力耗損狀態來發送進來的資料給記憶體。處理器維持在減少電力耗損狀態中直到處理器之一接收到中斷。當接收到中斷時，第一IIO可發送訊息至控制器以從快取排出資料至記憶體。一旦將資料發送至記憶體，處理器可返回其啟動電力耗損狀態。在此方式中，處理器可維持在減少電力耗損狀態中且記憶體維持不被外部裝置打擾，直到中斷導致處理器返回到啟動電力耗損狀態。說明其他實施例並主張其專利權。

各個實施例可包含一或更多元件。一元件可包含配置成執行某些操作的任何結構。各元件可實施成硬體、軟體、或上述的任何結合，端視給定組之設計參數或性能限制所需。雖可能在某些拓樸中以有限數量的元件舉例說明一實施例，該實施例可視給定實行例所需包括在替代拓樸中的更多或更少元件。注意到對於「一實施例」的任何參照意指連同該實施例所述的特定特性、結構、或特徵係包括在至少一實施例中。各處中之「在一實施例中」片語的出現並非絕對皆參照相同實施例。

第1圖描繪可減少電力耗損之一範例設備。第1圖描繪設備100之區塊圖。在一實施例中，設備100可包括處理系統、電腦、電腦系統、電腦子系統、裝置、網路應用、工作站、終端機、伺服器、個人電腦(PC)、桌上型電腦、膝上型電腦、超膝上型電腦、筆記型電腦、手持型電腦、個人數位助理(PDA)、電話、行動電話、手機、手持送受話機、智慧型電話、呼叫器、單道呼叫器、雙道呼叫器、數位相機、數位視頻記錄器、數位視頻播放器、數位音頻記錄器、數位音頻播放器、機上盒(STB)、媒體伺服器、及諸如此類。然而，實施例不限於此範例。

如第1圖中所示，設備100可包括多個元件，如具有整合輸入/輸出103之第一處理器101、具有整合輸入/輸出104之第二處理器102、記憶體105、及控制器106。然而，實施例不限於此圖中所示的元件。雖第1圖顯示成具有有限數量的元件，但可理解到，視給定實行例所需，設備100可包括更多元件。

在各個實施例中，設備100可包括複數個處理器101及102。雖此實施例為雙處理器系統，一替代實施例可包括多處理器系統。然而，實施例不限於此範例。處理器101及102可使用任何處理器或邏輯裝置加以實行，如中央處理單元(CPU)、複雜指令集電腦(CISC)微處理器、減少指令集運算(RISC)微處理器、非常長指令字(VLIW)微處理器、實行指令集結合的處理器、或其他處理器裝置。在一實施例中，例如，處理器101及102可實行成一般目的處理器，如由美國加州聖克拉拉(Santa Clara)的英特爾(Intel)公司所製造之處理器。處理器101及102亦可實行成專用處理器，如控制器、微控制器、嵌入式處理器、數位信號處理器(DSP)、網路處理器、媒體處理器、輸入/輸出(I/O)處理器、媒體存取控制(MAC)處理器、無線電基頻處理器、現場可編程閘陣列(FPGA)、可編程邏輯裝置(PLD)、及諸如此類。實施例不限於此內容。

各處理器101及102可在各種操作模式或狀態中操作，包括一或更多省電或電力耗損狀態，在此統稱為「低電力處理器模式」。例如，處理器101及102可使用由先進組態及電力介面(ACPI)規格所界定之電力耗損狀態。操作狀態之範例可包括但不限於由ACPI規格套件所定之那些性能狀態，如先進組態及電力介面規格，版本3.0b，2006年10月10日(「ACPI規格」)及其修訂、後代、及變式。ACPI規格界定一種電力管理系統，其允許電腦操作系統控制電腦系統之處理器及周邊裝置所消耗的電力數量。根據ACPI規格，範例性能狀態尤其可包含總體狀態(如G0-G3)、裝置狀態(如D0-D3)、及處理器狀態(如C0-C7)。

ACPI規格界定省電模式C0-Cx，其中Cx狀態可用於處理器電力耗損狀態。在一實施例中，可參照Cx狀態判斷電力耗損狀態。第一Cx狀態可包括C0狀態。C0狀態為當處理器完全操作性時且為一啟動電力耗損狀態。C0狀態可為預設狀態。在一實施例中，C3狀態為低電力耗損狀態。C4狀態可為少於C3狀態之電力耗損狀態。最低電力耗損狀態可為C7狀態。在一實施例中，隨著Cx狀態的數字增加，電力耗損減少。可視給定實行例所需來實行處理器101及102的其他省電模式。

在一實施例中，第一處理器101可經由允許在兩處理器之間發送訊息的任何匯流排與第二處理器102通訊。在一實施例中，第一處理器可透過互連與第二處理器通訊，例如但不限於快速路徑互連(QPI)。互連可用來連接處理器至網路中之一或更多處理器、一或更多IO集線器或路由集線器。互連可允許所有構件透過網路存取其他構件。雖將互連敘述成QPI，可使用其他適合互連，如適合的點對點互連。實施例不限於此內容。

在一實施例中，各處理器101及102可包括整合輸入/輸出(IIO)103及104。第一IIO 103可與第一處理器101關連。第二IIO 104可與第二處理器102關連。IIO 103及104允許處理器101及102傳遞資訊至設備100中之其他元件。

在各個實施例中，設備100可包含記憶體105。記憶體105可耦合至處理器101及102。在一實施例中，可使用由處理器所實行之記憶體協定以供記憶體及處理器通訊。例如，記憶體及處理器可藉由DDR3協定來通訊。可理解到，視給定實行例所需，記憶體及處理器可透過其他協定來通訊。實施例不限於此內容。

可使用能夠儲存資料的任何機器可讀取或電腦可讀取媒體來實行記憶體105，包括揮發性及非揮發性記憶體。例如，記憶體105可包括隨機存取記憶體(RAM)、動態RAM(DRAM)、雙資料率DRAM(DDRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)或適合儲存資訊之任何其他類型的媒體。注意到記憶體105之一些部分或全部可包括在與處理器101及102相同的積體電路上，或替代地記憶體105之一些部分或全部可設置在積體電路或其他媒體上，例如硬碟驅動器，其在處理器101及102之積體電路的外部。實施例不限於此內容。

在各實施例中，設備100可包括耦合至處理器101的控制器106。控制器106可提供透過一或更多互連與各個外部裝置的資訊交換。控制器106可為用來連接較低速周邊匯流排及裝置的南橋。控制器106之範例包括平台控制器集線器(PCH)。然而，實施例不限於此範例。雖將設備敘述成使用控制器，可使用其他適合之通訊模組。實施例不限於此內容。

控制器106可透過直接媒體介面(DMI)或IIO與控制器之間的其他適合之通訊鏈結來與整合輸入/輸出103通訊。DMI允許處理器及控制器之間的點對點通訊。

在各個實施例中，一外部裝置(未顯示在第1圖中)可經由控制器106連接至設備100。外部裝置可供應額外資料給設備100的記憶體105。外部裝置的範例包括通用序列匯流排(USB)卡、周邊構件互連(PCI)匯流排、即時時脈、或網路介面卡(NIC)。然而，實施例不限於此範例。

在一般操作中，在設備100中，與第一處理器101關連的第一整合輸入/輸出103可與處理器101及102及控制器106通訊。當第一IIO 103從處理器101及102的每一個接收減少電力耗損狀態請求時，可發送減少電力耗損狀態的電力管理請求至控制器106。發送至控制器的電力管理請求之電力狀態可為從處理器101及102接收到之減少電力耗損狀態請求之較高電力狀態。控制器106可開始快取來自外部裝置的進來資料。藉由快取資料，無需立刻發送資料至記憶體105且處理器101及102可維持在減少電力耗損狀態中，一旦控制器106允許它們進入減少狀態。處理器101及102可維持在減少電力耗損狀態中直到處理器101及102之一收到中斷。一旦收到中斷，第一IIO 103可發送電力管理請求至控制器106以排出被快取的資料至記憶體105。在記憶體105接收到資料之後，處理器101及102可返回至其啟動電力耗損狀態。亦敘述其他實施例並主張其專利權。

可進一步參照第2圖及所附範例說明設備100之操作。雖如此呈現之第2圖包括特定編程邏輯，可理解到編程邏輯僅提供如何實行在此所述之一般功能的一範例。此外，給定編程邏輯並非絕對須以所呈現之順序加以執行，除非另外有所指示。

第2圖描繪根據一實施例的減少處理器之電力耗損狀態的編程邏輯200。邏輯流程200可代表由在此所述之一或更多實施例所執行的操作。如邏輯流程200中所示，在區塊205，與第一處理器關連之第一整合輸入/輸出(IIO)可判斷複數個處理器之每一處理器的電力耗損狀態。在一實施例中，與第一處理器關連之第一IIO可為耦合至控制器的處理器。具有IIO之其他處理器可與第一處理器及關連的第一IIO通訊。然而，在一實施例中，僅第一IIO可直接與控制器通訊。因此，控制器可僅從單一IIO接收通訊。

每一處理器可使用由先進組態及電力介面(ACPI)規格所界定之電力耗損狀態來操作。在一實施例中，可參照套裝Cx狀態來判斷電力耗損狀態。在C0狀態中，處理器可在啟動電力耗損狀態中完全操作。C0狀態可為預設狀態。

在一實施例中，第一IIO可從複數處理器之一或更多接收減少電力耗損狀態之請求。請求減少電力耗損狀態之處理器可廣播該C狀態請求至所有其他處理器。在一實施例中，於區塊210，第一IIO可判斷每一處理器是否發送請求的電力耗損狀態之電力管理請求。

例如，處理器之一可請求如C3狀態之電力耗損狀態。處理器可廣播該C3狀態請求至所有其他處理器及IIO。然而，第一IIO無法發送電力管理請求至控制器直到所有處理器都已請求電力耗損狀態。當所有處理器都已請求電力耗損狀態，於區塊215，第一IIO可發送電力管理請求至控制器以請求減少電力耗損狀態。

在一實施例中，由第一處理器所請求之減少電力耗損狀態可不等於由第二處理器所發送之請求的電力耗損狀態。例如，第一處理器可請求C3狀態而第二處理器可請求較低電力耗損狀態，如C6狀態。若處理器請求不同的C狀態，則第一IIO可發送較高電力耗損狀態之電力管理請求至控制器。參照上述範例，若第一處理器請求C3狀態而第二處理器請求C6狀態，第一IIO可發送C3狀態之電力管理請求。

在一實施例中，若處理器請求不同的C狀態，則第一IIO可發送較高電力耗損狀態且較低數值Cx狀態之電力管理請求至控制器。在一實施例中，若處理器請求不同的C狀態，則第一IIO可發送平均電力耗損狀態之電力管理請求至控制器。

於區塊220，當控制器開始快取資料時，第一IIO可從控制器接收電力管理回應。在一實施例中，控制器耦合至一外部裝置。於啟動電力耗損狀態期間，外部裝置提供資料至控制器，其可發送至處理器並且處理器可提供資料至記憶體。在一實施例中，處理器請求減少電力耗損狀態。若控制器繼續發送資料至處理器，處理器無法維持在減少電力耗損狀態中。藉由在控制器中快取資料，控制器保留資料，而允許處理器維持在減少電力耗損狀態中。

於區塊225，在IIO接收到電力管理回應之後，第一IIO可命令複數個處理器進入減少電力耗損狀態。在一實施例中，IIO可在控制器讓資料被快取之後從控制器接收到電力管理回應。IIO可發送電力管理請求至複數個處理器之每一個以進入減少電力耗損狀態中。可藉由引發進入減少電力耗損狀態的請求來進入減少電力耗損狀態。

第3圖揭露根據一實施例的具有整合輸入/輸出的雙處理器請求減少電力耗損之一範例通訊圖。雖第3圖顯示成具有有限數量的處理器，但可理解到，可視給定實行例所需，裝置可包括更多處理器。雖第3圖顯示有C3狀態之電力管理請求，可理解到可視給定實行例所需而請求不同Cx狀態。雖第3圖顯示第一處理器發送電力管理請求，可理解到可視給定實行例所需，不同的處理器可發送電力管理請求。實施例不限於此內容。

在一實施例中，第一處理器可發送C3狀態之電力管理請求至第一IIO(301)。第一IIO可發送請求之確認(302)，且第一處理器可廣播C3狀態之電力管理請求至第二處理器(303)。第二處理器可發送確認至第一處理器(304)。第一處理器可發送C3狀態之電力管理請求至第二IIO(305)，且第二IIO可發送請求之確認(306)。然而，第一IIO不能發送電力管理請求至控制器來進入減少電力耗損狀態直到第二處理器已請求減少電力耗損狀態。

在一實施例中，第二處理器可發送C3狀態的電力管理請求至第二IIO(307)。第二IIO可返還請求之確認(308)。第二處理器可發送C3狀態的電力管理請求至第一處理器(309)。第一處理器可發送確認至第二處理器(310)。

來自第二處理器之電力管理請求可觸發第一處理器重送C3狀態之第二請求至第一IIO(311)。第一IIO可發送確認至第一處理器(312)使第一處理器可進入C3狀態。第二處理器可發送C3狀態之電力管理請求至第一IIO(313)。由於第一處理器及第二處理器兩者皆發送了C3狀態的電力管理請求，第一IIO可發送C3狀態之電力管理請求至控制器(314)。控制器可發送回應至第一IIO(315)並開始快取從外部裝置接收到的資料(316)。第一IIO可發送較早請求(於313)之確認至第二處理器(317)。

同時，回應於觸發事件接收到從第一IIO至第一處理器之確認(於312)之後，第一處理器可發送C3狀態之電力管理請求至第二處理器(318)。第二處理器可確認該請求(319)。第一處理器可發送C3狀態之電力管理請求至第二IIO(320)，第二IIO可確認此電力管理請求(321)。在第一處理器接收到確認(於321)之後，第一處理器可發送引發減少電力耗損C3狀態的請求至第一IIO(322)並可發送在第二處理器引發減少電力耗損C3狀態的請求(323)。在一實施例中，第一處理器可在接收到來自第一IIO之確認後引發C3狀態之電力耗損請求。第二處理器可發送該請求之確認(324)並且第一處理器可進入減少電力耗損C3狀態。

同時，在第二處理器接收確認(於317)之後，第二處理器可發送引發減少耗損C3狀態之請求至第二IIO(325)。第二IIO可發送不確認回應(326)，若第二IIO尚未準備好進入低電力狀態。第二處理器可發送引發減少電力耗損C3狀態之另一請求至第二IIO(327)。第二IIO可發送該請求之確認(328)，若其準備好進入低電力狀態，並且第二處理器可進入減少電力耗損C3狀態。

當第一處理器發送引發減少電力耗損C3狀態的請求至第一IIO時(於322)，第一IIO可發送不確認回應(329)。第一IIO可針對第一處理器之請求(於322及330)繼續發送不確認回應直到作動時間過期，且處理器接收到中斷(331)而返回到啟動電力耗損狀態。

參照回第2圖，於區塊230，裝置可維持在減少電力耗損狀態中直到接收到中斷。可接收中斷或觸發自減少電力耗損狀態離開之其他適合的方法。在一實施例中，中斷可為處理器返回至啟動電力耗損狀態之請求。在一實施例中，中斷可在一段時間後接收。

一旦處理器接收到中斷，那個處理器將廣播現行狀態電力耗損請求至所有其他處理器及IIO。於區塊235，當第一IIO接收到中斷，可發送電力管理請求至控制器，使一或更多處理器恢復啟動電力耗損狀態。在接收到電力管理請求之後，控制器可排出快取中之資料至記憶體。在處理器返回至啟動電力耗損狀態之前排出快取中之資料。藉由在處理器重回至啟動電力耗損狀態之前提供快取中之資料給記憶體，可確保資料一致性。在一實施例中，即使僅一個處理器返回到啟動電力耗損狀態，在該處理器進入至啟動電力耗損狀態之前控制器從快取排出資料至記憶體中。

在排出快取中的資料之後，控制器可發送電力管理回應。於區塊240，第一IIO可從控制器接收電力管理回應。於區塊245，第一IIO可命令複數個處理器進入啟動電力耗損狀態。在命令處理器進入啟動電力耗損狀態之前，可在排出快取中的資料至記憶體之後接收來自控制器的回應。可發送電力管理請求至複數個處理器之每一個以進入啟動電力耗損狀態中。

第4圖揭露根據一實施例之具有整合輸入/輸出的雙處理器返回至啟動狀態之一範例通訊圖。在一實施例中，處理器可接收一中斷。在一實施例中，接收中斷之處理器可廣播中斷至所有其他處理器及IIO。在一實施例中，第二處理器可接收中斷。第二處理器可發送返回至啟動電力耗損C0狀態之電力管理請求至第二IIO(401)。第二IIO可發送確認給第二處理器(402)。第二處理器可發送C0狀態之電力管理請求至第一處理器(403)。第一處理器可以回應陳述第一處理器將維持在減少電力耗損C3狀態中的確認(404)。第二處理器可發送返回至啟動電力耗損C0狀態之電力管理請求至第一IIO(405)。

此外，回應於第一處理器的確認(於404)，第一處理器可發送維持在減少電力耗損C3狀態中的請求至第一IIO(406)。第一IIO可發送有關於C3狀態之確認(407)。第一處理器可發送維持在減少電力耗損C3狀態中的電力管理請求至第二處理器(408)。第二處理器可以啟動電力耗損狀態C0的確認來回應(409)。

同時，在第二處理器發送啟動電力耗損狀態C0的電力管理請求至第一IIO(於405)之後，第一IIO可發送返回至啟動電力耗損C0狀態之電力管理請求至控制器(411)。控制器可從快取排出資料至記憶體中(412、413、及414)。在排出所有快取中的資料至記憶體中之後，控制器可發送電力管理回應至第一IIO(415)。第一IIO可對第二處理器之啟動電力耗損狀態C0的電力管理請求(於405)發送確認(416)。在發送確認後(416)，該些處理器可存取記憶體中之資料。該確認可令第二處理器返回到啟動電力耗損狀態C0。在一實施例中，可針對從第一處理器發送至第二IIO以維持其在減少電力耗損C3狀態中的請求(410)發送確認(417)。第一處理器可返回到啟動電力耗損狀態C0。一旦處理器之一醒來，其他處理器亦可醒來，因為需要所有處理器來進行快取上之監聽及存取記憶體控制器。在一實施例中，處理器可醒來但處理器中之核心不需醒來。

第5圖描繪一系統之一實施例。第5圖描繪系統500。系統500可代表與在此所述之一或更多實施例(如設備100、邏輯流程200等等)一起使用的系統或架構。

在各個實施例中，系統500可實行成無線系統、有線系統、或兩者之結合。當實行成無線系統時，系統500可包括適合在無線共享媒介上通訊的構件及介面，如一或更多天線、傳送器、接收器、收發器、放大器、濾波器、控制邏輯等等。無線共享媒介之一範例可包括無線頻譜之部分，如RF頻譜等等。當實行成有線系統時，系統500可包括適合在有線通訊媒介上通訊的構件及介面，如輸入/輸出(I/O)配接器、將I/O配接器與對應有線通訊媒介連接之實體連接器、網路介面卡(NIC)、碟控制器、視頻控制器、音頻控制器等等。有線通訊媒介之一範例可包括電線、電纜、金屬導線、印刷電路版(PCB)、底板、交換光纖(switch fabric)、半導體材料、雙絞線、同軸電纜、光纖等等。

在各個實施例中，系統500可包括複數個處理器501及502，其中來自複數個處理器之一處理器501包含整合輸入/輸出503。整合輸入/輸出503可包括處理器通訊模組504及控制器通訊模組505。在一實施例中，處理器之一或更多可耦合至散熱器。

在一實施例中，處理器通訊模組504可組態成判斷複數個處理器的每一個是否請求減少電力耗損狀態。在一實施例中，處理器通訊模組504可組態成命令複數個處理器的每一個進入減少電力耗損狀態。在一實施例中，處理器通訊模組504可組態成命令複數個處理器的每一個返回啟動電力耗損狀態。

控制器通訊模組505可組態成發送減少電力耗損狀態之電力管理請求。控制器通訊模組505可組態成接收減少電力耗損狀態之電力管理回應。在一實施例中，控制器通訊模組505可組態成發送啟動電力耗損狀態之電力管理請求。在一實施例中，控制器通訊模組505可組態成接收啟動電力耗損狀態之電力管理回應。

系統可建立一或更多邏輯或實體通道以傳遞資訊。資訊可包括媒體資訊及控制資訊。媒體資訊可指代表使用者表達之內容的任何資料。內容之範例可包括例如來自聲音談話、視訊會議、串流視訊、電子郵件(email)訊息、聲音郵件訊息、文數符號、圖形、影像、視頻、文字等等之資料。來自聲音談話之資料可例如為說話資訊、無聲期、背景雜訊、柔和噪音、音調等等。控制資訊可指代表自動化系統所表示之命令、指令、或控制字的任何資料。例如，可使用控制資訊來透過系統路由媒體資訊，或命令節點以預定方式來處理媒體資訊。

在一般操作中，在系統500中，IIO 503中之處理器通訊模組504可從處理器501及502之每一個接收減少電力耗損狀態請求。IIO 503中之控制器通訊模組505可發送減少電力耗損狀態的電力管理請求。IIO 503中之處理器通訊模組504可接收中斷。控制器通訊模組505可發送電力管理請求。一旦處理器501及502接收到對於電力管理請求之回應，處理器501及502可返回其之啟動電力耗損狀態。說明其他實施例並主張其之專利權。

已在此提出各種特定細節以提供本發明之詳盡了解。然而，熟悉此項技藝人士可了解到可在無這些特定細節的情況下實行本發明。在其他例子中，未詳述已知操作、構件、及電路以不混淆本發明。可理解到揭露在此之特定結構及功能細節可為代表性且非絕對限制實施例的範圍。

可使用硬體元件、軟體元件、及兩者之結合來實行各個實施例。硬體元件之範例可包括處理器、微處理器、電路、電路元件(如電晶體、電阻器、電容器、電感器等等)、積體電路、特殊應用積體電路(ASIC)、可編程邏輯裝置(PLD)、數位信號處理器(DSP)、現場可編程閘陣列(FPGA)、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組等等。軟體之範例可包括軟體組件、程式、應用、電腦程式、應用程式、系統程式、機器程式、操作系統軟體、中間軟體、韌體、軟體模組、常用程式、子常用程式、函數、方法、程序、軟體介面、應用程式介面(API)、指令集、運算碼、電腦碼、碼段、電腦碼段、字、值、符號、或上述之任何結合。可根據任何數個因素來判斷是否使用硬體元件及/或軟體元件來實行一實施例，如希望的運算率、電力位準、熱容限、處理循環預算、輸入資料率、輸出資料率、記憶體資源、資料匯流排速度、及其他設計及性能限制。

可使用措辭「耦合的」及「連接的」連同其衍生詞來描述一些實施例。這些詞並非意圖作為彼此之同義詞。例如，可使用詞「連接」及/或「耦合」來敘述一些實施例以指示互相直接實體或電性接觸之兩或更多元件。然而，詞「耦合」亦可指互相不直接接觸但仍互相合作或互動之兩或更多元件。

可例如使用儲存指令或指令集之機器可讀取媒體或物件來實行一些實施例，其若由機器，可令機器執行根據實施例之方法及/或操作。此種機器可例如包括任何適當的處理平台、運算平台、運算裝置、處理裝置、運算系統、處理系統、電腦、處理器之類的，且可使用任何適合的硬體及/或軟體結合來加以實行。機器可讀取媒體或物件可例如包含任何適當類型的記憶體單元、記憶體裝置、記憶體物件、記憶體媒體、儲存裝置、儲存物件、儲存媒體及/或儲存單元，例如，記憶體、可移除或不可移除式媒體之類的。指令可包含任何適當類型的碼，如來源碼、編譯碼、解譯碼、可執行碼、靜態碼、動態碼、加密碼及之類的，使用任何適當的高階、低階、物件導向、視覺、編譯及/或解譯程式語言加以實行。

除非另有所指，可理解到如「處理」、「運算」、「計算」、「判斷」或之類的詞可指電腦或運算系統或類似電子運算裝置的動作及/或程序，其將運算系統之暫存器及/或記憶體內以物理(如電子)量表示之資料操縱及/或轉變成運算系統之記憶體、暫存器或其他資訊儲存、傳送、或顯示裝置內類似地表示為物理量的其他資料。

應注意到無需以所述順序或任何特定順序執行在此所述之方法。此外，可以序列或平行方式執行相關於在此所示之方法所敘述的各種作業。

雖已在此顯示並敘述特定實施例，應理解到可以打算達成相同目的之任何配置來替換所示之特定實施例。此揭露意圖涵蓋各個實施例的任何及所有修改及變化。可了解到上述說明僅為例示性而非限制性。上述實施例之結合及未特別在此說明之其他實施例對在閱讀上述說明後之熟悉此技藝人士而言為顯而易見。因此，各個實施例的範圍包括任何其他應用，其中使用上述組成、結構、及方法。

須強調的是以符合37 C.F.R.段落1.72(b)的方式提供發明摘要，其要求能允許讀者迅速確定技術揭露之本質的摘要。此摘要不應用來解釋或限制專利申請範圍之範圍及意思。此外，在前述「實施方式」中，可見到將各個特徵集結在單一實施例以使揭露流暢。此揭露方法不應解釋成反映主張的實施例需要比每一項專利申請範圍中所明確指出更多的特徵之意圖。更確切地，如下列專利申請範圍所反映，發明性標的存在於比單一揭露實施例的所有特徵更少。因此下列專利申請範圍在此包括在「實施方式」中，其中每一項專利申請範圍獨立形成一個別較佳實施例。在所附的專利申請範圍中，使用詞「包括(including)」及「之中(in which)」分別作為個別詞「包含(comprising)」及「其中(wherein)」的白話英文等效者。另外，詞「第一」、「第二」、及「第三」等等僅用為標記，且非意圖對其對象設下數值限制。

雖已藉由針對特定結構特徵及/或方法動作的表達方式來說明標的，應了解到所附專利申請範圍中所界定的標的並非絕對受限於上述特定特徵或動作。更確切地，上述特定特徵及動作係揭露為實行專利申請範圍之範例形式。

100．．．設備

101．．．第一處理器

102．．．第二處理器

103．．．整合輸入/輸出

104．．．整合輸入/輸出

105．．．記憶體

106．．．控制器

200．．．編程邏輯

500．．．系統

501、502．．．處理器

503．．．整合輸入/輸出

504．．．處理器通訊模組

505．．．控制器通訊模組

第1圖描繪設備之一實施例。

第2圖描繪一範例邏輯流程的一實施例。

第3圖描繪根據一實施例請求減少電力耗損的一範例通訊圖。

第4圖揭露根據一實施例返回啟動電力耗損狀態之一範例通訊圖。

第5圖描繪一範例系統的一實施例。