TWI425236B - 臨界電壓量測裝置 - Google Patents

臨界電壓量測裝置 Download PDF

Info

Publication number
TWI425236B
TWI425236B TW101116911A TW101116911A TWI425236B TW I425236 B TWI425236 B TW I425236B TW 101116911 A TW101116911 A TW 101116911A TW 101116911 A TW101116911 A TW 101116911A TW I425236 B TWI425236 B TW I425236B
Authority
TW
Taiwan
Prior art keywords
voltage
field effect
effect transistor
threshold voltage
terminal
Prior art date
Application number
TW101116911A
Other languages
English (en)
Other versions
TW201346300A (zh
Inventor
Ching Te Chuang
Shyh Jye Jou
Geng Cing Lin
Shao Cheng Wang
yi wei Lin
Ming Chien Tsai
Wei Chiang Shih
Nan Chun Lien
Kuen Di Lee
Jyun Kai Chu
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW101116911A priority Critical patent/TWI425236B/zh
Priority to US13/597,733 priority patent/US8582378B1/en
Publication of TW201346300A publication Critical patent/TW201346300A/zh
Application granted granted Critical
Publication of TWI425236B publication Critical patent/TWI425236B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

臨界電壓量測裝置
本發明係有關一種電壓量測裝置，特別是關於一種臨界電壓量測裝置。
在現今的超大型積體電路(VLSI)系統設計內，變異性問題是一個必須要審慎考慮的重要設計參數，而這種變異性會影響到電晶體元件的臨界電壓(VTH)值。然而，此臨界電壓值與元件的性能，穩定性與可靠性緊緊相互連繫。故在談論變異性問題時，臨界電壓值便是一項重要的指標，來反映這類現象、問題的嚴重性。也因此，需要創建一個測量的電路架構，來量測電晶體元件的臨界電壓值，那便可以快速方便的大量收集數據，來分析臨界電壓值變異性及其將如何影響測試晶片的穩定性。
在習知技術中，有利用運算放大器來量測臨界電壓之技術，如第1圖與第2圖所示。在第1圖中，將運算放大器10之輸出端連接一N通道場效電晶體12之閘極，N通道場效電晶體12之汲極連接一高電壓，源極則透過一電阻14連接一低電壓。此外，運算放大器10之負輸入端連接N通道場效電晶體12之源極，並於正輸入端提供一設定電壓。由於整個連接方式為負回授，故可於N通道場效電晶體12上產生定電流，並藉此得到N通道場效電晶體12之臨界電壓。在第2圖中，將運算放大器16之輸出端連接一P通道場效電晶體18之閘極，P通道場效電晶體18之汲極連接一低電壓，源極則透過一電阻20連接一高電壓。此外，運算放大器16之負輸入端連接P通道場效電晶體18之源極，並於正輸入端提供一設定電壓。由於整個連接方式為負回授，故可於P通道場效電晶體18上產生定電流，並藉此得到P通道場效電晶體18之臨界電壓。雖然以上量測方式可以得到電晶體之臨界電壓，但並非用在靜態隨機存取記憶體上，並且，還必須使用昂貴的設備及許多時間才可擷取類比資料，不符合經濟效益。
此外，習知有為了量測臨界電壓，而改變靜態隨機存取記憶體之物理結構，如多晶矽層(Poly)、擴散層(diffusion)與接觸層(contact)，但此種改變不但會改變原來之物理特性，亦會造成漏流改變，顧此失彼，失去原本物理結構具有的優點。
因此，本發明係在針對上述之困擾，提出一種臨界電壓量測裝置，以解決習知所產生的問題。
本發明之主要目的，在於提供一種臨界電壓量測裝置，其係於不需要改變六電晶體靜態隨機存取記憶體之物理結構的前提下，使用單一電路架構，即可快速取得記憶體中的場效電晶體之臨界電壓，同時還可應用在靜態隨機存取記憶體之偏壓溫度不穩定效應(BTI)之技術上，大幅降低製程、量測與時間成本。
為達上述目的，本發明提供一種臨界電壓量測裝置，其係連接一六電晶體靜態隨機存取記憶體，此記憶體包含互相連接之一第一場效電晶體、一第二場效電晶體、一第三場效電晶體、一反向器與一第四場效電晶體，第一場效電晶體連接一第一位元線與一字線，第二場效電晶體與第三場效電晶體分別具有一第一電源端與一第二電源端，反向器之一第三電源端與一第四電源端為浮接，第四場效電晶體連接一第二位元線與字線，第四場效電晶體之汲極與源極相互短路。臨界電壓量測裝置包括一放大器，其負輸入端連接第一位元線，並透過一電阻連接一供電端，正輸入端接收一正設定電壓，以輸出一放大電壓。放大器連接一第一電壓選擇器與一第二電壓選擇器。第一電壓選擇器連接第二位元線，並接收一數位電壓，以選取數位電壓或放大電壓施加於第二位元線。第二電壓選擇器連接字線，並接收一第一高電壓，以選取第一高電壓或放大電壓施加於字線；其中臨界電壓量測裝置，依不同量測需求選擇一第一操作模式、一第二操作模式或一第三操作模式實行之。
首先介紹第一操作模式：施加第二高電壓於第一電源端與第二電源端，第一電壓選擇器選取數位電壓施加於第二位元線，第二電壓選擇器選取放大電壓施加於字線，且施加第一低電壓於供電端，以設定電阻在第一低電壓與正設定電壓之壓降下得到的電流值，等於第一場效電晶體在第一閘源極電壓(VGS1 )等於自身之第一臨界電壓時之電流值，使第一電流從第一電源端或第二電源端流出，並依序通過第一場效電晶體與電阻，流向供電端，在負輸入端之電壓等於正設定電壓時，係藉放大電壓得到第一臨界電壓。
第二操作模式：分別施加第三低電壓與該正設定電壓於第一電源端與第二電源端，第一電壓選擇器選取放大電壓施加於第二位元線，第二電壓選擇器選取第一高電壓施加於字線，且施加第四高電壓於供電端，以設定電阻在第四高電壓與正設定電壓之壓降下得到的電流值，等於第二場效電晶體在第二閘源極電壓(VGS2 )等於自身之第二臨界電壓時之電流值，使第二電流從供電端流出，並依序通過電阻、第一場效電晶體與第二場效電晶體，流向第一電源端，在負輸入端之電壓等於正設定電壓時，係藉放大電壓得到第二臨界電壓。
第三操作模式：分別施加正設定電壓與第三高電壓於第一電源端與第二電源端，第一電壓選擇器選取放大電壓施加於第二位元線，第二電壓選擇器選取第一高電壓施加於字線，且施加第二低電壓於供電端，以設定電阻在第二低電壓與正設定電壓之壓降下得到的電流值，等於第三場效電晶體在第三閘源極電壓(VGS3 )等於自身之第三臨界電壓時之電流值，使第三電流從第二電源端流出，並依序通過第三場效電晶體、第一場效電晶體與電阻，流向供電端，在負輸入端之電壓等於正設定電壓時，係藉放大電壓得到第三臨界電壓。
茲為使　貴審查委員對本發明之結構特徵及所達成之功效更有進一步之瞭解與認識，謹佐以較佳之實施例圖及配合詳細之說明，說明如後：
以下請參閱第3圖，本發明連接一六(6T)電晶體靜態隨機存取記憶體，此六電晶體靜態隨機存取記憶體包含互相連接之一第一場效電晶體22、一第二場效電晶體24、一第三場效電晶體26、一反向器28與一第四場效電晶體30，其中第一場效電晶體22、第三場效電晶體26與第四場效電晶體30皆為N通道場效電晶體，第二場效電晶體24為P通道場效電晶體。
第一場效電晶體22之閘極連接一字線32，汲極連接一第一位元線34；第二場效電晶體24之汲極作為一第一電源端36，源極連接第一場效電晶體22之源極；第三場效電晶體26之汲極作為一第二電源端38，源極連接第一場效電晶體22之源極與反向器28，閘極連接第二場效電晶體24之閘極、反向器28與第四場效電晶體30之源極；以及第四場效電晶體30之閘極連接字線32，汲極連接一第二位元線40，且第四場效電晶體30之汲極與源極相互短路。反向器28更包含一第五場效電晶體42與一第六場效電晶體44，其中第五場效電晶體42與第六場效電晶體44分別為P通道場效電晶體與N通道場效電晶體。第五場效電晶體42之汲極作為一第三電源端46，第六場效電晶體44之汲極作為一第四電源端48，第三電源端46與第四電源端48為浮接。第六場效電晶體44之源極連接第四場效電晶體30之源極，與第二場效電晶體24及第三場效電晶體26之閘極。第六場效電晶體44之閘極連接第五場效電晶體42之閘極與第一場效電晶體22、第二場效電晶體24、第三場效電晶體26之源極。由於第三電源端46與第四電源端48為浮接，且第四場效電晶體30之汲極與源極相互短路，所以在六電晶體靜態隨機存取記憶體之物理結構上，僅需要將對應第三電源端46與第四電源端48之通孔(VIA)移除，同時於第四場效電晶體30之汲極與源極上，形成一金屬層，以短路汲極與源極，而不需要大幅度地改變記憶體之基本結構，便可進行量測。
本發明之臨界電壓量測裝置包括一放大器50，其負輸入端連接第一位元線34，並透過一電阻52連接一供電端54，正輸入端接收一正設定電壓Vset ，以輸出一放大電壓。放大器50連接一第一電壓選擇器56與一第二電壓選擇器58。第一電壓選擇器56接收一數位電壓Vdigital ，並連接第二位元線40，以選取數位電壓Vdigital 或放大電壓施加於第二位元線40。第二電壓選擇器58接收一第一高電壓VDD ，並連接字線36，以選取第一高電壓VDD 或放大電壓施加於字線36。本發明之臨界電壓量測裝置，依不同量測需求選擇一第一操作模式、一第二操作模式或一第三操作模式實行之：
請參閱第4圖，在此圖中的第五場效電晶體42與第六場效電晶體44由於浮接之故，所以不運作，在此以虛線表示。首先介紹第一操作模式：利用電壓產生器60施加第二高電壓VDD 於第一電源端36與第二電源端38，第一電壓選擇器56選取數位電壓Vdigital 施加於第二位元線40，第二電壓選擇器58選取放大電壓施加於字線32，且施加第一低電壓GND於供電端54，以設定電阻52在第一低電壓GND與正設定電壓Vset 之壓降下得到的電流值，等於第一場效電晶體22在第一閘源極電壓(VGS1 )等於自身之第一臨界電壓時之電流值，使第一電流從第一電源端36或第二電源端38流出，並依序通過第一場效電晶體22與電阻52，流向供電端54，在放大器50之負輸入端之電壓等於正設定電壓Vset 時，係取得此時放大器50輸出之放大電壓，並將其與正設定電壓Vset 之差值的絕對值計算出，即等於第一臨界電壓。舉例來說，當數位電壓Vdigital 為高準位電壓時，第一電流從第二電源端38流出，並依序通過第三場效電晶體26、第一場效電晶體22與電阻52，流向供電端54，在放大器50之負輸入端之電壓等於正設定電壓Vset 時，係取得此時放大器50輸出之放大電壓，並將其與正設定電壓Vset 之差值的絕對值計算出，即等於第一臨界電壓。若當數位電壓Vdigital 為低準位電壓時，第一電流從第一電源端36流出，並依序通過第二場效電晶體24、第一場效電晶體22與電阻52，流向供電端54，在放大器50之負輸入端之電壓等於正設定電壓Vset 時，係取得此時放大器50輸出之放大電壓，並將其與正設定電壓Vset 之差值的絕對值計算出，即等於第一臨界電壓。
請參閱第5圖，在此圖中的第五場效電晶體42與第六場效電晶體44由於浮接之故，所以不運作，在此以虛線表示。接著介紹第二操作模式：利用電壓產生器60分別施加第三低電壓GND與正設定電壓Vset 於第一電源端36與第二電源端38，第一電壓選擇器56選取放大電壓施加於第二位元線40，第二電壓選擇器58選取第一高電壓VDD 施加於字線32，且施加第四高電壓VDD 於供電端54，以設定電阻52在第四高電壓與正設定電壓Vset 之壓降下得到的電流值，等於第二場效電晶體24在第二閘源極電壓(VGS2 )等於自身之第二臨界電壓時之電流值，使第二電流從供電端54流出，並依序通過電阻52、第一場效電晶體22與第二場效電晶體24，流向第一電源端36，在放大器50之負輸入端之電壓等於正設定電壓Vset 時，係取得此時放大器50輸出之放大電壓，並將其與正設定電壓Vset 之差值的絕對值計算出，即等於第二臨界電壓。
請參閱第6圖，在此圖中的第五場效電晶體42與第六場效電晶體44由於浮接之故，所以不運作，在此以虛線表示。最後介紹第三操作模式：利用電壓產生器60分別施加正設定電壓Vset 與第三高電壓VDD 於第一電源端36與第二電源端38，第一電壓選擇器56選取放大電壓施加於第二位元線40，第二電壓選擇器58選取第一高電壓VDD 施加於字線32，且施加第二低電壓GND於供電端54，以設定電阻52在第二低電壓GND與正設定電壓Vset 之壓降下得到的電流值，等於第三場效電晶體26在第三閘源極電壓(VGS3 )等於自身之第三臨界電壓時之電流值，使第三電流從第二電源端38流出，並依序通過第三場效電晶體26、第一場效電晶體22與電阻52，流向供電端54，在放大器50之負輸入端之電壓等於正設定電壓Vset 時，係取得此時放大器50輸出之放大電壓，並將其與正設定電壓Vset 之差值的絕對值計算出，即等於第三臨界電壓。
上述測得的臨界電壓，可藉由雙壓控震盪器(VCO)類型的類比至數位轉換電路轉換為頻率，再由計數器轉為全數位的二進制數字讀出，以方便數據的汲取、處理與統計分析。換言之，本發明可以利用單一電路架構，即可測得三顆電晶體之臨界電壓，可大幅降低製程、量測與時間成本。
此外，本發明亦可應用在靜態隨機存取記憶體之偏壓溫度不穩定效應(BTI)之技術上，並量測在記憶體經過偏壓及溫度之施壓(stress)後的臨界電壓。請在參閱第3圖，若欲對第一場效電晶體22進行stress時，則施加一強重電壓Vstress 於字線32上，而第一電源端36、第二電源端38、第一位元線34與第二位元線40之電壓皆可忽略。若欲對第二場效電晶體24或第三場效電晶體26進行stress時，則分別於第一電源端36、第二電源端38施加高電壓VDD 與低電壓GND，並於第二位元線40上施加一強重電壓Vstress ，而字線32與第一位元線34之電壓皆可忽略。
綜上所述，本發明不但能快速取得記憶體中的場效電晶體之臨界電壓，更能應用在靜態隨機存取記憶體之BTI之技術上，相較習知技術，可大幅降低製作、量測硬體與時間成本。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
10．．．運算放大器
12．．．N通道場效電晶體
14．．．電阻
16．．．運算放大器
18．．．P通道場效電晶體
20．．．電阻
22．．．第一場效電晶體
24．．．第二場效電晶體
26．．．第三場效電晶體
28．．．反向器
30．．．第四場效電晶體
32．．．字線
34．．．第一位元線
36．．．第一電源端
38．．．第二電源端
40．．．第二位元線
42．．．第五場效電晶體
44．．．第六場效電晶體
46．．．第三電源端
48．．．第四電源端
50．．．放大器
52．．．電阻
54．．．供電端
56．．．第一電壓選擇器
58．．．第二電壓選擇器
60．．．電壓產生器
第1圖為先前技術之N通道場效電晶體之臨界電壓量測裝置詳細電路圖。
第2圖為先前技術之P通道場效電晶體之臨界電壓量測裝置詳細電路圖。
第3圖為本發明之臨界電壓量測裝置電路示意圖。
第4圖為本發明之量測第一場效電晶體之臨界電壓量測裝置電路示意圖。
第5圖為本發明之量測第二場效電晶體之臨界電壓量測裝置電路示意圖。
第6圖為本發明之量測第三場效電晶體之臨界電壓量測裝置電路示意圖。
22．．．第一場效電晶體
24．．．第二場效電晶體
26．．．第三場效電晶體
28．．．反向器
30．．．第四場效電晶體
32．．．字線
34．．．第一位元線
36．．．第一電源端
38．．．第二電源端
40．．．第二位元線
42．．．第五場效電晶體
44．．．第六場效電晶體
46．．．第三電源端
48．．．第四電源端
50．．．放大器
52．．．電阻
54．．．供電端
56．．．第一電壓選擇器
58．．．第二電壓選擇器
60．．．電壓產生器

Claims (10)

  1. 一種臨界電壓量測裝置，其係連接一六電晶體靜態隨機存取記憶體，該六電晶體靜態隨機存取記憶體包含互相連接之一第一場效電晶體、一第二場效電晶體、一第三場效電晶體、一反向器與一第四場效電晶體，該第一場效電晶體連接一第一位元線與一字線，該第二場效電晶體與該第三場效電晶體分別具有一第一電源端與一第二電源端，該反向器之一第三電源端與一第四電源端為浮接，該第四場效電晶體連接一第二位元線與該字線，該第四場效電晶體之汲極與源極相互短路，該臨界電壓量測裝置包括：一放大器，其負輸入端連接該第一位元線，並透過一電阻連接一供電端，正輸入端接收一正設定電壓，以輸出一放大電壓；一第一電壓選擇器，接收一數位電壓，並連接該放大器與該第二位元線，以選取該數位電壓或該放大電壓施加於該第二位元線；以及一第二電壓選擇器，接收一第一高電壓，並連接該放大器與該字線，以選取該第一高電壓或該放大電壓施加於該字線；其中該臨界電壓量測裝置，依不同量測需求選擇一第一操作模式、一第二操作模式或一第三操作模式實行之：第一操作模式：施加第二高電壓於該第一電源端與該第二電源端，該第一電壓選擇器選取該數位電壓施加於該第二位元線，該第二電壓選擇器選取該放大電壓施加於該字線，且施加第一低電壓於該供電端，以設定該電阻在該第一低電壓與該正設定電壓之壓降下得到的電流值，等於該第一場效電晶體在第一閘源極電壓(VGS1)等於自身之第一臨界電壓時之電流值，使第一電流從該第一電源端或該第二電源端流出，並依序通過該第一場效電晶體與該電阻，流向該供電端，在該負輸入端之電壓等於該正設定電壓時，係藉該放大電壓得到該第一臨界電壓；第二操作模式：分別施加第三低電壓與該正設定電壓於該第一電源端與該第二電源端，該第一電壓選擇器選取該放大電壓施加於該第二位元線，該第二電壓選擇器選取該第一高電壓施加於該字線，且施加第四高電壓於該供電端，以設定該電阻在該第四高電壓與該正設定電壓之壓降下得到的電流值，等於該第二場效電晶體在第二閘源極電壓(VGS2)等於自身之第二臨界電壓時之電流值，使第二電流從該供電端流出，並依序通過該電阻、該第一場效電晶體與該第二場效電晶體，流向該第一電源端，在該負輸入端之電壓等於該正設定電壓時，係藉該放大電壓得到該第二臨界電壓；以及第三操作模式：分別施加該正設定電壓與第三高電壓於該第一電源端與該第二電源端，該第一電壓選擇器選取該放大電壓施加於該第二位元線，該第二電壓選擇器選取該第一高電壓施加於該字線，且施加第二低電壓於該供電端，以設定該電阻在該第二低電壓與該正設定電壓之壓降下得到的電流值，等於該第三場效電晶體在第三閘源極電壓(VGS3)等於自身之第三臨界電壓時之電流值，使第三電流從該第二電源端流出，並依序通過該第三場效電晶體、該第一場效電晶體與該電阻，流向該供電端，在該負輸入端之電壓等於該正設定電壓時，係藉該放大電壓得到該第三臨界電壓。
  2. 如請求項1所述之臨界電壓量測裝置，其中該第一操作模式中的該放大電壓與該正設定電壓之差值的絕對值，等於該第一臨界電壓。
  3. 如請求項1所述之臨界電壓量測裝置，其中該第二操作模式中的該放大電壓與該正設定電壓之差值的絕對值，等於該第二臨界電壓。
  4. 如請求項1所述之臨界電壓量測裝置，其中該第三操作模式中的該放大電壓與該正設定電壓之差值的絕對值，等於該第三臨界電壓。
  5. 如請求項1所述之臨界電壓量測裝置，其中該數位電壓為高準位電壓時，該第一電流從該第二電源端流出。
  6. 如請求項1所述之臨界電壓量測裝置，其中該數位電壓為低準位電壓時，該第一電流從該第一電源端流出。
  7. 如請求項1所述之臨界電壓量測裝置，其中該第一場效電晶體之閘極連接該字線，汲極連接該第一位元線；該第二場效電晶體之汲極作為該第一電源端，源極連接該第一場效電晶體之源極；該第三場效電晶體之汲極作為該第二電源端，源極連接該第一場效電晶體之該源極與該反向器，閘極連接該第二場效電晶體之閘極、該反向器與該第四場效電晶體之源極；以及該第四場效電晶體之閘極連接該字線，汲極連接該第二位元線。
  8. 如請求項1所述之臨界電壓量測裝置，其中該反向器更包含：一第五場效電晶體，其汲極作為該第三電源端；以及一第六場效電晶體，其汲極作為該第四電源端，源極連接該第四場效電晶體之源極，與該第二場效電晶體及該第三場效電晶體之閘極，閘極連接該第五場效電晶體之閘極與該第一場效電晶體、該第二場效電晶體、該第三場效電晶體之源極。
  9. 如請求項8所述之臨界電壓量測裝置，其中該第五場效電晶體與該第六場效電晶體分別為P通道場效電晶體與N通道場效電晶體。
  10. 如請求項1所述之臨界電壓量測裝置，其中該第一場效電晶體、該第三場效電晶體與該第四場效電晶體皆為N通道場效電晶體，該第二場效電晶體為P通道場效電晶體。
TW101116911A 2012-05-11 2012-05-11 臨界電壓量測裝置 TWI425236B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101116911A TWI425236B (zh) 2012-05-11 2012-05-11 臨界電壓量測裝置
US13/597,733 US8582378B1 (en) 2012-05-11 2012-08-29 Threshold voltage measurement device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101116911A TWI425236B (zh) 2012-05-11 2012-05-11 臨界電壓量測裝置

Publications (2)

Publication Number Publication Date
TW201346300A TW201346300A (zh) 2013-11-16
TWI425236B true TWI425236B (zh) 2014-02-01

Family

ID=49518077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116911A TWI425236B (zh) 2012-05-11 2012-05-11 臨界電壓量測裝置

Country Status (2)

Country Link
US (1) US8582378B1 (zh)
TW (1) TWI425236B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522115A (zh) * 2011-12-28 2012-06-27 东南大学 一种提高亚阈值sram存储单元工艺鲁棒性的电路
US10962585B2 (en) * 2018-05-09 2021-03-30 Keithley Instruments, Llc Gate charge measurements using two source measure units
CN111367352B (zh) * 2020-04-26 2021-08-06 重庆理工大学 一种确定mos管源漏饱和电压的电路及其操作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201126538A (en) * 2009-09-21 2011-08-01 Macronix Int Co Ltd Word line decoder circuit apparatus and method
TW201203277A (en) * 2010-07-06 2012-01-16 Faraday Tech Corp Low power static random access memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552941B2 (en) * 2001-07-11 2003-04-22 International Business Machines Corporation Method and apparatus for identifying SRAM cells having weak pull-up PFETs
US7936623B2 (en) * 2006-12-14 2011-05-03 Texas Instruments Incorporated Universal structure for memory cell characterization
US7508697B1 (en) 2007-05-09 2009-03-24 Purdue Research Foundation Self-repairing technique in nano-scale SRAM to reduce parametric failures
US7679978B1 (en) * 2007-07-11 2010-03-16 Sun Microsystems, Inc. Scheme for screening weak memory cell
US8098536B2 (en) 2008-01-24 2012-01-17 International Business Machines Corporation Self-repair integrated circuit and repair method
US7868606B2 (en) 2008-02-15 2011-01-11 International Business Machines Corporation Process variation on-chip sensor
TWI517155B (zh) * 2012-02-24 2016-01-11 國立交通大學 以六電晶體為基礎架構之靜態隨機記憶體陣列

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201126538A (en) * 2009-09-21 2011-08-01 Macronix Int Co Ltd Word line decoder circuit apparatus and method
TW201203277A (en) * 2010-07-06 2012-01-16 Faraday Tech Corp Low power static random access memory

Also Published As

Publication number Publication date
TW201346300A (zh) 2013-11-16
US20130301343A1 (en) 2013-11-14
US8582378B1 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
US20050043908A1 (en) Circuits and methods for characterizing random variations in device characteristics in semiconductor integrated circuits
US8086917B2 (en) Methods for characterizing device variation in electronic memory circuits
US8437213B2 (en) Characterization of bits in a functional memory
US7868640B2 (en) Array-based early threshold voltage recovery characterization measurement
TW201841162A (zh) 偵測時依性介電崩潰短路與信號裕度測試的電路與方法
US8971099B1 (en) Method of measuring threshold voltage of MOS transistor in SRAM array
TWI425236B (zh) 臨界電壓量測裝置
US20180321291A1 (en) Output resistance testing method
US7692955B2 (en) Semiconductor integrated circuit
US20120074981A1 (en) Method and apparatus for device parameter measurement
US20060229839A1 (en) Temperature sensing and monitoring technique for integrated circuit devices
CN109541427B (zh) 晶体管电性测试结构及测试方法
US10006958B2 (en) Semiconductor device and method of inspecting a semiconductor device
Deng et al. Characterization of bit transistors in a functional SRAM
Bratt et al. Aspects of current reference generation and distribution for IDDx pass/fail current threshold determination
Liu et al. A Threshold Voltage Deviation Monitoring Scheme of Bit Transistors in 6T SRAM for Manufacturing Defects Detection
Ji et al. Operational amplifier based test structure for transistor threshold voltage variation
JP4151572B2 (ja) トランジスタ対の特性差測定装置および特性差測定方法
Strong et al. A Simple Monitor for Tracking NBTI in Integrated Systems
TW202001265A (zh) 分析電晶體的裝置與方法及非暫態電腦可讀取記錄媒體
Bakerenkov et al. Experimental estimation of input offset voltage radiation degradation rate in bipolar operational amplifiers
JP5521423B2 (ja) 半導体集積回路評価方法、半導体集積回路、及び半導体集積回路評価装置
TW201616139A (zh) 超大型電晶體陣列式電氣參數測試裝置
JP2008226375A (ja) 評価方法および半導体装置の製造方法
KR100547040B1 (ko) 십진 검색 방법을 이용한 문턱전압 측정방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees