TWI423678B - 位元流緩衝系統及位元流緩衝控制方法 - Google Patents

位元流緩衝系統及位元流緩衝控制方法 Download PDF

Info

Publication number
TWI423678B
TWI423678B TW98116280A TW98116280A TWI423678B TW I423678 B TWI423678 B TW I423678B TW 98116280 A TW98116280 A TW 98116280A TW 98116280 A TW98116280 A TW 98116280A TW I423678 B TWI423678 B TW I423678B
Authority
TW
Taiwan
Prior art keywords
bit stream
fifo
buffer
bsb
payload
Prior art date
Application number
TW98116280A
Other languages
English (en)
Other versions
TW201041398A (en
Inventor
Chan Shih Lin
Yin Her Su
Original Assignee
Himax Media Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Media Solutions Inc filed Critical Himax Media Solutions Inc
Priority to TW98116280A priority Critical patent/TWI423678B/zh
Publication of TW201041398A publication Critical patent/TW201041398A/zh
Application granted granted Critical
Publication of TWI423678B publication Critical patent/TWI423678B/zh

Links

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

位元流緩衝系統及位元流緩衝控制方法
本發明關於一種影像解碼器,特別是關於一種用於一H.264/AVC解碼器的一種位元流緩衝控制器以及其控制方法。
先進先出緩衝器通常使用於影像解碼器的位元流控制器,用來暫存和流量控制,其亦時常被做為循環佇列以讀寫指標。早先的讀寫指標皆為相同的記憶體位置,而且先進先出佇列為空,照例影像解碼器必須先詢問先進先出的空狀態,以確保每次讀取資料時儲存之資料的正確性,因而降低影像解碼器的效率。
因此,當前的需求是提供一個位元流緩衝控制器,其可以減少影像解碼器之先進先出空狀態的不必要佇列。
本發明提供一種有效的位元流緩衝控制器,其具有可變位元流之空狀態的檢查模組。
一種用於一影像解碼器之一位元流緩衝控制器,其包括一第一先進先出緩衝器、一第二先進先出緩衝器以及一中斷控制器,該第一先進先出緩衝器用以儲存一輸入位元流,第二先進先出緩衝器用以儲存一有效負荷,其中該有效負荷係取自該輸入位元流,而該中斷控制器係根據該第一先進先出緩衝器和該第二先進先出緩衝器的充滿狀態(fullness status)以產生一中斷信號,使得每次載入該有效負荷時,該影像解碼器可以無需檢查該充滿狀態即切換,以載入該有效負荷。
一種用於一影像解碼器之一位元流緩衝控制方法,其包括:接收並儲存一第一先進先出緩衝器的一輸入位元流,取得並儲存一有效負荷,該有效負荷係取自第二先進先出緩衝器中的該輸入位元流,以及根據第一先進先出緩衝器和第二先進先出緩衝器之一充滿狀態而產生一中斷信號,使得該影像解碼器在檢查模式和未檢查模式之間切換,以載入該有效負荷,以致檢查該充滿狀態的頻率可以減少。
經由產生適當的插白和保持SW函式指標,只要觸發中斷,本發明有助於允許處理器檢查指標狀態,也就是說,位元流無需確認先進先出緩衝器的狀態指標就可以被存取,而達到提高過程進程效能的效果。
前述段落概要說明了本發明的特徵及技術上的優點,為了能更清楚地了解本發明的細節說明,本發明之其他特徵及優點揭露於以下申請專利範圍之中。
以下本發明實施例的相關描述是關於本發明之圖式。
第一圖係顯示有關本發明一實施例之位元流緩衝控制器100之配置的方塊圖,位元流緩衝控制器100可避免先進先出緩衝器空狀態的不必要檢查,例如運用於H.264/AVC解碼器。
位元流緩衝控制器100包括記憶體介面103、位元流先進先出緩衝器(BSB FIFO;Bit-stream Buffer First-in First-Out)104、進程管理器105、封包化之基本位元流剖析器(PES parser;Packetized Elementary Stream Parser)107、網路抽象層單位原始位元序列負荷(NALURBSP;Network Abstract Layer Unit to Raw Byte Sequence Payload)之剖析器108、原始位元序列負荷先進先出緩衝器(RBSP FIFO;Raw Byte Sequence Payload First-in First-Out)109、中斷控制器110以及位元流管理器112。位元流緩衝控制器100用於接收一位元流,該位元流不是封包化之基本位元流形式就是基本位元流形式,例如一外部記憶體102,且位元流緩衝控制器100亦用於輸出一中斷信號,使得該影像解碼器101可以在檢查模式或未檢查模式中取自該位元流並且儲存於RBSP FIFO 109。於檢查模式中,在每次影像解碼器101載入儲存於RBSP FIFO 109的原始位元序列負荷時,影像解碼器101會檢查RBSP FIFO 109的充滿狀態;相反地,於未檢查模式中,在每次影像解碼器101載入儲存於RBSP FIFO 109的原始位元序列負荷時,影像解碼器101不會檢查RBSP FIFO 109的充滿狀態。
假定外部記憶體102提供一位元流,記憶體介面103連接具有BSB FIFO 104的外部記憶體102,進程管理器105控制BSB FIFO 104載入該位元流,而該位元流不是基本位元流形式就是封包化之基本位元流形式,其中該位元流是經由記憶體介面103從外部記憶體102載入。此外,外部記憶體102較佳地係為雙通道同步動態隨機存取記憶體(DDR SRAM;Double Data Rate Synchronous Dynamic Random Access Memory),且外部記憶體102被一雙通道同步動態隨機存取記憶體控制器(DDR controller)所控制(圖中未顯示)。在一實施例中,BSB FIFO 104可以產生一第一指標,該第一指標可標示五種BSB FIFO 104的不同狀態,也就是空、幾乎空、半滿、幾乎滿以及滿狀態等等,在一替代實施例中,該第一指標可標示BSB FIFO 104的更多或較少種類之狀態。
封包化之基本位元流剖析器107係用於:如果儲存於BSB FIFO 104的位元流為封包化之基本位元流形式,則該封包化之基本位元流剖析器107從儲存於該BSB FIFO 104中的該位元流取得一基本位元流形式有效負荷;在一替代實施例中,如果儲存於BSB FIFO 104的位元流為封包化之基本位元流形式,封包化之基本位元流剖析器107也可以繞過該輸入之位元流至下一階段,也就是NALURBSP之剖析器108。在本實施例中,封包化之基本位元流剖析器107也可以在封包化之基本位元流形式的位元流中取得顯示時間標籤(PTS;Presentation Time Stamp)的資訊以用於隨後的影像解碼過程。
在封包化之基本位元流剖析器107之後,NALURBSP之剖析器108用於移除一基本位元流形式有效負荷之模擬預防3位元組(emulation prevention three byte)(0*00_00_03),其中該基本位元流形式有效負荷之模擬預防3位元組是由封包化之基本位元流剖析器107所取得,亦或者NALURBSP之剖析器108用於移除一儲存於BSB FIFO 104的基本位元流形式位元流之模擬預防3位元組,以取得原始位元序列負荷。
RBSP FIFO 109係用於載入由NALURBSP之剖析器108取得的原始位元序列負荷,在本實施例中,RBSP FIFO 109可以產生一第二指標,該第二指標可標示五種RBSP FIFO 109的不同狀態,也就是空、幾乎空、半滿、幾乎滿以及滿狀態等等,在一替代實施例中,該第一指標可標示RBSP FIFO 109的更多或較少種類之狀態。
此外,位元流管理器112係用於根據語法規定而對影像解碼器101取消變換儲存於RBSP FIFO 109中的原始位元序列負荷。
中斷控制器110係用於減少影像解碼器101不必要的檢查先進先出空狀態過程,在本實施例中,中斷控制器110係用於產生一中斷信號,使得影像解碼器101在檢查模式或未檢查模式中切換,以載入儲存於RBSP FIFO 109中的原始位元序列負荷。如同此例,中斷信號可以為一[空]中斷信號用以切換影像解碼器101到檢查模式,以載入儲存於RBSP FIFO109中的原始位元序列負荷;亦或者中斷信號可以為一[滿]中斷信號用以切換影像解碼器101到未檢查模式,以載入儲存於RBSP FIFO109中的原始位元序列負荷。
在[空]中斷信號的例子中,中斷控制器110係用於檢測BSB FIFO 104和RBSP FIFO 109的狀態指標是否有達到一預設的空組態(empty configuration),如同此例,該預設的空組態可以設計做為一幾乎空的BSB FIFO 1045之第一指標,以及一幾乎空的RBSP FIFO 109之第二指標,只有當中斷控制器110接收BSB FIFO 104和RBSP FIFO 109的狀態指標,而且確認滿足預設的空組態時,影像解碼器101可以切換至檢查模式,以載入儲存於RBSP FIFO 109中的原始位元序列負荷。在另一關於[滿]中斷信號的替代實施例中,中斷控制器110係用於檢測BSB FIFO 104和RBSP FIFO 109的狀態指標是否有達到一預設的滿組態(full configuration),如同此例,該預設的滿組態可以設計做為一幾乎滿的BSB FIFO 1045之第一指標,以及一幾乎滿的RBSP FIFO 109之第二指標,只有當中斷控制器110接收BSB FIFO 104和RBSP FIFO 109的狀態指標,而且確認滿足預設的滿組態時,影像解碼器101可以切換至未檢查模式,以載入儲存於RBSP FIFO 109中的原始位元序列負荷。此外,任何該發明所屬技術領域中具有通常知識者皆可了解:為了產生中斷信號並使得BSB FIFO 104以及RBSP FIFO 109可以達到較佳的利用率,預設的中斷組態可各別設計。
藉由恰當地切換影像解碼器101至未檢查模式,以載入儲存於RBSP FIFO 109中的原始位元序列負荷,因此降低詢問先進先出狀態的頻率,並具有中斷控制器101的助益以及BSB FIFO 104和RBSP FIFO 109的利用率,所以影像解碼器101的效能可以大幅地提高。
第二圖係顯示用於第一圖位元流緩衝控制器100的控制信號及資料串流詳細細節之方塊圖,此外,舉例而言,第一圖的進程管理器105可以是位元流緩衝控制器201和多工器202,其詳細特徵揭露如下。
位元流緩衝控制器201調整存取速率使得BSB FIFO 104為充滿狀態,位元流緩衝控制器201產生一用於記憶體介面103之控制協定,進而從外部記憶體102載入位元流至BSB FIFO 104,而該位元流不是封包化之基本位元流形式就是基本位元流形式。如果BSB FIFO 104的狀態指標變成滿或者幾乎滿,位元流緩衝控制器201將基於該控制協定而中止從外部記憶體102載入位元流至BSB FIFO 104,而如果BSB FIFO 104的狀態指標變成半滿、幾乎空或者空,位元流緩衝控制器201將基於該控制協定而要求從外部記憶體102載入位元流至BSB FIFO 104。
多工器202連接BSB FIFO 104或者具有NALURBSP之剖析器108的封包化之基本位元流剖析器107,如前述,當輸入位元流為封包化之基本位元流形式,多工器202將具有封包化之基本位元流形式位元流,該封包化之基本位元流形式位元流係儲存於BSB FIFO 104中以流過封包化之基本位元流剖析器107,進而取得基本位元流形式有效負荷,接著進入NALURBSP之剖析器108以取得原始位元序列負荷。在一替代實施例中,當輸入位元流為基本位元流形式,多工器202將具有基本位元流形式位元流,該基本位元流形式位元流係儲存於BSB FIF 104中,並且直接流進NALURBSP之剖析器108以取得原始位元序列負荷。此外,封包化之基本位元流剖析器107係用於從儲存於BSB FIFO 104中的位元流取得基本位元流形式有效負荷,而NALURBSP之剖析器108係用於移除一基本位元流形式有效負荷之模擬預防3位元組,其中該基本位元流形式有效負荷之模擬預防3位元組是由封包化之基本位元流剖析器107所取得,或者是直接儲存於BSB FIFO 104以取得原始位元序列負荷,上述這些技術特徵與第一圖所揭露的類似。多工器202係用於:如果第二先進先出緩衝器1091的狀態指標變成幾乎滿或者滿,多工器202將中止基本位元流有效負荷載入至NALURBSP之剖析器108以取得第二先進先出緩衝器1091中儲存用之原始位元序列負荷,而如果第二先進先出緩衝器1091的狀態指標變成半滿、幾乎空或者空,多工器202則要求基本位元流有效負荷載入至NALURBSP之剖析器108以取得第二先進先出緩衝器1091中儲存用之原始位元序列負荷。
位元流管理器112讀取儲存於RBSP FIFO 109中的原始位元序列負荷,並且根據語法規定而對影像解碼器101取消變換儲存於RBSP FIFO 109中的原始位元序列負荷。
除了儲存封包化之基本位元流/基本位元流形式之位元流及原始位元序列負荷之外,此處的BSB FIFO 104以及RBSP FIFO 109係用來根據不同用途而標示位元流,並且產生其各自擁有的狀態指標(例如:空、幾乎空、半滿、幾乎滿或者滿狀態)以指出其充滿狀態。BSB FIFO 104和RBSP FIFO 109的狀態指標可以由中斷控制器110傳送及接收,並且基於一預設的中斷組態而用於產生一中斷信號,例如一[空]中斷信號或者一[滿]中斷信號,其中該預設的中斷組態可為一預設空組態或者一預設滿組態,使得影像解碼器101可以在檢查模式或未檢查模式中切換,以載入儲存於RBSP FIFO 109中的原始位元序列負荷。在一類似實施例中,任何該發明所屬技術領域中具有通常知識者皆可了解:為了產生中斷信號並使得BSB FIFO 104以及RBSP FIFO 109可以達到較佳的利用率,預設的中斷組態可各別設計。
藉由恰當地切換影像解碼器101至未檢查模式,以載入儲存於RBSP FIFO 109中的原始位元序列負荷,因此降低詢問先進先出狀態的頻率,並具有中斷控制器101的助益以及BSB FIFO 104和RBSP FIFO 109的利用率,所以影像解碼器101的效能可以大幅地提高。
第三圖係顯示第一圖位元流緩衝控制器100之操作的流程圖。
關於步驟301,位元流緩衝控制器100處於初始狀態,在此處輸入位元流儲存於BSB FIFO 104中,取自輸入位元流的原始位元序列負荷則儲存於RBSP FIFO 109中,而影像解碼器101則是在檢查模式中載入儲存於RBSP FIFO 109中的原始位元序列負荷,也就是說,影像解碼器101在載入儲存於RBSP FIFO 109中的原始位元序列負荷時,影像解碼器101必須每次檢查RBSP FIFO 109的充滿狀態指標,舉例而言,位元流可藉由一記憶體介面而載入。另外,輸入位元流載入至BSB FIFO 104的過程可以根據BSB FIFO 104的充滿狀態而被中止或要求,而被取出之原始位元序列負荷載入至RBSP FIFO 109的過程亦可以根據RBSP FIFO 109的充滿狀態而被中止或要求。此外,如果輸入位元流為封包化之基本位元流形式,儲存於BSB FIFO 104的輸入位元流可以被剖析以取得基本位元流形式有效負荷,被輸入的基本位元流形式位元流或者被取出之基本位元流形式有效負荷可以被剖析以取得RBSP FIFO 109中儲存用的原始位元序列負荷。
關於步驟302,位元流緩衝控制器100的中斷控制器110檢測BSB FIFO 104和RBSP FIFO 109的充滿狀態。
關於步驟303,中斷控制器110檢測BSB FIFO 104和RBSP FIFO 109的充滿狀態是否滿足一預設中斷組態,例如一預設[空]中斷組態或者一預設[滿]中斷組態。
接著,影像解碼器101在未檢查模式和檢查模式之間切換,以載入儲存於RBSP FIFO 109的原始位元序列負荷,因此降低詢問先進先出狀態的頻率。舉例而言,於步驟304處,當中斷控制器110檢測BSB FIFO 104和BSP FIFO 109的充滿狀態滿足該預設中斷組態時,影像解碼器101在檢查模式中載入儲存於RBSP FIFO 109中的原始位元序列負荷;相反地,於步驟305處,當中斷控制器110檢測BSB FIFO 104和BSP FIFO 109的充滿狀態沒有滿足該預設中斷組態時,影像解碼器101在未檢查模式中載入儲存於RBSP FIFO 109中的原始位元序列負荷。前述該預設中斷組態可以為一預設[空]中斷組態、一預設[滿]中斷組態,或者被各別設計以產生中斷信號,進而使得BSB FIFO 104和RBSP FIFO 109可以達到較佳的利用率。
隨後回到步驟302及步驟303,該處位元流緩衝控制器100的中斷控制器110再次檢測BSB FIFO 104和RBSP FIFO 109的充滿狀態,並且檢測BSB FIFO 104和RBSP FIFO 109的狀態指標是某滿足該預設中斷組態。
藉由影像解碼器101在未檢查模式和檢查模式之間恰當地切換,以載入儲存於RBSP FIFO 109中的原始位元序列負荷,因此降低詢問先進先出狀態的頻率,並具有中斷控制器101的助益以及BSB FIFO 104和RBSP FIFO 109的利用率,所以影像解碼器101的效能可以大幅地提高。
最後,該發明所屬技術領域中具有通常知識者皆了解,以上敘述及實施例僅為本發明示範並揭露之較佳實施例與實施細節,非意欲限制本發明之範圍,任何該發明所屬技術領域中具有通常知識者當知在不脫離本發明之精神和範圍內,可作些許的更動及潤飾,因此,本發明之保護範圍當視後附之專利申請範圍界定者為準。
100...位元流緩衝控制器
101...影像解碼器
102...外部記憶體
103...記憶體介面
104...位元流先進先出緩衝器
105...進程管理器
107...封包化之基本位元流剖析器
108...網路抽象層單位原始位元序列負荷之剖析器
109...原始位元序列負荷先進先出緩衝器
1091...第二先進先出緩衝器
110...中斷控制器
112...位元流管理器
201...位元流緩衝控制器
202...多工器
301、302、303、304、305...步驟
以下提供圖式簡單說明及其圖式,以期更完整地揭露本發明之細節於優點:
第一圖係顯示有關本發明一實施例之位元流緩衝控制器之配置的方塊圖。
第二圖係顯示用於第一圖位元流緩衝控制器的控制信號及資料串流詳細細節之方塊圖。
第三圖係顯示第一圖位元流緩衝控制器之操作的流程圖。
100...位元流緩衝控制器
101...影像解碼器
102...外部記憶體
103...記憶體介面
104...位元流先進先出緩衝器
105...進程管理器
107...封包化之基本位元流剖析器
108...網路抽象層單位原始位元序列負荷之剖析器
109...原始位元序列負荷先進先出緩衝器
110...中斷控制器
112...位元流管理器

Claims (14)

  1. 一種位元流緩衝系統,其包括:一位元緩衝控制器,其包含有:一第一先進先出緩衝器,用以儲存一輸入位元流;一第二先進先出緩衝器,用以儲存一有效負荷,其中該有效負荷係取自該輸入位元流;以及一中斷控制器,追蹤該第一先進先出緩衝器的一第一指標以及該第二先進先出緩衝器的一第二指標;以及當該第一指標及該第二指標達到預設組態時以產生一中斷信號;一影像解碼器,其連接於該位元流緩衝控制器,而該影像解碼器於檢查模式或未檢查模式載入該有效負荷,在該檢查模式時,該影像解碼器每次檢查該第二指標以及載入該有效負載;在該未檢查模式時,該影像解碼器不需檢查該第二指標即可載入該有效負載,該影像解碼器依據該中斷信號而切換於該檢查模式與該未檢查模式。
  2. 如申請專利範圍第1項所述之位元流緩衝系統,其中該影像解碼器係為一H.264/AVC解碼器,該第一先進先出緩衝器係為一位元流先進先出緩衝器(BSB FIFO;Bit-stream Buffer First-in First-Out),而該第二先進先出緩衝器係為一原始位元序列負荷先進先出緩衝器(RBSP FIFO;Raw Byte Sequence Payload First-in First-Out)。
  3. 如申請專利範圍第2項所述之位元流緩衝系統,其中該位元流緩衝控制器更包括:一封包化之基本位元流剖析器,如果該輸入位元流為封包化之基本位元流形式,則該封包化之基本位元流剖析器從儲存於該BSB FIFO中的該輸入位元流取得一基本位元流形式有效負荷;以及和一NALURBSP剖析器,如果該輸入位元流為封包化之基本位元流形式,則該NALURBSP剖析器從封包化之基本位元流剖析器輸出的基本位元流形式之位元流取得一原始位元序列負荷,如果該輸入位元流為基本位元流形式,則該NALURBSP剖析器從儲存於該BSB FIFO中的基本位元流形式之位元流取得一原始位元序列負荷。
  4. 如申請專利範圍第2項所述之位元流緩衝系統,其中該位元流緩衝控制器更包括一進程管理器,用以控制該輸入位元流載入該BSB FIFO和該RBSP FIFO的過程。
  5. 如申請專利範圍第4項所述之位元流緩衝系統,其中該進程管理器包括一位元流緩衝控制器以及一多工器,該位元流緩衝控制器可根據該BSB FIFO的充滿狀態而用以中止和要求該輸入位元流載入該BSB FIFO,而該多工器可根據該RBSP FIFO的充滿狀態而用以中止和要求該原始位元序列負荷載入RBSP FIFO。
  6. 如申請專利範圍第2項所述之位元流緩衝系統,其中該位元流 緩衝控制器更包括一記憶體介面,其連接該BSB FIFO之儲存的該輸入位元流。
  7. 如申請專利範圍第2項所述之位元流緩衝系統,其中該位元流緩衝控制器更包括一位元流管理器,用以根據一語法規定而取消變換該原始位元序列負荷。
  8. 如申請專利範圍第2項所述之位元流緩衝系統,其中當該第一指標及該第二指標達到一空組態時,該中斷信號使得該影像解碼器切換至該檢查模式。
  9. 一種位元流緩衝控制方法,其包括:接收一輸入位元流並儲存該輸入位元流至一第一先進先出緩衝器;從該輸入位元流取得一有效負荷,並儲存該有效負荷至一第二先進先出緩衝器;以及當該第一先進先出緩衝器的一第一指標以及該第二先進先出緩衝器的一第二指標達到預設組態時產生一中斷信號;以及依據該中斷信號而使得一影像解碼器從一檢查模式切換至一未檢查模式,在該檢查模式時,該影像解碼器每次檢查該第二指標以及載入該有效負載;在該未檢查模式時,該影像解碼器不需檢查該第二指標即可載入該有效負載。
  10. 如申請專利範圍第9項所述之位元流緩衝控制方法,其中該影像解碼器係為一H.264/AVC解碼器,該第一先進先出緩衝器係為一BSB FIFO,而該第二先進先出緩衝器係為一RBSP FIFO。
  11. 如申請專利範圍第10項所述之位元流緩衝控制方法,更包括:如果該輸入位元流為封包化之基本位元流形式,則從儲存於該BSB FIFO中的該輸入位元流取得一基本位元流形式有效負荷;以及從該BSB FIFO中取得之儲存的該基本位元流形式有效負荷或輸入的基本位元流形式有效負荷取得一原始位元序列負荷。
  12. 如申請專利範圍第10項所述之位元流緩衝控制方法,更包括:根據該BSB FIFO的充滿狀態而中止和要求該輸入位元流載入該BSB FIFO;以及根據該RBSP FIFO的充滿狀態而中止和要求該原始位元序列負荷載入RBSP FIFO。
  13. 如申請專利範圍第10項所述之位元流緩衝控制方法,更包括通過一記憶體介面以接收該輸入位元流之步驟。
  14. 如申請專利範圍第10項所述之位元流緩衝控制方法,更包括根據該影像解碼器之一語法規定而輸出被取得之該原始位元序列負荷之步驟。
TW98116280A 2009-05-15 2009-05-15 位元流緩衝系統及位元流緩衝控制方法 TWI423678B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98116280A TWI423678B (zh) 2009-05-15 2009-05-15 位元流緩衝系統及位元流緩衝控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98116280A TWI423678B (zh) 2009-05-15 2009-05-15 位元流緩衝系統及位元流緩衝控制方法

Publications (2)

Publication Number Publication Date
TW201041398A TW201041398A (en) 2010-11-16
TWI423678B true TWI423678B (zh) 2014-01-11

Family

ID=44996303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98116280A TWI423678B (zh) 2009-05-15 2009-05-15 位元流緩衝系統及位元流緩衝控制方法

Country Status (1)

Country Link
TW (1) TWI423678B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060209709A1 (en) * 2000-01-24 2006-09-21 Ati Technologies, Inc. Method and system for generating transport stream packets
US20070030911A1 (en) * 2005-08-04 2007-02-08 Samsung Electronics Co., Ltd. Method and apparatus for skipping pictures
TWI282676B (en) * 2004-01-30 2007-06-11 Ericsson Telefon Ab L M Packet scheduling for multimedia streaming based on priorities and buffer status
US20070285287A1 (en) * 2006-06-08 2007-12-13 Via Technologies, Inc. Decoding of Context Adaptive Variable Length Codes in Computational Core of Programmable Graphics Processing Unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060209709A1 (en) * 2000-01-24 2006-09-21 Ati Technologies, Inc. Method and system for generating transport stream packets
TWI282676B (en) * 2004-01-30 2007-06-11 Ericsson Telefon Ab L M Packet scheduling for multimedia streaming based on priorities and buffer status
US20070030911A1 (en) * 2005-08-04 2007-02-08 Samsung Electronics Co., Ltd. Method and apparatus for skipping pictures
US20070285287A1 (en) * 2006-06-08 2007-12-13 Via Technologies, Inc. Decoding of Context Adaptive Variable Length Codes in Computational Core of Programmable Graphics Processing Unit

Also Published As

Publication number Publication date
TW201041398A (en) 2010-11-16

Similar Documents

Publication Publication Date Title
US8401072B2 (en) Information processing apparatus and method, recording medium, and program
US8270800B2 (en) Information processing apparatus and method, recording medium, and program
US6674805B1 (en) System for controlling a clock signal for synchronizing a counter to a received value and method thereof
US10200741B2 (en) Content output device and program
US11962795B2 (en) Video frame codec architectures
TWI628958B (zh) 在低延遲視頻通訊系統中改善視頻表現之全訊框緩衝
US20110314190A1 (en) Fifo buffer system
US7861012B2 (en) Data transmitting device and data transmitting method
US8194755B2 (en) Bit stream buffer controller and its method
TWI423678B (zh) 位元流緩衝系統及位元流緩衝控制方法
JP2008108100A (ja) 音声データ処理装置
EP1562383A2 (en) Multistandard video decoder
US20190095338A1 (en) Semiconductor device, data processing system, and semiconductor device control method
US8634023B2 (en) System for video frame synchronization using sub-frame memories
CN101902626B (zh) 比特流缓冲控制器及其控制方法
JP2003046805A (ja) 信号変換処理方法および装置並びに映像信号処理装置
JP2011070564A (ja) 画像処理装置
Zhang et al. Design and implementation of a multi-programs transport stream multiplexer
Xiaoli et al. Design and Implementation of Real-time Video Compression System Control Framework
JP2006140770A (ja) フレームレート変換装置およびフレームレート変換方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees