TWI423389B - 用以改善半導體裝置之漏電性能及將半導體裝置中之電遷移減至最小的方法 - Google Patents

用以改善半導體裝置之漏電性能及將半導體裝置中之電遷移減至最小的方法 Download PDF

Info

Publication number
TWI423389B
TWI423389B TW98134388A TW98134388A TWI423389B TW I423389 B TWI423389 B TW I423389B TW 98134388 A TW98134388 A TW 98134388A TW 98134388 A TW98134388 A TW 98134388A TW I423389 B TWI423389 B TW I423389B
Authority
TW
Taiwan
Prior art keywords
decane
doped layer
forming
workpiece
top surface
Prior art date
Application number
TW98134388A
Other languages
English (en)
Other versions
TW201025504A (en
Inventor
Noel Russell
Steven R Sherman
John J Hautala
Original Assignee
Tel Epion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/338,582 external-priority patent/US8192805B2/en
Application filed by Tel Epion Inc filed Critical Tel Epion Inc
Publication of TW201025504A publication Critical patent/TW201025504A/zh
Application granted granted Critical
Publication of TWI423389B publication Critical patent/TWI423389B/zh

Links

Description

用以改善半導體裝置之漏電性能及將半導體裝置中之電遷移 減至最小的方法
本發明大致關於用以改善半導體積體電路的雙鑲嵌整合結構的方法與處理系統。
【交叉參考之相關申請案】
此申請案係西元2007年9月27日所申請之同時待審之名為「改善半導體裝置之漏電性能及將半導體裝置中之電遷移減至最小的方法(METHOD TO IMPROVE ELECTRICAL LEAKAGE PERFORMANCE AND TO MINIMIZE ELECTROMIGRATION IN SEMICONDUCTOR DEVICES)」的美國專利申請案序號第11/863,036號的部分連續案,其整體揭示內容併入本文以供參考,猶如其已完全闡明於下。
半導體產業透過利用尺寸微縮而成功地將更具成本效益的晶片帶入市場。然而,儘管尺寸縮小適用於裝置或前端半導體處理,裝置線路並不適於尺寸縮小且導致惡化的互連電阻與/或電容。為減輕此問題,產業已傾向使用如銅(Cu)之較低阻值的導體,也引進較低介電常數(lower-k,k為介電常數)的絕緣體以降低在鑲嵌互連結構中的電容。近期在超低介電常數(ultra-low-k,ULK,k<2.5)範圍中所發展的絕緣體常具有大量的多孔性(例如:30-50%)的特性。這些材料係極易碎且因其易受來自其它來源之污染的影響而難以整合。
在雙鑲嵌結構(dual-damascene(DD)structure)中,單一金屬沉積步驟係用以同時地形成Cu金屬線路與穿孔。藉由填塞在電介質層或基板中如阱、穿孔,或其它互連結構的凹紋而形成此Cu金屬線路與穿孔。填塞之後,藉由化學機械研磨法(CMP process)移除沉積於此凹紋以外的過剩Cu金屬,從而形成帶有金屬互連鑲嵌的平坦結構。
本發明大致關於用以改善半導體積體電路的雙鑲嵌整合結構的方法與處理系統。其中,以包含選自於下述元素組成群體中一或多個元素的一材料源注入一工作件區以形成摻雜層:B、C、Si、Ge、N、P、As、O、S與Cl。
普遍需要改善包含銅與電介質特徵部的裝置之可靠度,特別是,傳導路徑與介於傳導路徑之間經由平坦化所裸露的電介質區域。一種改善裝置可靠度的方法為吸除出現在傳導路徑之間的金屬不純物,此可導致改善的兩線間崩潰之邊限及漏電性能。可藉由使用一或多種方法(如裸露表面於氣體或蒸氣之分壓時的熱處理、電漿處理、直接或經由覆蓋層而離子佈植入此表面,與/或使用一或多種氣體團簇離子束(GCIB)的注入(infusion)處理)使表面裸露於包含選自於由B、C、Si、Ge、N、P、As、O、S、與Cl組成群體中一或多種元素(此後以「元素」稱之)的材料源,以在該傳導路徑與該電介質區域中形成摻雜層,而在如銅線的傳導路徑之間吸除金屬不純物。此外,可藉由在傳導路徑中加入元素來降低傳導路徑的電遷移而改善可靠度,從而把因傳導電子與擴散金屬原子之間的動量轉換所引起的傳導材料的運移減至最小量。
在傳導路徑與介於傳導路徑之間經由平坦化所裸露的電介質區域中加入摻雜層可降低電遷移,及提供改善的兩線間崩潰之邊限與漏電性能,導致如裝置或電路特性之改善的輸出參數。
參照圖1,GCIB處理設備100包括真空槽102,被分為三個連通腔、源腔104、游離/加速腔106,與處理腔108。藉由真空泵浦系統146a、146b與146c使腔室分別地抽至適當的操作壓力。加壓下,氣體儲存瓶111所儲的可壓縮源氣112(例如:氬或N2 )經由氣體節流閥113與氣體進給管114而送入滯留腔116,且經由 適當形狀的噴嘴110而噴射至實質上較低壓的真空中。產生了超音氣體噴柱118。可壓縮源氣112可為一大氣壓下在溫度大於30度凱式溫度(Kelvin)時凝結的氣體,反之非可壓縮源氣可為一大氣壓下在溫度低於或等於30度凱式溫度時凝結的氣體。適當的可壓縮源氣112包括,但非必然限於SiH4 、Si2 H6 、SiH2 Cl2 、SiCl3 H、甲基矽烷、二甲基矽烷、三甲基矽烷、四甲基矽烷、乙基矽烷、二乙基矽烷、三乙基矽烷、四乙基矽烷、SiCl4 、SiF4 、GeH4 、Ge2 H6 、GeH2 Cl2 、GeCl3 H、甲基鍺烷、二甲基鍺烷、三甲基鍺烷、四甲基鍺烷、乙基鍺烷、二乙基鍺烷、三乙基鍺烷、四乙基鍺烷、GeCl4 、GeF4 、N2 、H2 、O2 、NO、NO2 、N2 O、NH3 、NF3 、HCl、SF6 、CO、CO2 、C2 H4 、CH4 、C2 H2 、C2 H6 、C3 H4 、C3 H6 、C3 H8 、C4 H6 、C4 H8 、C4 H10 、C5 H8 、C5 H10 、C6 H6 、C6 H10 、C6 H12 、BF3 、B2 H6 、AsH3 、AsF5 、PH3 、PF3 、PCl3 、或PF5 ,或其二或多種的組合。可使用第二可壓縮源氣,其選自於由氬、氮、二氧化碳、氧,與其它氣體及其混合氣體組成的群體。適當的非可壓縮源氣包括,但非必然限於氦、氖、氫,與其混合氣體。在一範例中,該材料源包括膦及選自於由氦、氖、及氫組成之群體中的非可壓縮源氣。在另一實施例中,該材料源更包括選自於由氬、氮、二氧化碳、及氧組成之群體中的第二可壓縮源氣。
因噴柱的膨脹而造成的冷卻引起此氣體噴柱118之一部分凝聚成團簇,每一個團簇包括數個至數千弱鍵結原子或分子。氣體分離器孔120自團簇噴柱中部份地分離出未凝聚成團簇噴柱的氣體分子,而把在如此高的壓力係不利的下游區域(例如:離子器122、高壓電極126,與處理腔108)中的壓力減至最少量。
形成包含氣體團簇的超音氣體噴柱118後,在離子器122中游離此團簇。離子器122通常係一電子撞擊離子器,其自一或多個白熱燈絲124中產生熱電子、加速,及引導電子使其與通過離子器122的氣體噴柱118中的氣體團簇發生碰撞。此電子撞擊自團簇中逐出電子,引起此團簇中的一部分成帶正電離子化。若干團簇可具有一個以上被逐出的電子且可為倍數離子化。一組施加 適當偏壓的高壓電極126篩選來自離子器之團簇離子、形成波束,接著使其加速至所需的能量(通常以數佰伏特(V)至數十仟伏特(kV)的加速電勢)且使其聚焦以形成GCIB 128。燈絲電源供應器136提供燈絲電壓VF 以加熱離子器燈絲124。陽極電源供應器134提供陽極電壓VA 以加速自燈絲124中所發射的熱電子而使其照射包含氣體噴柱118的團簇以產生離子。篩選電源供應器138提供篩選電壓VE 以對高壓電極施加偏壓而篩選來自離子器122的游離區域中之離子及形成GCIB 128。加速器電源供應器140提供加速電壓VAcc 以對高壓電極施加相對於離子器122的偏壓而導致等於VAcc 的全GCIB加速電勢。一或多個透鏡電源供應器(例如所示的142與144)可供以對高壓電極施加聚焦電壓的偏壓(例如VL1 與VL2 )而聚焦此GCIB 128。
將工作件152置於設在GCIB 128路徑上的工作件支撐物150上,該工作件可為半導體晶圓或藉由GCIB處理加工的其它工作件。因為大多數應用以空間地均勻結果考慮大型工作件的處理,一掃描系統係合適於使此GCIB 128在整個大區域上均勻地掃描而產生空間均勻的結果。
GCIB 128係靜止的,具有GCIB軸心129,且經由GCIB128機械式地掃描此工作件152以使GCIB的效應分佈於工作件152的表面上。
X-掃描致動器202提供工作件支撐物150在X-掃描移動208方向(進出此紙張面)的線性移動。Y-掃描致動器204提供工作件支撐物150在Y-掃描移動210方向的線性移動,其通常垂直於X-掃描移動208。經由GCIB 128,X-掃描與Y-掃描移動的組合以柵狀掃描移動方式移動工作件支撐物150所支撐的工作件152,以藉由GCIB 128均勻(或另外的編程方法)照射工作件152的表面,俾處理工作件152。工作件支撐物150以相對於GCIB 128之軸心的一角度設置工作件152,俾使GCIB 128具有相對於工作件152表面的波束入射角206。波束入射角206可為任何適當的角度,但通常為90度或接近90度。在Y-掃描期間,工作件152與工作件 支撐物150自所示的位置移動至交替的位置〝A〞,此位置分別由符號152A與150A代表。注意到,當於這兩位置之間移動時,經由GCIB 128掃描工作件152,及在極點位置兩處,工作件152係完全地移出GCIB 128的路徑(過度掃描)。雖然在圖1中未明白地顯示出,在(通常)垂直的X-掃描移動208的方向(進出此紙張面)中執行相似的掃描與過度掃描。
波束電流感應器218係設置在GCIB 128路徑上且於工作件支撐物150後方,而當掃描工作件支撐物150超出GCIB 128路徑時,截取GCIB 128的樣本。波束電流感應器218通常為法拉第杯(faraday cup)或相似物,除波束進入時打開之外係關閉的,且通常以電性絕緣架座212固定於真空槽102的壁上。
控制器220,其可為微電腦控制器,經由電纜216連接X-掃描致動器202與Y-掃描致動器204,及控制X-掃描致動器202與Y-掃描致動器204俾使工作件152進出GCIB 128,且相對於GCIB 128均勻地掃描工作件152,以藉由GCIB 128執行工作件152的所需處理。控制器220以電引線214接收藉由波束電流感應器218所收集的取樣波束電流,從而監控GCIB及當已傳送預定的所需劑量時,自GCIB 128中移開工作件152,而控制工作件152所接收的GCIB劑量。
參照圖2A及依據一代表性實施例,顯示帶有平坦頂端表面230之工作件152的橫剖面圖,其說明在凹紋中所形成的傳導路徑225。平坦化處理提供平坦頂端表面230以產生均勻的表面,同時可改善後續微影步驟的光學解析度。可藉由偵測電介質區域235頂端的出現而終止平坦化處理。藉由蝕刻複數個互連孔洞(稱為介層孔),接著藉由工作件152、前金屬電介質(pre-metal dielectric,PMD)、或金屬層間電介質(inter-layer dielectric,ILD)中的阱蝕刻,在鑲嵌製程或雙鑲嵌製程中形成傳導路徑225。工作件152可包含矽、鍺(Ge)、或如砷化鎵(GaAs)或銻化銦(InSb)的III-V族半導體。可自磊晶層、單晶基板或絕緣層上覆矽(silicon-on-insulator,SOI)層中形成工作件152的頂層。
經由一或多種蝕刻處理所形成的互連孔洞與阱系列可稱為凹紋。使用電鍍(electroplating)或物理氣相沉積法(PVD)以如銅(Cu)的金屬填塞此凹紋,後續使用如化學機械研磨法(CMP)、電解拋光(electropolishing),或離子銑削法(ion milling)的處理使凹紋平坦化以裸露工作件152、PMD、與/或ILD的電介質,及傳導路徑225。
可使傳導路徑225加上障壁材料232的襯底以限制傳導路徑225與電介質區域235之間的材料轉移量。障壁材料232可由一或多層鉭、氮化鉭、鈦、氮化鈦、鎢,與/或氮化鎢所形成。可使用成層技術形成此障壁材料,包括物理氣相沉積(PVD)、原子層沉積(ALD)、化學氣相沉積(CVD)、電漿增強型化學氣相沈積(plasma enhanced chemical vapor deposition,PECVD)、熱沉積,與蒸鍍。
圖2B係說明圖2A中之工作件152在以材料源245(如磷源)處理工作件152的平坦頂端表面230後,形成摻雜層240(如磷摻雜層)。包含選自於由B、C、Si、Ge、N、P、As、O、S、及Cl組成群體中之元素的材料源245可為以分子或離子形式的氣體分壓、以原子或離子形式的離子流或包括數百或數千原子或分子的離子氣體團簇流。該等元素可與平坦頂端表面230起反應且/或擴散進工作件152,或可使該等元素佈植或注入此頂端表面230。可藉由一系統傳送劑量約5x1012 原子/cm2 至約1x1014 原子/cm2 的材料源245,該系統係選自於熱處理系統、電漿處理系統、離子佈植系統,與氣體離子團簇離子束系統組成的群體。可使平坦頂端表面230摻雜以形成包含介於0.1與10原子百分比(atomic%)之間之元素的摻雜層240。
在本發明的一實施例中,佈植元素以形成帶有尖峰元素濃度深度的摻雜層240,其中該尖峰元素濃度深度係在平坦頂端表面230下方介於100與500埃(angstrom)之間。可使用熟悉本技藝者所知悉的方法使工作件152退火,以降低因離子佈植處理所產生之傷害。
在本發明之較佳實施例中,GCIB係用以針對摻雜層240注入該等元素並提供介於50與200埃之間的深度。在另一實施例中,GCIB係用以注入該等元素達約300埃的深度。
材料源245可包含如膦(PH3 )的單一物種或可包含複數個物種,包括膦及第二可壓縮氣源氣與/或如氦、氖,與/或氫的非可壓縮源氣。
圖2C係說明在摻雜層240上方形成障壁層250後的圖2B中工作件152。可自障壁原料255形成此障壁層250。使用具有本技藝一般技能者所知悉的方法在摻雜層240上沉積障壁層250作為保形層,此方法如化學氣相沉積(CVD)、電漿增強型化學氣相沈積(PECVD)、高密度電漿化學氣相沉積(high density plasma chemical vapor deposition,HDPCVD)、有機金屬化學氣相磊晶法(metal organic chemical vapor deposition,MOCVD)、原子層沉積(ALD),與物理氣相沉積(PVD)。障壁原料255可包含如氮化矽的電介質材料或一或多種障壁層材料,如碳化矽、摻氮的碳化矽、碳氮化硼,與氮化硼。
圖3係一流程圖,顯示以材料源245使工作件152之平坦頂端表面230改性的一種方法之一實施例。在要素300中,使工作件152平坦化以形成帶有傳導路徑225與電介質區域235的實質平坦表面。在要素310中,預處理平坦頂端表面230以降低或使來自平坦頂端表面230的汙染減至最小量。在一範例中,該預處理可為濕式化學清洗處理,以移除在平坦頂端表面230所吸附的殘留粒子與材料。此濕式化學清洗處理可使用包括去離子水、苯並三嗪(benzotriazine),與檸檬酸的化學機械研磨後清洗化學劑,或為化學機械研磨後清洗特別設計的溶液,如ATMI製造的ESC-700系列產品。在另一範例中,該預處理可為藉由GCIB工具所執行的注入蝕刻步驟,以自平坦頂端表面230中處理或移除材料的一部分。在另一範例中,該預處理可為藉由PVD工具所執行的濺射步驟,以自平坦頂端表面230中處理或移除材料的一部分。儘管此實施例包括預處理,要素310係選擇性的。在要素320中, 以材料源245處理此平坦頂端表面230,以形成摻雜層240而吸除在電介質區域235中的金屬污染物,並使傳導路徑225中的電遷移減低到最小量。在要素330中,在該摻雜層上方形成障壁層,其包括如氮化矽、碳化矽、摻氮的碳化矽、碳氮化硼與氮化硼的障壁材料。
已描述半導體裝置中之改善漏電性能及使電遷移最小化之方法的複數個實施例。已針對說明與描述之目的提出本發明之實施例的上述內容。其並不旨在涵蓋所有事項或使本發明限於所揭露的精確形式。本說明與下述的申請專利範圍包括如左、右、頂、底、在上方、在下方、較高、較低、第一、第二等術語,其僅用於描述性目的且不應理解為限制性。例如,指明相對垂直位置的術語係指下述狀況:基板的裝置側(或有效表面)或上層係該基板的「頂」表面;此基板實際上可位於任何方向,俾使得在標準地面參考系中基板的「頂」端可低於「底」端,且仍落於「頂」一詞的意義內。本文(包括在申請專利範圍中)所用的「在...之上」一詞,除非特別說明,否則不代表在第二層上的第一層係直接且立即與第二層接觸;可有第三層或其它結構介於第一層與在第一層上的第二層之間。可在若干狀況與目標中製造、使用或運送此述之裝置或物品的實施例。
在本描述與申請專利範圍請求項中,會使用「耦合」與「連接」一詞及其衍生字。應了解到,這些字詞不意味彼此為同義字。相反地,在特殊的實施例中,「連接」可用以指明兩個以上元件彼此係直接物理或電性上接觸,而「耦合」更意味兩個以上元件彼此係非直接接觸,但仍彼此相合作或交互作用。
參照此具體說明的全文,「一個實施例」或「一實施例」意味在本發明之至少一實施例中包括關於本實施例所描述的特殊形體、結構、材料,或特徵,但不表示在每一實施例中都會存在。因此,在此詳細說明的全文種種地方中,詞組「在一個實施例中」或「在一實施例中」的出現未必指的是本發明的相同實施例。此外,在一或多個實施例中可以任何適當的方式結合特殊形體、結 構、材料,或特徵。在其它實施例中可包括各式額外層別與/或結構,與/或省略所描述的形體。
以最有助於了解本發明的方法把各式操作依序描述為多種離散的操作。然而,不應把描述的順序理解為暗示這些操作係必定順序相依。特別是,這些操作係不需依表達順序而執行。可以不同於所述實施例的順序執行所述的操作。在額外的實施例中可執行各式額外的操作,與/或省略所述的操作。
在上述教示的指引下,熟悉相關技藝者可理解許多修正或變化係可能的。熟悉本技藝者將認可圖中所示之種種組件的各種等價結合與替換。因此按計畫本發明的範圍係不為此詳細說明所限,而為隨附的申請專利範圍請求項所限。
100‧‧‧GCIB處理設備
102‧‧‧真空槽
104‧‧‧源腔
106‧‧‧游離/加速腔
108‧‧‧處理腔
110‧‧‧噴嘴
111‧‧‧氣體儲存瓶
112‧‧‧可壓縮源氣
113‧‧‧氣體節流閥
114‧‧‧氣體進給管
116‧‧‧滯留腔
118‧‧‧超音氣體噴柱
120‧‧‧體分離器孔
122‧‧‧離子器
124‧‧‧白熱燈絲
126‧‧‧高壓電極
128‧‧‧GCIB
129‧‧‧GCIB軸心
134‧‧‧陽極電源供應器
136‧‧‧燈絲電源供應器
138‧‧‧篩選電源供應器
140‧‧‧加速器電源供應器
142‧‧‧透鏡電源供應器
144‧‧‧透鏡電源供應器
146a‧‧‧真空泵浦系統
146b‧‧‧真空泵浦系統
146c‧‧‧真空泵浦系統
150‧‧‧工作件支撐物
150A‧‧‧符號
152‧‧‧工作件
152A‧‧‧符號
202‧‧‧X-掃描致動器
203‧‧‧平坦頂端表面
204‧‧‧Y-掃描致動器
206‧‧‧波束入射角
208‧‧‧X-掃描移動
210‧‧‧Y-掃描移動
212‧‧‧電性絕緣架座
214‧‧‧電引線
216‧‧‧電纜
218‧‧‧波束電流感應器
220‧‧‧控制器
225‧‧‧傳導路徑
230‧‧‧頂端表面
232‧‧‧障壁材料
235‧‧‧電介質區域
240‧‧‧摻雜層
245‧‧‧材料源
255‧‧‧障壁原料
300-330‧‧‧要素
VA ‧‧‧陽極電壓
VACC ‧‧‧加速電壓
VE ‧‧‧篩選電壓
VF ‧‧‧燈絲電壓
VL1 ‧‧‧聚焦電壓
VL2 ‧‧‧聚焦電壓
本發明係經由例子說明且不限於隨附圖示的圖表中。
圖1係一GCIB處理設備的略圖。
圖2A係一平坦化工作件的橫剖面圖,說明在凹紋中所形成的傳導路徑。
圖2B係說明圖2A中工作件在處理工作件的平坦表面後,形成摻雜層。
圖2C係說明在摻雜層上方形成障壁層後的圖2B中工作件。
圖3係一流程圖,顯示以材料源使工作件之平坦表面改性的一種方法之一實施例。
300‧‧‧使工作件的頂端表面平坦化,以形成帶有傳導路徑與電介質區域的實質平坦面
310‧‧‧預處理此頂端表面
320‧‧‧使頂端表面裸露於材料源以形成摻雜層而吸除在電介質區域中的金屬污染物,與使傳導路徑中的電遷移減低到最小量
330‧‧‧在該摻雜層上方形成一障壁層

Claims (10)

  1. 一種形成一摻雜層的方法,該方法包括:使一工作件的一頂端表面平坦化,以形成帶有複數個銅傳導路徑與複數個電介質區域的實質平坦表面;使用氣體團簇離子束(GCIB)將摻雜材料注入該工作件之經平坦化的該頂端表面之中與之下,以在該複數個銅傳導路徑與該複數個電介質區域中,由該頂端表面至該頂端表面之下約50-200埃之期望深度內形成一摻雜層,其中該摻雜材料包括選自於B、C、Si、Ge、N、P、As、O、S、與Cl組成群體中的一或多個摻雜元素,且其中該摻雜層包含介於0.1原子百分比(atomic%)與10原子百分比(atomic%)之間的該摻雜材料;及在該摻雜層上方形成一擴散障壁層,以作為阻礙銅原子擴散的障壁,其中該摻雜層使該銅傳導路徑中銅的電遷移減至最小。
  2. 如申請專利範圍第1項的形成一摻雜層的方法,其中該GCIB包括膦以及選自於氦、氖、及氫組成之群體中的非可壓縮源氣。
  3. 如申請專利範圍第2項的形成一摻雜層的方法,其中該GCIB更包括選自於氬、氮、二氧化碳、及氧組成之群體中的第二可壓縮源氣。
  4. 如申請專利範圍第1項的形成一摻雜層的方法,其中該GCIB包括SiH4 、Si2 H6 、SiH2 Cl2 、SiCl3 H、甲基矽烷、二甲基矽烷、三甲基矽烷、四甲基矽烷、乙基矽烷、二乙基矽烷、三乙基矽烷、四乙基矽烷、SiCl4 、SiF4 、GeH4 、Ge2 H6 、GeH2 Cl2 、GeCl3 H、甲基鍺烷、二甲基鍺烷、三甲基鍺烷、四甲基鍺烷、乙基鍺烷、二乙基鍺烷、三乙基鍺烷、四乙基鍺烷、GeCl4 、GeF4 、N2 、H2 、O2 、NO、NO2 、N2 O、NH3 、NF3 、HCl、SF6 、CO、CO2 、C2 H4 、CH4 、C2 H2 、C2 H6 、C3 H4 、C3 H6 、C3 H8 、C4 H6 、C4 H8 、C4 H10 、C5 H8 、 C5 H10 、C6 H6 、C6 H10 、C6 H12 、BF3 、B2 H6 、AsH3 、AsF5 、PH3 、PF3 、PCl3 、或PF5 ,或其二或多種的組合。
  5. 如申請專利範圍第1項的形成一摻雜層的方法,更包括在將該摻雜材料注入該工作件之經平坦化的該頂端表面之前的一預處理步驟。
  6. 如申請專利範圍第1項的形成一摻雜層的方法,其中用一化學機械研磨或電解拋光處理使該實質平坦表面平坦化。
  7. 如申請專利範圍第1項的形成一摻雜層的方法,其中該擴散障壁層係選自於氮化矽、碳化矽、摻氮的碳化矽、碳氮化硼,與氮化硼組成的群體。
  8. 一種使銅傳導路徑中的電遷移減至最小的方法,該方法包括:在一工作件上形成一或多個銅傳導路徑;及使用氣體團簇離子束將磷摻雜物注入至該工作件的頂端表面之中與之下,以在該一或多個銅傳導路徑上,由該頂端表面至該頂端表面之下約50-200埃之期望深度內形成一摻磷層,其中該磷摻雜物的存在可有效地使該一或多個銅傳導路徑中的電遷移減至最小,且其中該摻磷層包含介於0.1原子百分比(atomic%)與10原子百分比(atomic%)之間的該磷摻雜物。
  9. 如申請專利範圍第8項之使銅傳導路徑中的電遷移減至最小的方法,其中該氣體團簇離子束包括PH3 、PF3 、PCl3 、或PF5 ,或其二或多項的組合,及選自於由氦、氖、與氫組成之群體的一非可壓縮源氣。
  10. 如申請專利範圍第8項之使銅傳導路徑中的電遷移減至 最小的方法,更包括在將該磷摻雜物注入之前,預處理該工作件的該頂端表面。
TW98134388A 2008-12-18 2009-10-09 用以改善半導體裝置之漏電性能及將半導體裝置中之電遷移減至最小的方法 TWI423389B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/338,582 US8192805B2 (en) 2007-09-27 2008-12-18 Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices

Publications (2)

Publication Number Publication Date
TW201025504A TW201025504A (en) 2010-07-01
TWI423389B true TWI423389B (zh) 2014-01-11

Family

ID=44852631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98134388A TWI423389B (zh) 2008-12-18 2009-10-09 用以改善半導體裝置之漏電性能及將半導體裝置中之電遷移減至最小的方法

Country Status (1)

Country Link
TW (1) TWI423389B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531530A (zh) * 2012-07-05 2014-01-22 中芯国际集成电路制造(上海)有限公司 互连中铜表面处理的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105570A1 (en) * 2004-11-08 2006-05-18 Epion Corporation Copper interconnect wiring and method of forming thereof
US7276441B1 (en) * 2003-04-15 2007-10-02 Lsi Logic Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276441B1 (en) * 2003-04-15 2007-10-02 Lsi Logic Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures
US20060105570A1 (en) * 2004-11-08 2006-05-18 Epion Corporation Copper interconnect wiring and method of forming thereof

Also Published As

Publication number Publication date
TW201025504A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
US7776743B2 (en) Method of forming semiconductor devices containing metal cap layers
KR101184529B1 (ko) 캡핑 구조의 형성 방법, 구리 인터커넥트, 레벨간 유전체층, 및 하드마스크층
TWI387006B (zh) 半導體裝置中之漏電性能的改善及電遷移最小化的方法
US7754588B2 (en) Method to improve a copper/dielectric interface in semiconductor devices
US7838423B2 (en) Method of forming capping structures on one or more material layer surfaces
US7871929B2 (en) Method of forming semiconductor devices containing metal cap layers
US7759251B2 (en) Dual damascene integration structure and method for forming improved dual damascene integration structure
US20070184656A1 (en) GCIB Cluster Tool Apparatus and Method of Operation
JP2005512312A (ja) 相互接続バイアを改善するためのgcib処理および改善された相互接続バイア
EP1565933A2 (en) Gcib processing of integrated circuit interconnect structures
US8192805B2 (en) Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
CN101416291B (zh) 铜互连布线形成方法
TWI423389B (zh) 用以改善半導體裝置之漏電性能及將半導體裝置中之電遷移減至最小的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees