TWI420828B - 取樣保持電路及其取樣保持訊號的方法 - Google Patents

Description

取樣保持電路及其取樣保持訊號的方法

本發明是有關於一種取樣保持電路及其取樣保持訊號的方法，且特別是有關於一種類比數位轉換器的取樣保持電路及其取樣保持訊號的方法。

日常生活中所產生的物理訊號大多是以類比訊號的形式存在，然而由於數位訊號具有方便資料的編輯、分析、儲存以及較佳的抗雜訊能力等優點，因此在應用上通常會利用類比數位轉換器將類比訊號轉換成數位訊號。

類比數位轉換器在無線通訊系統及可攜式視訊影像裝置領域的應用扮演著重要的角色，而隨著無線通訊系統及可攜式視訊影像裝置的快速成長，對於類比數位轉換器的高轉換速度的要求也日益提高。而在許多種類的類比數位轉換器的架構中，又以管線式類比數位轉換器(pipelined analog-to-digital converter,pipelined ADC)，最能達到高速的輸入性能和快速處理能力。一般的類比數位轉換器皆會在前端設置一取樣保持電路，用以把輸入訊號保留住，由於取樣時間極短，取樣輸出為一串斷續的窄脈衝。要把每個取樣的窄脈衝信號數位化，需要一定的時間，因此在兩次取樣之間，應將取樣的類比信號暫時儲存到下個取樣脈衝到來，這個動作稱之為保持。根據數位訊號處理的基本原理，Nyquist取樣定理，若要能正確且忠實地呈現所擷取的類比訊號，必須取樣頻率至少高於最大頻率的2倍。因此類比數位轉換的速度往往決定於取樣保持電路的操作頻率，隨著類比數位轉換器的處理訊號速度越來越高，對與其搭配的取樣保持電路的操作頻率要求也越來越高，如何使取樣保持電路的操作頻率提昇至符合實際需求儼然是一重要課題。

圖1是傳統取樣保持電路的電路圖。請參照圖1。取樣保持電路100A包括開關SW1A~SW9A、電容C1A~C6A以及操作放大器102A。其中，開關SW1A、SW2A、SW3A、SW6A、SW9A受控於一第一訊號PH1，在取樣保持電路100A處於取樣狀態時開啟，並於保持狀態時關閉。另外，開關SW4A、SW5A、SW7A、SW8A則受控於一第二訊號PH2，而在取樣保持電路100A處於取樣狀態時關閉，並於保持狀態時開啟。其中第一訊號PH1和第二訊號PH2之電位不同時為高電位。舉例來說，圖2是第一訊號和第二訊號的波形圖。請參照圖2，第一訊號PH1和第二訊號PH2為相位相反的矩形波訊號，當第一訊號PH1為高電位時第二訊號PH2為低電位，而當第一訊號PH1為低電位時第二訊號PH2為高電位。

圖3是圖1之取樣保持電路於取樣狀態時的等效電路圖。請參照圖3，此時，電容C1A的端點T1與C2A的端點T2間為短路狀態，且端點T1、T2上的電壓將等同於共同電壓VCM，波形訊號VIP與接地訊號VIN所提供的電荷將被儲存於電容C1A、C2A中。另外，輸出端VOP、VON之間亦為短路狀態，由於此時輸出端VOP、VON上的電壓等於共同電壓VCM，因此電容C3A、C4A不儲存電荷。圖4是圖1之取樣保持電路100A於保持狀態時的等效電路圖。請參照圖4，此時與電容C1A、C2A並聯的開關SW4A、SW5A為開啟狀態，分別於電容C1A、C2A的兩端之間形成短路路徑，進而使電容C1A、C2A於取樣狀態中所儲存的電荷被轉移至電容C3A、C4A、C5A、C6A。其中，取樣保持電路100A於取樣狀態下所儲存的電荷可以下式表示：

C1A×(VIP-VCM)-C2A(VIN-VCM)　(1)

而取樣保持電路100A於保持狀態下所儲存的電荷可以下式表示：

C5A(VRP-VCM)-C6A(VRN-VCM)+C3A(VOP-VCM)-C4A(VON-VCM)　(2)

基於電荷守恆定律，取樣保持電路100A於兩狀態的總電荷可以下列等式表示：

C1A×(VIP-VCM)-C2A(VIN-VCM)=C5A(VRP-VCM)-C6A(VRN-VCM)+C3A(VOP-VCM)-C4A(VON-VCM)　(3)

假設電容C1A~C6A之電容值皆為C，則等式(3)變為：

C×(VIP-VIN)=C×(VOP-VON)+C×(VRP-VRN)　(4)

由上式可得知(VOP-VON)=(VIP-VIN)-(VRP-VRN)，其中(VRP-VRN)為取樣類比訊號中的直流部分，而(VOP-VON)為取樣類比訊號中的交流部分。因此利用取樣保持電路100A可將其所取樣的類比訊號中的直流電壓(VRP-VRN)消除，而於輸出端VOP、VON獲得消除直流電壓(VRP-VRN)後的輸入訊號。

圖5是圖1之兩參考電壓VRP和VRN之間的電壓差(VRP-VRN)對時間之關係圖。請參照圖1與圖5，傳統的取樣保持電路100A可於保持狀態時，利用與操作放大器102A輸入端耦接的電容及參考電壓消除取樣保持電路100A於取樣狀態時所取樣的類比訊號所包含的直流訊號，以輸出交流部分的訊號。由於傳統的取樣保持電路100A為利用參考電壓與電容於保持狀態時一次全部地消除所取樣的類比訊號所包含的直流訊號，因此參考電壓的電位將於保持狀態時迅速地被拉至低電位，當類比數位轉換器的操作速度越來越高時，參考電壓的電位將來不及回復至原來的電位，而使得類比訊號所包含的直流訊號無法完全被消除，進而使類比數位轉換器的輸出訊號不正確。

本發明提供一種取樣保持電路及其取樣保持訊號的方法，可提高取樣保持電路的操作速度，避免取樣保持電路的輸出訊號產生誤差。

本發明提出一種取樣保持電路，包括一取樣電路單元、一直流電壓消除電路單元以及一保持電路單元。其中，取樣電路單元於取樣保持電路處於一第一狀態時取樣一輸入訊號。直流電壓消除電路單元於取樣保持電路處於第一狀態時，降低取樣電路單元所取樣的輸入訊號所包含的一直流電壓的一預設百分比，並於取樣保持電路處於一第二狀態時，消除直流電壓的剩餘百分比。保持電路單元則於取樣保持電路處於第二狀態時，輸出取樣電路單元所取樣之輸入訊號所包含的交流訊號。

在本發明之一實施例中，上述之輸入訊號包括一波形訊號與一接地訊號。

在本發明之一實施例中，上述之取樣電路單元包括一第一開關、一第二開關、一第三開關、一第四開關、一第五開關、一第六開關以及一第一電容、一第二電容。其中，第一開關、第二開關分別接收波形訊號與接地訊號。第一電容之第一端耦接第一開關，第二電容之第一端耦接第二開關。第三開關耦接於第一電容的第二端與第二電容的第二端之間。第四開關與第一電容並聯。第五開關與第二電容並聯。第六開關耦接於第一電容之第二端與一共同電壓之間。其中第一開關、第二開關、第三開關和第六開關受控於一第一訊號，而於第一狀態時開啟，並於第二狀態時關閉。另外，第四、第五開關受控於一第二訊號，而於第一狀態時關閉，並於第二狀態時開啟。

在本發明之一實施例中，上述之保持電路單元包括一操作放大器、一第三電容以及一第四電容。操作放大器之正輸入端與負輸入端分別耦接第一電容的第二端與第二電容的第二端，接收取樣電路單元取樣的輸入訊號，並於操作放大器的第一輸出端與第二輸出端輸出輸入訊號所包含的交流訊號。第三電容耦接於操作放大器的正輸入端與第一輸出端之間。第四電容則耦接於操作放大器的負輸入端與第二輸出端之間。

在本發明之一實施例中，上述之第一訊號的電位與第二訊號的電位不同時為高電位。

在本發明之一實施例中，上述之直流電壓消除電路單元包括一第七開關、一第八開關、一第九開關、一第十開關、一第十一開關、一第五電容、一第六電容、一第七電容、第八電容。其中，第七開關、第九開關接收一第一參考電壓，第八、第十開關接收一第二參考電壓。第五電容耦接於第七開關與操作放大器的正輸入端之間。第六電容耦接於第八開關與操作放大器的正輸入端之間。第七電容耦接於第九開關與操作放大器的負輸入端之間。第八電容耦接於第十開關與操作放大器的負輸入端之間。第十一開關之第一端耦接於第八開關與第六電容的接點，第十一開關之第二端則耦接於第九開關與第七電容的接點。其中，第八、第九開關受控於第一訊號，而於第一狀態時開啟，並於第二狀態時關閉。另外，第七、第十、第十一開關則受控於第二訊號，而於第一狀態時關閉，並於第二狀態時開啟。

在本發明之一實施例中，上述之保持電路單元更包括一第十二開關，耦接於操作放大器之第一輸出端與第二輸出端之間，受控於第一訊號，而於第一狀態時開啟，並於第二狀態時關閉。

在本發明之一實施例中，上述之波形訊號為弦波訊號。

本發明提出一種訊號的取樣保持方法，其步驟包括：首先，藉由一取樣電路單元於取樣保持電路處於一第一狀態時取樣一輸入訊號。接者，藉由一直流電壓消除電路單元於取樣保持電路處於第一狀態時，降低一預設百分比的取樣電路單元所取樣的輸入訊號所包含的一直流電壓，並於取樣保持電路處於一第二狀態時，消除剩餘百分比的直流電壓。最後，藉由一保持電路單元於取樣保持電路處於第二狀態時，輸出取樣電路單元所取樣之輸入訊號所包含的交流訊號。

在本發明之一實施例中，上述之預設百分比為50%。基於上述，本發明利用直流電壓消除電路單元分別於於取樣保持電路處於取樣狀態和保持狀態時，各消除一部分取樣保持電路所取樣的輸入訊號的直流電壓，以避免直流電壓的參考電壓回復原來準位的時間過長，而限制取樣保持電路的操作速度，或造成取樣保持電路的輸出訊號產生誤差。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明之實施例揭露一種取樣保持電路，使與類比數位轉換器搭配的取樣保持電路可匹配類比數位轉換器的高處理訊號速度，以使取樣保持電路可於取樣狀態時快速地取樣類比訊號，並於保持狀態時儲存取樣的類比信號，同時消除類比訊號中直流成分的訊號，以輸出類比訊號中交流成分的訊號給類比數位轉換器進行類比數位的轉換。

下面將參考附圖詳細闡述本發明的實施例，附圖舉例說明了本發明的示範實施例，其中相同標號指示同樣或相似的元件。

圖6是依照本發明一實施例之取樣保持電路的示意圖。請參照圖6，取樣保持電路600包括取樣電路單元602、直流電壓消除電路單元604以及保持電路單元606。其中，取樣電路單元602用以取樣輸入訊號S1。直流電壓消除電路單元604用以消除取樣電路單元602所取樣訊號中的直流電壓。保持電路單元606則負責儲存並輸出消除直流電壓後的交流訊號S2。

圖7是依照本發明一實施例之訊號的取樣保持方法的流程圖。以下將配合圖6與圖7說明訊號的取樣保持方法，請同時參照圖6與圖7。首先，取樣電路單元602於取樣保持電路600處於第一狀態(例如取樣狀態)時取樣輸入訊號S1(步驟S702)。接著，與取樣電路單元602耦接的直流電壓消除電路單元604降低一預設百分比取樣電路單元602所取樣的輸入訊號S1所包含的直流電壓(步驟S704)，例如可將取樣電路單元602所取樣的輸入訊號S1所包含的直流電壓降低50%。值得注意的是，此處所指的直流電壓為輸入訊號S1的中心準位電壓。舉例來說，若輸入訊號S1為一弦波訊號，其波峰電位為1V，波谷電位為0V，則其中心準位為0.5V，直流電壓消除電路單元604可於第一狀態時降低50%的直流電壓，亦即將中心準位降低為0.25V。

繼之，當取樣保持電路600轉換至第二狀態(例如保持狀態)時，直流電壓消除電路單元604消除剩餘50%的直流電壓(步驟S706)，亦即將上述之中心準位降低為0V，以使與直流電壓消除電路單元604耦接的保持電路單元606可於取樣保持電路600處於第二狀態時，輸出取樣電路單元602所取樣之輸入訊號S1所包含的交流訊號S2(步驟S708)，亦即使取樣電路單元602輸出中心準位為0V的訊號。如此，利用直流電壓消除電路單元604於取樣保持電路600處於第一狀態時，先降低一部分取樣電路單元602所取樣的輸入訊號S1所包含的直流電壓，可避免參考電壓的電位於第二狀態時迅速地被拉至低電位，而使得參考電壓回復正常準位的時間拉長，進而造成取樣保持電路600的操作頻率無法提昇或使取樣保持電路600的輸出訊號不正確。

圖8是依照本發明另一實施例之取樣保持電路的電路圖。請參照圖8，詳細來說，上述之取樣保持電路600更包括一電壓產生器804，而輸入訊號S1可包括一波形訊號VIP與一接地訊號VIN，而取樣電路單元602可包括開關SW1~SW6以及電容C1、C2。

開關SW1、SW2分別接收波形訊號VIP(例如是弦波訊號)與接地訊號VIN，且分別與電容C1、C2的第一端耦接。開關SW3耦接於電容C1、C2的第二端之間。開關SW4、SW5則分別與電容C1、C2並聯。另外，電容C1的第二端透過開關SW6耦接至一共同電壓VCM。此外，電壓產生器804用以輸出參考電壓VRP、VRN以及共模電壓VCM，其中參考電壓VRP與參考電壓VRN之間的壓差會等於波形訊號VIP與接地訊號VIN之間的壓差。值得注意的是，在本實施例中，取樣保持電路600的訊號輸入模式為鉗地面(clamp to ground)輸入模式，亦即接地訊號VIN的電位為0V。

另外，直流電壓消除電路單元604包括開關SW7~SW11、電容C5~C8。其中電容C5、C6耦接至電容C1的第二端，電容C7、C8耦接至電容C2的第二端，且電容C5、C7分別透過開關SW7、SW9耦接至參考電壓VRP，電容C6、C8則分別透過開關SW8、SW10耦接至參考電壓VRN。另外，開關S11耦接至開關SW8與電容C6的共同接點與開關SW9與電容C7的共同接點之間。

保持電路單元606包括操作放大器802、開關SW12與電容C3、C4。其中操作放大器802的正、負輸入端分別耦接電容C1、C2的第二端。開關SW12耦接於操作放大器802的輸出端VOP與VON之間。電容C3耦接於操作放大器802的正輸入端與輸出端VOP之間，電容C4則耦接於操作放大器802的負入端與輸出端VON之間。

上述之開關SW1~SW3、開關SW6、開關SW8和開關SW9和開關SW12受控於一第一訊號PH1，在取樣保持電路600處於第一狀態時開啟，並於第二狀態時關閉。另外，開關SW4、SW5、SW7、SW10、SW11則受控於一第二訊號PH2，而在取樣保持電路600處於第一狀態時關閉，並於第二狀態時開啟。其中第一訊號PH1和第二訊號PH2之電位不同時為高電位。

當取樣保持電路600處於第一狀態時，取樣保持電路600的等效電路將如圖9所示。圖9是依照圖8之取樣保持電路600於第一狀態時的等效電路圖。請參照圖9，此時開關SW1、SW2為開啟狀態，而開關SW4、SW5為關閉狀態，因此電容C1、C2可透過開關SW1、SW2接收波形訊號VIP與接地訊號VIN。此外，開關SW3、SW6於此時亦為開啟狀態，使得電容C1、C2的第二端間為短路狀態，且電容C1、C2的第二端上的電壓將等同於共同電壓VCM，波形訊號VIP與接地訊號VIN所提供的電荷將被儲存於電容C1、C2中。另外電容C6、C7也因為開關SW3的導通，而使得電容C6的第二端與電容C7的第二端之間為短路狀態，且電容C6、C7的第二端上的電壓亦等同於共同電壓VCM。此時電容C6、C7分別透過開啟的開關SW8、SW9儲存參考電壓VRN、VRP所提供的電荷。另外，開關SW12於此時為開啟狀態，使得輸出端VOP、VON之間亦為短路狀態，由於此時輸出端VOP、VON上的電壓等於共同電壓VCM，因此電容C3、C4不儲存電荷。

當取樣保持電路600處於第二狀態時，取樣保持電路600的等效電路將如圖10所示。圖10是依照圖8之取樣保持電路於第二狀態時的等效電路圖。請參照圖10，於第二狀態時，開關SW1、SW2為關閉狀態，而與電容C1、C2並聯的開關SW4、SW5為開啟狀態，分別於電容C1、C2的兩端之間形成短路路徑，進而使電容C1、C2於第一狀態中所儲存的電荷被釋放出來。電容C6、C7也因開關SW11的開啟，而於電容C6、C7間形成短路路徑。另外，開關SW7、SW10的開啟，使得電容C5、C8連接至參考電壓VRN、VRP。經由上述開關的切換將使得各個電容所儲存的電荷重新分配。其中，取樣保持電路600於取樣狀態下所儲存的電荷可以下式表示：

C1×(VIP-VCM)-C2(VIN-VCM)+C6(VRN-VCM)-C7(VRP-VCM)　(5)

而取樣保持電路100A於保持狀態下所儲存的電荷可以下式表示：

C5×(VRP-VCM)-C8(VRN-VCM)+C3(VOP-VCM)-C4(VON-VCM)　(6)

基於電荷守恆定律，取樣保持電路600於第一狀態和第二狀態時所儲存的總電荷相等，因此取樣保持電路600於兩狀態的總電荷可以下列等式表示：

C1×(VIP-VCM)-C2(VIN-VCM)+C6(VRN-VCM)-C7(VRP-VCM)=C5×(VRP-VCM)-C8(VRN-VCM)+C3(VOP-VCM)-C4(VON-VCM)　(7)

在此假設各個電容C1~C4之電容值相等(假設電容值為C)，且各個電容C5~C8之電容值為電容C1~C4之電容值之一半(亦即各個電容C5~C8之電容值為C/2)，則等式(7)變為：

由上式可得知(VOP-VON)=(VIP-VIN)-(VRP-VRN)，其中(VRP-VRN)為輸入訊號S1中直流部分的訊號，而(VOP-VON)為交流部分的訊號。因此利用本實施例之取樣保持電路600可將其所取樣的輸入訊號S1中的直流電壓消除，而於輸出端VOP、VON獲得輸入訊號S1所包含的交流訊號S2。此外，由式(8)等式的左邊可知，當取樣保持電路600於第一狀態時，所取樣的輸入訊號所包含的直流電壓會被降低50%。之後，由式(8)等式的右邊可知，當取樣保持電路600於第二狀態時，所取樣的輸入訊號其所剩餘的50%的直流電壓會被消除。

圖11是圖8之兩參考電壓VRP和VRN之間的電壓差(VRP-VRN)對時間之關係圖。請同時參照圖8與圖11，透過電容C6、C7於取樣保持電路600處於第一狀態時，先消除一部份直流電壓，再於第二狀態時，利用電容C5、C8消除剩餘的直流電壓，可避免電壓產生器804瞬間被抽取大電流，而造成電壓差(VRP-VRN)瞬間被拉低一大電壓差。故此，取樣保持電路600等待電壓產生器804所提供的參考電壓VRP、VRN回復至原來準位的時間較短，而能以較快的速度進行下一次取樣保持的動作。如圖11所示，取樣保持電路600處於第一狀態時，電壓產生器804被電容C6、C7抽取一部份的電流，而取樣保持電路600處於第二狀態時，電壓產生器804再被電容C5、C8抽取另一部份的電流。如此一來，雖使得電壓產生器804在第一狀態時的電壓差(VRP-VRN)略大於傳統的取樣保持電路100A，但可減少取樣保持電路100處於第二狀態時，電壓產生器804的電壓差(VRP-VRN)。如此，分開兩次消除直流電壓的結果，可使取樣保持電路600整體的操作頻率大於傳統取樣保持電路100A的操作頻率。

值得注意的是，本實施例設計各個電容C5~C8之電容值為各個電容C1~C4之電容值之一半，以使取樣保持電路600於第一狀態時先降低一半的直流電壓，然本發明並不以此為限，使用者可依實際應用需求，調整參考電壓VRP、VRP及各個電容之電容值，以決定取樣保持電路600於第一狀態和第二狀態時消除直流電壓的比例。

綜上所述，本發明利用一直流電壓消除電路單元於取樣保持電路處於第一狀態時，先降低一部分取樣保持電路所取樣的輸入訊號的直流電壓，並於取樣保持電路處於第二狀態時，消除剩餘的直流電壓。避免用於消除直流電壓的參考電壓回復原來準位的時間過長，而限制取樣保持電路的操作速度，或造成取樣保持電路的輸出訊號產生誤差。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

600、100A．．．取樣保持電路

602．．．取樣電路單元

604．．．直流電壓消除電路單元

606．．．保持電路單元

102A、802．．．操作放大器

804．．．電壓產生器

C1A~C6A、C1~C8．．．電容

SW1A~SW8A、SW1~SW12．．．開關

PH1．．．第一訊號

PH2．．．第二訊號

VIP．．．波形訊號

VIN．．．接地訊號

VCM．．．共同電壓

VRP、VRN．．．參考電壓

S1．．．輸入訊號

S2．．．輸入訊號所包含的交流訊號

T1、T2．．．端點

VOP、VON．．．輸出端

S702~S708．．．取樣保持訊號的步驟

圖1是傳統取樣保持電路的電路圖。

圖2是第一訊號和第二訊號的波形圖。

圖3是圖1之取樣保持電路於取樣狀態時的等效電路圖。

圖4是圖1之取樣保持電路於取樣狀態時的等效電路圖。

圖5是圖1之兩參考電壓VRP和VRN之間的電壓差對時間之關係圖。

圖6是依照本發明一實施例之取樣保持電路的示意圖。

圖7是依照本發明一實施例之訊號的取樣保持方法的流程圖。

圖8是依照本發明另一實施例之取樣保持電路的電路圖。

圖9是依照圖8之取樣保持電路於第一狀態時的等效電路圖。

圖10是依照圖8之取樣保持電路於第二狀態時的等效電路圖。

圖11是圖8之兩參考電壓VRP和VRN之間的電壓差對時間之關係圖。

600．．．取樣保持電路

602．．．取樣電路單元

604．．．直流電壓消除電路單元

606．．．保持電路單元

S1．．．輸入訊號

S2．．．輸入訊號所包含的交流訊號

Claims (11)

1. 一種取樣保持電路，包括：一取樣電路單元，於該取樣保持電路處於一第一狀態時取樣一輸入訊號；一直流電壓消除電路單元，耦接該取樣電路單元，於該取樣保持電路處於該第一狀態時，降低該取樣電路單元所取樣的該輸入訊號所包含的一直流電壓的一預設百分比，並於該取樣保持電路處於一第二狀態時，消除該直流電壓的剩餘百分比；以及一保持電路單元，耦接該取樣電路單元與該直流電壓消除電路單元，於該取樣保持電路處於該第二狀態時，輸出該取樣電路單元所取樣之該輸入訊號所包含的交流訊號。
2. 如申請專利範圍第1項所述之取樣保持電路，其中該輸入訊號包括一波形訊號與一接地訊號。
3. 如申請專利範圍第2項所述之取樣保持電路，其中該取樣電路單元包括：一第一開關，接收該波形訊號；一第二開關，接收該接地訊號；一第一電容，其第一端耦接該第一開關；一第二電容，其第一端耦接該第二開關；一第三開關，耦接於該第一電容的第二端與該第二電容的第二端之間；一第四開關，與該第一電容並聯；一第五開關，與該第二電容並聯；以及一第六開關，耦接於該第一電容之第二端與一共同電壓之間；其中該第一開關、該第二開關、該第三開關和該第六開關受控於一第一訊號，而於該第一狀態時開啟，並於該第二狀態時關閉；其中該第四、該第五開關受控於一第二訊號，而於該第一狀態時關閉，並於該第二狀態時開啟。
4. 如申請專利範圍第3項所述之取樣保持電路，其中該保持電路單元包括：一操作放大器，其正輸入端與負輸入端分別耦接該第一電容的第二端與該第二電容的第二端，接收該取樣電路單元取樣的該輸入訊號，並於其第一輸出端與第二輸出端輸出該輸入訊號所包含的交流訊號；一第三電容，耦接於該操作放大器的正輸入端與第一輸出端之間；以及一第四電容，耦接於該操作放大器的負輸入端與第二輸出端之間。
5. 如申請專利範圍第4項所述之取樣保持電路，其中該保持電路單元更包括：一第十二開關，耦接於該操作放大器之第一輸出端與第二輸出端之間，受控於該第一訊號，而於該第一狀態時開啟，並於該第二狀態時關閉。
6. 如申請專利範圍第3項所述之取樣保持電路，其中該第一訊號的電位與該第二訊號的電位不同時為高電位。
7. 如申請專利範圍第2項所述之取樣保持電路，其中該直流電壓消除電路單元包括：一第七開關，接收一第一參考電壓；一第八開關，接收一第二參考電壓；一第九開關，接收該第一參考電壓；一第十開關，接收該第二參考電壓；一第五電容，耦接於該第七開關與該操作放大器的正輸入端之間；一第六電容，耦接於該第八開關與該操作放大器的正輸入端之間；一第七電容，耦接於該第九開關與該操作放大器的負輸入端之間；一第八電容，耦接於該第十開關與該操作放大器的負輸入端之間；以及一第十一開關，其第一端耦接於該第八開關與該第六電容的接點，其第二端耦接於該第九開關與該第七電容的接點；其中該第八、該第九開關受控於該第一訊號，而於該第一狀態時開啟，並於該第二狀態時關閉；其中該第七、該第十、該第十一開關受控於該第二訊號，而於該第一狀態時關閉，並於該第二狀態時開啟。
8. 如申請專利範圍第2項所述之取樣保持電路，其中該波形訊號為弦波訊號。
9. 如申請專利範圍第1項所述之取樣保持電路，其中該預設百分比為50%。
10. 一種訊號的取樣保持方法，包括：藉由一取樣電路單元於該取樣保持電路處於一第一狀態時取樣一輸入訊號；藉由一直流電壓消除電路單元於該取樣保持電路處於該第一狀態時，降低一預設百分比的該取樣電路單元所取樣的該輸入訊號所包含的一直流電壓，並於該取樣保持電路處於一第二狀態時，消除剩餘百分比的該直流電壓；以及藉由一保持電路單元於該取樣保持電路處於該第二狀態時，輸出該取樣電路單元所取樣之該輸入訊號所包含的交流訊號。
11. 如申請專利範圍第10項所述之取樣保持方法，其中該預設百分比為50%。