TWI420293B - 協調鏈結電源管理的方法、設備與系統 - Google Patents
協調鏈結電源管理的方法、設備與系統 Download PDFInfo
- Publication number
- TWI420293B TWI420293B TW98120437A TW98120437A TWI420293B TW I420293 B TWI420293 B TW I420293B TW 98120437 A TW98120437 A TW 98120437A TW 98120437 A TW98120437 A TW 98120437A TW I420293 B TWI420293 B TW I420293B
- Authority
- TW
- Taiwan
- Prior art keywords
- link
- power management
- platform
- management controller
- latency
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
本發明之一些實施例大致關係於裝置的鏈結功率狀態。尤其,一些實施例關係於協調鏈結電源管理。
電源管理係被用於很多裝置與系統內,以降低電源消耗並延長操作。在可以利用的電源管理處理間為鏈結處理,其中某些鏈結,例如在特定匯流排或其他互連標準下操作的鏈結係在使用降低時被置放於較低功率狀態。
例如,通用串列匯流排(USB)為在計算平台上最常見的互連之一。USB為輪詢匯流排,及在操作中,主控制器啟始所有在該匯流排上的交易,並控制每一交易的排序。該匯流排為一用於電腦平台的I/O(輸入/輸出)互連,並可以包含一或更多鏈結,其中一鏈結係為在埠間之通信通道。USB鏈結可以受到電源管理操作,使得當閒置時,該等鏈結被置於較低功率狀態。
USB一直存有演進標準,USB2.0(於2000年四月27日公開之通用串列匯流排規格書2.0版)係為現行標準,其操作於480mbps(每秒百萬位元),隨著開發之進行,而定義操作於更高速度的未來USB版本,例如操作至5Gbps(每秒十億位元)。USB2.0標準定義一懸置與回復一鏈結的機制,該機制允許電源縮減。再者,針對鏈結電源管理,已釋出用於USB的工程變更通知(ECN)。(2007年七月16日公開的鏈結電源管理附錄ECN)
本發明之實施例有關於協調鏈結電源管理。
本發明之一些實施例提供用於協調鏈結電源管理,包含選擇適當鏈結狀態。尤其,方法、設備或系統的一些實施例,提供鏈結的電源管理給一互連,例如USB匯流排。然而,本發明之實施例並不限於任何特定互連技術。
在一些實施例中,鏈結狀態的電源管理係被實施,以提供優於傳統方法的改良電力節約,藉以改良包含例如現行版本的USB及進一步版本(USB3.0等)的USB及其他互連的電池操作設備的電池壽命。雖然此所述之實施例係有關於USB,但此等實施例並不限於此類型互連。實施例可以實施於任何現存或未來與主控制器一起操作的互連。
提供用於USB2.0的鏈結狀態機制係被粗分,及一系統將花費幾毫秒以進入及跳出定義的鏈結狀態。USB標準原始想要用以配合系統狀態轉移(例如在定義之較低功率系統狀態S3及S4)而不需要快速鏈結轉移時間。例如,當系統於完整操作的S0系統狀態時及裝置於D0裝置狀態時,USB標準並未提供細分電源管理。
如上所示,USB2.0 ECN提出一USB鏈結電源管理(LPM),其係類似於傳統懸置/回復發信,但具有較快的轉移潛時。進入此LPM狀態之政策係根據由主控制器所啟始的閒置的期間。未來版的USB規格書可能界定額外鏈結狀態,這些狀態係可以根據不同流量態樣加以選擇。
在一些實施例中,一系統提供用於主控制器引導的鏈結電源管理。在一些實施例中,該系統協調鏈結電源管理,以考量在該系統中之潛時限制,因而,允許改良之鏈結狀態選擇。
在一些實施例中,鏈結狀態係根據來自跨平台的連貫集合資訊加以控制並管理。這是與傳統處理不同,傳統處理根據為例如在裝置內之閒置計時器之裝置可取得之不完整資訊組設定鏈結狀態,這提供了不堅固並在很多情形下可能造成裝置緩衝器超限/欠載運行的處理。
在一些實施例中,鏈結電源管理協調平台電源管理。因為鏈結狀態跳出時間通常遠小於平台低功率狀態跳出時間,所以缺乏協調可能會有問題。在一些實施例中,利用裝置的端對端潛時要求與平台上之電源管理控制器的交握,以產生可以被用作鏈結狀態決定的一部份的潛時預算。
圖1為電源管理系統實施例中,針對鏈結狀態的示意圖。圖1所示之鏈結狀態係為例子,並可以用於未來版的USB,但本發明之實施例並不限於任何特定鏈結狀態定義。在一些實施例中,鏈結狀態係被以提供改良電源管理的方式加以使用。在圖1中,該表包含界定鏈結狀態110及每一狀態的說明120。此外,提供每一鏈結狀態的跳出潛時130。如所示,鏈結狀態U1、U2及U3各個具有用於跳出潛時的界定範圍。在操作中,一裝置可以在其組態暫存器中或其他記憶體中,界定每一鏈結狀態的跳出潛時,以該等跳出潛時在該等界定範圍內。
然而,雖然未來版本USB可以想要界定各種鏈結狀態及用於這些狀態的進入與跳出機制,但此說明書可能並不是想要界定用以進入各種鏈結狀態的策略。在一些實施例中,所界定鏈結狀態係被用於主控制器引導的電源管理設備、處理或系統140中,此電源管理以界定適當地進出該鏈結狀態。
在一些實施例中,一系統包含集中式鏈結電源管理控制器(其係被稱為“LPMC”)。在一些實施例中,LPMC被整合入主控制器中。在一些實施例中,平台反應潛時要求被由所有裝置收集,及LPMC作出有關哪些鏈結狀態可以在沒有違反這些裝置要求下加以進入的決定。另外,LPMC將進一步考量可能存在用於該平台的較低功率電源狀態跳出潛時。各個裝置或裝置驅動器可以根據例如流量態樣、裝置上之緩衝、及效能要求之因素,而具有有關該裝置可以忍受的端對端潛時的知識,在一些實施例中,此知識係被利用以協調鏈結電源管理。
分散式鏈結電源管理方法與策略可以包含例如PCIe規格(PCI快速規格,包含2002年七月22日之PCI快速為主規格版本1.0(特殊PCI相關群)及2007年一月15日之後續PCI快速為主規格版本2.0(特殊PCI相關群))。在某些電源管理程序中,裝置可能啟始並控制鏈結電源管理,而不必知道可以被電源管理的平台元件與其相關聯之跳出潛時。在由一裝置的特定反應潛時要求的實施法中,一鏈結可以被置放於低功率狀態,以排除平台使其元件進入低功率狀態並仍能符合裝置要求。然而,由使平台元件進入低功率狀態所造成之電力節省可能實際上遠大於使鏈結進入低功率狀態者,因此,未協調的鏈結狀態可能被利用,而妨礙系統的改良電源效率。
在一些實施例中,集中式鏈結電源管理設備或系統操作以收集來自所有相關系統裝置之鏈結跳出潛時資訊。當此等裝置經由集線器加以耦接時,為集線器所引入的鏈結跳出潛時被加入至裝置鏈結跳出潛時。在一些實施例中,資訊收集可以為主處理所完成,然後,依序以原始或經處理的形式規劃入LPMC中。在一些實施例中,LPMC也可以“行走”裝置樹並收集該資訊。在一些實施例中,原始或經處理資訊可以例如被本地儲存在LPMC內,也可以儲存在LPMC外,例如在主DRAM(動態隨機存取記憶體)中的主控制器描述結構內。在一些實施例中,在啟始組態之後,該等裝置將送出其平台反應潛時要求給該LPMC。在一些實施例中,該等裝置送出新潛時信息作為裝置由於例如資料流量的變化或電池操作與交流電源操作間之切換發生之變更要求。
在一些實施例中,LPMC與平台電源管理控制器(其可以於此稱為“PPMC”)溝通並進行有關於多少總端對端潛時可以使用以提供用於鏈結電源管理的協商。至少部份根據此協商與所收集之資訊,適當鏈結狀態將為LPMC所選擇。
在一些實施例中,LPMC採用所有其裝置中之最低潛時要求並將之傳送給PPMC。在一些實施例中,PPMC可以與該平台中之其他電源管理控制器溝通,並以此方式,決定平台電源管理的深度。在一些實施例中,PPMC然後將此狀態的跳出潛時傳送至LPMC。在將該裝置的潛時要求減去此數目後,LPMC能決定該裝置閒置時的適當鏈結狀態。
在一些實施例中,LPMC可以控制階層狀中之所有鏈結的鏈結狀態,或可以控制任何裝置鏈結的鏈結狀態。在某些實施例中,LPMC可只控制裝置鏈結狀態,及集線器鏈結狀態可以例如依據以下處理加以控制:
(1)如果任一集線器下游埠為U0,則其上游埠被置於U0;
(2)如果所有集線器下游埠為U1或較低功率狀態,則其上游埠被置於U1;
(3)如果所有集線器下游埠為U2或較低功率狀態,則其上游埠被置於U2;及
(4)如果所有下游埠為U3或較低功率狀態(例如,一鏈結去能狀態或電源被移除之狀態),其上游埠被置放於U3;
在一些實施例中,為了等時及中斷轉移,LPMC啟始處理以在轉移前喚醒至一裝置的路徑中之鏈結(與排序之等時轉移)。在轉移前之時間量係使用如上述所收集之鏈結跳出潛時資訊加以計算。
在傳統操作中,在USB2.0中,並沒有細分鏈結電源管理能力。因此,當任一USB2.0裝置被插入平台時,由於交易仍暫停於主控制器中時之對鏈結之連續輪詢,而會在平台功率有顯著增加。在另一例子中,PCIe為串列匯流排,其提供某鏈結電源管理能力。對於PCIe的鏈結電源管理的策略係分配於平台中,並未與平台電源管理相協調。
傳統電源鏈結管理可能至少部份由於在系統的電源管理中缺乏協調而未能有效操作。在沒有協調下,很難提供系統元件的有效電源管理,特別是在可以產生更多之電力節省的較深狀態時,但其會有額外潛時的代價。
在一些實施例中,一系統提供協調鏈結電源管理方法與策略,其提供以下:
(1)系統操作以將複雜性自匯流排裝置移開。系統可以利用以允許一堅固的集中式鏈結電源管理策略,同時,作用以避免裝置緩衝器溢位或欠載運行。
(2)LPMC可能與其他平台電源管理控制器溝通;因此,被選擇之鏈結狀態可以被利用以提供改良之平台電源管理,而沒有不必要之劣化效能的問題。
在一些實施例中,一處理可以對非週期性端點提供鏈結電源管理策略演算法。在一些實施例中,一演算法可以進一步包含一處理以用於在集線器後的裝置,其中為集線器所引入的額外潛時也在決定潛時時需要列入考量。
在一些實施例中,對於有週期性轉移的系統(例如等時及中斷轉移),LPMC經由例如來自主控制器的訊息而被告知以週期性轉移的服務期間。在此一程序中,LPMC負責在週期轉換之前以及時的方式將至一裝置的路徑中之所有鏈結轉移至U0狀態,致使在週期性資料中所傳送的時間戳記在同步上係充份精確的。在一些實例中,LPMC也得知平台電源管理的深度(用於電源縮減的平台之功率狀態),並負責及時將該平台由低功率狀態喚醒,使得在資料輸送中沒有延遲。
圖2為用於協調鏈結管理的系統實施例之示意圖。在此圖中,平台205包含一或更多電源管理控制器(例如PM控制器210)(其係為處理器的一部份)及任意其他電源管理控制器215。PM控制器210可以耦接一平台電源管理控制器(PPMC)225,其可以是控制集線器的一部份。PPMC225可以耦接至互連主控制器,例如匯流排主控制器230,其可以但並不限於例如USB主控制器的串列匯流排控制器。匯流排主控制器包含一鏈結電源管理控制器(LPMC)235。LPMC235操作以協調匯流排鏈結電源管理與平台205的電源管理。LPMC235可以利用在鏈結電源管理中之一或更多計時器240。計時器可以在不同實施例中加以改變,例如可以代表不同計時器元件或可以代表一計時器元件的各種計時器值。LPMC可以提供鏈結的電源管理給一或更多裝置,例如所示裝置A250至裝置n255。在一些實施例中,LPMC230與附接裝置250-255溝通,以決定裝置的潛時容差,及一或更多鏈結狀態的跳出潛時。LPMC230操作以通知PPMC225,有關於該一或更多附接裝置250-255的潛時容差,PPMC225與任何其他電源管理控制器,例如PM控制器210溝通。PPMC225送回一跳出潛時給平台205。LPMC230應用平台跳出潛時,以決定每一鏈結至附接裝置250-255的鏈結預算,並建立在適當鏈結預算內的每一鏈結之鏈結狀態。
圖3為電源管理系統實施例的示意圖。在一些實施例中,系統300可以但並不限於計算系統、個人電腦、伺服器、行動電腦、或其他類似系統。在一些實施例中,系統300包含處理器302,其可以是中央處理單元(CPU)或圖形處理單元(GPU)。處理器302可以包含電源管理控制器304。處理器302可以耦接至一平台控制集線器(PCH)310,其包含平台電源管理控制器(PPMC)311與一USB控制器312,該USB控制器312包含USB鏈結電源管理控制器(LPMC)314。該PPMC311可以與平台的其他電源管理控制器溝通,如所示,跨越介面(例如所示之直接媒體介面(DMI)306)在PPMC311與電源管理控制器304間之交握。USB控制器312係耦接至任意數量之USB相容裝置,包含例如經由第一USB鏈結320耦接之裝置A324及經由第二USB鏈結322的裝置B326。
在此圖中,LPMC314協調鏈結電源管理。在此例子中,裝置A324可以具有150微秒的潛時容差,而U1狀態跳出潛時為4微秒,U2為80微秒。裝置B326可以具有250微秒的潛時容差,而U1狀態跳出潛時為4微秒,及U2為100微秒。在傳統操作中,因為跳出此狀態的潛時係低於該裝置的潛時容差,所以裝置A324可以轉移至U2。在一些實施例中,鏈結管理係被協調,以改良電源管理。在一實施例中,150微秒的潛時容差,即裝置的最低潛時容差係被提供給LPMC314。LPMC提供該潛時容差給PPMC311,其然後送回100微秒的平台要求用於該平台的較低功率狀態。此要求可以在PPMC311與在該平台上的其他電源管理控制器溝通後決定。使用此資料,LPMC314也能決定50微秒的鏈結預算,用於裝置A324的鏈結電源管理。根據至少該鏈結預算,因為此係在50微秒的鏈結預算內,所以至裝置A324的鏈結被轉移至U1,而U2將不在該預算內。LPMC314更決定150微秒的鏈結預算用於裝置B326。以此用於裝置B326的鏈結預算,因為100微秒的跳出潛時係低於150微秒的鏈結預算,所以有可能轉移至U2。因此,當閒置時,第一鏈結320被轉移至U1,而當閒置時,第二鏈結322被轉移至U2。
圖4顯示用以決定鏈結狀態的處理之實施例流程圖。在此圖中,新裝置潛時信息係為LPMC所接收(步驟402)。此潛時信息可以為來自一裝置的啟始信息,或發出作為條件變更的隨後更新的信息。如果附接裝置的最低潛時變更(步驟404),則新潛時係被由LPMC送至PPMC(步驟408),用以決定平台電源管理。如果附接裝置的最低潛時未變化(步驟404),則再重新決定裝置的鏈結狀態(步驟406),而不必有決定平台電源管理的要求。在有最低潛時資訊時,PPMC決定平台電源管理的深度(步驟410),並送回平台電源管理狀態的跳出潛時給LPMC(步驟412)。LPMC然後由每一裝置的跳出潛時要求減去所決定的平台跳出潛時,以決定每一裝置的鏈結預算(步驟414)。
在一些實施例中,鏈結預算與每一鏈結狀態的建立跳出潛時相比,以決定鏈結閒置時的鏈結狀態。如果鏈結預算低於U1跳出潛時(步驟416),則當鏈結為閒置時,鏈結狀態保持於U0(步驟418),因為轉移至較低功率狀態需要太多時間。如果鏈結預算未低於U1跳出潛時,但低於U2跳出潛時(步驟420),則當鏈結為閒置時,鏈結狀態被轉移至U1(步驟422)。如果鏈結預算並未低於U2跳出潛時但低於U3跳出潛時(步驟424),則當鏈結為閒置時,鏈結狀態被轉移至U2(步驟426)。否則,當鏈結為閒置時,鏈結狀態為U3(步驟428)。
圖5為週期性轉移的電源管理處理實施例之流程圖。在此圖中,週期性轉移係為主控制器所啟動,及LPMC接收服務間隔(時間t1)要求(步驟505)。根據所接收之服務間隔,LPMC決定用於該平台電源管理的潛時容差並將該潛時容差傳送至PPMC(步驟510)。PPMC然後決定平台電源管理的深度,並將平台電源管理狀態的跳出潛時送至LPMC(步驟515)。
根據此資訊,LPMC決定每一服務間隔前喚醒該平台的時間(時間t2)並以此時間規劃一計時器(步驟520)。根據服務間隔及每一鏈結狀態所需之跳出潛時,LPMC選擇在交易間之閒置期間的最佳鏈結狀態(步驟525)。LPMC然後根據所決定的鏈結跳出潛時,規劃用於每一鏈結的計時器,以允許在每一服務間隔前,將鏈結轉移至U0(全操作狀態)(步驟530)。
對於計時器時間到(步驟535),如果時間t1到,則主控制器啟始週期性交易(步驟545)。如果時間t2到,則LPMC作動以換醒平台操作(步驟540)。如果時間t3到,則LPMC轉移鏈結回到U0(步驟550)。
圖6為可包含協調鏈結電源管理實施例之電腦系統的示意圖。在此圖中,某些未與本說明有密切關係之標準及已知元件並未顯示。在一些實施例中,一電腦600包含例如匯流排605的互連,或者,用以傳送資訊的其他通信手段;及例如耦接至匯流排605之一或更多處理器610的處理手段,以處理資訊。處理器610可以包含一或更多實體處理器及一或更多邏輯處理器。再者,各個處理器610可以包含多處理器核心。匯流排605為簡單起見被以單一匯流排顯示,但可以代表很多不同匯流排及至此等匯流排的元件連接可以變化。示於圖6的匯流排605係為一抽象圖,其代表任一或更多分開的實體匯流排、點至點連接、或為適當橋接器、轉接器或控制器所連接之兩者。匯流排605可以包含例如一系統匯流排、PCI或PCIe、超轉移或工業標準架構(ISA)匯流排、小電腦系統介面(SCSI)匯流排、IIC(I2C)匯流排、或電機電子工程師協會(IEEE)標準1394匯流排(有時稱為“火線”)。(公開於1996年八月30日之IEEE的“用於高效串列匯流排的標準”1394-1995,及附錄)電腦600更包含一串列匯流排,例如USB匯流排670,其上可以被附接有一或更多USB相容裝置,例如裝置A675及裝置B680。在一些實施例中,電腦600可以支援電源管理,包含用於對USB匯流排670的鏈結之協調鏈結電源管理。
在一些實施例中,可以利用處理器610以支援一或更多虛擬機器。在一些實施例中,電腦600更包含隨機存取記憶體(RAM)或其他動態儲存裝置來作為主記憶體620,用以儲存待為處理器610所執行之資訊與指令。主記憶體620也可以用以在指令為處理器610所執行時,儲存暫時變數或其他中間資訊。在一些實施例中,有關於鏈結狀態的資料可以儲存於主記憶體中。RAM記憶體包含需要作記憶體內容再新(refresh)的動態隨機存取記憶體(DRAM),及不需要再新內容的靜態隨機存取記憶體(SRAM),但價格較高。DRAM記憶體可以包含具時鐘信號來控制信號的同步動態隨機存取記憶體(SDRAM),及延伸資料輸出動態隨機存取記憶體(EDO DRAM)。在一些實施例中,系統的記憶體可以包含可以為電腦系統中之多數代理所存取之共享記憶體,例如共享BIOS/OS記憶體。電腦600也可以包含唯記憶體(ROM)625或其他靜態儲存裝置,用以儲存靜態資訊及處理器610所用的指令。電腦600也可以包含一或更多非揮發記憶體裝置630,用於儲存某些元件,包含但並不限於系統BIOS及一或更多pre-OS應用程式。
資料儲存器635也可以耦接至電腦600的匯流排605,用以儲存資訊與指令。資料儲存器635可以包含磁碟、光碟及其對應驅動機,或其他記憶體裝置。此等元件可以組合在一起或可以為分開元件,並利用電腦600的其他元件部份。在一特定實施例中,資料儲存器635可以包含一硬驅動機636。
電腦600也可以經由匯流排605耦接至顯示裝置640,例如陰極射線管(CRT)顯示器、液晶顯示器(LCD)、電漿顯示器、或任何其他顯示技術,用以顯示資訊給末端使用者。在一些實施例中,可以利用顯示裝置640以顯示電視節目。在一些實施例中,顯示裝置640可以包含一觸控螢幕,其也可以被利用為輸入裝置的至少一部份。在一些實施例中,顯示裝置640也可為或可以包含音訊裝置,例如喇叭,用以提供音訊資訊,包含電視節目的音訊部份。輸入裝置645可以耦接匯流排605,用以傳送資訊及/或命令選擇至處理器610。在各種實施法中,輸入裝置645可以為鍵盤、按鈕墊、觸控螢幕及尖筆、語音驅動系統、或其他輸入裝置,或這些裝置的組合。可以包含的另一類型使用者輸入裝置為游標控制裝置650,例如滑鼠、軌跡球、或游標方向鍵,用以傳送方向資訊及命令選擇至該一或更多處理器610,及用以控制在顯示裝置640上之游標移動。
一或更多通信裝置655也可以耦接至匯流排605。取決於特定實施法,通信裝置655可包含一收發器、無線數據機、網路介面卡、主機板上之LAN(區域網路)、或其他介面裝置。通信裝置655的使用可以包含自無線裝置接收信號。對於無線電通信,通信裝置655可以包含一或更多天線658,如所需包含任何雙極或單極天線。在一實施例中,通信裝置655可以包含一防火牆,以保護電腦600不會被不當存取。電腦600也可以使用通信裝置655鏈結至一網路,例如網路665,或至其他裝置,該網路可以包含至網際網路、區域網路、或其他環境的鏈結。電腦600也可以包含電源裝置或系統660,其可以包含電源、電池、太陽電池、燃料電池、或提供或產生電力的其他系統或裝置。為電源裝置或系統660所提供之電力可以如所需地分配至電腦600的元件。在一些實施例中,電力分配可以為包含鏈結狀態的電源管理之電源管理所影響。
熟習於本技藝者將了解由前述說明與圖式之很多其他變化可以在本發明之範圍內完成。確實,本發明並不限於上述之細節。相反地,只有以下之包含修正的申請專利範圍界定本發明之範圍。
在上述說明中,為了解釋目的,各種特定節點係被描述,以提供對本發明之完整了解。然而,為熟習於本技藝者所了解,本發明可以在沒有這些特定細節加以實施。在其他例子中,已知結構與裝置係被顯示為方塊圖形式。
本發明之實施例可以包含各種處理。本發明之處理可以為硬體元件所實施或內藏於機器可執行指令中,其可以使用而使得以這些指令規劃的一般目的或特殊目的處理器或邏輯電路執行該處理。或者,處理也可以為硬體與軟體的組合加以執行。
本發明之部份可以提供為電腦程式產品,其可以包含其中儲存有指令之電腦可讀取媒體,該等指令可以被用以規劃一電腦(或其他電子裝置)以執行依據本發明的處理。電腦可讀取媒體可以包含但並不限於軟碟、光碟、CD-ROM(光碟唯讀記憶體)及磁光碟、ROM(唯讀記憶體)、RAM(隨機存取記憶體)、EPROM(可抹除可程式唯讀記憶體)、EEPROM(電氣可抹除可程式唯讀記憶體)、磁或光卡、快閃記憶體、或其他類型之媒體/電腦可讀取媒體,其適用以儲存電子指令者。再者,本發明之實施例也可以下載為電腦程式產品。
很多方法係以其最基本形式加以說明,但處理也可以由任一前述方法加以增刪,及資訊也可以由所述任一信息作加減,而不會脫離本發明之基本範圍。熟習於本技藝者得知,也可以完成其他修改與配合。特定實施例並未提供以限制本發明,而是作例示性。本發明之範圍並未由以上所提供之特定例子所決定,而只是由以下之申請專利範圍所決定。
應了解的是,整個說明書中之“一實施例”或“實施例”表示可以包含在本發明之實施中之一特定特性。同樣地,應了解的是,在本發明例示實施例的說明中,本發明各種特性有時被集合在其單一實施例中、圖式與說明中,為了精簡本案揭示並協助對各種發明態樣中的了解之目的。然而,此揭示之方法並不被解釋為反映,本發明需要在每一申請專利範圍中所表示更多之特性。再者,如同以下申請專利範圍反映,發明態樣係在比單一前述實施例的所有特性為少的情形中。因此,申請專利範圍係被特別以倂入本案,以每一請求項表示為本發明之分開實施例。
110...鏈結狀態
120...說明
130...跳出潛時
140...主控制器
205...平台
210...PM控制器
215...電源管理控制器
225...平台電源管理控制器
230...匯流排主控制器
235...鏈結電源管理控制器
240...計時器
250-255...裝置
300...系統
302...處理器
304...電源管理控制器
306...直接媒體介面
310...平台控制集線器
311...平台電源管理控制器
312...USB控制器
314...USB鏈結電源管理控制器
320...USB鏈結
322...USB鏈結
324...裝置
326...裝置
600...電腦
605...匯流排
610...處理器
620...主記憶體
625...唯讀記憶體
630...非揮發記憶體裝置
635...資料儲存器
636...硬驅動機
640...顯示裝置
645...輸入裝置
650...游標控制裝置
655...通信裝置
660...電源系統
670...USB匯流排
675...裝置
680...裝置
本發明之實施例將以例示方式而非限制方式加以顯示,在附圖的圖中,類似元件符號係用以表示類似元件。
圖1為針對鏈結電源管理系統實施例的鏈結狀態之示意圖;
圖2為用於協調鏈結管理的系統實施例之示意圖;
圖3為電源管理系統實施例的示意圖;
圖4為決定鏈結狀態的程序的實施例的流程圖;
圖5為用於週期性轉移的電源管理的程序之實施例流程圖;及
圖6為包含協調鏈結電源管理之實施例的電腦系統示意圖。
Claims (20)
- 一種用於協調鏈結電源管理的方法,包含:接收第一鏈結的多數鏈結狀態的每一鏈結狀態的跳出潛時,第一裝置經由該第一鏈結耦接至一互連;決定並傳送潛時容差值;接收一平台潛時;決定用於該第一裝置的鏈結預算,該鏈結預算表示由該第一裝置的一鏈結狀態跳出可用的時間量;及至少部份根據該鏈結預算,選擇該第一鏈結的多數鏈結狀態之一。
- 如申請專利範圍第1項所述之方法,更包含接收該第一裝置的潛時容差。
- 如申請專利範圍第2項所述之方法,更包含接收第二裝置的潛時容差及第二鏈結的多數鏈結狀態的每一鏈結狀態的跳出潛時,該第二裝置係經由該第二鏈結耦接至該互連。
- 如申請專利範圍第3項所述之方法,其中該決定的潛時容差值為該第一裝置的該潛時容差與該第二裝置的該潛時容差中之較小者。
- 如申請專利範圍第1項所述之方法,更包含在該第一鏈結上接收一週期性轉移的服務間隔。
- 如申請專利範圍第5項所述之方法,其中該決定的潛時容差值係至少部份根據該接收的服務間隔。
- 如申請專利範圍第5項所述之方法,更包含規劃 一第一計時器,以在服務間隔前,喚醒一平台。
- 如申請專利範圍第7項所述之方法,更包含規劃一第二計時器,以在服務間隔前,將該第一鏈結轉移至操作狀態。
- 一種用於協調鏈結電源管理的設備,包含:一平台電源管理控制器;及一主控制器,用以供一互連耦接至該平台電源管理控制器,該互連主控制器包含一鏈結電源管理控制器,該互連包含用於第一裝置的第一鏈結,該鏈結電源管理控制器控制該第一鏈結的鏈結狀態;其中該鏈結電源管理控制器至少部份根據由該平台電源管理控制器所接收的平台潛時要求及多數鏈結狀態的每一鏈結狀態的跳出潛時,由該第一鏈結之該等多數鏈結狀態中選擇一鏈結狀態。
- 如申請專利範圍第9項所述之設備,其中該鏈結電源管理控制器提供潛時容差給該平台電源管理控制器。
- 如申請專利範圍第10項所述之設備,其中該互連包含用於第二裝置的第二鏈結。
- 如申請專利範圍第11項所述之設備,其中該潛時容差值為該第一裝置之潛時容差與該第二裝置的潛時容差中之較小者。
- 如申請專利範圍第10項所述之設備,其中一週期性轉移係經由該第一鏈結發生,該週期性轉移具有一服務間隔。
- 如申請專利範圍第13項所述之設備,其中該潛時容差係至少部份根據該服務間隔。
- 如申請專利範圍第9項所述之設備,其中該互連為與通用串列匯流排(USB)規格相容的匯流排。
- 一種用於協調鏈結電源管理的系統,包含:一平台電源管理控制器;一主控制器,用於通用串列匯流排(USB),該主控制器包含一鏈結電源管理控制器,該USB提供用於第一裝置的第一鏈結,該鏈結電源管理控制器至少部份根據該第一鏈結的多數鏈結狀態的跳出潛時,決定該第一鏈結的鏈結狀態;一處理器,包含電源管理控制器,該電源管理控制器與該平台電源管理控制器耦接在一起;及一同步動態隨機存取記憶體(SDRAM),儲存關於該等鏈結狀態的資料。
- 如申請專利範圍第16項所述之系統,其中該鏈結電源管理控制器提供潛時容差給該平台電源管理控制器。
- 如申請專利範圍第17項所述之系統,其中該平台電源管理控制器決定平台潛時要求並提供此平台潛時要求至該鏈結電源管理控制器,該平台潛時要求係至少部份根據該潛時容差值。
- 如申請專利範圍第18項所述之系統,其中該決定該平台潛時要求包含該平台電源管理控制器係聯繫該處 理器的該電源管理控制器。
- 如申請專利範圍第17項所述之系統,其中一週期性轉移係經由該第一鏈結發生,該週期性轉移具有一服務間隔,及其中該潛時容差值係至少部份根據該服務間隔。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/146,873 US8255713B2 (en) | 2008-06-26 | 2008-06-26 | Management of link states using plateform and device latencies |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201015289A TW201015289A (en) | 2010-04-16 |
TWI420293B true TWI420293B (zh) | 2013-12-21 |
Family
ID=41396935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98120437A TWI420293B (zh) | 2008-06-26 | 2009-06-18 | 協調鏈結電源管理的方法、設備與系統 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8255713B2 (zh) |
CN (1) | CN101615067B (zh) |
DE (1) | DE102009030544B4 (zh) |
TW (1) | TWI420293B (zh) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8176341B2 (en) * | 2008-03-31 | 2012-05-08 | Intel Corporation | Platform power management based on latency guidance |
US8051314B2 (en) * | 2008-06-25 | 2011-11-01 | Intel Corporation | Serial ATA (SATA) power optimization through automatic deeper power state transition |
US9152199B2 (en) * | 2008-12-16 | 2015-10-06 | Microsoft Technology Licensing, Llc | Power state dependent wake-up alarm |
US8607075B2 (en) | 2008-12-31 | 2013-12-10 | Intel Corporation | Idle duration reporting for power management |
US8601296B2 (en) | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
US8612998B2 (en) * | 2010-09-23 | 2013-12-17 | Intel Corporation | Coordinating device and application break events for platform power saving |
US8276010B2 (en) * | 2009-02-12 | 2012-09-25 | Cisco Technology, Inc. | Network based system to control and monitor power consumption of networked elements |
US9235251B2 (en) | 2010-01-11 | 2016-01-12 | Qualcomm Incorporated | Dynamic low power mode implementation for computing devices |
US8504855B2 (en) | 2010-01-11 | 2013-08-06 | Qualcomm Incorporated | Domain specific language, compiler and JIT for dynamic power management |
US8407504B2 (en) * | 2010-06-30 | 2013-03-26 | Intel Corporation | Systems and methods for implementing reduced power states |
US8719475B2 (en) * | 2010-07-13 | 2014-05-06 | Broadcom Corporation | Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications |
US8775836B2 (en) * | 2010-12-23 | 2014-07-08 | Intel Corporation | Method, apparatus and system to save processor state for efficient transition between processor power states |
US8689028B2 (en) | 2011-07-01 | 2014-04-01 | Intel Corporation | Method and apparatus to reduce idle link power in a platform |
US20130275791A1 (en) * | 2012-04-12 | 2013-10-17 | Qualcomm Incorporated | Method and System for Tracking and Selecting Optimal Power Conserving Modes of a PCD |
US9256268B2 (en) * | 2012-04-24 | 2016-02-09 | Intel Corporation | Adaptive low-power link-state entry policy for active interconnect link power management |
US9087158B2 (en) | 2012-06-30 | 2015-07-21 | Intel Corporation | Explicit control message signaling |
US9176570B2 (en) | 2012-12-29 | 2015-11-03 | Intel Corporation | System and method for providing universal serial bus link power management policies in a processor environment |
US9229525B2 (en) | 2013-06-17 | 2016-01-05 | Apple Inc. | Adaptive latency tolerance for power management of memory bus interfaces |
US9195292B2 (en) * | 2013-06-26 | 2015-11-24 | Intel Corporation | Controlling reduced power states using platform latency tolerance |
US9541987B2 (en) * | 2013-06-28 | 2017-01-10 | Intel Corporation | Generic host-based controller latency method and appartus |
US9395795B2 (en) * | 2013-09-20 | 2016-07-19 | Apple Inc. | System power management using communication bus protocols |
JP6139034B2 (ja) | 2013-09-27 | 2017-05-31 | インテル コーポレイション | 通信ポートのための低電力状態を有効にする技術 |
USRE49652E1 (en) | 2013-12-16 | 2023-09-12 | Qualcomm Incorporated | Power saving techniques in computing devices |
US9535490B2 (en) * | 2013-12-16 | 2017-01-03 | Qualcomm Incorporated | Power saving techniques in computing devices |
US10261569B2 (en) | 2015-05-01 | 2019-04-16 | Qualcomm Incorporated | Universal serial bus (USB) host and client devices for supporting scheduled low-power operations |
US10140221B2 (en) * | 2016-05-25 | 2018-11-27 | Dell Products L.P. | Method to handle host, device, and link's latency tolerant requirements over USB Type-C power delivery using vendor defined messaging for all alternate modes |
US10678199B2 (en) * | 2016-06-23 | 2020-06-09 | Intel Corporation | Systems, methods and devices for standby power entry without latency tolerance information |
KR102714198B1 (ko) * | 2016-10-31 | 2024-10-10 | 삼성전자주식회사 | 스토리지 장치 및 그것의 링크 상태 제어 방법 |
US11263165B2 (en) * | 2016-12-31 | 2022-03-01 | Intel Corporation | Apparatuses for periodic universal serial bus (USB) transaction scheduling at fractional bus intervals |
TWI712893B (zh) * | 2018-09-04 | 2020-12-11 | 瑞昱半導體股份有限公司 | 資料傳輸格式轉換電路及控制其操作的方法 |
US10977197B2 (en) * | 2019-03-28 | 2021-04-13 | Intel Corporation | Providing multiple low power link state wake-up options |
US11157289B2 (en) * | 2019-05-13 | 2021-10-26 | Intel Corporation | Power management method and apparatus for virtualized I/O devices |
US11625084B2 (en) * | 2019-08-15 | 2023-04-11 | Intel Corporation | Method of optimizing device power and efficiency based on host-controlled hints prior to low-power entry for blocks and components on a PCI express device |
US11086384B2 (en) * | 2019-11-19 | 2021-08-10 | Intel Corporation | System, apparatus and method for latency monitoring and response |
US12045501B2 (en) * | 2021-09-20 | 2024-07-23 | SanDisk Technologies, Inc. | Sideband information over host interface considering link states |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200622575A (en) * | 2004-07-26 | 2006-07-01 | Intel Corp | Method and apparatus for dynamic dll powerdown and memory self-refresh |
US7225350B2 (en) * | 2002-12-31 | 2007-05-29 | Intel Corporation | Active state link power management |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7865744B2 (en) * | 2002-09-04 | 2011-01-04 | Broadcom Corporation | System and method for optimizing power consumption in a mobile environment |
US7350087B2 (en) * | 2003-03-31 | 2008-03-25 | Intel Corporation | System and method of message-based power management |
US20050097378A1 (en) * | 2003-07-29 | 2005-05-05 | Hwang Andrew S. | Method and system for power management in a gigabit Ethernet chip |
US7529955B2 (en) * | 2005-06-30 | 2009-05-05 | Intel Corporation | Dynamic bus parking |
US7647515B2 (en) * | 2005-08-29 | 2010-01-12 | Dell Products L.P. | System and method for information handling system adaptive variable bus idle timer |
US8717346B2 (en) * | 2005-12-13 | 2014-05-06 | Ncr Corporation | Apparatus and methods for communicating with a low duty cycle wireless device |
US7716506B1 (en) * | 2006-12-14 | 2010-05-11 | Nvidia Corporation | Apparatus, method, and system for dynamically selecting power down level |
US7984314B2 (en) * | 2007-05-14 | 2011-07-19 | Intel Corporation | Power management of low power link states |
US20090172434A1 (en) * | 2007-12-31 | 2009-07-02 | Kwa Seh W | Latency based platform coordination |
US8176341B2 (en) * | 2008-03-31 | 2012-05-08 | Intel Corporation | Platform power management based on latency guidance |
US8601296B2 (en) * | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
US8607075B2 (en) * | 2008-12-31 | 2013-12-10 | Intel Corporation | Idle duration reporting for power management |
-
2008
- 2008-06-26 US US12/146,873 patent/US8255713B2/en not_active Expired - Fee Related
-
2009
- 2009-06-18 TW TW98120437A patent/TWI420293B/zh not_active IP Right Cessation
- 2009-06-25 CN CN 200910150892 patent/CN101615067B/zh not_active Expired - Fee Related
- 2009-06-25 DE DE102009030544.0A patent/DE102009030544B4/de not_active Expired - Fee Related
-
2012
- 2012-08-28 US US13/597,045 patent/US8868948B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7225350B2 (en) * | 2002-12-31 | 2007-05-29 | Intel Corporation | Active state link power management |
TW200622575A (en) * | 2004-07-26 | 2006-07-01 | Intel Corp | Method and apparatus for dynamic dll powerdown and memory self-refresh |
Also Published As
Publication number | Publication date |
---|---|
DE102009030544A1 (de) | 2010-01-07 |
CN101615067B (zh) | 2011-10-05 |
DE102009030544B4 (de) | 2017-02-23 |
US8868948B2 (en) | 2014-10-21 |
US20090327774A1 (en) | 2009-12-31 |
US20120324265A1 (en) | 2012-12-20 |
US8255713B2 (en) | 2012-08-28 |
TW201015289A (en) | 2010-04-16 |
CN101615067A (zh) | 2009-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI420293B (zh) | 協調鏈結電源管理的方法、設備與系統 | |
US8738950B2 (en) | Power management of electronic devices utilizing transitions between link states | |
US9829945B2 (en) | Power management synchronization messaging system | |
US9009512B2 (en) | Power state synchronization in a multi-core processor | |
US8635476B2 (en) | Decentralized power management distributed among multiple processor cores | |
TWI410789B (zh) | 單晶片系統及用於其之方法 | |
CN102163072B (zh) | 用于节能的基于软件的线程重映射 | |
TWI233545B (en) | Mechanism for processor power state aware distribution of lowest priority interrupts | |
CN113672539A (zh) | 通过接口的现有辅助引脚的边带信号传输 | |
CN108780436B (zh) | 用于功率优化的链路速度控制系统 | |
CN104052621A (zh) | 用于跨快速外围组件互连(pcie)段的平台管理消息的方法和系统 | |
IL195638A (en) | Power management in a data processing device having masters and slaves | |
CN111512266A (zh) | 用于低功率状态转换的握手协议的系统、装置和方法 | |
TW201003377A (en) | Platform power management based on latency guidance | |
KR20100023966A (ko) | Ulpi phy 인터페이스 표준을 사용하는 usb 2.0 링크 전력 관리 부록의 물리적 장치(phy) 지원 | |
US9881680B2 (en) | Multi-host power controller (MHPC) of a flash-memory-based storage device | |
TW201633161A (zh) | 用於高效能互連中之嵌入式串流路徑的方法、設備及系統 | |
TWI564684B (zh) | 一般主機控制器延遲方法及設備 | |
CN108351680A (zh) | 用于使用带内信令提供功率状态信息的方法和装置 | |
CN102708079B (zh) | 应用于微控制器的控制数据传输的方法及系统 | |
CN103984543A (zh) | 一种在国产飞腾处理器上实现待机、休眠及唤醒的方法 | |
Kwa et al. | PCI Express* Architecture Power Management | |
CN102591820A (zh) | 一种idma总线桥装置 | |
CN118732814A (zh) | 改善usb连接器系统的性能和电池寿命的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |