TWI417561B - 用以測試信號路徑之測試系統與方法 - Google Patents

用以測試信號路徑之測試系統與方法 Download PDF

Info

Publication number
TWI417561B
TWI417561B TW098130924A TW98130924A TWI417561B TW I417561 B TWI417561 B TW I417561B TW 098130924 A TW098130924 A TW 098130924A TW 98130924 A TW98130924 A TW 98130924A TW I417561 B TWI417561 B TW I417561B
Authority
TW
Taiwan
Prior art keywords
phase
signal
test
signal path
locked loop
Prior art date
Application number
TW098130924A
Other languages
English (en)
Other versions
TW201027100A (en
Inventor
Jochen Rivoir
Original Assignee
Advantest Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Singapore Pte Ltd filed Critical Advantest Singapore Pte Ltd
Publication of TW201027100A publication Critical patent/TW201027100A/zh
Application granted granted Critical
Publication of TWI417561B publication Critical patent/TWI417561B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/0082Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0085Monitoring; Testing using service channels; using auxiliary channels using test signal generators

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

用以測試信號路徑之測試系統與方法
根據本發明之實施例係有關一種用以測試信號路徑之測試系統,其中該測試系統包含一相位經調變之鎖相迴路(PLL),及一種使用一相位經調變之鎖相迴路用以測試信號路徑之方法。根據本發明之若干實施例係有關使用經調變之PLL之RFIC(RFIC=射頻積體電路)之測試。根據本發明之其它實施例係有關使用PLL之相位變化進行同相位/正交相位(I/Q)不匹配之測量。
發明背景
測試積體電路之信號路徑的不合理想、非線性、非對稱或不匹配(舉例)或評估信號路徑的品質乃保證電路操作無誤的重要因素。因此理由故經常大量致力於努力藉集積式自我測試或藉部分昂貴外部測試控制來測試積體電路之信號路徑。
RFIC之一種已知測試裝備之實例顯示於第2圖及第3圖。第2圖顯示RFIC 200之方塊圖,顯示RFIC 200之元件裝備。此處RFIC 200之發射器210及接收器250分別係於上半及下半示例說明。發射器210包含一同相位分支212及一正交相位分支214。發射器210之同相位分支212係由低通濾波器216(LPF)通過同相位/正交相位混合器218至組合器230。發射器210之正交相位分支214係由一額外低通濾波器216通過該同相位/正交相位混合器218至組合器230。透過一相移單元222(例如0度/90度),同相位/正交相位混合器218被提供以來自鎖相迴路220(PLL)之一同相位信號及一相移信號。組合器230將同相位分支212中之信號重疊以正交相位分支214中之信號,且使已重疊之信號可供可規劃增益放大器224(PGA)利用。可規劃增益放大器224係透過一功率放大器226(PA)而連結至發射器TX之一輸出端。
於輸入端(RX),該接收器包含耦接至一可規劃增益放大器264之一低雜訊放大器266(LNA)。於該可規劃增益放大器264之後,分裂270成一同相位分支252及一正交相位分支254,其中該同相位分支252及該正交相位分支254包含一同相位/正交相位混合器258及各自包含一低通濾波器256。該同相位/正交相位混合器258係透過一相移單元262而連結至一鎖相迴路260。
適切地,第3圖顯示一種用以測試RFIC之信號路徑之已知測試系統300,其中該信號路徑係由發射器延伸至接收器。用於此處,需要兩個精密激勵310、320(Stim1、Stim2)諸如函數產生器(AWG=任意波產生器)用以產生測試信號,及需要兩個精密響應分析器340、350(Resp1、Resp2)諸如數位化器(DTZ)用以評估測試信號。此外,於本實例中,於接收器與發射器間之信號路徑有一衰減器330(Att)來將高TX功率位準(TX:發射器或發射)調整至低RX功率位準(RX:接收器或接收)。
如此可使用所謂的回送測試例如用於測試評估響應之對稱性及非線性度,非線性度為RFIC是否發揮功能至某種顯著程度的指標。
使用函數產生器310、320用以產生測試信號及使用精密分析器340、350用以評估測試信號表示實施上須付出大量努力且價格昂貴。如此也適用於將函數產生器及分析器直接集積入電路,以及適用於藉外部函數產生器控制該積體電路及/或藉外部分析器評估該等測試信號二者。
舉例言之,於「用於IQ調變RF收發器之集積式BIST解決辦法」,作者E.S. Erdogan,S. Ozev中,顯示一種方法,假設集積式同相位/正交相位(I/Q)數位至類比變換器(DAC)及集積式同相位/正交相位類比至數位變換器(ADC),或假設(昂貴的)外部儀器設備用來產生用於TX同相位/正交相位輸入端之精密輸入波形及用來精密數位化該同相位/正交相位RX輸出波形。
配合第2圖示例說明之RFIC,第4圖顯示RFIC 400之方塊圖,其中繪圖例如當使用同相位/正交相位架構時可能出現的不對稱或不匹配。舉例言之,此等非對稱性為同相位分支212與正交相位分支214間之相位不匹配410、430,以及同相位分支212與正交相位分支214中之增益不匹配420、440。例如此等干擾可能各自獨立發生於發射器(TX)及接收器(RX)。
舉例言之,此等同相位/正交相位不匹配造成所發射之信號或測試信號的失真,因此對用於測試或校正的測量值相當重要。此種RF收發器中之同相位/正交相位不匹配的測量例如可無需昂貴儀器設備進行既不似測試標準也非用作為校正。如第4圖所示,發射器(TX)之相位不匹配、接收器(RX)之相位不匹配、發射器(TX)之增益不匹配及接收器(RX)之增益不匹配例如表示重要數值。
發明概要
本發明之目的係提供一種簡單且具成本效益之測試信號路徑之測試系統及方法。
此項目的可藉如申請專利範圍第1項之裝置及如申請專利範圍第12項之方法解決。
本發明之實施例提供一種用以測試一信號路徑之測試系統,包含一測試信號產生器及一信號處理裝置,其中該測試信號產生器包括一調變器及一鎖相迴路。此處,該測試信號產生器之鎖相迴路係配置來提供一測試信號及將該測試信號耦接入待測信號路徑。測試信號產生器之調變器係耦接至該測試信號產生器之鎖相迴路,及係配置來允許測試信號之相位調變。信號處理裝置係配置來接收及處理測試信號。此處待測信號路徑係由該測試信號產生器之鎖相迴路延伸至該信號處理裝置。
根據本發明之又一實施例提供一種用以測試一信號路徑之方法,其中首先,藉一測試信號產生器來產生一測試信號,其中該測試信號產生器包含一調變器及一鎖相迴路,其中該測試信號產生器之鎖相迴路係配置來提供一測試信號及將該測試信號耦接入該信號路徑,及其中該測試信號產生器之調變器係配置來允許該測試信號之相位調變。
隨後發生該測試信號耦接入該信號路徑,接著為藉一信號處理裝置來接收該測試信號,其中該信號處理裝置係配置來接收與處理測試信號,及其中該待測信號路徑係由該測試信號產生器之鎖相迴路延伸至該信號處理裝置。
然後進行接收自該信號處理裝置之測試信號的評估來執行信號路徑的評比。
根據本發明之實施例係基於下述中心構想,利用相位經調變之鎖相迴路來提供一測試信號且將此測試信號耦接入待測信號路徑。然後此測試信號通過待測信號路徑,且由該信號處理裝置來接收與處理。
經由使用相位經調變之鎖相迴路,不再需要昂貴的函數產生器來提供測試信號。許多積體電路中,已經存在有相位經調變之鎖相迴路,且可用以測試該測試信號路徑。於不含任何相位經調變之鎖相迴路之積體電路中,使用少量額外努力即可容易地將一調變器與一鎖相迴路集積。如此,經由使用相位經調變之鎖相迴路,可提供簡單且具成本效益之測試系統。如此可減少或節省測試設備(例如函數產生器)之成本。
於根據本發明之若干實施例中,信號處理裝置係配置來執行經由評估所接收的測試信號,如此判定信號路徑之品質來執行該信號路徑的評比。
於根據本發明之若干實施例中,信號處理裝置包含一調變器及一鎖相迴路,其中該信號處理裝置之鎖相迴路係配置來提供一參考信號,及其中該信號處理裝置之調變器係配置來允許該信號處理裝置之鎖相迴路之相位調變。根據本發明之若干額外實施例,包括設置於該信號路徑之一低通濾波器,此時該低通濾波器包含小於該測試信號產生器之鎖相迴路之基頻的截止頻率(又稱角頻率)。然後信號處理裝置例如藉評估已濾波之測試信號來評比信號路徑的品質。
於根據本發明之若干實施例中,混合器係設置於該信號路徑,且係配置來將該測試信號與一參考信號混合。然後信號處理裝置藉例如評估已混合之測試信號而評比該信號路徑之品質。
圖式簡單說明
後文將參考附圖詳細說明根據本發明之實施例,附圖中:第1圖為用以測試信號路徑之測試系統之方塊圖;第2圖為RFIC之方塊圖;第3圖為用以測試RFIC之信號路徑之已知測試系統之方塊圖;第4圖為具有顯著非理想之基於同相位/正交相位RFIC之方塊圖;第5圖為已調變之ADPLL(ADPLL=全數位鎖相迴路)之方塊圖;第6圖為用於測定信號路徑之頻率相依性非對稱性之用以測試信號路徑之測試系統之方塊圖;第7圖為通過理想信號路徑後一測試信號之頻譜;第8圖為通過具頻率相依性非對稱性之信號路徑後,一測試信號之頻譜;第9圖為具有用以補償時間延遲之裝置之用以測試信號路徑之測試系統之方塊圖;第10圖為用於測試信號路徑之非線性度之用以測試信號路徑之測試系統之方塊圖;第11圖為通過具有非線性度之信號路徑後,一測試信號之頻譜;第12圖為LINC發射器(LINC=使用非線性組件之線性放大)之方塊圖;第13圖為用於基於LINC之RFIC於用以測試信號路徑之測試系統之方塊圖;第14圖為極性調變發射器之方塊圖;第15圖為用於基於極性之RFIC於用以測試信號路徑之測試系統之方塊圖;第16圖為用於基於同相位/正交相位之RFIC於用以測試信號路徑之測試系統之方塊圖;第17圖為具有回送測試配置之基於同相位/正交相位RFIC之示意模型;第18圖為用以測定兩個相位經調變之鎖相迴路間之扭斜之測試系統之示意模型說明;第19圖為用以提供相等信號位準之裝置之電路圖;及第20圖為用以測試一信號路徑之方法之流程圖。
較佳實施例之詳細說明
第1圖顯示根據本發明之一實施例用以測試信號路徑102之測試系統100之方塊圖。此處測試系統100包括一測試信號產生器110及一信號處理裝置140,其中該測試信號產生器110包含一調變器120及一鎖相迴路130。該測試信號產生器110之鎖相迴路130係配置來提供一測試信號且將該測試信號耦接入待測信號路徑102。測試信號產生器110之調變器120係耦接至測試信號產生器110之鎖相迴路130且係配置來允許該測試信號之相位調變。信號處理裝置140係配置來接收與處理該測試信號。此處待測信號路徑102係由該測試信號產生器110之鎖相迴路130延伸至信號處理裝置140。
此處,不再需要擁有用以產生測試信號路徑102之測試信號之函數產生器。如此可容易地且具成本效益地製造或集積測試系統100。
例如於積體電路實施測試系統100容易實現,原因在於於許多積體電路中,原已存在有相位經調變之鎖相迴路而可用於測試信號路徑。於不含相位經調變之鎖相迴路之積體電路中,調變器與鎖相迴路之集積以小量額外努力即變成可能。
相位經調變之鎖相迴路130例如可配置為ADPLL(全數位鎖相迴路)。經調變之ADPLL 500之一個實例示例顯示於第5圖。ADPLL 500包括一調變器120(Mod)、一相位累加器510(phase accum)、一時間至數位變換器520(TDC)、一低通濾波器530及一經數位控制之振盪器540(DCO)。為了於經數位控制之振盪器540之輸出端542產生測試信號,參考信號502(REF)提供予相位累加器510及時間至數位變換器520。相位累加器510及時間至數位變換器520之輸出信號重疊調變器120之信號φ(t),且於進一步重疊調變器120之信號φ(t)之後透過低通濾波器530提供予經數位控制之振盪器540。此外,經數位控制之振盪器540之輸出信號返回時間至數位變換器520。經由此種配置,允許於經數位控制之振盪器540之輸出端542提供相位經調變之測試信號(例如sin(ωt+φ(t))。
不似習知類比鎖相迴路,ADPLL 500可經數位相位調變,原因在於數位控制的振盪器輸入信號及相位誤差為數位字元,允許簡單但又極為準確且非侵入性的調變(用於測試目的)。如此也適用於分量-N鎖相迴路至較低程度,於該處穩態相可精密控制,但動態相調變受類比迴路動力學影響。
第6圖顯示根據本發明之一實施例,用於測定信號路徑中之頻率相依性非對稱性的用以測試信號路徑之測試系統600之方塊圖。該測試系統600包括該調變器120(Mod)、鎖相迴路130(PLL)、一待測電路610(CUT)其係屬該信號路徑之一部分、一混合器620、一低通濾波器630(LPF)、及一檢測器640(Det),其中該檢測器640屬於該信號處理裝置140之一部分。
此處,該信號路徑從鎖相迴路130通過待測電路610、通過混合器620及通過低通濾波器630延伸至檢測器640。進一步,該鎖相迴路130之輸出端係連結該待測信號路徑,且係透過一額外路徑602而直接連結混合器620之輸入端。
混合器620係配置來混合順著信號路徑前進且與待測電路610互動之該測試信號Ψ(t),與原先測試信號Φ(t)(例如Φ(t)=cos(ωt+φ(t)),此處φ(t)係與調變器120之相位調變信號相對應,該原先測試信號Φ(t)係透過額外路徑602而直接源自於該鎖相迴路130。
混合測試信號x(t)係藉低通濾波器630濾波及然後提供予檢測器640。此處,低通濾波器630包含比鎖相迴路130之基頻更小的截止頻率。藉此原先測試信號之頻率部分及較高頻部分被過濾出。
然後已濾波之測試信號y(t)藉信號處理裝置140之檢測器640測試,且可評估來檢測該信號路徑之頻率相依性非對稱性,如此可做與該信號路徑之品質相關的陳述。
於通過理想信號路徑後,測試信號之頻譜700顯示為第7圖之實例。當通過理想信號路徑時,測試信號保持不變。如此,混合器620混合該信號與其本身。此處,DC電壓部分704除外,只出現於鎖相迴路之基頻730雙倍範圍之頻率部分702。鎖相迴路之基頻720標示為ω。進一步,第7圖中,示例顯示低通濾波器(LPF)之特性710。
屬於信號路徑之一部分之理想信號路徑或理想待測電路之表現可以數學方式表示如下,例如:
如此,已混合且已濾波之測試信號y(t)只是DC信號。
第7圖顯示藉低通濾波器濾波前之頻譜具有下列數值:
ω=2π‧43
φ(t)=0,2‧sin(2π‧3‧t)
φ’(t)=φ(t)
適切地,第8圖顯示一測試信號於通過具有頻率相依性非對稱性之信號路徑後之頻譜800。換言之,待測電路或待測信號路徑具有非對稱性或非平坦頻率響應。如此表示當通過該信號路徑時,部分或全部測試信號之頻譜之不同頻率被以不同強度放大或衰減。
具有頻率Ω之相位調變獲得以鎖相迴路之基頻(也稱作為載波(頻率))為中心呈對稱之成對調性於頻率ω-kΩ及ω+kΩ。
兩側不同衰減之待測電路或待測信號路徑破壞此種對稱性,結果導致於已混合且已濾波之測試信號y(t)中之低頻內容。
第8圖顯示混合型測試信號x(t)於濾波前之頻譜,例如若該待測電路為第二級低通巴特沃司(Butterworth)濾波器具有於載波頻率(鎖相迴路之基頻)之角頻率,或若具有截止頻率(角頻率)於載波頻率範圍之第二級低通巴特沃司濾波器係設置於該待測信號路徑。
頻譜800顯示經由混合原先測試信號Φ(t)與經非對稱性地衰減的測試信號Ψ(t),於該鎖相迴路基頻雙倍範圍之頻率部分802包含如同於理想信號路徑的類似形式。但經由非對稱性衰減,也獲得低頻頻率部分804。於濾波混合型測試信號後,信號處理裝置或檢測器可評估低頻頻率部分俾便評比信號路徑的品質。
如此例如待測信號路徑或待測電路(例如RFIC)之頻率響應之對稱性或平坦度可藉所述測試系統測量。用於此項目的,待測信號路徑或待測電路單純以相位經調變之測試信號(相位經調變之載波)激勵,通過該信號路徑或待測電路之測試信號係混合原先測試信號,已混合的測試信號經低通濾波,及該已混合且已濾波之測試信號之活性係用作為該待測信號路徑或待測電路之品質之測量值。
由於已調變之鎖相迴路用作為激勵,故無需外部激勵器諸如函數產生器。濾波器輸出信號的經濾波之信號y(t)只含有非對稱性或非理想假信號(DC組分除外),因此比較具有小型非理想的大信號遠更容易測量。此外,動態範圍顯著改良,且無需數位化,原因在於單純功率檢測或最大值檢測即足。
舉例言之,對一給定時間積分功率檢測器(二極體)、對一給定時間abs(.)(數量之絕對值之積分)、或最大值固定檢測(最大值檢測)皆可能檢測(已混合且已濾波信號之)活性。使用具有較低要求諸如解析度要求之數位至類比變換器(ADC)也同等可檢測活性,原因在於所需動態範圍及/或樣本率減少,原因在於無需有關頻譜之細節資訊只要瞭解總功率即足。
不含任何頻率相依性之非線性度諸如振幅相依性增益於本實例中不會將其本身暴露於經濾波之信號y(t)。
第9圖顯示根據本發明之一實施例,具有一裝置用於補償時間延遲或調整通過待測電路之延遲之用以測試信號路徑之測試系統900之方塊圖。若作為該信號路徑之一部分之待測信號路徑或待測電路610包含延遲(例如理想上Ψ(t)=Φ(t-τ)),則該時間延遲可藉參考信號之延遲調變補償,參考信號φ’(t)=φ(t-τ)(例如Φ’(t)=cos(ωt+φ’(t)),也稱作第二載波。
此處測試系統900具有如同第6圖所示測試系統的類似裝備。但混合器620被供給第二鎖相迴路930之參考信號,而非來自於測試信號產生器110之鎖相迴路130之原先測試信號,其中耦接至第二鎖相迴路930之第二調變器920允許該參考信號之相位調變。
若延遲為未知,則變更用於獲得已混合且已濾波信號y(t)之最低活性之調變延遲可獲得期望的結果(延遲數值)。
第10圖顯示根據本發明之一實施例,用於測定信號路徑之非線性度之用以測試信號路徑之測試系統1000之方塊圖。測試系統100據第6圖所示測試系統之類似原理建立。但於待測信號路徑中,並未設置混合器(如此Ψ(t)=x(t))。於信號路徑終點,測試信號藉低通濾波器630直接濾波,且提供予信號處理裝置140之檢測器640。
適切地,第11圖顯示一測試信號通過具非線性度之信號路徑後之頻譜。此處,例如非線性度為振幅相依性增益,但該非線性度主要不包含任何頻率相依性。此處頻譜顯示於該測試信號產生器之鎖相迴路之基頻720範圍內之原先信號之頻率部分1120、由非線性度所引起之該鎖相迴路基頻730加倍之頻率部分1130、及也由該非線性度所引起之低頻頻率部分1110。由該低通濾波器之特性710顯然易知,於該鎖相迴路基頻720之範圍及鎖相迴路之基頻730之加倍範圍之頻率部分被過濾出。然後藉信號處理裝置或檢測器檢測與評估低頻頻率部分1110,因而檢測信號路徑之非線性度。
此處須注意奇次羃非線性度典型並未顯示於低頻。舉例言之,於信號路徑或於待測電路之偶次羃非線性度於測試信號之調性(頻率)間產生低頻交互調變乘積,也標示為已調變之激勵波形Φ(t)。於已濾波之測試信號y(t)中為可見。
第11圖顯示測試信號x(t)於藉用於具偶非線性度之信號路徑或待測電路之低通濾波器濾波前之頻譜實例。
經由使用相位經調變之測試信號(載波)激勵信號路徑或待測電路,接著於通過信號路徑或待測電路後低通濾波該測試信號,以及使用濾波器輸出活性(已濾波之測試信號之活性),如此一信號路徑或待測電路之非線性度測量值例如可用作為該信號路徑或待測電路之品質之測量值。用於理想信號路徑或理想待測電路,經濾波之測試信號y(t)為零。
第12圖顯示已知LINC發射器1200(LINC=使用非線性組分線性放大)之一實例。如方塊圖所示,LINC發射器1200包括兩個相位經調變之鎖相迴路1210、1220連結至一組合器1230。組合器1230係配置來重疊來自於鎖相迴路1210、1220二者之信號,且透過可規劃增益放大器1240而提供該已重疊之信號予一功率放大器1250。
藉該發射器1200之兩個相位經調變之鎖相迴路1210、1220,可於一常見模式相位調變中(透過組合器1230)造成相位經調變之信號。於差異相位調變中,可產生振幅調變。
由於已經存在有相位經調變之鎖相迴路,於包含LINC發射器之系統中,容易實施用以測試信號路徑之測試系統。
第13圖顯示根據本發明之一實施例,用於基於LINC之RFIC之用以測試信號路徑之測試系統1300之方塊圖。該RFIC之組成係類似第2圖所示原理,其中該發射器部分不含同相位/正交相位架構,反而含有LINC架構,如第12圖所示。LINC發射器之兩個相位經調變之鎖相迴路130中之一者係用於產生測試信號。為了測試從第二鎖相迴路1220至組合器1230之信號路徑,第二鎖相迴路1220可用於產生測試信號。
發射器部分之輸出裝置(TX)係連結至該接收器部分之輸入裝置(RX),藉此信號路徑從發射器至接收器,例如藉此允許基於LINC之RFIC之回送測試。
如第2圖所示,測試系統1300之接收器部分也於同相位/正交相位架構具體實施,但替代第2圖所示之鎖相迴路,使用可藉調變器1310作相位調變之一相位經調變之鎖相迴路1320,且配置來提供參考信號Φ’(t)。
如此,待測信號路徑係從測試信號產生器110之相位經調變之鎖相迴路130,通過一組合器1230、一可規劃增益放大器1240、一功率放大器1250、一低雜訊放大器266及一額外可規劃增益放大器264而延伸至同相位/正交相位混合器620,及由該處延伸至低通濾波器630,其中一低通濾波器630係設置於同相位分支252,及另一低通濾波器630係設置於正交相位分支254。兩個低通濾波器630各自係連結至檢測器640,檢測器640屬於信號處理裝置140之一部分。相位經調變之鎖相迴路1320及相關聯之調變器1310係配置來提供參考信號,也構成信號處理裝置140之一部分。透過相移單元262,相位經調變之鎖相迴路1320係連結至同相位/正交相位混合器620,如此可提供參考信號予同相位/正交相位混合器620。
此外或另外,(信號處理裝置140之)相移單元262例如可直接連結至測試信號產生器110之鎖相迴路130來提供原先測試信號予同相位/正交相位混合器620。
舉例言之,藉第13圖所述裝備,可實現用以檢測信號路徑中之頻率相依性非對稱性之測試系統,如第6圖所示。替代原先測試信號,參考信號若包含相同相位調變,則該參考信號也可用來混合通過該信號路徑之測試信號。此處,該測試信號與參考信號間之相位延遲也可藉第9圖所述方法補償。若存在於同相位/正交相位混合器620之相位經調變之參考信號或原先測試信號係由一常數信號(但不等於零)所置換,則該裝備將與第10圖所示測試系統相對應,且可用於檢測信號路徑中之非線性。
接收器部分之相位經調變之鎖相迴路1320如此被佈署作為激勵。發射器之經調變的PLL再度制衡也作為激勵。如此無需昂貴的函數產生器。如前文說明,也無需用於信號處理的昂貴的分析器,原因在於只可測試測試信號之低頻部分。
例如替代基於LINC之發射器,可使用具有極性調變之發射器。第14圖顯示極性調變發射器1400之方塊圖,其中發射器1400包括一相位經調變之鎖相迴路1410、一可規劃增益放大器1420及可經調變之一功率放大器1430。振幅及相位係獨立調變。
適切地,第15圖顯示根據本發明之一實施例,用以測試用於基於極性之RFIC之一信號路徑之測試系統1500之方塊圖。測試系統1500之裝備及操作模式係與第13圖所述測試系統之裝備及操作模式相對應。唯一差異在於使用不同的發射器架構。但已經存在之發射器模組之相位經調變之鎖相迴路130轉而用以產生測試信號。如此用於實現用以測試信號路徑之測試系統的額外費用保持極低。再度,發射器之已調變的PLL被用作為激勵來制衡。
另一項可能包含於同相位/正交相位架構實施發射器。用於此項目的,第16圖顯示根據本發明之一實施例,用於基於同相位/正交相位RFIC(基於I/Q之RFIC)用以測試一信號路徑之測試系統1600之方塊圖。測試系統1600之裝備及操作模式係類似第13圖及第15圖已經顯示及說明者。差異在於使用如第2圖已經說明之同相位/正交相位發射器。已經存在的發射器模組之鎖相迴路於此處係以相位經調變之鎖相迴路130置換,或經延伸因此可提供相位經調變之測試信號。
待測信號路徑轉而從測試信號產生器110之鎖相迴路130延伸至信號處理裝置140,其中該信號路徑部分包含同相位分支及正交相位分支。
同相位分支212之輸入端A 1610及正交相位分支214之輸入端B 1620被供給常數信號,諸如邏輯0或邏輯1用來測試信號路徑。容易維持此等位準且無需任何額外費用,原因在於信號係於電路中可利用。藉適當選擇於同相位分支212之輸入端A 1610及正交相位分支214之輸入端B 1620(舉例),發射模組之同相位分支或正交相位分支214或兩個分支的組合可經測試。舉例言之,經由施加邏輯1至同相位分支212之輸入端A 1610及施加邏輯0至正交相位分支214之輸入端B 1620,同相位分支212變成作用狀態。此外,經由評估連結至接收器模組之同相位分支252之低通濾波器630之輸出端的檢測器642,可測試接收器之同相位分支252。經由評估連結至正交相位分支254之低通濾波器630之輸出端的檢測器640,可測試接收器之正交相位分支254。
如此根據第6圖及第10圖之原理轉而可實現用以檢測頻率相依性非對稱性及非線性度之測試系統。
相位經調變之鎖相迴路130係制衡作為激勵來產生一測試信號,其中該測試信號係藉接收器部分之同相位/正交相位混合器620降頻,例如用以測定頻率相依性非對稱性,該混合器620被供給接收器之相位經調變之鎖相迴路130之參考信號(如此係與例如第6圖之測試系統相對應),以及另一方面,參考信號維持常數(但係屬非零常數),例如用以檢測非線性度,藉此測試信號未被降頻(如此係與例如第10圖之測試系統相對應)。
發射器之基頻輸入信號(TX BB input)於輸入端A 1610之信號及於輸入端B 1620之信號)可包含任何數值。但例如單純使用邏輯1及/或邏輯0。藉此方式也可選擇同相位分支212或正交相位分支214。其它固定數值結果導致測試信號於不同相位Φ(t)。例如,具有數位相位控制之ADPLL(全數位鎖相迴路)可用於調變。類比鎖相迴路也可發揮功能,但其較難以達成(測試信號產生器110之鎖相迴路之)發射器(TX)與(信號處理裝置140之鎖相迴路1320之)接收器的相等調變。如前文已述,也可使用一個經調變的(類比)鎖相迴路,及將其路由通過至兩項用途(一方面將測試信號耦接入信號路徑,及另一方面提供該測試信號予混合器620作為參考信號)。用於此項目的,例如也可使用經調變之類比鎖相迴路。舉例言之,NCO(數值控制振盪器)可用作為正弦相位調變源(調變器)。其它波形也有用,但NCO較為容易。
此外,同相位分支及正交相位分支所扮演的角色可交換來驗證同相位及正交相位發射路徑及接收路徑二者。可測試發射器部分(TX)及接收器部分(RX)之相位調變路徑之對稱性。經由調變源間意圖之相位差(不同相位經調變之鎖相迴路),可證實信號路徑並未死亡。例如,抵消係仰賴相同調變。
於基於同相位/正交相位電路中例如可能出現非理想情況,諸如第4圖所述。此種非理想情況例如同相位分支與正交相位分支間之相位不匹配(相位差)或增益不匹配(增益差)可藉二分支之小量差異發展出,由於該小量差異導致二分支之對稱性遭到破壞。
配合第16圖示例顯示之測試系統,第17圖顯示根據本發明之一實施例,具有回送配置之基於同相位/正交相位RFIC之示意模型1700。模型1700只包含對用以測量同相位/正交相位不匹配相當重要之該等組件。其它組件被忽略或加總至常數參數。
舉例言之,發射部分之低通濾波器未被列入考慮,原因在於於信號路徑測試期間,本實例中之輸入信號A 1610及輸入信號B 1620為固定(時間常數)。進一步,分別設置於鎖相迴路與同相位/正交相位混合器218、620間之兩個0度/90度相移單元係被列入考慮,考慮方式係經由對同相位分支212、252使用正弦函數(例如a(t)=sin(Ωt+φ(t-τ))、u(t)=sin(Ωt+φ(t-T)),此處φ(t-τ)及φ(t-T)分別表示鎖相迴路之相位調變信號),以及對正交相位分支214、254使用餘弦函數(例如b(t)=cos(Ωt+φ(t-τ)、v(t)=cos(Ωt+φ(t-T)),此處φ(t-τ)及φ(t-T)表示鎖相迴路之相位調變信號)。
第17圖中,於發射部分之同相位/正交相位混合器218前方之發射部分之同相位分支212中之測試信號標示為a(t),於發射部分之同相位/正交相位混合器218前方之發射部分之正交相位分支214中之測試信號標示為b(t),於組合器230後方之發射部分之輸出端的測試信號標示為s(t),於接收器部分之同相位/正交相位混合器620前方於接收器部分之輸入端的測試信號標示為r(t),於接收器部分之同相位/正交相位混合器620前方於接收器部分之同相位分支252之參考信號標示為u(t),於接收器部分之同相位/正交相位混合器620前方於接收器部分之正交相位分支254之參考信號標示為v(t),於接收器部分之同相位/正交相位混合器620後方於接收器部分之同相位分支252之測試信號標示為x(t),及於接收器部分之同相位/正交相位混合器620後方於接收器部分之正交相位分支254之測試信號標示為y(t)。
增益不平衡1770、1780(增益不匹配)也可插入另二混合器埠(輸入端或輸出端)中之任一者。換言之,發射部分之增益差1770也可插入正交相位分支214之同相位/正交相位混合器218前方或同相位分支212之同相位/正交相位混合器218前方或後方。同理,接收器部分之增益差1780可插入接收器部分之同相位分支252中之同相位/正交相位混合器620前方、混合器620後方、或混合器620與信號處理裝置140之鎖相迴路1320間。
相位不平衡隨著時間的延遲被模型化,原因在於調變也被延遲。於兩個混合器218中之任一者之後,或混合器218與測試信號產生器110之鎖相迴路130間,發射器相位不平衡1750也被模型化。於兩個混合器620中之任一者之前,或混合器620與信號處理裝置140之鎖相迴路1320間,接收器相位不平衡1760也可經模型化。
接收器之低通濾波器630(L(ω),L)係被模型化為理想帶有角頻率ω/2,完美通過基頻及遏止上影像。
信號路徑增益及回送衰減被堆入增益參數G 1702。信號路徑及回送延遲被堆入參數γ1704。
於第16圖所示測試系統相反,信號處理裝置140包含一額外組合器1710於示意模型1700。組合器1710係配置來重疊於接收器部分之同相位分支252之低通濾波器630之輸出端1720之一信號X(t)與正交相位分支254之低通濾波器630之輸出端1730之信號Y(t),以及來提供重疊信號Z於輸出端1740。
如此,欲測量發射器(TX)之扭斜δ1750(相位差)、發射器(TX)之增益不匹配g 1770、接收器(RX)之扭斜ε1760(相位差)及接收器(RX)之增益不匹配h 1780,其中回送延遲γ1704及回送增益G 1702為未知。
此處,可控制之輸入量為發射器(精準)之相位τ(以時間為單位),其係藉測試信號產生器110之鎖相迴路130(Osc)建立,接收器(精準)之相位T(以時間為單位),其係藉信號處理裝置140之鎖相迴路1320(Osc)建立,於發射器之同相位分支212之輸入端1610之信號A及於發射器之正交相位分支214之輸入端1620之信號B(例如可最準確地產生邏輯0位準及邏輯1位準)。如此,相位值可換算成相對應之時間值。
於X’、Y’、Z’(於兩個低通濾波器630之輸出端1720、1730及於組合器1710之輸出端1740)之位準或活性量獲得作為可利用的評估資訊(例如可極為準確地測量「無活性」)。
經由收集於可用輸入信號(τ、T、a、b)之多種組合下之可用資訊(X、Y、Z),可算出及/或獲得四個不匹配組分(δ、g、ε、h)。各項組合結果導致一個不匹配組分之方程式。經由使用足量的各項組合,可測定全部不匹配組分。
根據本發明之若干實施例係有關一種經由控制相位測量兩個混合型鎖相迴路間之相位差之方法。用於此項目的,第18圖顯示用以測定兩個相位經調變之鎖相迴路間之相位差之測試系統之示意模型說明圖。模型說明圖1800顯示一第一相位經調變之鎖相迴路1810及一第二相位經調變之鎖相迴路1820,其輸出信號係藉混合器1830混合。已混合信號x(t)藉低通濾波器1840濾波,而已濾波信號X(t)係提供於低通濾波器1840之輸出端。
用於此項目的,首先,於低通濾波器1840輸出端之信號X(t)必須運算為扭斜α 1850及(第一鎖相迴路1810之)相位φ(t)及(第二鎖相迴路1820之)相位Ψ(t)之函數。
使用此項結果,經由控制其相位φ(t)及Ψ(t),可以兩種不同方式測量兩個相位經調變之鎖相迴路間之扭斜α(相位差)。
測量載波(信號)間之扭斜的可能包含使用靜態相位調整。
φ(t)=Ωτ,Ψ(t)=ΩT
如此已濾波之輸出信號X為DC電壓信號。若T及/或τ係經調整使得已濾波之輸出信號X達到最大值,則將獲得相位差α 1850。
α=T-τ
另外,已濾波之輸出信號X也可調整為最小值,或調整至X=0。
測量相位調變間之扭斜之又一項可能包含使用動態相位調節。
如此已濾波之輸出信號X為動態信號。對τ=α變成靜態。如此扭斜α 1850可藉調整τ測定,其中τ係經調整使得已濾波輸出信號X之活性達到最小值(或零)。另外,τ也可經調整用於獲得輸出信號X之最大活性。
此處,例如可探勘ADPLL允許經由數位控制達成極為準確的相位調整及極為準確的相位調變之事實。但該方法也可應用至類比鎖相迴路。
第18圖所示配置也出現於第17圖所示測試系統模型1700,其中第一相位經調變之鎖相迴路1710係與測試信號產生器110之鎖相迴路130相對應,第二相位經調變之鎖相迴路1820係與信號處理裝置140之鎖相迴路1320相對應,混合器1830係與接收器部分之同相位/正交相位混合器620相對應,及低通濾波器1840係與同相位分支252及正交相位分支254之低通濾波器630相對應。如此,藉所述方法可測定回送延遲γ1704。
根據本發明之若干實施例係有關一種測量基於同相位/正交相位之RFIC中之相位不平衡之方法,諸如示意顯示於第17圖。於接收器部分(RX)之同相位/正交相位混合器630之發射器(TX)與接收器(RX)相位調變(測試信號與參考信號)間之扭斜,且係於(同相位分支252之低通濾波器630之輸出端1720)信號X及(正交相位分支254之低通濾波器630之輸出端1730)信號Y測得者取決於發射器(TX)與接收器(RX)之相位不平衡、回送延遲、同相位分支212之輸入信號A 1610及正交相位分支214之輸入信號B 1620,其中可控制同相位分支212之輸入信號A 1610及正交相位分支214之輸入信號B 1620而與發射器(TX)調變(測試信號)係採同相位分支212或正交相位分支214或二分支的組合獨立無關。
對輸入信號A 1610及B 1620之多個設定值,於低通濾波器630之輸出端1720、1730(X及Y)之調變扭斜之測量允許運算發射器(TX)與接收器(RX)相位不平衡(於不同分支中測試信號與參考信號之相位差)。
舉例言之,比較於相同低通濾波器630之輸出端(於接收器之相同分支,例如輸出信號X 1720)測量得之發射器同相位分支212(A=1、B=0)與發射器正交相位分支214(A=0、B=1)間之調變扭斜顯示發射器之相位不平衡1750(發射器部分之同相位分支212與正交相位分支214間之相位不平衡1750)。
以類似方式,經由比較接收器之同相位分支252(輸出信號X 1720)與接收器之正交相位分支254(輸出信號Y 1730)間之調變扭斜,可顯示對任何發射器相位調變之接收器之相位不平衡1760。
根據本發明之額外實施例係有關一種用於測量增益不平衡之方法。例如如第17圖之示意說明,此種方法可用於基於同相位/正交相位RFIC。
接收器之載波相位(到達接收器之測試信號)取決於發射器(TX)之同相位分支212之輸入信號A 1620之權重、發射器(TX)之正交相位分支214之輸入信號B 1620之權重、發射器(TX)之正交相位分支214之增益不平衡g 1770、及發射器(TX)之相位不平衡δ1750。
對同相位分支212之輸入信號A 1610及正交相位分支214之輸入信號B 1620之二設定值,於接收器部分之同相位分支之輸出信號X 1720或於正交相位分支之輸出信號Y 1730之載波扭斜(測試信號扭斜)之測量,允許對發射器(TX)之已知相位不平衡δ1750運算發射器(TX)之增益不平衡g 1770。
例如理想上,具輸入信號A=1及B=0之狀態與具輸入信號A=1及B=1之狀態間之載波相位差係等於45度。偏差係取決於發射器(TX)之相位及取決於發射器(TX)之增益不平衡g 1770。發射器(TX)之增益不平衡g 1770可對發射器(TX)之已知相位不平衡δ1750算出。
於接收器之同相位分支252(RX I)與接收器之正交相位分支254(RX Q)之載波扭斜測量值理想上差90度,偏差係由接收器之相位及增益不平衡所引起。
對任何輸入載波相位(測試信號相位)測量於接收器之同相位分支252及正交相位分支254之輸出信號1720、1730之載波扭斜,允許對已知之接收器(RX)之相位不平衡ε1760運算接收器(RX)之增益不平衡h 1780。
舉例言之理想上,45度載波扭斜導致於組合器1710輸出端1740之信號Z=X-Y=0。調整接收器(RX)之相位(參考信號之相位)至輸出信號Z=0,允許對該接收器(RX)之已知相位不平衡ε1760運算接收器(RX)之增益不平衡h 1780。
根據本發明之若干實施例係有關一種用以測定相位不平衡及增益不平衡之演繹法則或方法,包含:
-測定回送延遲;
-測定發射器部分(TX)之相位不平衡;
-測定接收器部分(RX)之相位不平衡;
-運算發射器部分(TX)之增益不平衡;
-運算接收器部分(RX)之增益不平衡。
根據本發明之若干實施例係有關一種用以測定基於同相位/正交相位之RFIC中之回送延遲γ1704之方法,諸如示意顯示於第17圖。
此處,於第一步驟中,設定輸入信號(例如A=1、B=0、非常數φ(t)、Ψ(t)=φ(t)、T=0)。
隨後τ經調整直到接收器部分之同相位分支252之輸出端1720之輸出信號X對τ=τ1 為常數為止。則γ=-τ1
數學上可以公式表示如下:
根據本發明之額外實施例係有關一種用以測定基於同相位/正交相位之RFIC中之相位不平衡δ1750之方法,諸如示意顯示於第17圖。
此處,首先,設定輸入信號(例如A=0、B=1、φ(t)、τ=-γ、Ψ(t)=φ(t))。
隨後,信號處理裝置140之鎖相迴路1320之相位T係調整直至於接收器部分之同相位分支252之輸出端1720之輸出信號X對T=T2 為常數為止。則δ=T2
數學上可以公式表示如下:
根據本發明之若干實施例係有關一種用以測定基於同相位/正交相位之RFIC中之相位不平衡ε1760之方法,諸如示意顯示於第17圖。
此處,首先,設定輸入信號(例如A=1、B=0、非常數φ(t)、τ=-γ、Ψ(t)=φ(t))。
隨後,信號處理裝置140之鎖相迴路1320之相位T係調整直至於接收器部分之正交相位分支254之輸出端1730之輸出信號Y對T=T3 為常數為止。則ε=-T3
數學上可以公式表示如下:
根據本發明之額外實施例係有關一種用以測定基於同相位/正交相位之RFIC中之增益不平衡g 1770之方法,諸如示意顯示於第17圖。
此處,首先,設定輸入信號(例如A=1、B=1、φ(t)=Ωγ、Ψ(t)=Ψ,其係與不含(相位)調變之信號相對應)。
隨後,調整Ψ直到於接收器部分之同相位分支252之輸出端1720之輸出信號X包含對Ψ=Ψ4 之最大值。然後可運算增益不平衡g 1770。
例如,此處,首先存在於同相位/正交相位混合器620之測試信號r(t)之相位ρ被運算為增益不平衡g 1770之函數,數學上以公式表示為:
隨後,可測定Ψ4 ,其中於接收器部分之同相位分支252之輸出端1720之輸出信號X包含最大值。數學上可公式化如下:
然後發射器之增益不平衡g 1770可透過Ψ4 運算,數學上可公式化如下:
根據本發明之若干實施例係有關一種用以測定基於同相位/正交相位之RFIC中之增益不平衡h 1780之方法,諸如示意顯示於第17圖。
此處,首先,設定輸入信號(例如A=1、B=0、φ(t)=π/4+Ωγ、Ψ(t)=Ψ,其係與未經(相位)調變之信號相對應)。
隨後,Ψ係調整直到於組合器1710之輸出端1740之輸出信號Z於Ψ=Ψ5 為零為止。然後可運算增益不平衡h 1780。
用於此項目的,例如首先測定於組合器1710之輸出端1740之輸出信號Z為Ψ之函數,其於數學上可公式化如下:
對Ψ=Ψ5 ,Z係等於零:
如此再度可基於Ψ5 運算接收器之增益不平衡h 1780,數學上表示如下:
於根據本發明之若干實施例中,測量發射器(TX)之增益不平衡仰賴輸入信號A及輸入信號B係等於1。(輸入信號A與輸入信號B)相等可藉施加相同信號至輸入信號A及輸入信號B而改良。用於此項目的,第19圖顯示用於提供相等信號位準之裝置之電路圖。此處,邏輯0或邏輯1之位準可藉四個開關1910施加至裝置之輸出信號A及/或輸出信號B。
根據本發明之若干實施例係有關一種用以測試信號路徑之方法,其中該方法也可應用於帶有類比基頻之RFIC。
根據本發明之若干額外實施例係有關一種用以測試信號路徑之方法,其中既無需外部波形產生器也無需外部波形分析器。
根據本發明之額外實施例係有關一種用以測試信號路徑之測試系統及一種用以測試信號路徑之方法,其中測量精度既不受晶片上數位至類比變換器(DAC)或類比至數位變換器(ADC)之不準確度所限,也不會受外部波形產生器或外部波形分析器之不準確度所限。
判定何時數值為零/最小值/最大值或判定最小活性/最大活性例如不要求線性度或(高)準確度,而只要求單一調性。只有相位調整必須儘可能地線性及精準,此點例如對ADPLL特別為真。
根據本發明之若干實施例係有關一種用以測試一信號路徑之方法,其中同相位/正交相位不平衡可藉下述測量,(測試信號產生器之)發射器之鎖相迴路相位及/或(信號處理裝置之)接收器之鎖相迴路相位之變化組合多個基頻輸入信號組合A、B而測定。為了達成此項目的,例如可測量輸出量(X、Y、Z),靜態相位可經調整來獲得最小或最大輸出信號X、Y、Z,或輸出信號等於零;或相位調變之延遲可經調整來獲得輸出量X、Y、Z之最小或最大活性。
根據本發明之若干實施例係有關一種方法,其中輸入信號A、B之其它數值組合用來替代0及1。例如可使用動態輸入信號A、B而非靜態信號。
根據本發明之額外實施例係有關一種方法,其中輸入信號係經調整來獲得輸出信號X、Y、Z之最大活性而非最小活性。調整輸出信號X、Y、Z至最小值、最大值或等於零可能相等。舉例言之,可測量輸出信號X、Y、Z而非調整至最小值、最大值或零,如此較快,但要求精度測量值。此外,靜態發射器相位調整等於靜態接收器相位調整。
為了計算相位差或相位不平衡及增益不平衡,使用下列三角公式作為基礎:
第20圖顯示根據本發明之一實施例,一種用以測試信號路徑之方法2000之流程圖。此處首先,藉測試信號產生器來產生一測試信號2010,其中該測試信號產生器包含一調變器及一鎖相迴路。該測試信號產生器之該鎖相迴路係配置來提供一測試信號且將該測試信號耦接入該信號路徑,其中該測試信號產生器之調變器係配置來允許測試信號之相位調變。
隨後,測試信號耦接2020入信號路徑,於通過待測信號路徑後,由信號處理裝置來接收2030測試信號。此處,該信號處理裝置係配置來接收及處理測試信號,其中該待測信號路徑係由該測試信號產生器之鎖相迴路延伸至該信號處理裝置。
隨後,評估2040由信號處理裝置所接收之測試信號,因而執行信號路徑的評比。
根據本發明之若干實施例係有關一種用以測試信號路徑之方法,其中低通濾波器設置於該信號路徑。該低通濾波器包含小於該測試信號產生器之鎖相迴路之基頻之截止頻率。如此,只有測試信號之低頻部分到達信號處理裝置。例如,經由評估已濾波之測試信號,可檢測於該信號路徑之非線性度。
根據本發明之額外實施例係有關一種測試信號路徑之方法,其中該信號路徑包含一混合器及一低通濾波器。該混合器係設置於信號處理方向中該低通濾波器上游的信號路徑,且係配置來混合順著信號路徑傳播之測試信號與參考信號,及提供於輸出端該已混合之測試信號。低通濾波器又包含比該測試信號產生器之鎖相迴路之基頻更小的截止頻率。
混合器混合已經順著信號路徑傳播之測試信號與參考信號,其中該參考信號係與由該測試信號產生器之鎖相迴路所提供之原先測試信號相對應。混合型測試信號隨後藉低通濾波器過濾且提供予該信號處理裝置。經由評估已混合且已濾波之測試信號,例如可檢測信號路徑之頻率相依性非對稱性。
根據本發明之若干實施例係有關一種用以測試一信號路徑之方法,其中該信號處理裝置包含一調變器及一鎖相迴路,其中該信號處理裝置之鎖相迴路係配置來提供一參考信號,及其中該信號處理裝置之調變器係配置來允許該參考信號之相位調變。
此外,該信號路徑包含一同相位分支、一正交相位分支、一第一同相位/正交相位混合器、一第二同相位/正交相位混合器、一第一低通濾波器及一第二低通濾波器。此處該第一同相位/正交相位混合器包括一同相位輸入端、一正交相位輸入端、一用於測試信號之輸入端及一用於相移測試信號之輸入端,且係設置於該信號路徑。該第二同相位/正交相位混合器包括一參考信號之輸入端及一相移參考信號之輸入端。第一低通濾波器係設置於同相位分支,且包含小於該測試信號產生器之鎖相迴路之基頻之一截止頻率。該第二低通濾波器係設置於該正交相位分支,及也包含小於該測試信號產生器之鎖相迴路之基頻之一截止頻率。第一同相位/正交相位混合器係設置於第二同相位/正交相位混合器上游之信號路徑,及該第一及第二低通濾波器係設置於信號處理方向中該第二同相位/正交相位混合器下游。
用於測試信號路徑,信號係施加至第一同相位/正交相位混合器之同相位輸入端及正交相位輸入端,參考信號係施加至第二同相位/正交相位混合器,及測試信號係耦接至該信號路徑。隨後,於通過測試路徑後,評估測試信號來執行該信號路徑的評比。
信號路徑之評比例如包括測定非理想性程度、非線性度、頻率相依性非對稱性、相位差、相位不平衡、增益差、增益不平衡、相位不匹配或增益不匹配。
例如,信號路徑之此等性質可由測試信號、參考信號、第一同相位/正交相位混合器之同相位輸入端之信號及/或第一同相位/正交相位混合器之正交相位輸入端之信號之變化區別及評估。
藉由相位調變或測試信號及/或參考信號之相位變化,例如可於第一低通濾波器之輸出端或第二低通濾波器之輸出端產生一信號或一靜態信號之最大值或最小值,藉此可測定該信號路徑之性質數量諸如非理想性程度、非線性度、頻率相依性非對稱性、相位差、相位不平衡、增益差、增益不平衡、相位不匹配或增益不匹配。
此處例如應用靜態(時間常數)信號至第一同相位/正交相位混合器之同相位輸入端及正交相位輸入端即足。
根據本發明之若干實施例係有關包含發射器部分及接收器部分之RFIC。但所述測試系統可整合入用以測試信號路徑之任何電路。
根據本發明之若干額外實施例係有關RFIC,其中接收器部分包含一同相位分支及一正交相位分支,但用於接收器部分只有一個分支之非同相位/正交相位架構亦屬可能。
於根據本發明之若干實施例中,測試信號產生器及信號處理裝置係整合於透過待測信號路徑彼此耦接之不同裝置上。例如,信號路徑部分也可為無線鏈路或光連結。
於根據本發明之若干實施例中,信號路徑為裝置之一部分,其中該裝置已經包含經調變之鎖相迴路。因此最小化用於實施該測試系統之額外努力。
根據本發明之若干實施例係有關可應用於電荷取樣接收器之測試系統,其中電荷取樣接收器包含混合器與低通濾波器之組合。
於根據本發明之若干實施例中,信號處理裝置包含一鎖相迴路,其中該信號處理裝置之鎖相迴路之基頻係與測試信號產生器之鎖相迴路之基頻相對應,具有公差±5%。
若無相位調變,則相位經調變之鎖相迴路之基頻係與鎖相迴路之信號輸出頻率相對應。
於根據本發明之若干實施例中,待測信號路徑包含一同相位分支及一正交相位分支。
於根據本發明之若干額外實施例中,信號波形諸如正弦或餘弦係指示信號諸如測試信號或參考信號。但只意圖作為可能的信號波形之實例。
於所述測試系統中,測試測試信號產生器之鎖相迴路與信號處理裝置間之信號路徑。但如若干實施例指示,例如若已知不含待測電路之信號路徑表現,則也可測試設置於該信號路徑之電路。
於本案中,相同元件符號用於具有相同的或類似的功能性質之物件及功能單元。
特別,須注意視情況而定,本發明體系也可於軟體實施。實施可於數位儲存媒體上執行,特別為具有可電子讀取控制信號之碟片或CD,該等信號可與可規劃電腦系統交互作用因而執行相對應之方法。大致上,如此本發明包含具有程式碼之電腦程式產品,該程式碼儲存於機器可讀取載具上用於當該電腦程式產品於電腦上跑時執行本發明方法。換言之,當該電腦程式產品於電腦上跑時本發明可實現為具有程式碼用以執行該方法之一種電腦程式。
100...測試系統
102...信號路徑
110...測試信號產生器
120...Mod、調變器
130...PLL、鎖相迴路
140...信號處理裝置
200...RFIC、射頻積體電路
210...發射器
212...同相位分支
214...正交相位分支
216...LPF、低通濾波器
218...同相位/正交相位混合器
220...PLL、鎖相迴路
222...相移單元
224...PGA、可規劃增益放大器
226...PA、功率放大器
230...組合器
250...接收器
252...同相位分支
254...正交相位分支
256...低通濾波器
258...同相位/正交相位混合器
260...PLL、鎖相迴路
262...相移單元
264...PGA、可規劃增益放大器
266...LNA、低雜訊放大器
270...分裂
300...已知測試系統
310...激勵1、函數產生器
320...激勵2、函數產生器
330...Att、衰減器
340...精密響應分析器1
350...精密響應分析器2
400...RFIC、射頻積體電路
410...發射器相位不匹配
420...發射器增益不匹配
430...接收器相位不匹配
440...接收器增益不匹配
500...已調變之ADPLL、已調變之全數位鎖相迴路
502...REF、參考信號
510...相位累加器
520...TDC、時間至數位變換器
530...LPF、低通濾波器
540...DCO、經數位控制之振盪器
542...輸出信號
600...測試系統
602...額外路徑
610...CUT、待測電路
620...混合器、同相位/正交相位混合器
630...LPF、低通濾波器
640...檢測器
700...頻譜
702...頻率部分
704...DC電壓部分
710...低通濾波器特性
720...基頻
730...加倍基頻
800...頻譜
802...頻率部分
804...低頻頻率部分
900...測試系統
920...第二調變器
930...第二鎖相迴路
1000...測試系統
1110...低頻頻率部分
1120...頻率部分
1130...頻率部分
1200...LINC發射器
1210...相位經調變之鎖相迴路
1220...相位經調變之鎖相迴路
1230...組合器
1240...可規劃增益放大器
1250...功率放大器
1300...測試系統
1310...調變器
1320...相位經調變之鎖相迴路
1400...極性調變發射器
1410...PLL、鎖相迴路
1420...PGA、可規劃增益放大器
1430...PA、功率放大器
1500...測試系統
1600...測試系統
1610...輸入信號A
1620...輸入信號B
1700...基於同相位/正交相位之RFIC之示意模型
1702...增益參數、回送增益G
1704...增益參數γ
1710...組合器
1720...輸出端
1730...輸出端
1740...輸出端
1750...發射器相位不平衡δ、扭斜
1760...接收器相位不平衡ε、扭斜
1770...增益差、增益不平衡g
1780...增益差、增益不平衡h
1800...方法模型
1810...第一相位經調變之鎖相迴路
1820...第二相位經調變之鎖相迴路
1830...混合器、同相位/正交相位混合器
1840...低通濾波器
1850...扭斜α、相位差α
1900...裝置電路圖
1910...開關
2000...方法
2010-2040...步驟
第1圖為用以測試信號路徑之測試系統之方塊圖;
第2圖為RFIC之方塊圖;
第3圖為用以測試RFIC之信號路徑之已知測試系統之方塊圖;
第4圖為具有顯著非理想之基於同相位/正交相位RFIC之方塊圖;
第5圖為已調變之ADPLL(ADPLL=全數位鎖相迴路)之方塊圖;
第6圖為用於測定信號路徑之頻率相依性非對稱性之用以測試信號路徑之測試系統之方塊圖;
第7圖為通過理想信號路徑後一測試信號之頻譜;
第8圖為通過具頻率相依性非對稱性之信號路徑後,一測試信號之頻譜;
第9圖為具有用以補償時間延遲之裝置之用以測試信號路徑之測試系統之方塊圖;
第10圖為用於測試信號路徑之非線性度之用以測試信號路徑之測試系統之方塊圖;
第11圖為通過具有非線性度之信號路徑後,一測試信號之頻譜;
第12圖為LINC發射器(LINC=使用非線性組件之線性放大)之方塊圖;
第13圖為用於基於LINC之RFIC於用以測試信號路徑之測試系統之方塊圖;
第14圖為極性調變發射器之方塊圖;
第15圖為用於基於極性之RFIC於用以測試信號路徑之測試系統之方塊圖;
第16圖為用於基於同相位/正交相位之RFIC於用以測試信號路徑之測試系統之方塊圖;
第17圖為具有回送測試配置之基於同相位/正交相位RFIC之示意模型;
第18圖為用以測定兩個相位經調變之鎖相迴路間之扭斜之測試系統之示意模型說明;
第19圖為用以提供相等信號位準之裝置之電路圖;及
第20圖為用以測試一信號路徑之方法之流程圖。
100...測試系統
102...信號路徑
110...測試信號產生器
120...調變器
130...PLL、鎖相迴路
140...信號處理裝置

Claims (19)

  1. 一種用以測試一信號路徑之測試系統,包含:一測試信號產生器,其係包含一調變器及一鎖相迴路,其中該測試信號產生器之該鎖相迴路係配置來提供一測試信號且將該測試信號耦接入該待測信號路徑,及其中該測試信號產生器之調變器係耦接至該測試信號產生器之該鎖相迴路,且係配置來致動該測試信號之相位調變;其中該信號路徑包括一低通濾波器,其中該低通濾波器包含比該測試信號產生器之該鎖相迴路之基頻更小的截止頻率;及一信號處理裝置,其係配置來接收與處理該測試信號以檢測頻率相依非對稱性、非線性度、非理想性程度、相位差、相位不平衡、增益差、增益不平衡、該信號路徑之相位不匹配或增益不匹配,其中該待測信號路徑係由該測試信號產生器之該鎖相迴路延伸至該信號處理裝置。
  2. 如申請專利範圍第1項之用以測試一信號路徑之測試系統,其中該信號處理裝置係配置來基於所接收之該測試信號而執行該信號路徑的評估。
  3. 如申請專利範圍第1項之用以測試一信號路徑之測試系統,其中該相位調變產生以該鎖相迴路之基頻為中心呈對稱之成對調性。
  4. 如申請專利範圍第1項之用以測試一信號路徑之測試系 統,其中該信號路徑包含一混合器,其中該混合器係配置來將該測試信號與一參考信號混合。
  5. 如申請專利範圍第4項之用以測試一信號路徑之測試系統,其中該信號路徑包含一同相位分支及一正交相位分支,且該混合器為一同相位/正交相位混合器。
  6. 如申請專利範圍第4項之用以測試一信號路徑之測試系統,其中該信號處理裝置包含一調變器及一鎖相迴路,其中該信號處理裝置之該鎖相迴路係配置來於該混合器之一輸入端提供一參考信號,及其中該信號處理裝置之該調變器係配置來致動該信號處理裝置之該鎖相迴路之相位調變。
  7. 如申請專利範圍第5項之用以測試一信號路徑之測試系統,其中該信號處理裝置包含一組合器,其中該組合器係配置來將於該同相位分支中之一信號與該正交相位分支中之一信號重疊,及輸出該重疊之信號。
  8. 如申請專利範圍第5項之用以測試一信號路徑之測試系統,其中該信號路徑包含一第二同相位/正交相位混合器,其係設置於信號處理方向之該第一同相位/正交相位混合器之上游的該信號路徑中,及其包含一同相位輸入端及一正交相位輸入端且係配置來混合該測試信號與存在於該同相位輸入端之一信號,以及配置來混合該測試信號與存在於該正交相位輸入端之一信號。
  9. 如申請專利範圍第1項之用以測試一信號路徑之測試系統,包含另一相位經調變之鎖相迴路及一組合器,其中 該另一相位經調變之鎖相迴路係配置來提供另一測試信號,及其中該組合器係設置於該信號路徑且係配置來重疊該測試信號與該另一測試信號,且輸出重疊之信號。
  10. 如申請專利範圍第1項之用以測試一信號路徑之測試系統,其中該信號路徑包含配置來致動該測試信號之振幅調變之一放大器。
  11. 一種射頻積體電路(RFIC),其具有如申請專利範圍第1項之測試系統。
  12. 一種用以測試一信號路徑之方法,包含:藉一測試信號產生器來產生一測試信號,其中該測試信號產生器包含一調變器及一鎖相迴路,其中該測試信號產生器之該鎖相迴路係配置來提供一測試信號且將該測試信號耦接入該信號路徑,及其中該測試信號產生器之該調變器係配置來致動該測試信號之相位調變;將該測試信號耦接入該信號路徑;藉由配置於該信號路徑之一低通濾波器來將該測試信號濾波,其中該低通濾波器包含比該測試信號產生器之該鎖相迴路之基頻更小的截止頻率;藉一信號處理裝置來接收該測試信號,其中該信號處理裝置係配置來接收與處理該測試信號,及其中該待測信號路徑係由該測試信號產生器之該鎖相迴路延伸至該信號處理裝置;評估由該信號處理裝置所接收之該經濾波測試信 號,因而執行該信號路徑之評估以檢測頻率相依非對稱性、非線性度、非理想性程度、相位差、相位不平衡、增益差、增益不平衡、該信號路徑之相位不匹配或增益不匹配。
  13. 如申請專利範圍第12項之用以測試一信號路徑之方法,其中設置於信號處理方向之該低通濾波器之上游的該信號路徑中之一混合器混合該測試信號與一參考信號,其中該經混合之測試信號係藉該低通濾波器濾波,及其中該經混合且經濾波之測試信號係藉該信號處理裝置評估來執行該信號路徑之評估。
  14. 如申請專利範圍第12項之用以測試一信號路徑之方法,其中該信號處理裝置包含一調變器及一鎖相迴路,其中該信號處理裝置之該鎖相迴路係配置來提供一參考信號,及其中該信號處理裝置之該調變器係配置來致動該參考信號之相位調變,及其中該待測信號路徑包含:一同相位分支;一正交相位分支;一第一同相位/正交相位混合器,其包含一同相位輸入端、一正交相位輸入端、一用於該測試信號之輸入端及一用於相移測試信號之輸入端;一第二同相位/正交相位混合器,其包含用於該參考信號之一輸入端及用於相移參考信號之一輸入端;設置於該同相位分支之一第一低通濾波器,且其包含小於該測試信號產生器之該鎖相迴路之基頻之截止 頻率;及設置於該正交相位分支之一第二低通濾波器,且其包含小於該測試信號產生器之鎖相迴路之基頻之截止頻率,其中該第一同相位/正交相位混合器係設置於該第二同相位/正交相位混合器上游之信號路徑,及該第一低通濾波器及該第二低通濾波器係設置於該信號處理方向之該第二同相位/正交相位混合器之下游;該方法進一步包含:施加一第一輸入信號至該第一同相位/正交相位混合器之該同相位輸入端;施加一第二輸入信號至該第一同相位/正交相位混合器之該正交相位輸入端;以及施加該參考信號至該第二同相位/正交相位混合器。
  15. 如申請專利範圍第14項之用以測試一信號路徑之方法,其中於該同相位輸入端之該第一輸入信號及於該正交相位輸入端之該第二輸入信號為靜態信號。
  16. 如申請專利範圍第14項之用以測試一信號路徑之方法,其中該測試信號、參考信號、於該第一同相位/正交相位混合器之該同相位輸入端之第一輸入信號、於該第一同相位/正交相位混合器之該同相位輸入端之第二輸入信號之變化或此等信號之變化之組合係用來區別與評估該信號路徑之不同性質。
  17. 如申請專利範圍第14項之用以測試一信號路徑之方 法,其中該測試信號之相位變化或該參考信號之相位變化產生於該第一低通濾波器之輸出端或於該第二低通濾波器之輸出端之一信號或一靜態信號之最大值或最小值藉此可以測定該信號路徑之性質之大小。
  18. 如申請專利範圍第14項之用以測試一信號路徑之方法,其中於該測試信號通過該信號路徑後重複執行耦接該測試信號、施加二輸入信號、施加該參考信號及評估該測試信號等步驟,以耦接信號及施加信號之不同變化進行俾便測定該信號路徑之多個不同性質用以評估該信號路徑。
  19. 一種具有一程式碼之電腦程式,當該電腦程式於一電腦或一微控制器上執行時,該程式碼係用以執行如申請專利範圍第12項之方法。
TW098130924A 2008-09-17 2009-09-14 用以測試信號路徑之測試系統與方法 TWI417561B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2008/007777 WO2010031412A1 (en) 2008-09-17 2008-09-17 Test system for testing a signal path and method for testing a signal path

Publications (2)

Publication Number Publication Date
TW201027100A TW201027100A (en) 2010-07-16
TWI417561B true TWI417561B (zh) 2013-12-01

Family

ID=40886099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098130924A TWI417561B (zh) 2008-09-17 2009-09-14 用以測試信號路徑之測試系統與方法

Country Status (2)

Country Link
TW (1) TWI417561B (zh)
WO (1) WO2010031412A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632386B (zh) * 2017-12-22 2018-08-11 和碩聯合科技股份有限公司 測試訊號處理裝置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594464A (zh) * 2011-01-07 2012-07-18 鸿富锦精密工业(深圳)有限公司 测试电子设备的无线网络系统及方法
US9866336B2 (en) * 2015-06-17 2018-01-09 Google Llc Phased array antenna self-calibration

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW475993B (en) * 1998-09-08 2002-02-11 Samsung Electronics Co Ltd Integrated circuit test systems that use direct current signals and impedance elements to improve test signal transmission speed and reduce test signal distortion

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI85083C (fi) * 1990-05-25 1992-02-25 Telenokia Oy Anordning foer bildning av en radiotestslinga i en saendarmottagare.
DE4333391C1 (de) * 1993-09-30 1995-02-09 Siemens Ag Testsystem für eine Regeneratoreinrichtung
DE4442531A1 (de) * 1994-11-30 1996-06-05 Alcatel Mobile Comm Deutsch Verfahren zum Testen einer Funkeinrichtung
US5793822A (en) * 1995-10-16 1998-08-11 Symbios, Inc. Bist jitter tolerance measurement technique
DE102005013497B4 (de) * 2005-03-23 2007-07-12 Infineon Technologies Ag Steuerbare Frequenzteilerschaltung, Sende-Empfänger mit steuerbarer Frequenzteilerschaltung und Verfahren zur Durchführung eines Loop-Back-Tests
US20080205571A1 (en) * 2007-02-27 2008-08-28 Khurram Muhammad System and Method for Time Aligning Signals in Transmitters

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW475993B (en) * 1998-09-08 2002-02-11 Samsung Electronics Co Ltd Integrated circuit test systems that use direct current signals and impedance elements to improve test signal transmission speed and reduce test signal distortion

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VAIDES-GARCIA, A.; SIIVA-MARTINEZ,J.; SANCHEZ-SINENCIO, E.:"On-Chip Testing Techniques for RF Wireless Transceivers¡ IEEE DESIGN&TEST OF COMPUTERS, voL 23, no. 4, April 2006 (2006-04), pages 268-277 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632386B (zh) * 2017-12-22 2018-08-11 和碩聯合科技股份有限公司 測試訊號處理裝置

Also Published As

Publication number Publication date
TW201027100A (en) 2010-07-16
WO2010031412A1 (en) 2010-03-25

Similar Documents

Publication Publication Date Title
US8224269B2 (en) Vector modulator calibration system
US7428683B2 (en) Automatic analog test and compensation with built-in pattern generator and analyzer
JP4555898B2 (ja) 直交変調器及び較正方法
US7734261B2 (en) Calibrating amplitude and phase imbalance and DC offset of an analog I/Q modulator in a high-frequency transmitter
JP4106370B2 (ja) 直交変調装置の校正方法、直交変調装置および無線端末試験装置
US7813444B2 (en) Measurement method and arrangement for amplitude and phase synchronization in a polar transmitter
US20040165678A1 (en) Method for measuring and compensating gain and phase imbalances in quadrature modulators
US20080037684A1 (en) Communication system for utilizing single tone testing signal having specific frequency or combinations of dc value and single tone testing signal to calibrate impairments in transmitting signal
US10411926B2 (en) Precision large phase modulation phase measurement system
TWI417561B (zh) 用以測試信號路徑之測試系統與方法
JP2007206053A (ja) 周波数シンセサイザ
US7969254B2 (en) I/Q impairment calibration using a spectrum analyzer
CN107340427B (zh) 用二进制相移键控测试信号测量出测量仪的幅值相位响应
US7872544B2 (en) Modulation/demodulation apparatus and modulation/demodulation method
CN100521675C (zh) 正交调制设备和方法
US11804911B2 (en) Measurement apparatus
US7505141B2 (en) Interferometric apparatus for producing an output signal characteristic of phase and/or amplitude noise of a device
JP3647756B2 (ja) 半導体集積回路
Dunsmore A new calibration method for mixer delay measurements that requires no calibration mixer
KR20130056395A (ko) 다이렉트 업컨버전 시스템에서 i/q 불균형 측정 장치 및 방법
US8060045B2 (en) Method for compensating the non-linear distortions of high-frequency signals and device for carrying out said method
JP2014192783A (ja) 無線周波数アナログ集積回路
Hati et al. A simple optimization method for generating high-purity amplitude and phase modulation
JP2001044762A (ja) 雑音成分測定装置及び変調補正装置
US8913693B2 (en) Quadrature modulator balancing system