TWI416921B - 用於信號產生器式裝置安全性之方法、積體電路及電腦程式產品 - Google Patents

用於信號產生器式裝置安全性之方法、積體電路及電腦程式產品 Download PDF

Info

Publication number
TWI416921B
TWI416921B TW096102691A TW96102691A TWI416921B TW I416921 B TWI416921 B TW I416921B TW 096102691 A TW096102691 A TW 096102691A TW 96102691 A TW96102691 A TW 96102691A TW I416921 B TWI416921 B TW I416921B
Authority
TW
Taiwan
Prior art keywords
sub
value
signal generator
permanent
combinations
Prior art date
Application number
TW096102691A
Other languages
English (en)
Other versions
TW200737896A (en
Inventor
Gookwon Edward Suh
Srinivas Devadas
Original Assignee
Pufco Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pufco Inc filed Critical Pufco Inc
Publication of TW200737896A publication Critical patent/TW200737896A/zh
Application granted granted Critical
Publication of TWI416921B publication Critical patent/TWI416921B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2129—Authenticate client device independently of the user
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Storage Device Security (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Selective Calling Equipment (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Alarm Systems (AREA)
  • Emergency Alarm Devices (AREA)

Description

用於信號產生器式裝置安全性之方法、積體電路及電腦程式產品
本發明係關於針對裝置安全性之信號產生器的使用。
在裝置當中(例如積體電路，晶片)嵌入的保密金鑰或其它數值可以用來認證該等裝置。這種方式的範例使用了嵌入在智慧卡中的保密金鑰。此保密金鑰並不是要被讀取，而是可用於解密傳送給智慧卡的訊息。知道保密金鑰的服務提供商可以藉由要求智慧卡解密一加密的訊息來認證該智慧卡，或是使用其它的加密協定來驗證智慧卡是否擁有該金鑰。保密金鑰需要維持保密，所以對手不能夠複製該金鑰，並採用假的識別身份。
積體電路的認證已經建議使用裝置特性，並基於製程的不同而隨著裝置而改變。一些這種方式係基於電路延滯，其揭示於美國專利申請案US2003/0204743A1，名為「積體電路的認證」("Authentication of Integrated Circuits")，其在此引述做為參照。
一種產生金鑰的方式可見於美國專利申請案US2003/0204743A1當中，其使用一自我振盪電路之頻率的測量。另一種方式使用了兩個自我振盪電路之測量頻率的比例。使用比例可提供對於例如由於電路之環境條件造成的變化而有所補正。
概言之，本發明一個態樣為選擇在一裝置中包含的數個信號產生器電路之次組合(例如兩兩配對、三個或更多)，然後該裝置的一非永久性值即由所選擇的次組合中產生。該等信號產生器電路之每一個皆包含一振盪器電路，而且次組合的選擇可根據比較電路之次組合的輸出，例如根據比較輸出振盪頻率。
概言之在本發明另一態樣當中，一積體電路包括數個信號產生器電路，以及選擇電路，其耦合於信號產生器電路來輸出該複數個信號產生器電路之次組合的選擇。該電路亦包括一非永久性值產生器，其耦合於該信號產生器電路，以根據所選擇的次組合輸出一數值。
概言之在本發明另一態樣中，儲存在電腦可讀取媒體上的軟體可使得一裝置執行功能，其中包括選擇包含在一裝置中之複數信號產生器電路的次組合，以及由所選擇的次組合中產生該裝置的非永久性值。該軟體可包括用於設置可程式化電路之資料以執行該等功能(例如個人矩陣及FPGA)，或可包括指令(例如Verilog)來產生製造該裝置的裝置規格。
概言之，在本發明另一態樣中，係選擇包含在一裝置中之一組信號產生器電路之次組合。然後可由所選擇的次組合中產生該裝置的非永久性值。
各態樣可包括下述的一或多項特徵。
信號產生器電路包含振盪器。
每個次組合由一對電路組成。
每個次組合包含一對兩或多個電路之預定群組。
例如以永久性型式在擁有該等電路之裝置之內或之外儲存特徵化該等配對之選擇的資訊。
錯誤修正資訊即可由所產生的非永久性值運算。該錯誤控制資訊即儲存在例如裝置之內或之外。
該裝置使用非永久性值做認證。該裝置亦可使用重覆地重新產生該非永久性值來重覆地認證。亦可使用該非永久性值來施加一加密程序到該裝置內的資料。
該裝置的非永久性值由所選擇的次組合重新產生。重新產生該非永久性值可包括使用特徵化該等電路之次組合的選擇所儲存的資訊。重新產生該非永久性值可包括使用已經儲存的由該等產生的非永久性值運算出的錯誤修正資訊。
電路次組合之選擇及產生該非永久性值之執行係做為登記程序的一部份。
儲存特徵化該等次組合之選擇的資訊之執行係做為登記程序的一部份。
產生該非永久性值包括由每個所選擇的次組合產生該數值的一不同部份。例如，該數值的一不同位元會由每個所選擇的次組合中產生。
該等次組合係根據關於該等電路之相對應的次組合的一預測錯誤率來選擇。
該等次組合係根據比較該等電路之次組合的輸出來選擇。例如，該等次組合係根據比較該等電路之次組合的振盪頻率來選擇。具有根據一預定條件而有不同振盪頻率之次組合即可被選擇。
概言之在本發明另一態樣當中，一積體電路包括一組信號產生器電路，以及選擇電路，其耦合於信號產生器電路來輸出該數個信號產生器電路之次組合的選擇。該電路亦包括一非永久性值產生器，其耦合於該信號產生器電路，以根據所選擇的次組合輸出一識別。
各態樣可包括下述的一或多項特徵。
該等信號產生器電路包含振盪器。
該積體電路包括一個到該電路之介面，用於提供及取得該複數信號產生器電路之次組合的選擇。例如，該介面為一外部儲存與該電路的介面。
該積體電路包括該複數信號產生器電路之次組合的選擇之儲存。
該積體電路包括一錯誤修正模組，其耦合於該非永久性值金鑰產生器，其用於根據錯誤控制資訊修正自該非永久性值產生器所輸出的數值。該電路可包括到該電路的介面，用於提供及取得例如來自一外部儲存的錯誤控制資訊，且該電路可包括該錯誤控制資訊的儲存。
概言之本發明的另一態樣中，軟體係儲存在電腦可讀取媒體上，用於使得一裝置可以執行上述任何方法的所有步驟。
概言之在本發明另一態樣中，軟體係儲存在電腦可讀取媒體上，用於使得或造成一裝置選擇包含在一裝置中複數信號產生器電路的次組合，並由所選擇的次組合中產生該裝置的非永久性值。
該軟體可包括設置可程式化電路(例如FPGA)之資料，以執行該等功能，或是產生用於製造該裝置的裝置規格(例如ASIC)。
該軟體可包括用於使得一運算系統執行該等功能之指令。
概言之在本發明另一態樣中，一裝置係經配置以執行任何上述方法的所有步驟。
各態樣可具有下述的一或多項優點。
一種相對唯一與無法預測的數值可以在裝置上產生，並可在日後不揭示該數值的情況下重新產生。此即可用於在該裝置上以一保密的方式進行加密程序的認證與應用。該數值並不需要識別該裝置，而可提供某種該數值的無法預測性，而做為該裝置之安全性的基礎。
本發明的其它特徵與優點可由以下的說明及申請專利範圍進行瞭解。
一種在一裝置上產生一非永久性值之方法係利用一組信號產生器。該非永久性值例如可以用於認證該裝置及/或加密程序(包括認證與資料加密)。在某些範例中，該非永久性值係做為加密目的之一非永久性金鑰。信號產生器的一個範例為自我振盪電路(例如環形振盪器)，其會在以下做詳細討論。一「非永久性」(volatile)值，例如一個二進制金鑰，係為一短暫的數值，例如當該數值所產生或暫時儲存之裝置的電源關閉時，該數值不會保存下來。也就是說，一非永久性值並不是以二進制型式儲存，例如使用可熔性鏈結，或是在一電性可寫入唯讀記憶體當中，使得該數值可由這種儲存的型式來判定。該自我振盪電路的頻率可以用來產生及重覆地重新產生關於該裝置的一非永久性值，而該數值無法由儲存在該裝置上的永久性值或是由該裝置之外所暴露的數值來找出。
在某些範例中，每個環形振盪器具有相同的設計，使得缺少製造相關或環境變化的因素時，每個環形振盪器將可預期具有相同的頻率。例如，每個環形振盪器可以由包括了固定數目(例如5個)之以大約2 GHz振盪的變頻器的迴路所形成。
請參考第1圖，有一些產生一非永久性值金鑰的方法利用單一位元產生器100，其包括了一振盪器電路110，其中包括有N個獨立的環形振盪器112。由於製造的變化，每個環形振盪器(k)輸出一周期信號Sk 114，其頻率大致上不同於其它振盪器的頻率。一選擇器120接收可識別兩個環形振盪器之控制輸入122，i及j，並傳送相對應的一對周期信號Si 及Sj 到一頻率比較器130。該頻率比較器130輸出一數量，其可特徵化信號頻率之差值△ij (例如相減Si －Sj ，或是相除Si /Sj )如果Si >Sj 時，一位元輸出bij 設為1，否則即設為0。
請參見第2圖，一多位元產生器200利用多重選擇的環形振盪器配對，其中每個配對可產生一多位元輸出B220之一個位元222，其可做為一非永久性金鑰數值。特別是，一控制輸入R210指定了振盪器配對的順序來用於產生該多位元輸出之每一個相對應位元。該控制輸入可以藉由例如N(N－1)個可能的輸入配對的位元遮罩或是某種相等資料表示來決定。
請參考第3圖，如以下所述，要選擇那些配對用於控制輸入R可以基於所有N(N－1)數量的△ij 310當中的部份之登記時間產生，以特徵化一特殊裝置的環形振盪器之頻率差異。一配對選擇器300可施加於這些差異而產生該控制輸入R 210或該等配對之相等規格來產生該多位元輸出。
請參考第4A圖，在一登記階段，裝置上的登記電路包括該配對選擇器300，以及該多位元產生器200，其係根據振盪器配對的選擇R。該選擇R，或是允許在一永久性方式中以不揭示R的方式重新產生R的數量，係儲存在該裝置之內或之外。該非永久性金鑰B係用於該裝置上，例如藉由保密登記邏輯440。依照需要，一錯誤修正碼(error correcting code，ECC)模組產生錯誤修正資訊E，其亦儲存在裝置之內或之外。
請參考第4B圖，於一使用階段(即在「執行時間」(run time))，該數量R即傳送到該多位元產生器200，其產生出，其為B具有可能位元錯誤的版本。此產生的數值即被傳送到一錯誤修正模組，其利用了所儲存的錯誤修正資訊E來產生，其基本上可符合在登記階段期間所產生的B之數值。然後此錯誤修正的數值可用於例如保密執行時間邏輯450。
概言之，如果在一裝置上有N個振盪器，即有N！(N階層)個不同的N個振盪器頻率之順序。每個順序在當該等頻率為獨立時皆同等類似。因此，該N(N－1)個配對化的頻率比較即提供了log2 (N！)個獨立的位元資訊。例如：
實際上對於一特殊裝置，由比較不同振盪器配對所產生的位元即可呈現出登記與執行時間使用之間的不同錯誤機率(即該位元的翻轉)。例如，具有大致相同頻率之兩個振盪器可以在一次使用時(例如登記)具有一種順序，而在另一種使用時(例如在執行時間)具有相反的順序。一種處理此種現象的方法係使用上述的錯誤修正方法來修正這些錯誤。因為有限的振盪器配對數目將具有這種封閉頻率，基本上即必須修正有限數目的這種位元錯誤。
另一種處理此狀況的方法基本上係使用對於一特定振盪器配對之預測的錯誤率，其係在登記階段期間所決定，並使用此預測在振盪器配對的選擇過程當中。例如，頻率差異△ij 係用於錯誤率的代理，在頻率之間的微小差異則用於預測高錯誤率。
如下述的一些選擇方式可以降低錯誤率，並使其有可能完全避免需要一錯誤修正階段，或至少允許使用一簡化的錯誤修正方法，例如其可比使用一BCH錯誤修正方式簡單。
請參考第5圖，一位元產生器之實施500利用N個環形振盪器512。所有振盪器之輸出皆送到兩個多工器520，其共同選擇一對振盪器之輸出。每個多工器之輸出即送入一計數器530。在一取樣間隔結束時，計數器係由一共同計數(例如零)開始，該等計數器之輸出即傳送到一比較器540，其可根據那一個計數器具有一較大值而決定該輸出位元值。該實施500可以用於依時間順序產生具有不同控制輸入值之多個位元，其可選擇振盪器信號來送入要產生每一個位元之計數器當中。另外，該等選擇器及計數器之多個實例可以用於同時產生多個位元。
請參考第6圖，在另一種實施600中，振盪器612係以配對方式置於一裝置上(例如彼此非常靠近)，且在這樣一對振盪器的兩個振盪器之間的頻率有差異(例如絕對差異)，而非一振盪器之絕對頻率，其係相較於另一個配對之差異，其中該等配對係根據該等控制輸入所選擇。例如，振盪頻率可以具有橫跨一製造晶片的整體趨勢，其係由於橫跨該晶片的操作溫度變化。這種趨勢可以造成不同振盪器之相對頻率之預測性程度(或相等地較低機率熵值)。該系統性偏斜可以代表需要更多的環形振盪器來產生某個數目的不可預測位元。
某些製造方法可以承受更多的系統性偏斜。例如，在ASIC實施中會比FPGA實施具有較不顯著的系統性偏斜。在ASIC實施的範例中，該環形振盪器陣列之每個尺寸可小於FPGA實施之100到1000倍，其相較於其它找出的因子來說可以明顯降低偏斜效應。
在某些範例中，如第6圖所示的機制基本上可以消除系統性偏斜，例如在FPGA實施中所發現到的例子。此機制可以降低/消除低頻率的系統性偏斜，其係藉由使用相鄰環形振盪器之頻率之間的距離D＝|F1－F2|，而非環形振盪器頻率本身。這些距離或「差值」(delta)頻率經過比較而產生金鑰位元。
第6圖所示的實施具有N個配對的振盪器612。一控制輸入會造成來自一個配對之信號(例如來自環形振盪器j－A及j－B)通過該等選擇器620中的一個到兩個計數器630，以及來自另一個配對(例如k－A及k－B)之信號到兩個其它的計數器630。一加總器635採取來自每一個配對之計數器之間的差異之間的差值。也就是說，如果C[j－A]代表來自第j個配對之選出的A計數器的計數值，則該加總器即計算|C[j－A]－C[j－B]|－|C[k－A]－C[k－B]|。
用於選擇振盪器配對(或是像在第6圖中所示之方法中的區域化振盪器配對的配對)在一金鑰數值中產生連續位元之方法的數個範例中，係利用關於一特定裝置上該振盪器特性之量測。此選擇可以在該晶片內部完成，而不需要揭示在該裝置之外所選擇的配對。
在第一個範例中，所有環形振盪器之頻率的順序可在一晶片上識別，以產生該非永久性金鑰之位元。在具有N個環形振盪器之範例中，第i個振盪器之頻率表示為fi 。為了找出振盪器的順序，在該晶片上的一處理元件即比較所有可能的環形振盪器配對(i,j)，並當fi >fj (i≠j)時產生1，否則為0。此方式可由N個環形振盪器產生(N*(N－1)/2)個位元，其可表示成N！(N階層)個可能的順序或log2 (N！)個獨立位元。
在一種比較所有配對的實驗中，一位元翻轉的機率可根據用於產生個別位元之振盪器之頻率間隔來比較。對於具有5個變頻器之振盪器，由具有超過2 MHz頻率區隔的振盪器配對產生的位元基本上不會有錯誤。
另一個範例會僅由具有充份不同(例如至少2 MHz差異)之頻率的振盪器配對來產生位元，使得它們產生的反應位元，其不需要額外的錯誤修正方式。於一登記階段期間，該等頻率進行比較，而代表充份隔開之配對表列的資料即儲存在該裝置之內或之外。要施加此範例之僅使用「牢固」(robust)配對以產生反應位元而保護裝置的挑戰將使用相同的配對組合，即使具有環境變化，而在儲存於該裝置之內或之外的資料中不會有資訊洩漏。例如，一裝置可於一登記階段期間產生一位元向量(即每個(i,j)振盪器配對一個位元)，其指示是否要使用每個配對。但是，根據此位元向量如何儲存及存取，關於那些環形振盪器要彼此接近的資訊即會暴露。
在另一個範例中，每個環形振盪器之頻率係相較於所有環形振盪器之平均頻率。如果一振盪器比平均值要快，關於該振盪器的反應即為1，否則即為0。因此，在此範例中，N個位元由N個振盪器產生。該等振盪器的次組合係根據它們的頻率與平均值之差異來選擇，接近於平均值之振盪器即不用於產生該非永久性金鑰。具有與頻率平均值充份差異的振盪器之識別即可儲存在該裝置之內或之外，並在稍後用於重新產生該非永久性值。請注意此識別資訊並不會揭露任何有關於任何特定振盪器是否會比平均頻率要快或是要慢的資訊。
在某些應用中會比優點(例如較未揭露的資訊)更重要的是，此範例的一種可能限制為反應位元不會均勻地散布。因為一位元由比較一環形振盪器頻率與由晶片取得的平均值進行比較而產生，來自不同振盪器之反應位元即可有關連。例如，如果僅有兩個環形振盪器(n＝2)，則該平均頻率永遠位在兩個環形振盪器頻率之間，造成反應即為10或01，而非00或11。
一些範例依循第4A－B圖所示的一般性方法，但亦有目標要取代該錯誤修正碼或藉由降低該錯誤率而降低錯誤修正碼之複雜性。為了校正，一晶片會產生錯誤降低(修正)資訊(E)以及一反應(B)。為了重新產生相同的反應，該晶片即提供相同的錯誤降低資訊。
在一些範例中，為了校正具有N個振盪器之裝置，即產生一N－位元遮罩，以指示是否要使用每個振盪器。例如，如果相對應的振盪器頻率太接近於該平均值或是包含具有非常接近頻率之振盪器的相對應(例如鄰近)配對時，即設定該遮罩中的一個位元。為了重新產生，僅使用未設定遮罩位元之振盪器或配對。
在一些範例中，為了校正具有N個振盪器之裝置，即產生一M＝N*(N－1)/2位元遮罩，以指示是否要使用每個振盪器配對。如果該相對應配對包含具有非常接近頻率之振盪器，即設定該位元。為了防止對手可猜測來自該遮罩的振盪器順序，該M位元遮罩的一些額外位元可以依照需要被隨機地設定，所以其很難猜測某個振盪器配對是否接近。為了重新產生，僅使用未設定遮罩位元之振盪器配對。該遮罩位元可以被壓縮來節省儲存空間。
在一些範例中，除了儲存一位元向量或該位元向量的壓縮，亦儲存可以用來產生一位元向量之數量，且該位元向量在需要時即產生。例如，該數量可為一虛擬隨機數字產生器的種子，例如一直線反饋偏移暫存器(LFSR，"Linear Feedback Shift Register")。為了產生一適當的位元向量，一些種子的每一個皆可根據所產生之非永久性值的品質所量測之結果位元向量之品質來測試。例如，對於一特定的種子值，由該種子產生M個振盪器配對，且在重新產生相關的M位元非永久性值時每個位元錯誤的機率可使用相比較的振盪器頻率之間的差異來估計。在該非永久性值中位元的錯誤機率係加總來得到該數值之整體的位元錯誤之預期數目。該初始種子改變時，即重複該程序。產生具有最低預期數目錯誤之M個反應位元的種子即被選出。此種子係公開地儲存在晶片之內或之外，基本上係做為第4A圖中該配對選擇(R)之功能。一ECC根據所預期之錯誤數目來依需要進行選擇。
在一些範例中，可能的N*(N－1)/2振盪器配對以一預定的方式分成P個群組，其每一個有K個振盪器(即N*(N－1)/2＝P*K)。在校正期間，(K－1)位元向量在每個群組中產生。一個群組之向量中的(K－1)位元即可由該群組之第一振盪器配對所產生的一位元進行互斥或(XOR)與相同群組中其它配對所產生的第2到第K個位元來得到。這些P(K－1)向量係公開地儲存在晶片之內或之外。於重新產生期間，來自每個環狀振盪器配對之位元即可產生。對於一給定群組，再次產生(K－1)位元向量，並與所儲存的該群組之(K－1)位元向量做XOR運算。對於所得到之(K－1)位元向量進行多數投票係用來決定由該群組之第一配對所產生的位元是否要翻轉。
為了說明起見，假設使K＝4，以及一特定群組對應於產生位元r1、r2、r3、r4的配對。我們即產生r1 xor r2、r1 xor r3、r1 xor r4並將其在校正期間儲存起來。於重新產生期間，原先產生的位元r1、r2、r3、r4並不確定知道，而相同的配對產生新的位元r1'、r2'、r3'、r4'。在此並不使用r1'取代r1，而運算(r1 xor r2 xor r2')、(r1 xor r3 xor r3')及(r1 xor r4 xor r4')，並使用這些三個位元之多數投票做為r1的重新產生數值。
在一些範例中，N個振盪器被區分形成M個群組，其每一個包含K個振盪器(N＝M*K)。群組在登記時被決定，其方式為不同群組之間的振盪器頻率要儘可能隔開。在一群組內的振盪器頻率即彼此接近。為此目的，一些振盪器即可被排除(不包含在任何群組中)。為了產生位元，該等群組即進行每個配對之比較及多數投票。也就是說，在群組A中第一振盪器相較於另一群組B中的第一個，群組A中的第二振盪器相較於群組B中的第二個，以此類推。並採取多數投票來決定該反應位元。也就是說，每對群組根據該群組整體具有一較高或較低頻率來產生該非永久性值的一個位元。
在一些範例中，修改一錯誤修正方法來負責在一重新產生的非永久性值中每個位元之不同的錯誤機率。例如，使用更多的冗餘位元來保護最有可能錯誤的位元。此最佳化會造成綜合位元(E)之總數較小。
如果一登記時間或在重新產生時間，其可知道那些位元有可能有錯誤，僅有少數的位元有可能翻轉，使用一搜尋方式可以修正錯誤。在登記期間，儲存該非永久性值之單向雜湊。為了重新產生該非永久性值(B)之位元，首先重新產生數值，其相較於校正的數值在一些位置上會有錯誤。如果我們知道在重新產生期間位置有可能在重新產生的數值中會有錯誤，即嘗試可能錯誤位元之不同的0/1組合，對於每次嘗試運算該雜湊，並與儲存的雜湊做比較，來確認是否已經得到數值B。此搜尋會持續到重新產生數值B。
在一些範例中，並不需要儲存錯誤控制資訊(E)及/或選擇資訊(R)。這些範例的優點在於因為校正之後不需要保留裝置特定資訊。
在一些範例中，由振盪器配對所產生的位元基於將它們的頻率與一偏移值做比較而決定。在這樣的範例中，一對振盪器(i,j)，其中i≠j，可以產生1 fj －t<fi <fj ＋t，否則的話為0。在另一個這種範例中，一對振盪器(i,j)，其中i≠j，可以產生1 fi >fj ＋t，否則的話為0。
上述方法的具體實施例可以使用多種晶片技術。例如，振盪器可以放在FPGA(場域可程式閘極陣列，field programmable gate array)或是設計到ASIC(特定應用積體電路，application specific integrated circuit)當中。該等振盪器之特性，例如晶片內，跨晶片，或振盪器頻率隨溫度或電壓之變化等，皆可用來預測效能。例如，該等非永久性金鑰之位元錯誤率可基於主控該等振盪器之裝置的製程特性來預測。然後該等預測的效能可以用來選擇一些振盪器或錯誤修正的程度，其可適合於達到在該等裝置上重新產生之非永久性值所想要的特性。
上述的方法可以結合於共同申請中的申請案當中所描述的方法，其在此引述做為參照。例如，由該等振盪器所產生的非永久性值可以結合於對於該裝置所呈現的挑戰值，以產生對於該挑戰的反應。在另一範例中，該非永久性值可以用於產生公開/私密加密金鑰配對，使得該私密金鑰在該裝置之外並不會被揭示。
上述用於選擇配對或環狀振盪器之方法可以用於選擇超過兩個振盪器以上的次組合，或是除了振盪器之外選擇信號產生器。同時，可以使用信號產生器之頻率之外的其它特性。
上述的方法可以用一專屬的邏輯電路來實施於一裝置上，其使用由儲存的指令控制的一處理器，或是使用專屬電路及處理器之組合。一處理器之指令可以用機器可讀取媒體(例如ROM)而儲存在裝置之內或之外。例如，該處理器可以包含一通用處理器核心，其可使用儲存在該裝置之外的指令，以控制振盪器選擇器電路，並處理振盪計數來決定一非永久性值的位元。數值的儲存，例如選擇資訊或錯誤控制資訊，即可使用多種技術，包括有快閃記憶體、電性可寫入唯讀記憶體、可熔鏈結等。一些實施可表示成指令或資料來設置一FPGA，或是用於指定一ASIC之電路設計的指令或資料(例如Verilog)。
其可瞭解到前述的說明意欲闡述而非限制本發明的範疇，其係由後附申請專利範圍之範疇來定義。其它的具體實施例皆位在以下申請專利範圍的範疇內。
100．．．位元產生器
110．．．振盪器電路
112．．．環形振盪器
114．．．周期信號Sk
120．．．選擇器
122．．．控制輸入
130．．．頻率比較器
132．．．未定義
140．．．未定義
142．．．未定義
200．．．多位元產生器
210．．．控制輸入R
220．．．多位元輸出B
222．．．位元
300．．．配對選擇器
310．．．△ij
440．．．保密登記邏輯
450．．．保密執行時間邏輯
500．．．實施
512．．．環形振盪器
520．．．多工器
530．．．計數器
540．．．比較器
600．．．實施
612．．．振盪器
620．．．選擇器
630．．．計數器
635．．．加總器
第1圖為一位元產生器的區塊圖。
第2圖為一多位元產生方法的區塊圖。
第3圖為一配對選擇程序的流程圖。
第4A圖到第4B圖分別為關於一多位元產生器之登記與執行時間用法之區塊圖。
第5圖及第6圖為一位元產生器之具體實施例。
100．．．位元產生器
110．．．振盪器電路
112．．．環形振盪器
114．．．周期信號Sk
120．．．選擇器
122．．．控制輸入
130．．．頻率比較器
132．．．未定義
140．．．未定義
142．．．未定義

Claims (15)

  1. 一種用於信號產生器式裝置的安全性之方法，包括以下步驟：由包含在一裝置中之複數個信號產生器電路中選擇信號產生器電路的次組合；以及由該等所選擇的次組合之輸出信號產生一非永久性值，該值可藉由後續選擇該信號產生器電路的該等相同次組合而重新產生。
  2. 如申請專利範圍第1項所述之方法，其中該每個次組合由一對電路組成，或其中該每個次組合包含兩或更多電路之一對預定群組。
  3. 如申請專利範圍第1項所述之方法，更包含以下步驟：儲存可特徵化該等次組合之選擇的資訊；及/或儲存由該所產生的非永久性值運算出的錯誤修正資訊。
  4. 如申請專利範圍第1項所述之方法，更包含以下步驟：使用該非永久性值認證該裝置。
  5. 如申請專利範圍第1項所述之方法，更包含以下步驟：使用該非永久性值施加一加密程序到該裝置上的資料。
  6. 如申請專利範圍第1項所述之方法，更包含以下步驟：由該等所選擇的次組合重新產生該裝置的該非永久性值，其中重新產生該非永久性值包括使用以該等電路 之次組合的選擇為特徵之所儲存的資訊；及/或其中重新產生該非永久性值包括使用由該產生的非永久性值運算出來所儲存的錯誤修正資訊。
  7. 如申請專利範圍第1項所述之方法，其中選擇該等電路次組合及產生該非永久性值之執行係為一登記程序的一部分，且其中該方法更包含儲存以該等次組合之選擇為特徵的資訊作為該登記程序的一部分。
  8. 如申請專利範圍第1項所述之方法，其中產生該非永久性值包括以下步驟：由該等所選擇的次組合之每一者產生該數值的一不同位元。
  9. 如申請專利範圍第1項所述之方法，其中選擇該等次組合包括以下步驟：根據關於該等電路之相對應次組合的一預測錯誤率來選擇該等次組合。
  10. 如申請專利範圍第1項所述之方法，其中每個信號產生器電路包含一振盪器電路，且選擇該等次組合包括以下步驟：根據比較該等電路次組合之振盪頻率來選擇該等次組合，其中根據比較該等電路次組合之振盪頻率來選擇該等次組合，係包括根據一預先定義的條件來選擇具有不同之振盪頻率的次組合。
  11. 一種用於信號產生器式裝置的安全性之積體電路，包括：複數個信號產生器電路；選擇電路，該選擇電路耦合於該等信號產生器電路，用以輸出由該等複數個信號產生器電路中所選擇 的該等信號產生器電路之次組合的一選擇；以及一非永久性值產生器，該非永久性值產生器耦合於該等信號產生器電路，用以根據由該等所選擇的次組合之輸出信號來輸出一數值。
  12. 如申請專利範圍第11項所述之積體電路，其中該等信號產生器電路包含振盪器。
  13. 如申請專利範圍第11項所述之積體電路，更包含：對該電路的一介面，用以提供並取得該等信號產生器電路之次組合的該選擇；及/或一儲存器，用於儲存該等信號產生器電路之次組合的該選擇。
  14. 如申請專利範圍第11項所述之積體電路，更包含：一錯誤修正模組，該錯誤修正模組耦合於該非永久性金鑰產生器，而配置成根據錯誤控制資訊修正從該非永久性值產生器所輸出的該數值；對該電路的一介面，用以提供並取得該錯誤控制資訊；及/或用於該錯誤控制資訊之儲存器。
  15. 一種實體儲存在電腦可讀取媒體上的電腦程式產品，該電腦程式產品用於造成一裝置執行根據申請專利範圍第1項到第10項中任一項所述之方法的功能。
TW096102691A 2006-01-24 2007-01-24 用於信號產生器式裝置安全性之方法、積體電路及電腦程式產品 TWI416921B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US76182106P 2006-01-24 2006-01-24

Publications (2)

Publication Number Publication Date
TW200737896A TW200737896A (en) 2007-10-01
TWI416921B true TWI416921B (zh) 2013-11-21

Family

ID=38269076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096102691A TWI416921B (zh) 2006-01-24 2007-01-24 用於信號產生器式裝置安全性之方法、積體電路及電腦程式產品

Country Status (10)

Country Link
US (1) US8630410B2 (zh)
EP (1) EP1977511B1 (zh)
JP (1) JP5248328B2 (zh)
KR (1) KR101366376B1 (zh)
AT (1) ATE504884T1 (zh)
CA (1) CA2637986C (zh)
DE (1) DE602007013697D1 (zh)
HK (1) HK1125201A1 (zh)
TW (1) TWI416921B (zh)
WO (1) WO2007087559A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2465998A (en) * 2008-12-04 2010-06-09 Sony Corp Generating a unique hardware identifier using clock signals
WO2011086688A1 (ja) 2010-01-15 2011-07-21 三菱電機株式会社 ビット列生成装置及びビット列生成方法
KR20130016363A (ko) * 2010-06-07 2013-02-14 미쓰비시덴키 가부시키가이샤 신호 처리 시스템
JP5724305B2 (ja) * 2010-11-10 2015-05-27 日本電気株式会社 デバイス固有情報生成装置、デバイス固有情報生成方法および認証装置
JP5484595B2 (ja) 2011-01-13 2014-05-07 三菱電機株式会社 ビット生成装置及びビット生成方法
KR101118826B1 (ko) * 2011-02-15 2012-04-20 한양대학교 산학협력단 물리적 공격을 방어하는 암호화 장치 및 암호화 방법
US8850608B2 (en) 2011-03-07 2014-09-30 University Of Connecticut Embedded ring oscillator network for integrated circuit security and threat detection
US8667283B2 (en) 2011-05-09 2014-03-04 Verayo, Inc. Soft message signing
WO2012164721A1 (ja) 2011-06-02 2012-12-06 三菱電機株式会社 鍵情報生成装置及び鍵情報生成方法
KR101778530B1 (ko) * 2011-06-14 2017-09-15 삼성전자 주식회사 영상 처리 방법 및 장치
JP2014523192A (ja) 2011-07-07 2014-09-08 ベラヨ インク デバイス及びサーバの通信におけるファジーな認証情報を用いた暗号化によるセキュリティ
JP5747327B2 (ja) * 2011-08-26 2015-07-15 学校法人 名城大学 情報セキュリティシステム，ホスト，デバイス，その制御方法
EP2751583B1 (fr) * 2011-08-29 2016-04-13 Asahi Kasei Microdevices Corporation Dispositif de mesure d'une durée d'un niveau d'un signal électrique
US20140103344A1 (en) * 2012-03-12 2014-04-17 Mohammad Tehranipoor Detection of recovered integrated circuits
US9218477B2 (en) * 2012-04-13 2015-12-22 Lewis Innovative Technologies Electronic physical unclonable functions
JP5863994B2 (ja) * 2012-12-11 2016-02-17 三菱電機株式会社 統合セキュリティ装置および統合セキュリティ装置に用いられる信号処理方法
DE102013204272A1 (de) * 2013-03-12 2014-09-18 Robert Bosch Gmbh Verfahren zum Erkennen einer Korrelation
CN105229965B (zh) 2013-05-15 2018-10-09 三菱电机株式会社 设备真伪判定系统以及设备真伪判定方法
JP6037450B2 (ja) * 2013-05-20 2016-12-07 日本電気株式会社 端末認証システムおよび端末認証方法
US20150026545A1 (en) * 2013-07-18 2015-01-22 Verayo, Inc. System and method for generating constellation-based information coding using physical noisy pseudo-random sources
DE102014203648A1 (de) * 2014-02-28 2014-06-05 Siemens Aktiengesellschaft Vorrichtung und Verfahren zum Erzeugen von Zufallsbits
MA40917A (fr) * 2014-11-03 2017-09-12 Micali Silvio Prévention de la contrefaçon
US9703989B1 (en) 2014-12-23 2017-07-11 Altera Corporation Secure physically unclonable function (PUF) error correction
WO2016102164A1 (en) 2014-12-24 2016-06-30 Intrinsic Id B.V. Cryptographic key production from a physical unclonable function
US10841107B2 (en) 2017-11-20 2020-11-17 Analog Devices, Inc. Efficient delay-based PUF implementation using optimal racing strategy
US11442492B2 (en) * 2019-03-04 2022-09-13 Intel Corporation Clock glitch mitigation apparatus and method
FR3106424B1 (fr) 2020-01-17 2022-02-11 Ic’Alps Procédé pour générer une donnée unique propre à un circuit intégré en silicium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030204743A1 (en) * 2002-04-16 2003-10-30 Srinivas Devadas Authentication of integrated circuits
TWI245997B (en) * 2000-04-06 2005-12-21 Distribution Systems Res Inst IP communication system, IP transfer network, gateway device, server, network point device, medium router, terminal device and terminal communication method

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985614A (en) 1987-01-16 1991-01-15 Rand Mcnally & Company Object verification apparatus and method
DE3736882C2 (de) 1987-10-30 1997-04-30 Gao Ges Automation Org Verfahren zur Echtheitsprüfung eines Datenträgers mit integriertem Schaltkreis
JPH0424889A (ja) 1990-05-21 1992-01-28 Toshiba Corp 個人認証機能付きｉｃカード
US5177352A (en) 1991-06-06 1993-01-05 The United States Of America As Represented By The United States Department Of Energy Integrated optical tamper sensor with planar waveguide
US5204902A (en) 1991-09-13 1993-04-20 At&T Bell Laboratories Cellular telephony authentication arrangement
GB9121591D0 (en) 1991-10-11 1991-11-27 Pilkington Micro Electronics Data security arrangement for semiconductor programmable logic devices
US5247577A (en) 1992-05-13 1993-09-21 Intel Corporation Methods and apparatus for securely enabling features in highly integrated electronic circuits
US5375169A (en) 1993-05-28 1994-12-20 Tecsec, Incorporated Cryptographic key management method and apparatus
FR2706210B1 (fr) 1993-06-08 1995-07-21 Bull Cp8 Procédé d'authentification d'un objet portatif par un terminal hors ligne, objet portatif et terminal correspondants.
US5768382A (en) 1995-11-22 1998-06-16 Walker Asset Management Limited Partnership Remote-auditing of computer generated outcomes and authenticated biling and access control system using cryptographic and other protocols
FR2738971B1 (fr) 1995-09-19 1997-10-10 Schlumberger Ind Sa Procede de determination d'une cle de cryptage associee a un circuit integre
US5828751A (en) 1996-04-08 1998-10-27 Walker Asset Management Limited Partnership Method and apparatus for secure measurement certification
US5883956A (en) 1996-03-28 1999-03-16 National Semiconductor Corporation Dynamic configuration of a secure processing unit for operations in various environments
US5963104A (en) * 1996-04-15 1999-10-05 Vlsi Technology, Inc. Standard cell ring oscillator of a non-deterministic randomizer circuit
US6026293A (en) 1996-09-05 2000-02-15 Ericsson Inc. System for preventing electronic memory tampering
JP3311260B2 (ja) 1996-12-17 2002-08-05 富士通株式会社 半導体装置及び半導体記憶装置
US5920628A (en) 1997-01-09 1999-07-06 Washington University Method and apparatus for fingerprinting and authenticating various magnetic media
US5844803A (en) 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US6038315A (en) 1997-03-17 2000-03-14 The Regents Of The University Of California Method and system for normalizing biometric variations to authenticate users from a public database and that ensures individual biometric data privacy
US7249108B1 (en) 1997-07-15 2007-07-24 Silverbrook Research Pty Ltd Validation protocol and system
US6161052A (en) 1997-10-28 2000-12-12 Micron Electronics, Inc. Method for identifying a component with physical characterization
US6289292B1 (en) 1997-10-28 2001-09-11 Micron Technology, Inc. System for identifying a component with physical characterization
US6118873A (en) 1998-04-24 2000-09-12 International Business Machines Corporation System for encrypting broadcast programs in the presence of compromised receiver devices
US6941180B1 (en) 1998-08-27 2005-09-06 Addison M. Fischer Audio cassette emulator
US6363485B1 (en) 1998-09-09 2002-03-26 Entrust Technologies Limited Multi-factor biometric authenticating device and method
DE19843424A1 (de) 1998-09-22 2000-03-23 Fraunhofer Ges Forschung Vorrichtung zum Liefern von Ausgangsdaten als Reaktion auf Eingangsdaten und Verfahren zum Überprüfen der Authentizität und Verfahren zum verschlüsselten Übertragen von Informationen
US6301695B1 (en) 1999-01-14 2001-10-09 Xilinx, Inc. Methods to securely configure an FPGA using macro markers
US6305005B1 (en) 1999-01-14 2001-10-16 Xilinx, Inc. Methods to securely configure an FPGA using encrypted macros
US6324676B1 (en) 1999-01-14 2001-11-27 Xilinx, Inc. FPGA customizable to accept selected macros
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US6402028B1 (en) 1999-04-06 2002-06-11 Visa International Service Association Integrated production of smart cards
US7216232B1 (en) 1999-04-20 2007-05-08 Nec Corporation Method and device for inserting and authenticating a digital signature in digital data
US6386456B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Memory card identification system
US7243236B1 (en) 1999-07-29 2007-07-10 Intertrust Technologies Corp. Systems and methods for using cryptography to protect secure and insecure computing environments
US7131001B1 (en) 1999-10-29 2006-10-31 Broadcom Corporation Apparatus and method for secure filed upgradability with hard wired public key
EP1100058A1 (de) 1999-11-12 2001-05-16 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Schützen einer in dem Bauelement enthaltenen integrierten Schaltung
US20010032318A1 (en) 1999-12-03 2001-10-18 Yip Kun Wah Apparatus and method for protecting configuration data in a programmable device
US6246254B1 (en) 1999-12-06 2001-06-12 International Business Machines Corporation Method and circuit for providing copy protection in an application-specific integrated circuit
CN100340079C (zh) 1999-12-07 2007-09-26 三洋电机株式会社 数据再生设备
US7005733B2 (en) 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
FR2810139B1 (fr) 2000-06-08 2002-08-23 Bull Cp8 Procede de securisation de la phase de pre-initialisation d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede
ATE298952T1 (de) 2000-08-03 2005-07-15 Koninkl Philips Electronics Nv Lineartransformation für symmetrische verschlüsselungssysteme
JP2002149396A (ja) 2000-11-07 2002-05-24 Hitachi Ltd データプロセッサ、半導体集積回路及びｃｐｕ
EP1205889A1 (en) 2000-11-10 2002-05-15 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Returning of change in an electronic payment system
WO2002050910A1 (fr) 2000-12-01 2002-06-27 Hitachi, Ltd Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant
US7441126B2 (en) 2001-01-16 2008-10-21 Russell Dellmo Secure wireless LAN device including tamper resistant feature and associated method
US7380131B1 (en) * 2001-01-19 2008-05-27 Xilinx, Inc. Copy protection without non-volatile memory
FR2822565B1 (fr) * 2001-03-23 2004-09-10 Schlumberger Systems & Service Composant electronique securise
WO2002078249A1 (en) 2001-03-23 2002-10-03 Kent Ridge Digital Labs Method of using biometric information for secret generation
US20020150252A1 (en) 2001-03-27 2002-10-17 Leopard Logic, Inc. Secure intellectual property for a generated field programmable gate array
FR2825873A1 (fr) 2001-06-11 2002-12-13 St Microelectronics Sa Stockage protege d'une donnee dans un circuit integre
GB0114317D0 (en) 2001-06-13 2001-08-01 Kean Thomas A Method of protecting intellectual property cores on field programmable gate array
US6941263B2 (en) * 2001-06-29 2005-09-06 Microsoft Corporation Frequency domain postfiltering for quality enhancement of coded speech
US7191339B1 (en) 2001-09-10 2007-03-13 Xilinx, Inc. System and method for using a PLD identification code
JP2003101533A (ja) 2001-09-25 2003-04-04 Toshiba Corp 機器認証管理システム及び機器認証管理方法
US7525330B2 (en) 2001-11-28 2009-04-28 Nxp, B.V. Semiconductor device, card, system, and methods of initializing and checking the authenticity and the identity of the semiconductor device
FR2833119A1 (fr) 2001-11-30 2003-06-06 St Microelectronics Sa Generation de quantites secretes d'identification d'un circuit integre
US7203310B2 (en) 2001-12-04 2007-04-10 Microsoft Corporation Methods and systems for cryptographically protecting secure content
US7251730B2 (en) 2001-12-21 2007-07-31 Qualcomm Incorporated Method and apparatus for simplified audio authentication
US6966022B1 (en) 2002-04-04 2005-11-15 Adaptec, Inc. System and method for determining integrated circuit logic speed
US6738788B1 (en) 2002-04-17 2004-05-18 Icid, Llc Database system using a record key having some randomly positioned, non-deterministic bits
US20030204731A1 (en) 2002-04-29 2003-10-30 Pochuev Denis A. Method and apparatus to enhance the security of data
KR100453504B1 (ko) 2002-04-30 2004-10-20 주식회사 케이티프리텔 소프트웨어 인증 방법 및 시스템
US20030219121A1 (en) 2002-05-24 2003-11-27 Ncipher Corporation, Ltd Biometric key generation for secure storage
US6802447B2 (en) 2002-08-26 2004-10-12 Icid, Llc Method of authenticating an object or entity using a random binary ID code subject to bit drift
US7568113B2 (en) 2003-01-24 2009-07-28 Johan Paul Marie Gerard Linnartz Reliable storage medium access control method and device
CN101048720A (zh) 2003-05-16 2007-10-03 皇家飞利浦电子股份有限公司 利用随机函数的执行证明
US8032760B2 (en) 2003-05-21 2011-10-04 Koninklijke Philips Electronics N.V. Method and system for authentication of a physical object
JP2007514987A (ja) 2003-05-26 2007-06-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス、認証方法およびシステム
WO2004114122A2 (en) 2003-06-26 2004-12-29 Koninklijke Philips Electronics N.V. Secure number generator and content distribution network employing the same
WO2005041000A1 (en) 2003-10-23 2005-05-06 Koninklijke Philips Electronics N.V. Method for protecting information carrier comprising an integrated circuit
US7653197B2 (en) 2003-10-29 2010-01-26 Koninklijke Philips Electronics N.V. System and method of reliable forward secret key sharing with physical random functions
WO2005048256A2 (en) 2003-11-14 2005-05-26 Koninklijke Philips Electronics N.V. A data carrier having security mark and apparatus for handling such data carrier.
DE602004019136D1 (de) 2003-11-17 2009-03-05 Koninkl Philips Electronics Nv Informationsträger mit einer nicht klonbaren optischen kennung
KR20060123278A (ko) 2003-12-12 2006-12-01 코닌클리케 필립스 일렉트로닉스 엔.브이. 스펙클 기반의 물리적 복제 불가능 기능의 검출방법 및장치
US7210634B2 (en) 2004-02-12 2007-05-01 Icid, Llc Circuit for generating an identification code for an IC
KR20060135774A (ko) 2004-02-24 2006-12-29 코닌클리케 필립스 일렉트로닉스 엔.브이. 정보 매체 인증용 스펙클 패턴
EP1617586B1 (fr) * 2004-07-06 2008-09-03 Proton World International N.V. Chiffrement en continu du contenu d'une mémoire externe à un processeur
KR20070057968A (ko) 2004-09-20 2007-06-07 코닌클리케 필립스 일렉트로닉스 엔.브이. 랜덤 함수를 이용한 비밀 공유
JP2008516472A (ja) 2004-10-04 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 物理トークンのための二側誤り訂正
ATE483197T1 (de) 2004-10-15 2010-10-15 Nxp Bv Integrierte schaltung mit einem echten zufallszahlengenerator
EP1817746A1 (en) 2004-10-18 2007-08-15 Koninklijke Philips Electronics N.V. Secure sensor chip
KR20070095908A (ko) 2004-12-22 2007-10-01 코닌클리케 필립스 일렉트로닉스 엔.브이. 컴퓨터 프로그램을 인증하기 위한 방법 및 디바이스
US20080141364A1 (en) 2005-02-02 2008-06-12 Koninklijke Philips Electronics, N.V. Method, Apparatus, Device, System, Program, for Calibrating
EP1891770B1 (en) 2005-06-01 2011-10-05 Priv Id B.V. Template renewal in helper data systems
JP2008545323A (ja) 2005-07-07 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 物の真正性を検証する方法、装置及びシステム
JP2009506613A (ja) 2005-08-23 2009-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 物理的な一方向関数による情報キャリア認証
CN101263503A (zh) 2005-09-14 2008-09-10 皇家飞利浦电子股份有限公司 用于确定项目的真实性的改进设备、系统和方法
WO2007063475A2 (en) 2005-11-29 2007-06-07 Koninklijke Philips Electronics N.V. Proofs of vicinity using cpufs
US20090217045A1 (en) 2005-11-29 2009-08-27 Koninklijke Philps Electronics, N.V. Physical secret sharing and proofs of vicinity using pufs
WO2007072450A2 (en) 2005-12-23 2007-06-28 Koninklijke Philips Electronics N.V. Puf protocol with improved backward security
EP2016736A1 (en) 2006-04-11 2009-01-21 Koninklijke Philips Electronics N.V. Noisy low-power puf authentication without database
CN101495957A (zh) 2006-07-31 2009-07-29 皇家飞利浦电子股份有限公司 产生随机位串的设备和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245997B (en) * 2000-04-06 2005-12-21 Distribution Systems Res Inst IP communication system, IP transfer network, gateway device, server, network point device, medium router, terminal device and terminal communication method
US20030204743A1 (en) * 2002-04-16 2003-10-30 Srinivas Devadas Authentication of integrated circuits

Also Published As

Publication number Publication date
CA2637986A1 (en) 2007-08-02
EP1977511B1 (en) 2011-04-06
WO2007087559A3 (en) 2007-10-18
HK1125201A1 (en) 2009-07-31
EP1977511A2 (en) 2008-10-08
WO2007087559A2 (en) 2007-08-02
US8630410B2 (en) 2014-01-14
KR20080106180A (ko) 2008-12-04
TW200737896A (en) 2007-10-01
US20070250938A1 (en) 2007-10-25
ATE504884T1 (de) 2011-04-15
DE602007013697D1 (zh) 2011-05-19
KR101366376B1 (ko) 2014-02-24
CA2637986C (en) 2017-01-10
JP2009524998A (ja) 2009-07-02
JP5248328B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
TWI416921B (zh) 用於信號產生器式裝置安全性之方法、積體電路及電腦程式產品
US11544371B2 (en) Secure hardware signature and related methods and applications
CN107924645B (zh) 具有物理不可克隆功能的加密设备
Bösch et al. Efficient helper data key extractor on FPGAs
KR101727130B1 (ko) 암호화 키를 획득하기 위한 디바이스 및 방법
Majzoobi et al. Slender PUF protocol: A lightweight, robust, and secure authentication by substring matching
US8468186B2 (en) Combination of values from a pseudo-random source
Anandakumar et al. FPGA-based Physical Unclonable Functions: A comprehensive overview of theory and architectures
JP2018504827A (ja) 物理的複製不可能関数からの暗号鍵生成
WO2012099657A2 (en) Reliable puf value generation by pattern matching
JP5426540B2 (ja) 公開行列に基づき、誤り訂正符号の復号を用いて認証を行う方法
EP3542261A1 (en) Method for performing a trustworthiness test on a random number generator
Nassar et al. CaPUF: Cascaded PUF structure for machine learning resiliency
Lee et al. Samsung physically unclonable function (SAMPUF™) and its integration with Samsung security system
US20220358203A1 (en) Puf-rake: a puf-based robust and lightweight authentication and key establishment protocol
Pehl Design, Evaluation, and Application of Security Primitives that are Based on Hardware-Intrinsic Features
JP2024081152A (ja) 単一のｐｕｆ回路ソースから得られた複数ハードウェア署名を有するデバイスおよび関連方法、システムと適用
Millwood et al. A Generic Obfuscation Framework for Preventing ML-Attacks on Strong-PUFs through Exploitation of DRAM-PUFs
TW202147097A (zh) 基於物理不可複製功能的真隨機數產生器以及用於產生真隨機數的方法
Pappala Device specific key generation technique for anti-counterfeiting methods using FPGA based physically unclonable functions and artificial intelligence
Amelino et al. Designing an SRAM PUF-based Secret Extractor for Resource-Constrained Devices Mario Barbareschi, Pierpaolo Bagnasco

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees