TWI413779B - 支援零中頻或低中頻／中頻系統之架構及方法 - Google Patents

支援零中頻或低中頻／中頻系統之架構及方法 Download PDF

Info

Publication number
TWI413779B
TWI413779B TW100121882A TW100121882A TWI413779B TW I413779 B TWI413779 B TW I413779B TW 100121882 A TW100121882 A TW 100121882A TW 100121882 A TW100121882 A TW 100121882A TW I413779 B TWI413779 B TW I413779B
Authority
TW
Taiwan
Prior art keywords
intermediate frequency
signal
pin
zero
low
Prior art date
Application number
TW100121882A
Other languages
English (en)
Other versions
TW201300789A (zh
Inventor
Chin Tai Yang
Chun An Tsai
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW100121882A priority Critical patent/TWI413779B/zh
Priority to US13/299,392 priority patent/US8412144B2/en
Publication of TW201300789A publication Critical patent/TW201300789A/zh
Application granted granted Critical
Publication of TWI413779B publication Critical patent/TWI413779B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22—Means for limiting or controlling the pin/gate ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Superheterodyne Receivers (AREA)

Description

支援零中頻或低中頻/中頻系統之架構及方法
本發明是有關於一種支援零中頻或低中頻/中頻系統之架構及方法。
請參照第1圖，其繪示傳統支援零中頻或低中頻/中頻系統之架構之一例之示意圖。在第1圖中的支援零中頻或低中頻/中頻系統之架構100在不同的時間點支援一組零中頻(zero intermediate frequency，ZIF)系統與兩組低中頻(low intermediate frequency，LIF)/中頻(intermediate frequency，IF)系統。支援零中頻或低中頻/中頻系統之架構100包括一積體電路110以及一切換元件120。對於ZIF系統130，積體電路110利用4個腳位Pin_(1)~Pin_(4)分別接收ZIF系統130的差動在相(in phase)訊號I+與I-、及差動正交(quadrature)訊號Q+與Q-。對於LIF/IF系統140_1及140_2，為了將LIF/IF系統140_1或140_2之差動輸入訊號In+與In-輸入積體電路110之腳位Pin_(1)與Pin_(2)，支援零中頻或低中頻/中頻系統之架構100需要利用切換元件120在LIF/IF系統140_1及140_2之間切換。
請參照第2圖，其繪示傳統支援零中頻或低中頻/中頻系統之架構之另一例之示意圖。在第2圖中的支援零中頻或低中頻/中頻系統之架構200可同時支援N組ZIF系統與M組LIF/IF系統，N與M為正整數。對於每一組ZIF系統230_1~230_N，積體電路210需要4個腳位以接收每一組ZIF系統230_1~230_N的差動在相訊號I+與I-、及差動正交訊號Q+與Q-。對於每一組LIF/IF系統240_1~240_M，積體電路210需要2個腳位以接收每一組LIF/IF系統240_1~240_M的差動輸入訊號In+與In-。亦即，積體電路210需要(4N+2M)個腳位以同時支援N組ZIF系統與M組LIF/IF系統。
由上述可知，傳統的支援零中頻或低中頻/中頻系統之架構100/200需要額外增加腳位或是外加切換元件方能支援零中頻或低中頻/中頻系統應用，導致成本無法降低，且不易應用。
本揭露是有關於一種支援零中頻或低中頻/中頻系統之架構及方法，不需要額外增加腳位或是外加切換元件即可支援零中頻或低中頻/中頻系統應用。
根據本揭露之第一方面，提出一種支援零中頻或低中頻/中頻系統之架構，包括4N個腳位、2N個類比數位轉換器、一判斷單元以及一處理單元，N為正整數。2N個類比數位轉換器包括一第y類比數位轉換器，第y類比數位轉換器用以轉換此些腳位之一第(2y－1)腳位與一第2y腳位所接收的差動類比訊號為一第y數位訊號，y為1至2N之正整數。判斷單元用以判斷此些數位訊號為零中頻訊號、低中頻訊號或中頻訊號。處理單元用以對此些零中頻訊號進行一零中頻系統處理、對此些低中頻訊號進行一低中頻系統處理、並對此些中頻訊號進行一中頻系統處理。
根據本揭露之第二方面，提出一種支援零中頻或低中頻/中頻系統之方法，應用於一支援零中頻或低中頻/中頻系統之架構，此架構包括4N個腳位、2N個類比數位轉換器、一判斷單元以及一處理單元，N為正整數。此方法包括下列步驟。2N個類比數位轉換器之一第y類比數位轉換器轉換此些腳位之一第(2y－1)腳位與一第2y腳位所接收的差動類比訊號為一第y數位訊號，y為1至2N之正整數。判斷單元判斷此些數位訊號為零中頻訊號、低中頻訊號或中頻訊號。處理單元對此些零中頻訊號進行一零中頻系統處理、對此些低中頻訊號進行一低中頻系統處理、並對此些中頻訊號進行一中頻系統處理。
為了對本揭露之上述及其他方面有更佳的瞭解，下文特舉一實施例，並配合所附圖式，作詳細說明如下：
本揭露所提出之支援零中頻(zero intermediate frequency，ZIF)或低中頻(low intermediate frequency，LIF)/中頻(intermediate frequency，IF)系統之架構及方法，不需要額外增加腳位或是外加切換元件即可支援零中頻或低中頻/中頻系統應用。
本揭露提出之支援零中頻或低中頻/中頻系統之架構，包括4N個腳位、2N個類比數位轉換器、一判斷單元以及一處理單元，N為正整數。2N個類比數位轉換器包括一第y類比數位轉換器，第y類比數位轉換器用以轉換此些腳位之一第(2y－1)腳位與一第2y腳位所接收的差動類比訊號為一第y數位訊號，y為1至2N之正整數。判斷單元用以判斷此些數位訊號為零中頻訊號、低中頻訊號或中頻訊號。處理單元用以對此些零中頻訊號進行一零中頻系統處理、對此些低中頻訊號進行一低中頻系統處理、並對此些中頻訊號進行一中頻系統處理。
接下來茲舉N等於2為例進行說明，然並不限於此。請參照第3圖，其繪示依照一實施例之支援零中頻或低中頻/中頻系統之架構之一例之示意圖。支援零中頻或低中頻/中頻系統之架構300包括8個腳位Pin_(1)~Pin_(8)、4個類比數位轉換器(Analog to Digital Converter，ADC)310_1~310_4、一判斷單元320以及一處理單元330。上述之8個腳位Pin_(1)~Pin_(8)、4個類比數位轉換器310_1~310_4、判斷單元320以及處理單元330實質上可由一積體電路(integrated circuit，IC)實現。
請參照第4A圖~第4D圖，其繪示對應第3圖之支援零中頻或低中頻/中頻系統之方法之流程圖。於步驟S400中，類比數位轉換器將腳位所接收的差動類比訊號轉換為數位訊號。例如，類比數位轉換器310_1轉換腳位Pin_(1)~Pin_(2)所接收的差動類比訊號為數位訊號ds_1；類比數位轉換器310_2轉換腳位Pin_(3)~Pin_(4)所接收的差動類比訊號為數位訊號ds_2；類比數位轉換器310_3轉換腳位Pin_(5)~Pin_(6)所接收的差動類比訊號為數位訊號ds_3；類比數位轉換器310_4轉換腳位Pin_(7)~Pin_(8)所接收的差動類比訊號為數位訊號ds_4。
接下來，判斷單元320會依序判斷類比數位轉換器所輸出的數位訊號是否為ZIF訊號。於步驟S402中，判斷單元320判斷數位訊號ds_1及ds_2是否為ZIF訊號；亦即判斷單元320判斷腳位Pin_(1)~Pin(4)的輸入是否為ZIF系統。若腳位Pin_(1)~Pin(4)的輸入為ZIF系統，則於步驟S404中，處理單元330對數位訊號ds_1及ds_2進行一零中頻(ZIF)系統處理。若腳位Pin_(1)~Pin(4)的輸入非為ZIF系統，則於步驟S406中，判斷單元320判斷數位訊號ds_1是否為LIF訊號；亦即判斷單元320判斷腳位Pin_(1)~Pin(2)的輸入是否為LIF系統。
若腳位Pin_(1)~Pin(2)的輸入為LIF系統，則於步驟S408中，處理單元330對數位訊號ds_1進行一低中頻(LIF)系統處理。若腳位Pin_(1)~Pin(2)的輸入非為LIF系統，則於步驟S410中，判斷單元320判斷數位訊號ds_1是否為IF訊號；亦即判斷單元320判斷腳位Pin_(1)~Pin(2)的輸入是否為IF系統。若腳位Pin_(1)~Pin(2)的輸入為IF系統，則於步驟S412中，處理單元330對數位訊號ds_1進行一中頻(IF)系統處理。若腳位Pin_(1)~Pin(2)的輸入非為IF系統，則於步驟S414中，處理單元330視為無訊號或將數位訊號ds_1視為雜訊。
於步驟S416中，判斷單元320判斷數位訊號ds_2及ds_3是否為ZIF訊號；亦即判斷單元320判斷腳位Pin_(3)~Pin(6)的輸入是否為ZIF系統。若腳位Pin_(3)~Pin(6)的輸入為ZIF系統，則於步驟S418中，處理單元330對數位訊號ds_2及ds_3進行一ZIF系統處理。若腳位Pin_(3)~Pin(6)的輸入非為ZIF系統，則於步驟S420中，判斷單元320判斷數位訊號ds_2是否為LIF訊號；亦即判斷單元320判斷腳位Pin_(3)~Pin(4)的輸入是否為LIF系統。
若腳位Pin_(3)~Pin(4)的輸入為LIF系統，則於步驟S422中，處理單元330對數位訊號ds_2進行一LIF系統處理。若腳位Pin_(3)~Pin(4)的輸入非為LIF系統，則於步驟S424中，判斷單元320判斷數位訊號ds_2是否為IF訊號；亦即判斷單元320判斷腳位Pin_(3)~Pin(4)的輸入是否為IF系統。若腳位Pin_(3)~Pin(4)的輸入為IF系統，則於步驟S426中，處理單元330對數位訊號ds_2進行一IF系統處理。若腳位Pin_(3)~Pin(4)的輸入非為IF系統，則於步驟S428中，處理單元330視為無訊號或將數位訊號ds_2視為雜訊。
於步驟S430中，判斷單元320判斷數位訊號ds_3及ds_4是否為ZIF訊號；亦即判斷單元320判斷腳位Pin_(5)~Pin(8)的輸入是否為ZIF系統。若腳位Pin_(5)~Pin(8)的輸入為ZIF系統，則於步驟S432中，處理單元330對數位訊號ds_3及ds_4進行一ZIF系統處理。若腳位Pin_(5)~Pin(8)的輸入非為ZIF系統，則於步驟S434中，判斷單元320判斷數位訊號ds_3是否為LIF訊號；亦即判斷單元320判斷腳位Pin_(5)~Pin(6)的輸入是否為LIF系統。
若腳位Pin_(5)~Pin(6)的輸入為LIF系統，則於步驟S436中，處理單元330對數位訊號ds_3進行一LIF系統處理。若腳位Pin_(5)~Pin(6)的輸入非為LIF系統，則於步驟S438中，判斷單元320判斷數位訊號ds_3是否為IF訊號；亦即判斷單元320判斷腳位Pin_(5)~Pin(6)的輸入是否為IF系統。若腳位Pin_(5)~Pin(6)的輸入為IF系統，則於步驟S440中，處理單元330對數位訊號ds_3進行一IF系統處理。若腳位Pin_(5)~Pin(6)的輸入非為IF系統，則於步驟S442中，處理單元330視為無訊號或將數位訊號ds_3視為雜訊。
此外，於步驟S444中，判斷單元320判斷數位訊號ds_4是否為LIF訊號；亦即判斷單元320判斷腳位Pin_(7)~Pin(8)的輸入是否為LIF系統。若腳位Pin_(7)~Pin(8)的輸入為LIF系統，則於步驟S446中，處理單元330對數位訊號ds_4進行一LIF系統處理。若腳位Pin_(7)~Pin(8)的輸入非為LIF系統，則於步驟S448中，判斷單元320判斷數位訊號ds_4是否為IF訊號；亦即判斷單元320判斷腳位Pin_(7)~Pin(8)的輸入是否為IF系統。若腳位Pin_(7)~Pin(8)的輸入為IF系統，則於步驟S450中，處理單元330對數位訊號ds_4進行一IF系統處理。若腳位Pin_(7)~Pin(8)的輸入非為IF系統，則於步驟S452中，處理單元330視為無訊號或將數位訊號ds_4視為雜訊。
請參照第5圖，其繪示傳統支援零中頻或低中頻/中頻系統之架構之另一例之示意圖。在第5圖中的採用本揭露技術特徵的支援零中頻或低中頻/中頻系統之架構500不需要額外增加腳位或是外加切換元件，即可在不同的時間點支援2組ZIF系統510及520，或4組LIF/IF系統530、540、550及560，亦可同時支援1組ZIF系統(510及520之一)及與2組LIF/IF系統(530、540、550及560之二)。
此外，本揭露更提出一種支援零中頻或低中頻/中頻系統之方法，應用於一支援零中頻或低中頻/中頻系統之架構，此架構包括4N個腳位、2N個類比數位轉換器、一判斷單元以及一處理單元，N為正整數。此方法包括下列步驟。2N個類比數位轉換器之一第y類比數位轉換器轉換此些腳位之一第(2y－1)腳位與一第2y腳位所接收的差動類比訊號為一第y數位訊號，y為1至2N之正整數。判斷單元判斷此些數位訊號為零中頻訊號、低中頻訊號或中頻訊號。處理單元對此些零中頻訊號進行一零中頻系統處理、對此些低中頻訊號進行一低中頻系統處理、並對此些中頻訊號進行一中頻系統處理。
上述支援零中頻或低中頻/中頻系統之方法的原理係已詳述於第3圖~第5圖之相關內容中，故於此不再重述。
本揭露上述實施例所揭露之支援ZIF或LIF/IF系統之架構及方法，不需要額外增加腳位或是外加切換元件即可支援零中頻或低中頻/中頻系統應用，不僅不會增加成本，亦使得整體系統更適於被應用於各種場合。
綜上所述，雖然本發明已以多個實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、500．．．支援零中頻或低中頻/中頻系統之架構
110、210．．．積體電路
120．．．切換元件
130、230_1~230_N、510、520．．．ZIF系統
140_1~140_2、240_1~240_M、530~560．．．LIF/IF系統
Pin_(1)~Pin_(8)．．．腳位
310_1~310_4．．．類比數位轉換器
320．．．判斷單元
330．．．處理單元
第1圖繪示傳統支援零中頻或低中頻/中頻系統之架構之一例之示意圖。
第2圖繪示傳統支援零中頻或低中頻/中頻系統之架構之另一例之示意圖。
第3圖繪示依照一實施例之支援零中頻或低中頻/中頻系統之架構之一例之示意圖。
第4A圖~第4D圖繪示對應第3圖之支援零中頻或低中頻/中頻系統之方法之流程圖。
第5圖繪示傳統支援零中頻或低中頻/中頻系統之架構之另一例之示意圖。
300．．．支援零中頻或低中頻/中頻系統之架構
Pin_(1)~Pin_(8)．．．腳位
310_1~310_4．．．類比數位轉換器
320．．．判斷單元
330．．．處理單元

Claims (12)

  1. 一種支援零中頻或低中頻/中頻系統之架構，包括：4N個腳位，N為正整數；2N個類比數位轉換器，包括一第y類比數位轉換器，該第y類比數位轉換器用以轉換該些腳位之一第(2y－1)腳位與一第2y腳位所接收的差動類比訊號為一第y數位訊號，y為1至2N之正整數；一判斷單元，用以判斷該些數位訊號為零中頻訊號、低中頻訊號或中頻訊號；以及一處理單元，用以對該些零中頻訊號進行一零中頻系統處理、對該些低中頻訊號進行一低中頻系統處理、並對該些中頻訊號進行一中頻系統處理。
  2. 如申請專利範圍第1項所述之支援零中頻或低中頻/中頻系統之架構，其中該判斷單元依序判斷該些數位訊號之一第(2x－1)數位訊號與一第2x數位訊號是否為零中頻訊號，x依序為1至N之正整數。
  3. 如申請專利範圍第2項所述之支援零中頻或低中頻/中頻系統之架構，其中當該第(2x－1)數位訊號與該第2x數位訊號非為零中頻訊號，該判斷單元判斷該第(2x－1)數位訊號是否為低中頻訊號，且當該第(2x－1)數位訊號非為低中頻訊號，該判斷單元判斷該第(2x－1)數位訊號是否為中頻訊號。
  4. 如申請專利範圍第3項所述之支援零中頻或低中頻/中頻系統之架構，其中當該第(2x－1)數位訊號非為中頻訊號，該判斷單元視為無訊號或將該第(2x－1)數位訊號視為雜訊。
  5. 如申請專利範圍第2項所述之支援零中頻或低中頻/中頻系統之架構，其中當該第(2x－1)數位訊號與該第2x數位訊號非為零中頻訊號，該判斷單元判斷該第2x數位訊號是否為低中頻訊號，且當該第2x數位訊號非為低中頻訊號，該判斷單元判斷該第2x數位訊號是否為中頻訊號。
  6. 如申請專利範圍第5項所述之支援零中頻或低中頻/中頻系統之架構，其中當該第2x數位訊號非為中頻訊號，該判斷單元視為無訊號或將該第2x數位訊號視為雜訊。
  7. 一種支援零中頻或低中頻/中頻系統之方法，應用於一支援零中頻或低中頻/中頻系統之架構，該架構包括4N個腳位、2N個類比數位轉換器、一判斷單元以及一處理單元，N為正整數，該方法包括：該2N個類比數位轉換器之一第y類比數位轉換器轉換該些腳位之一第(2y－1)腳位與一第2y腳位所接收的差動類比訊號為一第y數位訊號，y為1至2N之正整數；該判斷單元判斷該些數位訊號為零中頻訊號、低中頻訊號或中頻訊號；以及該處理單元對該些零中頻訊號進行一零中頻系統處理、對該些低中頻訊號進行一低中頻系統處理、並對該些中頻訊號進行一中頻系統處理。
  8. 如申請專利範圍第7項所述之支援零中頻或低中頻/中頻系統之方法，更包括：該判斷單元依序判斷該些數位訊號之一第(2x－1)數位訊號與一第2x數位訊號是否為零中頻訊號，x依序為1至N之正整數。
  9. 如申請專利範圍第8項所述之支援零中頻或低中頻/中頻系統之方法，更包括：當該第(2x－1)數位訊號與該第2x數位訊號非為零中頻訊號，該判斷單元判斷該第(2x－1)數位訊號是否為低中頻訊號；以及當該第(2x－1)數位訊號非為低中頻訊號，該判斷單元判斷該第(2x－1)數位訊號是否為中頻訊號。
  10. 如申請專利範圍第9項所述之支援零中頻或低中頻/中頻系統之方法，更包括：當該第(2x－1)數位訊號非為中頻訊號，該判斷單元視為無訊號或將該第(2x－1)數位訊號視為雜訊。
  11. 如申請專利範圍第8項所述之支援零中頻或低中頻/中頻系統之方法，更包括：當該第(2x－1)數位訊號與該第2x數位訊號非為零中頻訊號，該判斷單元判斷該第2x數位訊號是否為低中頻訊號；以及當該第2x數位訊號非為低中頻訊號，該判斷單元判斷該第2x數位訊號是否為中頻訊號。
  12. 如申請專利範圍第11項所述之支援零中頻或低中頻/中頻系統之方法，更包括：當該第2x數位訊號非為中頻訊號，該判斷單元視為無訊號或將該第2x數位訊號視為雜訊。
TW100121882A 2011-06-22 2011-06-22 支援零中頻或低中頻／中頻系統之架構及方法 TWI413779B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100121882A TWI413779B (zh) 2011-06-22 2011-06-22 支援零中頻或低中頻／中頻系統之架構及方法
US13/299,392 US8412144B2 (en) 2011-06-22 2011-11-18 Architecture and method for supporting ZIF or LIF/IF systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100121882A TWI413779B (zh) 2011-06-22 2011-06-22 支援零中頻或低中頻／中頻系統之架構及方法

Publications (2)

Publication Number Publication Date
TW201300789A TW201300789A (zh) 2013-01-01
TWI413779B true TWI413779B (zh) 2013-11-01

Family

ID=47361283

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121882A TWI413779B (zh) 2011-06-22 2011-06-22 支援零中頻或低中頻／中頻系統之架構及方法

Country Status (2)

Country Link
US (1) US8412144B2 (zh)
TW (1) TWI413779B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312627A (ja) * 1996-05-22 1997-12-02 Mitsubishi Electric Corp ディジタル放送受信機
EP0993136A1 (en) * 1998-04-28 2000-04-12 Matsushita Electric Industrial Co., Ltd. Transmitter
US20040185813A1 (en) * 2003-01-10 2004-09-23 Mitsubishi Denki Kabushiki Kaisha Receiver
US20060094379A1 (en) * 2004-10-28 2006-05-04 Yoshitsugu Gamo Radio broadcast receiver
TW200812308A (en) * 2006-08-28 2008-03-01 Mediatek Inc Self-calibrating direct conversion transmitter with converting/steering device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312627A (ja) * 1996-05-22 1997-12-02 Mitsubishi Electric Corp ディジタル放送受信機
EP0993136A1 (en) * 1998-04-28 2000-04-12 Matsushita Electric Industrial Co., Ltd. Transmitter
US20040185813A1 (en) * 2003-01-10 2004-09-23 Mitsubishi Denki Kabushiki Kaisha Receiver
US20060094379A1 (en) * 2004-10-28 2006-05-04 Yoshitsugu Gamo Radio broadcast receiver
TW200812308A (en) * 2006-08-28 2008-03-01 Mediatek Inc Self-calibrating direct conversion transmitter with converting/steering device

Also Published As

Publication number Publication date
US20120326769A1 (en) 2012-12-27
TW201300789A (zh) 2013-01-01
US8412144B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
US11029777B2 (en) Touch sensing device and display apparatus including the same
US8487803B1 (en) Pipelined analog-to-digital converter having reduced power consumption
JP2015128278A5 (zh)
CN107066155B (zh) 使用差分感测的电容触控系统及其运作方法
CN105790766A (zh) 多通道模数转换器
US10152148B2 (en) Phase compensation method for multi-scan in touch sensing system and phase compensation circuit thereof
JPWO2009090703A1 (ja) ランプ波出力回路、アナログデジタル変換回路、及びカメラ
RU2011130805A (ru) Цифровой демодулятор сигналов с относительной фазовой манипуляцией
TWI413779B (zh) 支援零中頻或低中頻／中頻系統之架構及方法
TW480829B (en) System and method for offset error compensation in comparators
TWI653837B (zh) 管線化類比數位轉換器之乘法數位類比轉換器
US20170141787A1 (en) Delta Modulator Receive Channel for Capacitance Measurement Circuits
CN104811204A (zh) 乘法数模转换器以及管线模数转换器
Shin et al. A 10-bit 100-MS/s dual-channel pipelined ADC using dynamic memory effect cancellation technique
TWI323571B (en) Touch apparatus and analog-to-digital converting apparatus and method thereof
JP5230528B2 (ja) Ｄａ変換回路
US20200210020A1 (en) Touch sensing device and display apparatus including the same
CN102857175A (zh) 支持零中频或低中频/中频系统的架构及方法
US7652612B2 (en) Cyclic pipeline analog-to-digital converter
JP5585465B2 (ja) アナログデジタル変換器
RU2419195C1 (ru) Каскодный усилитель с парафазным выходом
JP5348165B2 (ja) 同期検波方法及び装置
JP2004289338A (ja) 直接変換回路
TW201828606A (zh) 管線化類比數位轉換器及其操作方法
JP5897970B2 (ja) アナログデジタル変換回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees