TWI412964B - 用於觸控面板之觸控面板介面系統、觸控裝置、與相關方法 - Google Patents

Description

用於觸控面板之觸控面板介面系統、觸控裝置、與相關方法

本發明係揭露一種用於觸控面板之觸控面板介面系統、觸控裝置、及相關方法，尤指一種藉由複合式可程式化邏輯裝置(Complex Programmable Logic Device)來將序列週邊介面(Serial Peripheral Interface)應用於大尺寸之觸控面板的觸控面板介面系統、觸控裝置、及相關方法。

序列週邊介面(Serial Peripheral Interface，SPI)係為一種四線(Four-wired)同步序列資料協定，一般用於實施可攜式電子裝置的平台系統，且當序列周邊介面被應用於觸控面板時，一般係應用於面板面積較小的觸控裝置，例如畫面大小在四吋左右的觸控面板。

請參閱第1圖，其為先前技術中將序列週邊介面匯流排應用於一小尺寸之觸控裝置100時的概略示意圖。如第1圖所示，觸控裝置100係包含一觸控面板介面系統150及一觸控面板140。觸控面板介面系統150包含一微處理器110、一感應器120、及一序列週邊介面匯流排130。感應器120係用來感應觸控面板140上被觸發之各種訊號，並將被觸發之訊號透過序列週邊介面匯流排130傳輸至微處理器110，以供微處理器110判斷觸控面板140上被使用者所觸發之位置。微處理器110亦會產生指令給感應器120，以命令感應器120進行對觸控面板140上各種訊號的感應，其中微處理器110亦會透過序列週邊介面匯流排130傳輸其所產生之指令給感應器120。

請再參閱第2圖，其為先前技術中將序列週邊介面匯流排應用於一較大尺寸之觸控裝置200時的概略示意圖。如第2圖所示，觸控裝置200包含一觸控面板介面系統250及一觸控面板240。觸控面板介面系統250包含一微處理器210、複數個感應器222、224、226、及複數個一一對應於該複數個感應器之複數個序列週邊介面匯流排232、234、236。在此係假設觸控面板240較第1圖所示之觸控面板140面積大了數倍。由於序列週邊介面匯流排係為一種規格固定之四線式的匯流排，因此單一序列週邊介面匯流排232、234、或236僅能透過各自對應之感應器222、224、226來涵蓋偵測觸控面板240上一部分的感應訊號，其中感應器222、224、226係各自負責偵測觸控面板240上不同區域的觸發情況。由於一般的微處理器210係僅支援一組以硬體實施的序列周邊介面匯流排，因此其他未被支援的序列周邊介面匯流排之運作只能以軟體來加以模擬，換言之，在此可假設序列周邊介面匯流排232係為被微處理器210所直接支援的硬體序列周邊介面匯流排，而序列周邊介面匯流排234、236係為由軟體所實施並模擬的序列周邊介面匯流排。然而，由於以軟體模擬之序列周邊介面的時脈(以下簡稱軟體模擬序列周邊介面時脈)在速度上遠比以硬體直接實施序列周邊介面的時脈來的慢，因此如第2圖所示之觸控裝置200，以軟體模擬的序列周邊介面匯流排234、236與微處理器210進行資料交換的速度將會遠遠跟不上以硬體實施的序列周邊介面匯流排232，且微處理器210需要花費更多的執行時間在以軟體模擬的序列周邊介面匯流排上，微處理器210才能夠同步處理感應器222、224、226各自接收到的感應訊號。

請再參閱第3圖，其為第2圖所示之微處理器210所使用之時脈的簡略示意圖。如之前所假設，當序列周邊介面匯流排232係以硬體實施並使用一硬體時脈，且序列周邊介面匯流排234、236係以軟體所模擬並使用一軟體模擬序列周邊介面時脈時，該硬體時脈的速度會較該軟體模擬序列周邊介面時脈快上許多，並使得微處理器210得耗去更多的執行時間在以軟體模擬之序列周邊介面匯流排上。

總言之，由於微處理器所使用之軟體模擬序列周邊介面時脈在速度上無法與以硬體實施之序列週邊介面匯流排所使用之硬體時脈相匹配，造成以硬體實施之序列週邊介面匯流排需要減緩其硬體時脈的速度來配合以軟體模擬之各序列周邊介面所使用之軟體模擬序列周邊介面時脈的速度，而降低微處理器整體處理感應訊號的速度；再者，由於微處理器需要花上額外的處理時間來處理各感應器之間所回報之感應訊號的協調工作，因此微處理器在感應訊號處理上的負擔也會因大幅增加而降低其處理速度。

本發明係揭露一種用於觸控面板之觸控面板介面系統。該觸控面板介面系統係包含複數個感應器、一微處理器、一可程式化邏輯裝置(Programmable Logic Device)、一混成序列週邊介面匯流排(Hybrid Serial Peripheral Interface Bus)、及複數個序列週邊介面匯流排(Serial Peripheral Interface Bus)。該複數個感應器係用來感應一觸控面板上不同區域之觸發情況，以各自產生一感應訊號。該微處理器係用來發出複數個指令給該複數個感應器。該可程式化邏輯裝置係用來暫存並執行該微處理器所發出之該複數個指令以操作該複數個感應器，並用來由該複數個感應器接收各自所產生之該感應訊號以傳輸至該微處理器。該混成序列週邊介面匯流排係用來進行該微處理器與該可程式化邏輯裝置之間的資訊傳輸。該複數個序列週邊介面匯流排係一一對應於該複數個感應器。該複數個序列週邊介面匯流排之每一序列週邊介面匯流排係用來進行該可程式化邏輯裝置與一對應之感應器之間的資訊傳輸。該微處理器係根據該複數個感應器各自所產生之該感應訊號來判斷該觸控面板上之至少一個觸發位置。

本發明係揭露一種觸控裝置。該觸控裝置係包含一觸控面板及一觸控面板介面系統。該觸控面板介面系統係包含複數個感應器、一微處理器、一可程式化邏輯裝置、一混成序列週邊介面匯流排、及複數個序列週邊介面匯流排。該複數個感應器係用來感應該觸控面板上之電容變化，以各自產生一感應訊號。該微處理器係用來發出複數個指令給該複數個感應器。該可程式化邏輯裝置係用來暫存並執行該微處理器所發出之該複數個指令以操作該複數個感應器，並用來由該複數個感應器接收各自所產生之該感應訊號以傳輸至該微處理器。該混成序列週邊介面匯流排係用來進行該微處理器與該可程式化邏輯裝置之間的指令傳輸或資料傳輸。該複數個序列週邊介面匯流排係一一對應於該複數個感應器。該複數個序列週邊介面匯流排之每一序列週邊介面匯流排係用來進行該可程式化邏輯裝置與一對應之感應器之間的指令傳輸或資料傳輸。該微處理器係根據該複數個感應器各自所產生之該感應訊號來判斷該觸控面板上之至少一個觸發位置。

本發明係揭露一種加速觸控裝置之運作的方法。該方法包含在一觸控裝置所包含之一微處理器及一可程式化邏輯裝置之間，設置一混成序列週邊介面匯流排；在該可程式化邏輯裝置與該觸控裝置所包含之複數個感應器之間，設置複數個一一對應於該複數個感應器之序列週邊介面匯流排；同時進行該混成序列週邊介面匯流排之資訊傳輸與該複數個序列週邊介面匯流排之資訊傳輸；及將該混成序列週邊介面匯流排所使用之一時脈速率控制為該複數個序列週邊介面匯流排所使用之複數個時脈速率的總和。該複數個感應器係用來感應該觸控裝置所包含之一觸控面板上不同區域的觸發情況，以供該微處理器判斷該觸控面板上之至少一個觸發位置。

為了解決上述將序列週邊介面匯流排應用在較大尺寸之觸控面板時所衍生包含硬體時脈與軟體模擬序列周邊介面時脈之速度差在內的各種缺點，本發明係揭露一種應用於較大尺寸之觸控面板且不會帶有先前技術之各種缺點的觸控裝置。在本發明所揭露之觸控裝置中，係使用了可程式化邏輯裝置來當作微處理器與感應器之間交換資訊的橋樑。一般的可程式化邏輯裝置係用來實現各種運算和組合邏輯，且在本發明中係用來使所有與微處理器進行資料交換的序列周邊介面匯流排可以根據可程式化邏輯裝置所規劃之硬體線路與對應之硬體時脈來進行資料的傳輸，而不需要再經由微處理器所使用之軟體模擬序列周邊介面時脈來處理各序列周邊介面匯流排的資料傳輸。如此一來，微處理器可以在僅支援可程式化邏輯裝置的情況下同時將複數個序列周邊介面匯流排所傳送而來的感應資料依序傳輸至可程式化邏輯裝置，再由可程式化邏輯裝置根據感應器的速度需求來將所接收之感應資料傳輸至微處理器進行處理；再者，微處理器不再需要處理以軟體實施且消耗執行時間的序列周邊介面匯流排，使得觸控裝置整體處理使用者所觸發之指令的速度獲得提升。本發明之可程式化邏輯裝置可以使用複合可程式化邏輯裝置(Complex Programmable Logic Device)或場效可程式化邏輯閘陣列(Field Programmable Gate Array)來實施；當以複合可程式化邏輯裝置 來實施本發明之可程式化邏輯裝置時，本發明主要係應用於大小為10吋至20吋的觸控面板；而當以場效可程式化邏輯閘陣列來實施本發明之可程式化邏輯裝置時，本發明主要係應用於大小為20吋以上的觸控面板。

請參閱第4圖，其為本發明所揭露之一觸控裝置300的示意圖，其中觸控裝置300所包含之可程式化邏輯裝置係以複合可程式化邏輯裝置來實施。如第4圖所示，觸控裝置300係包含一觸控面板340與一觸控面板介面系統350。觸控面板介面系統350係包含複數個感應器322、324、326、複數個序列週邊介面匯流排332、334、336、一微處理器310、一複合可程式化邏輯裝置360、及一混成序列週邊介面匯流排370。複數個感應器322、324、326係各自用來感應觸控面板340上不同區域之電容變化及觸發情況，以各自產生一感應訊號。微處理器310係用來發出複數個指令給複數個感應器322、324、326。複合可程式化邏輯裝置370係用來暫存並執行微處理器310所發出之該複數個指令以操作複數個感應器322、324、326，並用來由複數個感應器322、324、326接收各自所產生之該感應訊號以傳輸至微處理器310。混成序列週邊介面匯流排370係用來進行微處理器310與複合可程式化邏輯裝置360之間的指令傳輸或資料傳輸。複數個序列週邊介面匯流排332、334、336係一一對應於複數個感應器322、324、326，舉例來說，序列週邊介面匯流排332係對應於感應器322。每一序列週邊介面匯流排係用來進行複合可程式化邏輯裝置370與一對應之感應器之間的指令傳輸或資料傳輸，舉例來說，序列週邊介面匯流排332係用來處理感應器322與複合可程式化邏輯裝置370之間的指令傳輸或資料傳輸。微處理器310係根據複數個感應器322、324、326各自所產生之感應訊號來判斷觸控面板340上之至少一個被使用者所觸發之觸發位置。

請再參閱第5圖，其為第4圖所示之觸控面板介面系統350之詳細示意圖。複合可程式化邏輯裝置360係包含一混成緩衝記憶體(Hybrid Buffer)362及複數個緩衝記憶體364、366、368。混成緩衝記憶體362用來經由混成序列週邊介面匯流排370接收並暫存微處理器310所發出之複數個指令。複數個緩衝記憶體364、366、368係一一對應於複數個感應器322、324、326及複數個序列週邊介面匯流排332、334、336；舉例來說，緩衝記憶體364係對應於感應器322及序列週邊介面匯流排332。每一緩衝記憶體係用來由混成緩衝記憶體362接收所暫存之該複數個指令中之至少一個指令，使得複合可程式化邏輯裝置360可執行所接收之該至少一個指令，以操作對應於該至少一個指令之一感應器；舉例來說，緩衝記憶體364可由混成緩衝記憶體362接收一指令，複合可程式化邏輯裝置360接收並執行該指令，以操作感應器322。當微處理器310需要接收各感應器之訊號以判斷觸控面板340上被觸發之觸發位置時，每一緩衝記憶體係透過一對應之週邊序列介面匯流排以由該每一緩衝記憶體所對應之一感應器接收該感應訊號，並將該感應訊號傳輸至混成緩衝記憶體362，使得複合可程式化邏輯裝置360可透過混成序列週邊介面匯流排370將該感應訊號傳輸至微處理器310。舉例來說，緩衝記憶體364可透過序列週邊介面匯流排332接收由感應器322所產生之一感應訊號，並將該感應訊號傳輸至混成緩衝記憶體362；接下來複合可程式化邏輯裝置360可透過混成序列週邊介面匯流排370將該感應訊號傳輸至微處理器310，使得微處理器310可根據該感應訊號判斷感應器322實際所感應或偵測到的狀況。

第4圖所示之觸控裝置300及第5圖所示之觸控面板介面系統350在本發明中的運作方式係說明如下。在微處理器310與複合可程式化邏輯裝置360之間所代表之一第一階段中，微處理器310會先將要各自下給感應器322、324、326的複數個指令經由混成序列週邊介面匯流排370寫入複合可程式化邏輯裝置360所包含之混成緩衝記憶體362，同時微處理器310也會讀取感應器322、324、326在該第一階段之前已經產生並寫入混成緩衝記憶體362的感應訊號，以判斷觸控面板340上之前已經被觸發的觸發位置。而在複合可程式化邏輯裝置360與感應器322、324、326之間所代表之一第二階段中，複合可程式化邏輯裝置360會將微處理器310寫入混成緩衝記憶體362的複數個指令根據所指定的不同感應器分配至複數個緩衝記憶體364、366、368中，再各自透過序列週邊介面匯流排332、334、336傳輸至感應器322、324、326，使感應器322、324、326可各自執行所分配到的指令來偵測各自在觸控面板340所負責的區域上的觸發情況；在此同時，感應器322、324、326亦將各自在該第一階段中感應觸控面板340上不同區域之觸發狀況所產生之感應訊號透過序列週邊介面匯流排332、334、336傳輸至緩衝記憶體364、366、368，再由複合可程式化邏輯裝置360將各感應訊號由緩衝記憶體364、366、368整合於混成緩衝記憶體362，以供之後微處理器310進行讀取。在本發明之各實施例中，上述之該第一階段與該第二階段係以管線(Pipeline)中代表同一時間被執行之不同巨集(Macro)或指令的方式進行，換言之，微處理器310與複合可程式化邏輯裝置360之間及複合可程式化邏輯裝置360與感應器322、324、326之間的二個資訊傳輸程序可以藉由管線的概念而被同時進行，且由於在本發明中，上述兩個資訊傳輸程序所使用之時脈皆為硬體時脈，因此不需要如先前技術般減緩硬體時脈來配合速度較硬體時脈慢的軟體模擬序列周邊介面時脈。

請再參閱第6圖，其為第4圖及第5圖中混成序列週邊介面匯流排370所使用之混成序列週邊介面時脈與序列週邊介面匯流排332、334、336各自所使用之序列週邊介面時脈之間關係的簡略示意圖。如第6圖所示，混成序列週邊介面匯流排370的時脈週期較各序列週邊介面匯流排之時脈週期來的短，因此可以使微處理器310快速的處理各感應器接收的感應訊號，而不需要再另外安排如何協調各感應器之感應訊號的接收，因此可以節省微處理器310處理各感應訊號時的執行時間。

除此以外，在本發明之一較佳實施例中，混成序列週邊介面匯流排370的時脈速率(Clock Rate)係為各序列週邊介面匯流排時脈速率總和，且每一序列週邊介面匯流排的時脈速率係可視不同感應器在規格或是傳輸感應資料的性能來規劃；舉例來說，當觸控面板介面系統350所使用之感應器數目係為三個時，在該較佳實施例中，混成序列週邊介面匯流排370之時脈速率係為該三個序列週邊介面匯流排之時脈速率的總和。如此一來，相較於先前技術中必須降低硬體時脈的時脈速率來配合軟體模擬序列周邊介面時脈之時脈速率的作法，本發明係將微處理器完整執行單一感應指令的平均執行時間縮短，亦即提高了微處理器的時脈速率，而克服了先前技術中實施於較大尺寸之觸控面板並增加感應器數目時微處理器之執行速度必須變慢的缺點。除此以外，由於複合可程式化邏輯裝置360可根據感應器322、324、326的不同速度需求來將感應資料傳輸至微處理器310，因此序列周邊介面匯流排332、334、336亦可規劃為不同的硬體時脈速率來配合感應器322、324、326的不同速度需求，並進而使得微處理器310在處理感應資料的速度可以得到最佳化。

如之前所述，除了第4圖至第6圖所示以複合可程式化邏輯裝置360實施本發明之可程式化邏輯裝置的實施例以外，本發明亦揭露有其他以場效可程式化邏輯閘陣列實施可程式化邏輯裝置的實施例。請參閱第7圖及第8圖。第7圖為本發明所揭露之一觸控裝置400的示意圖，其中觸控裝置400所包含之可程式化邏輯裝置係以複合可程式化邏輯裝置來實施。第8圖為第7圖所示之觸控面板介面系統450之詳細示意圖。第7圖所示之觸控裝置400與第4圖所示之觸控裝置300的不同處主要是在於使用了場效可程式化邏輯閘陣列460及觸控面板介面系統450，且所使用的序列週邊介面匯流排與感應器的數目也從觸控裝置400中的三組變成了五組(增加了序列周邊介面匯流排338、339和對應之感應器328、329)，此係因場效可程式化邏輯閘陣列460相較於第4圖中所示之複合可程式化邏輯閘陣列360可支援更多組的週邊裝置，而適合應用於尺寸較第4圖所示之觸控面板340更大的觸控面板440。觸控裝置400與觸控面板介面系統450的運作方式與第4圖至第6圖所示觸控裝置300及觸控面板介面系統350的運作方式相同，故此處不再多加贅述。

請注意，雖然第4圖與第5圖中僅圖示了三個感應器與三個對應之序列週邊介面匯流排，且第6圖與第7圖中僅圖示了五個感應器與五個對應之序列週邊介面匯流排，然而在本發明之其他實施例中，亦可對應於不同觸控面板的大小變更所使用之感應器與對應之序列週邊介面匯流排的數目；換言之，將第4圖至第7圖中的圖示變更感應器與對應之序列週邊介面匯流排之數目所產生之其他實施例仍應視為本發明之範疇。除此以外，在本發明之一較佳實施例中，考量到第1圖所示之觸控面板140大小係約為三吋至四吋的假設，第4圖所圖示之觸控面板340大小係為十吋或十吋以上，且第7圖所圖示之觸控面板440大小係為二十吋或二十吋以上。

請參閱第9圖，其為本發明所揭露之加速觸控裝置之運作的方法之流程圖。如第9圖所示，本發明所揭露之該方法係包含步驟如下：步驟502：在一觸控裝置所包含之一微處理器及一可程式化邏輯裝置之間，設置一混成序列週邊介面匯流排；步驟504：在該可程式化邏輯裝置與該觸控裝置所包含之複數個感應器之間，設置複數個一一對應於該複數個感應器之序列週邊介面匯流排；步驟506：同時進行該混成序列週邊介面匯流排之資訊傳輸與該複數個序列週邊介面匯流排之資訊傳輸；及步驟508：將該混成序列週邊介面匯流排所使用之一時脈速率控制為該複數個序列週邊介面匯流排所使用之複數個時脈速率的總和。

第9圖所示之各步驟係為以上關於第4圖至第8圖之敘述的總結，故不再多加贅述。然而，將第7圖所示之各步驟加上關於第4圖至第8圖之敘述提及之限制條件所形成之各種實施例，或是將第9圖所示之各步驟進行合理之排列組合所形成之各種實施例，仍應視為本發明之範疇。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、200、300、400．．．觸控裝置

110、210、310．．．微處理器

120、222、224、226、322、324、326、328、329．．．感應器

130、232、234、236、332、334、336、338、339．．．序列週邊介面匯流排

140、240、340、440．．．觸控面板

150、250、350、450．．．觸控面板介面系統

360．．．複合可程式化邏輯裝置

362．．．混成緩衝記憶體

364、366、368、372、374．．．緩衝記憶體

370．．．混成序列週邊介面匯流排

460．．．場效可程式化邏輯閘陣列

502、504、506、508．．．步驟

第1圖為先前技術中將序列週邊介面匯流排應用於一小尺寸之觸控裝置時的概略示意圖。

第2圖為先前技術中將序列週邊介面匯流排應用於一較大尺寸之觸控裝置時的概略示意圖。

第3圖為第2圖所示之微處理器所使用之時脈的簡略示意圖。

第4圖為本發明所揭露之一觸控裝置的示意圖，其中可程式化邏輯裝置係以複合可程式化邏輯裝置來實施。

第5圖為第4圖所示之觸控面板介面系統之詳細示意圖。

第6圖為第4圖及第5圖中混成序列週邊介面匯流排所使用之混成序列週邊介面時脈與複數個序列週邊介面匯流排各自所使用之序列週邊介面時脈之間關係的簡略示意圖。

第7圖為本發明所揭露之一觸控裝置的示意圖，其中可程式化邏輯裝置係以場效可程式化邏輯閘陣列來實施。

第8圖為第7圖所示之觸控面板介面系統之詳細示意圖。

第9圖為本發明所揭露之加速觸控裝置之運作的方法之流程圖。

300．．．觸控裝置

310．．．微處理器

322、324、326．．．感應器

332、334、336．．．序列週邊介面匯流排

340．．．觸控面板

350．．．觸控面板介面系統

360．．．複合可程式化邏輯裝置

370．．．混成序列週邊介面匯流排

Claims (18)

1. 一種用於觸控面板之觸控面板介面系統，包含：複數個感應器，用來感應一觸控面板上不同區域之觸發情況，以各自產生一感應訊號；一微處理器，用來發出複數個指令給該複數個感應器；一可程式化邏輯裝置(Programmable Logic Device)，用來暫存並執行該微處理器所發出之該複數個指令以操作該複數個感應器，並用來由該複數個感應器接收各自所產生之該感應訊號以傳輸至該微處理器；一混成序列週邊介面匯流排(Hybrid Serial Peripheral Interface Bus)，用來進行該微處理器與該可程式化邏輯裝置之間的資訊傳輸；及複數個序列週邊介面匯流排(Serial Peripheral Interface Bus)，一一對應於該複數個感應器，該複數個序列週邊介面匯流排之每一序列週邊介面匯流排係用來進行該可程式化邏輯裝置與一對應之感應器之間的資訊傳輸；其中該微處理器係根據該複數個感應器各自所產生之該感應訊號來判斷該觸控面板上之至少一個觸發位置。
2. 如請求項1所述之觸控面板介面系統，其中該可程式化邏輯裝置係包含：一混成緩衝記憶體，用來經由該混成序列週邊介面匯流排接收 並暫存該微處理器所發出之該複數個指令；及複數個緩衝記憶體，一一對應於該複數個感應器，該複數個緩衝記憶體之每一緩衝記憶體係用來由該混成緩衝記憶體接收所暫存之該複數個指令中之至少一個指令，使得該可程式化邏輯裝置可執行所接收之該至少一個指令，以操作對應於該至少一個指令之一感應器；其中該複數個緩衝記憶體之該每一緩衝記憶體係透過一對應之週邊序列介面匯流排以由該每一緩衝記憶體所對應之一感應器接收該感應訊號，並將該感應訊號傳輸至該混成緩衝記憶體，使得該可程式化邏輯裝置可透過該混成序列週邊介面匯流排將該感應訊號傳輸至該微處理器。
3. 如請求項1所述之觸控面板介面系統，其中該混成序列週邊介面匯流排所使用之一時脈速率係為該複數個序列週邊介面匯流排所使用之複數個時脈速率的總和，且該複數個序列週邊介面匯流排所使用之該複數個時脈速率係根據該複數個感應器的速度需求來各自被規劃。
4. 如請求項1所述之觸控面板介面系統，其中該微處理器與該可程式化邏輯裝置之間透過該混成序列週邊介面匯流排所進行之資訊傳輸與該可程式化邏輯裝置與該複數個感應器之間透過該複數個序列週邊介面匯流排所進行之資訊傳輸係為同時進行。
5. 如請求項1所述之觸控面板介面系統，其中該可程式化邏輯裝置係為一複合可程式化邏輯裝置(Complex Programmable Logic Device)。
6. 如請求項1所述之觸控面板介面系統，其中該可程式化邏輯裝置係為一場效可程式化邏輯閘陣列(Field Programmable Logic Array)。
7. 一種觸控裝置，包含：一觸控面板，及一觸控面板介面系統，包含：複數個感應器，用來感應該觸控面板上之電容變化，以各自產生一感應訊號；一微處理器，用來發出複數個指令給該複數個感應器；一可程式化邏輯裝置，用來暫存並執行該微處理器所發出之該複數個指令以操作該複數個感應器，並用來由該複數個感應器接收各自所產生之該感應訊號以傳輸至該微處理器；一混成序列週邊介面匯流排，用來進行該微處理器與該可程式化邏輯裝置之間的指令傳輸或資料傳輸；及複數個序列週邊介面匯流排，一一對應於該複數個感應器，該複數個序列週邊介面匯流排之每一序列週邊介面匯流排係用來進行該可程式化邏輯裝置與一對應之感應 器之間的指令傳輸或資料傳輸；其中該微處理器係根據該複數個感應器各自所產生之該感應訊號來判斷該觸控面板上之至少一個觸發位置。
8. 如請求項7所述之觸控裝置，其中該可程式化邏輯裝置係包含：一混成緩衝記憶體，用來經由該混成序列週邊介面匯流排接收並暫存該微處理器所發出之該複數個指令；及複數個緩衝記憶體，一一對應於該複數個感應器，該複數個緩衝記憶體之每一緩衝記憶體係用來由該混成緩衝記憶體接收所暫存之該複數個指令中之至少一個指令，使得該可程式化邏輯裝置可執行所接收之該至少一個指令，以操作對應於該至少一個指令之一感應器；其中該複數個緩衝記憶體之該每一緩衝記憶體係透過一對應之週邊序列介面匯流排以由該每一緩衝記憶體所對應之一感應器接收該感應訊號，並將該感應訊號傳輸至該混成緩衝記憶體，使得該可程式化邏輯裝置可透過該混成序列週邊介面匯流排將該感應訊號傳輸至該微處理器。
9. 如請求項7所述之觸控裝置，其中該混成序列週邊介面匯流排所使用之一時脈速率係為該複數個序列週邊介面匯流排所使用之複數個時脈速率的總和，且該複數個序列週邊介面匯流排所使用之該複數個時脈速率係根據該複數個感應器的速度需求來各自被規劃。
10. 如請求項7所述之觸控裝置，其中該微處理器與該可程式化邏輯裝置之間透過該混成序列週邊介面匯流排所進行之資訊傳輸與該可程式化邏輯裝置與該複數個感應器之間透過該複數個序列週邊介面匯流排所進行之資訊傳輸係為同時進行。
11. 如請求項7所述之觸控裝置，其中該可程式化邏輯裝置係為一複合可程式化邏輯裝置。
12. 如請求項1所述之觸控裝置，其中該可程式化邏輯裝置係為一場效可程式化邏輯閘陣列。
13. 一種加速觸控裝置之運作的方法，包含：在一觸控裝置所包含之一微處理器及一可程式化邏輯裝置之間，設置一混成序列週邊介面匯流排；在該可程式化邏輯裝置與該觸控裝置所包含之複數個感應器之間，設置複數個一一對應於該複數個感應器之序列週邊介面匯流排；同時進行該混成序列週邊介面匯流排之資訊傳輸與該複數個序列週邊介面匯流排之資訊傳輸；及將該混成序列週邊介面匯流排所使用之一時脈速率控制為該複數個序列週邊介面匯流排所使用之複數個時脈速率的總和； 其中該複數個感應器係用來感應該觸控裝置所包含之一觸控面板上不同區域的觸發情況，以供該微處理器判斷該觸控面板上之至少一個觸發位置。
14. 如請求項13所述之方法，另包含：該可程式化邏輯裝置暫存並執行該微處理器所發出之該複數個指令以操作該複數個感應器，並同時由該複數個感應器接收各自所產生之一感應訊號以傳輸至該微處理器；其中該微處理器係根據該複數個感應器各自所產生之該感應訊號來判斷該觸控面板上之該至少一個觸發位置。
15. 如請求項14所述之方法，其中該可程式化邏輯裝置暫存並執行該微處理器所發出之該複數個指令以操作該複數個感應器，並同時由該複數個感應器接收各自所產生之該感應訊號以傳輸至該微處理器係包含：該可程式化邏輯裝置所包含之一混成緩衝記憶體經由該混成序列週邊介面匯流排接收並暫存該微處理器所發出之複數個指令；該可程式化邏輯裝置所包含之複數個緩衝記憶體由該混成緩衝記憶體接收所暫存之該複數個指令中之至少一個指令，使得該可程式化邏輯裝置可執行所接收之該至少一個指令，以操作對應於該至少一個指令之一感應 器；該複數個緩衝記憶體之該每一緩衝記憶體係透過一對應之週邊序列介面匯流排，以由該每一緩衝記憶體所對應之一感應器接收該感應訊號，並將該感應訊號傳輸至該混成緩衝記憶體；該可程式化邏輯裝置透過該混成序列週邊介面匯流排將該感應訊號傳輸至該微處理器；其中該複數個緩衝記憶體係一一對應於該複數個感應器。
16. 如請求項13所述之方法，另包含：根據該複數個感應器的速度需求，來各自規劃該複數個序列週邊介面匯流排所使用之該複數個時脈速率。
17. 如請求項13所述之方法，其中該可程式化邏輯裝置係為一複合可程式化邏輯裝置。
18. 如請求項13所述之方法，其中該可程式化邏輯裝置係為一場效可程式化邏輯閘陣列。