TWI410803B - 用於具有兩個或多個繪圖處理單元之具成本效益高效能繪圖系統的匯流排介面控制裝置 - Google Patents

Description

用於具有兩個或多個繪圖處理單元之具成本效益高效能繪圖系統的匯流排介面控制裝置

本發明大體上係關於能夠支持不同數目之繪圖卡以獲得改良效能之繪圖系統。更特定言之，本發明針對一種用以支持具成本效益高效能繪圖系統之專用匯流排。

繪圖系統通常實施為插入至主機板中之不同卡(有時亦稱為"板")之三維總成。該主機板為系統之主電路板，且通常包含一中央處理單元及稱為"晶片組"之其它晶片。另外，主機板包含連接器、埠及用於附著其它電子組件之其它特徵。

參看圖1，在習知繪圖系統中，主機板100包含一晶片組，該晶片組包含(例如)一橋接器單元110及一中央處理單元(CPU)120。出於說明目的，將繪圖卡130說明為處於用以組合之適當位置中。繪圖卡130通常包含一繪圖處理單元(GPU)(未圖示)。繪圖卡130通常包含連接器表面135。出於說明目的，將單一連接器表面135說明為經設計以與周邊組件介面(PCI)Express(通常稱為"PCI－E"或"PCIe")連接器140配合。PCI－E為利用高速串列資料路線之高速匯流排介面標準。PCI－SIG組織發表PCI－E標準。個別資料路線150包括兩個單工連接，一個用於接收資料且另一個用於發射資料。

該PCI－E標準規定一匯流排介面協定以將一組資料路線組態成兩個實體之間的鏈路。鏈路頻寬根據並行操作之資料路線之數目來按比例伸縮。PCI－E匯流排之大小通常被稱為一個資料路線之倍數，例如"xN"或"Nx"，以指示該鏈路具有單一資料路線之頻寬的N倍。PCI－E支持x1、x2、x4、x8、x16及x32路線之匯流排大小。按照慣例，利用多種標準連接器大小，其中x16連接器大小通常用於繪圖卡。

圖2說明一可伸縮鏈路介面(SLI)繪圖系統，其類似於由Nvidia Corporation of Santa Clara,California研發之繪圖系統。SLI繪圖系統利用兩個或多個繪圖卡130－A及130－B，其一起進行操作以產生單一輸出。亦即，該等繪圖卡並行處理繪圖資料。舉例而言，可在主機板100上提供兩個PCI－E x16連接器140－A及140－B，每一連接器用於一個繪圖卡130－A及130－B。將PCI－E x16匯流排(例如，源自晶片110之一個x16匯流排)分裂成兩個x8匯流排，其中每一x8匯流排去往一個繪圖卡。通常，提供一切換卡170(亦稱為"開關卡")以判定源自晶片110之x16匯流排之哪些路線路由至該等兩個PCI－E連接器140－A及140－B。切換卡170本質上相當於進一步包含一切換元件之額外PCI－E連接器。此切換卡170通常具有兩個位置：第一位置，其中源自晶片110之所有16個路線均路由至一個PCI－E連接器(諸如PCI－E連接器140－A)；及第二切換位置，其中8個路線自晶片110路由至PCI－E連接器140－A且源自晶片110之另外8個路線路由至PCI－E連接器140－B。因此，在SLI模式中，每一PCI－E連接器使得其串列資料路線之一半耦接至一晶片組，而未使用另一半。此導致一固有折衷，因為繪圖處理能力增加(由於該等兩個GPU並行操作)，但代價為每一繪圖卡所具有之PCI－E頻寬將為其單獨使用時所具有之PCI－E頻寬的一半。

SLI通常以主/從佈置來實施，其中在多個繪圖處理器之間劃分工作。軟體驅動程式在該等兩個繪圖卡之間分配處理繪圖資料之工作。舉例而言，在分裂訊框處理(SFR)中，繪圖處理經組織以使得將個別訊框分裂成兩個不同部分，該等兩個部分由不同繪圖處理器並行處理。在交錯訊框處理(AFR)中，一個繪圖卡處理當前訊框而另一繪圖卡對下一訊框進行處理。在一種型式中，外部SLI連接器180提供繪圖卡之間的鏈路，以在繪圖卡之間傳輸同步及像素資料。

近年來，Nvidia Corporation已發布包含四個繪圖卡之四重SLI系統。四重SLI系統為SLI之延伸，其中四個繪圖卡處理繪圖資料。舉例而言，可將該工作分成AFR與SFR之組合，其中多個具有兩個繪圖卡之群對交錯訊框進行處理，其中每一具有兩個繪圖卡之群又執行分裂訊框處理。

習知SLI之一個問題在於，其比所需之更為昂貴。特定言之，通常需要額外組件(諸如切換卡及SLI連接器)，從而增加成本。另一問題與效能有關，其係由在兩個繪圖卡之間分裂晶片110之PCI－E頻寬造成的。與單一繪圖卡架構相比，自晶片組至GPU之頻寬減少一半。此亦導致限制用於流過晶片組之GPU至GPU訊務的可用頻寬。

如圖3中說明，對於習知SLI之一個替代方案將在晶片組中使用較為昂貴之一組晶片305、310來增加PCI－E頻寬，以使得每一GPU 320－A及320－B具有專用於晶片組之x16頻寬。然而，除所需之較為昂貴之晶片組外，圖3中所說明之架構不具有自CPU 302至GPU之對稱資料路徑350及360。來自GPU之命令流可因此在略微不同之時間到達每一GPU。結果，與對稱資料通路之情況相比，在使GPU 320－A及320－B之操作同步方面必須更加小心。或者，如圖4中說明，可使用具有較昂貴晶片組之晶片402及404之SLI架構來增加指派至每一GPU 420之PCI－E頻寬。舉例而言，可包含具有x32 PCI－E介面之晶片404以支持每對具有x16匯流排之GPU 420。然而，對於許多市場細分而言，藉由添加額外晶片或較昂貴晶片所得之增加效能不能證明額外晶片成本為合理的。

因此，鑒於上述問題，研發了本發明之設備、系統及方法。

本發明提供一種匯流排介面控制裝置，其支持卡至卡通信。該匯流排介面控制裝置管理一組串列資料路線。該匯流排介面控制裝置具有一操作模式，其中將該等串列資料路線之第一子組作為一個匯流排進行管理且將該等串列資料路線之第二子組作為一專用匯流排進行管理。

圖5為本發明之一個實施例之透視圖，其中為了清晰起見省略了一些習知組件，且為了說明目的而未按比例繪示其它組件。主機板500包含一晶片組，該晶片組可包含一CPU 550及另一具有周邊組件介面Express(PCI－E)介面545之晶片540。主機板500具有兩個PCI－E連接器510及515(諸如兩個PCI－E x16連接器)以用於接納繪圖卡530－A及530－B。

繪圖卡530－A及530－B具有PCI－E連接器表面535－A及535－B，該連接器表面經設計以與相應PCI－E連接器510或515配合。每一繪圖卡530－A及530－B具有其自身之個別繪圖處理單元(GPU)502－A及502－B。每一繪圖卡530－A及530－B包含內部信號路徑(未圖示)以將來自PCI－E連接器表面535之電信號耦合至個別GPU 502－A或502－B。

個別PCI－E連接器(諸如連接器510)具有插腳525及接觸指之相關聯內部接觸位置527，如虛線所繪示。PCI－E卡邊連接器(諸如連接器510或515)具有接觸指，以接受卡並且與連接器表面535之接觸表面配合。在連接器內，具有對應於接觸指之接觸位置之標準PCI－E連接器插腳引線。該插腳引線(及其與接觸位置之相關聯關係)用以界定特定串列資料路線。因此，舉例而言，x16 PCI－E連接器具有為16個串列資料路線界定16個個別單工接收器及16個個別單工發射器之插腳引線。插腳引線亦指定給特定資料路線之插腳(及相關聯接觸位置)之分派。

在一個實施例中，進一步向PCI－E匯流排(例如，至晶片540之PCI－E匯流排590或595)或向專用匯流排580(諸如繪圖卡530－A與530－B之間的專用匯流排)分派每一連接器510及515之插腳525(及其相關聯之接觸位置527)。將PCI－E插腳引線組織成：發射器及接收器之接觸位置佈置在連接器之兩側，且路線編號沿著連接器依次上升地佈置。因此，藉由對特定連接器插腳進行電連接(該插腳又耦接至由插腳引線界定之特定內部接觸位置)來分派特定資料路線。P2P箭頭說明分派給連接器510與515之間的專用匯流排580之一子組資料路線。C1箭頭說明分派給PCI－E匯流排595之連接器515的一子組資料路線。C2箭頭說明分派給PCI－E匯流排590之連接器510的一子組資料路線。

如晶片540之PCI－E介面545上之箭頭指示，在一個實施例中，將晶片540之PCI－E介面之頻寬分裂成耦接至C1及C2資料路線之兩個子匯流排。作為一個實例，晶片540可為基於Nvidia Corporation of Santa Clara,California之nForce4晶片組設計之晶片組之一部分。nForce4晶片組允許晶片組PCI－E介面545將其串列資料路線組態成一個x16 PCI－E匯流排或組態成兩個x8 PCI－E匯流排。

連接連接器510及515之P2P串列資料路線之專用匯流排580提供高資料速率卡至卡匯流排。發明者之研究顯示，GPU至GPU訊務構成SLI模式中之訊務之較大部分。因此，形成在兩個繪圖卡之P2P串列資料路線之間的專用匯流排可用於改良效能。在一個實施例中，晶片組之PCI－E介面545為x16 PCI－E介面，且每一連接器510及515均為PCI－E x16連接器，該連接器將其串列資料路線分派為向P2P指派8個串列資料路線且指派另外8個串列資料路線用於與晶片組進行通信(即，C1或C2資料路線)。然而，將瞭解，此等數目為示範性的，且更常見之情況為專用匯流排包含至少一個串列資料路線。

繪圖卡530－A與530－B之間由P2P串列資料路線形成之專用匯流排580應當與PCI－E為電相容的，但可使用PCI－E協定或其它協定，諸如私有協定(proprietary protocol)。由專用匯流排運載之訊務的說明性實例包含同步資料、像素資料及訊息資料。其它實例包含用於紋理過濾之交叉位塊傳送(cross－blit)訊務。此外，由於專用匯流排可用於在繪圖卡之間發送專門訊務，因而可基於經由專用匯流排發送之資料的類型來選擇資料壓縮技術。

參看圖6，在一個實施例中，可包含切換卡570以在連接器510及515之連接器插腳之間路由一些或所有信號。在此實施例中，晶片540之相應PCI－E插腳亦連線至切換卡570。接著，切換卡570執行路由功能，以幫助針對SLI模式形成匯流排580、590及595。然而，切換卡570添加額外費用。因此，圖6之實施例之成本可能會高於許多應用所需要之成本。

圖7說明包含一定製主機板700之實施例。定製主機板700包含專用匯流排580電耦接連接器510及515之P2P插腳(未圖示)的電互連(以虛線說明)。定製主機板700亦包含用以電耦接連接器510及515之相應插腳(未圖示)與晶片540之插腳(未圖示)以形成匯流排590及595之電互連(以虛線說明)。用於將電互連圖案化至主機板上之技術在電子封裝技術中係熟知的。然而，用以形成匯流排580、590及595之電互連較佳地製作成與PCI－E之高資料速率相容。形成在主機板中之用於每一匯流排580、590及595之電互連可(例如)包含以與PCI－E中使用之低電壓差分信號傳輸相容之方式圖案化至主機板700上之固線式高速單工連接。因此，舉例而言，如果子匯流排(諸如專用匯流排580)具有8個串列資料路線，那麼主機板可具有高速互連以支持該8個串列資料路線之8個雙單工連接。因此，圖7之實施例需要定製主機板，但免除切換卡之成本。

圖8為更詳細說明繪圖系統800之功能組件之方塊圖。該系統包含在CPU 550上運行之軟體，諸如BIOS 805及驅動程式820。個別GPU(諸如GPU 502－A)較佳地經設計為具有默認模式，其中其在一些應用中充當單獨GPU，但亦可針對多繪圖卡SLI架構經組態以與其它繪圖卡一起使用。使用組態過程來針對SLI組態兩個GPU 502－A及502－B。在SLI模式中，驅動程式820為GPU 502－A及502－B兩者產生命令，以演算不同的訊框部分(例如，SFR)。每一GPU 502－A及502－B亦可具有在設置過程期間組態之SLI模式資訊840。

在一個實施例中，每一GPU 502－A及502－B之PCI－E模式亦在設置操作期間組態。每一GPU 502包含：PCI－E實體介面850，其包含發射器及接收器對801以支持串列資料路線；PCI－E控制裝置860；匯流排模式控制模組865；及邏輯通道模組870。在PCI Express規定中，組件之間的每一點至點鏈路可具有1、2、4、8、12、16或32個雙單工2.5 Gbps路線。PCI Express調用8位元/10位元資料編碼以建立2差分對、2.5 Gbps(2.0 Gbps有效速率)雙單工資料流，其中每一資料路線具有一嵌入時脈。PCI Express規定之默認內容規定將鏈路寬度處理成匯流排兩側所支持之最大鏈路寬度。鏈路狀態機執行由PCI Express規定所規定之鏈路調訓與狀況狀態機(LTSSM)之狀態。

在圖8之實施例中，每一處理模式亦具有相關聯之匯流排介面模式，此取決於用於處理訊框之繪圖卡之數目及為不同繪圖卡指派訊框資料處理之方式。舉例而言，模式控制模組865可藉由在BIOS組態步驟中進行暫存器寫入來組態。邏輯通道模組870可根據操作模式而將可用串列資料路線以邏輯方式分割成一個或兩個通道。邏輯通道模組870具有第一模式，其中將實體介面850之所有串列資料路線視為習知PCI－E匯流排之一部分。邏輯通道模組具有第二操作模式，其中PCI－E實體介面850之串列資料路線以邏輯方式分割成包含第一子組串列資料路線之第一匯流排通道及具有第二子組串列資料路線之第二匯流排通道。因此，所支持之此兩種不同模式允許將繪圖卡用作單一卡(所有串列資料路線用作一個PCI－E匯流排)或針對具有一子組該等串列資料路線之SLI而用作專用GPU至GPU匯流排。請注意，可將模式控制模組865及邏輯通道模組870之功能性整合至PCI－E控制裝置860中。

實體介面850之邏輯分割可利用相同匯流排協定(例如，PCI－E)或不同協定。舉例而言，該等通道中之一者可使用PCI－E，而另一者可使用私有協定。舉例而言，每一通道可具有其自身之狀態機，以用於使用針對該通道選定之協定來組態鏈路。

繪圖系統800需要考慮到使用SLI時沿著不同資料通路之資料等待時間之差別。請注意，繪圖系統800具有若干不同資料通路。此等通路包含專用匯流排892以及個別GPU與晶片540之間的匯流排894及896。因此，視實施細節而定，一些GPU至GPU訊務可直接在專用匯流排892上發送，而其它GPU至GPU訊務可經由匯流排894及896穿過晶片540來發送。此外，視實施細節而定，其它類型之訊務可採用不同之途經，此取決於為否使用專用匯流排892。

繪圖系統800中之某些類型之訊務可使用語義次序。亦即，特定類型之資料訊務可能需要維持訊務之關鍵次序(相對於其它事件及/或訊務)，以便能夠對資料進行正確解譯。如先前描述，在SLI架構中，CPU 550向GPU 502－A及502－B發布命令流，以在GPU 502－A與502－B之間劃分工作。此外，對於特定類型之繪圖操作，一個GPU 502－A可能必須將資料傳送至另一GPU 502－B以進行額外處理。結果，某些類型之訊務可能需要維持語義次序。在某些情形下存在此類可能性：由於使用SLI時不同資料路徑之傳播時間存在差別，因而由一個GPU 502經由專用匯流排892接收之某些類型之訊務可能會以與理想語義次序略微不同之次序到達。較佳地提供重新排序模組885，以提供任何必要之重新排序，從而不管訊務採用哪條通路均確保訊務之正確語義排序。舉例而言，重新排序模組885可包含先進先出(FIFO)緩衝器及重新排序邏輯以便將訊務重新排序成正確語義次序。或者，在一個實施例中，每一GPU 502－A及502－B均經組態以用經選擇以避免經由嚴重依賴於語義次序之專用匯流排892發送訊務之方式來引導訊務。

如先前描述，本發明之一個優點在於，可針對GPU至GPU通信使用專用匯流排。發明者之研究顯示，在典型SLI架構中存在大量GPU至GPU訊務。在SLI之習知低成本實施方案中，通常藉由晶片組來路由此GPU至GPU訊務。相反，本發明之一個實施例利用串列資料路線，常規上不使用串列資料路線來形成專用匯流排。對於存在大量GPU至GPU訊務之SLI系統，專用匯流排允許以低成本解決方案來達成比得上較昂貴之解決方案之效能。此外，如先前描述，在一個實施例中，用無需切換卡170及外部SLI連接器180之方式實施專用匯流排，從而可能會節省成本。

預期可在多種不同SLI架構中利用本發明。將瞭解，本發明之實施例亦包含具有四個GPU之四重SLI系統。如圖9及10說明，對於高效能四重SLI系統，可使用較複雜之晶片組來支持四個GPU，其中多個具有兩個GPU之對具有專用匯流排(如先前描述)。舉例而言，在圖9之方塊圖中，晶片組具有CPU 550、中間晶片905及至兩個晶片920之輸出端(fan out)，其中每個輸出端具有x16 PCI－E介面。支持四個GPU 930，其中系統支持每對GPU之間的x8專用匯流排950。圖10說明晶片1020具有x32 PCI－E介面使得其可支持四個具有x8 PCI－E匯流排之GPU 930的架構。

在某些應用中，需要提供用不同數目之繪圖卡來組態繪圖系統且同時充分利用至晶片組之可用PCI－E頻寬的選項。舉例而言，再次參看圖7之繪圖系統，圖中說明兩個繪圖卡530－A及530－B。然而，可能需要提供此類選項：以其中僅利用單一繪圖卡530－A且PCI－E介面545之全部PCI－E匯流排頻寬均可供繪圖卡530－A使用之組態來利用定製主機板700。圖11說明僅具有單一繪圖卡530－A之定製主機板700。在圖11之實例中，在連接器515中安裝印刷電路板(PCB)1105。PCB 1110包含一橋接器部分1110，其具有將C1資料路線與各自P2P資料路線橋接之互連。因此，C1及C2資料路線兩者均可用於支持晶片540與繪圖卡530－A之間的訊務，使得繪圖卡530－A可利用PCI－E匯流排之全部頻寬。

在一個實施例中，繪圖系統支持具有不同數目之繪圖卡的SLI操作，諸如具有兩個繪圖卡或四個繪圖卡之SLI操作。圖12說明圖9之系統之實施方案，其中每對中之GPU 930中之一者由PCB 1105替換。因此，圖12之實施方案中之每一個別GPU 930具有全部PCI－E x16頻寬。因此，將圖9與圖12進行比較，可使用同一系統來支持兩個繪圖卡(圖12)或四個繪圖卡(圖9)。類似地，如圖13所說明，亦可在將每對中之GPU 930中之一者由PCB 1105替換之情況下實施圖10之系統。

儘管PCI－E為繪圖業中通常使用的匯流排，但將瞭解，本發明可應用於可以邏輯方式分割一組串列資料路線的其它類型之匯流排。此外，將瞭解，本發明可應用於繪圖卡之外的實體之間的專用匯流排，諸如為繪圖卡之外的其它類型之卡提供卡至卡鏈路的專用匯流排。

儘管已利用GPU描述多個實例，但更一般而言，將瞭解本發明亦可應用於通用GPU(GPGPU)。

本發明之一實施例係關於一種具有電腦可讀媒體之電腦儲存產品，該電腦可讀媒體上面具有用於執行各種電腦實施操作之電腦代碼。該媒體及電腦代碼可為針對本發明用途特別設計及建構之媒體及電腦代碼，或者其可為熟習電腦軟體技術者所熟知且可用之類型。電腦可讀媒體之實例包含但不限於：磁性媒體，諸如硬碟、軟碟及磁帶；光學媒體，諸如CD－ROM及全息裝置；磁光媒體，諸如光磁碟；及經特別組態以儲存及執行程式代碼之硬體裝置，諸如專用積體電路("ASIC")、可程式化邏輯裝置("PLD")以及ROM及RAM裝置。電腦代碼之實例包含諸如由編譯器產生之機器代碼及含有由電腦使用解譯器執行之高級代碼的檔案。舉例而言，本發明之一實施例可使用Java、C＋＋或其它物件導向程式設計語言及開發工具來實施。本發明之另一實施例可以固線式電路代替或結合機器可執行軟體指令來實施。

出於闡釋目的，以上描述內容使用特定術語以提供對本發明之透徹瞭解。然而，熟習此項技術者將易於瞭解，要實踐本發明並不需要特定細節。因此，對本發明特定實施例之前述描述係出於說明及描述目的而提出的。並不希望其為詳盡的或者將本發明限制於所揭示之精確形式；顯然，鑒於以上教示，可能存在許多修改及更改。選擇並描述該等實施例係為了最好地解釋本發明之原理及其實踐應用，因此該等實施例使得熟習此項技術者能夠以適合於所預期之特定用途的各種修改來最充分地利用本發明及各種實施例。希望由以下申請專利範圍及其等效物界定本發明之範疇。

100．．．主機板

110．．．橋接器單元(晶片)

120．．．中央處理單元(CPU)

130、130－A、130－B．．．繪圖卡

135．．．連接器表面

140、140－A、140－B．．．PCI Express連接器/PCI－E連接器

150．．．資料路線

170．．．切換卡

180．．．外部SLI連接器

302．．．CPU

305．．．晶片

310．．．晶片

320－A、320－B．．．GPU

350．．．資料路徑

360．．．資料路徑

402．．．晶片

404．．．晶片

420．．．GPU

500．．．主機板

502－A、502－B．．．繪圖處理單元(GPU)

510．．．連接器

515．．．連接器

525．．．插腳

527．．．接觸位置

530－A、530－B．．．繪圖卡

535、535－A、535－B．．．連接器表面

540．．．晶片

545．．．PCI－E介面

550．．．CPU

570．．．切換卡

580．．．匯流排

590．．．匯流排

595．．．匯流排

700．．．定製主機板

800．．．繪圖系統

801．．．發射器及接收器對

805．．．BIOS

820．．．驅動程式

840．．．SLI模式資訊

850．．．PCI－E實體介面

860．．．PCI－E控制裝置

865．．．匯流排模式控制模組

870．．．邏輯通道模組

885．．．重新排序模組

892．．．專用匯流排

894．．．匯流排

896．．．匯流排

905．．．中間晶片

920．．．晶片

930．．．GPU

950．．．專用匯流排

1020．．．晶片

1105．．．印刷電路板(PCB)

1110．．．橋接器部分

C1、C2．．．資料路線

結合以下聯合附隨圖式所作之詳細描述可更全面地理解本發明，其中：圖1說明具有習知PCI－E匯流排之繪圖系統之先前技術主機板；圖2說明具有兩個繪圖卡之先前技術可伸縮鏈路介面繪圖系統之主機板；圖3為具有兩個GPU之先前技術繪圖系統之方塊圖；圖4為具有四個GPU之先前技術繪圖系統之方塊圖；圖5說明根據本發明之一個實施例將PCI－E連接器進行耦接以形成專用匯流排之主機板；圖6說明根據本發明之一個實施例將PCI－E連接器進行耦接以形成專用匯流排且包含切換卡之主機板；圖7說明根據本發明之一個實施例的PCI－E連接器由形成在主機板上之連接耦接以界定專用匯流排的主機板；圖8為根據本發明之一個實施例之繪圖系統的功能方塊圖；圖9為根據本發明之一個實施例之四重SLI系統的方塊圖；及圖10為根據本發明之一個實施例之四重SLI系統之第二實施例的方塊圖。圖11說明其中使用單一繪圖卡的圖7之系統之替代性實施方案；圖12說明其中利用兩個繪圖卡的圖9之系統之替代性實施方案；及圖13說明其中利用兩個繪圖卡的圖10之系統之替代性實施方案。

在該等圖式之該等若干視圖中，相同參考數字始終指代相應部分。

500．．．主機板

502－A、502－B．．．繪圖處理單元(GPU)

510．．．連接器

515．．．連接器

525．．．插腳

527．．．接觸位置

530－A、530－B．．．繪圖卡

535、535－A、535－B．．．連接器表面

540．．．晶片

545．．．PCI－E介面

550．．．CPU

580．．．匯流排

590．．．匯流排

595．．．匯流排

C1、C2．．．資料路線

Claims (7)

1. 一種用以在計算系統中提供卡至卡通信之裝置，其包括：一匯流排介面控制裝置，其用以管理一組串列資料路線；該匯流排介面控制裝置具有一第一操作模式，其中將該組串列資料路線作為全部匯流排進行管理，以及一第二操作模式，其中將該等串列資料路線之一第一子組作為一個匯流排進行管理且將該等串列資料路線之一第二子組作為一專用匯流排進行管理，該一個匯流排耦接一第一繪圖處理單元(GPU)到一第二繪圖處理單元，其透過一晶片組以該專用匯流排提供另一個資料通路於該第一與第二繪圖處理單元之間；以及一重新排序模組將於該第二操作模式中經由該專用匯流排接收之資料重新排序為一合乎語義之次序，在相關聯利用該一個匯流排與該專用匯流排兩者以於該第一與第二繪圖處理單元之間通信的該第二操作模式中，該重新排序模組考慮在複數個不同資料通路之間的資料等待時間之差別。
2. 如請求項1之裝置，其中在該第一操作模式中，該組串列資料路線作為一周邊組件介面Express(PCI-E)匯流排進行操作。
3. 如請求項1之裝置，其中於該第二操作模式該匯流排介面控制裝置以邏輯方式將該組串列資料路線分割成兩個通道。
4. 如請求項2之裝置，其中匯流排介面控制裝置經程式化以選擇該第一操作模式及該第二操作模式中之一者作為一操作模式。
5. 如請求項4之裝置，其中該匯流排介面控制裝置讀取一暫存器以選擇該操作模式。
6. 如請求項2之裝置，其中存在16個串列資料路線，該第一模式對應於一具有16個串列資料路線之x16 PCI-E匯流排，且該第二模式對應於一具有8個串列資料路線之第一匯流排及一具有8個串列資料路線之第二匯流排。
7. 如請求項1之裝置，其中該一個匯流排為至一晶片組之一PCI-E匯流排。