TWI410732B

TWI410732B - 畫素結構

Info

Publication number: TWI410732B
Application number: TW099146147A
Authority: TW
Inventors: Syuan Ling Yang; Chin Haun Lin
Original assignee: Au Optronics Corp
Priority date: 2010-12-27
Filing date: 2010-12-27
Publication date: 2013-10-01
Also published as: CN102162963B; US8242520B2; TW201227136A; US20120161171A1; CN102162963A

Description

畫素結構

本發明是有關於一種畫素結構，且特別是有關於一種具有電調變(electrical tunable)光子晶體層之畫素結構。

目前的光子晶體顯示器中採用了具有電調變(electrical tunable)之光子晶體層，此光子晶體層具有規律的晶格結構，因此，當外界光源入射時，由於布拉格(Bragg)反射，會反射特定波段的光線。光子晶體顯示器在驅動上可藉由外加電場或是磁場來改變光子晶體層中的晶格間距，使得不同波段的光線被反射，以達到調整顯示顏色之目的。透過施加適當的電場或是磁場，光子晶體層能夠顯示出各種波段的光線(如紅外光、各種顏色之可見光及紫外光)。利用光子晶體層進行顯示的主要優點是：光子晶體層能夠直接顯示出不同波段的光線，不需透過紅、綠、藍光的混合機制。此外，光子晶體層所顯示出的顏色之色飽和度高，且光子晶體層本身的反射率極高。

然而，光子晶體層無法透過電場或是磁場的控制而直接顯示白色，且無法透過電場或是磁場的控制顯示灰階。因此，如何讓光子晶體層能夠顯示灰階以及各種階調之白色實為目前業界亟欲解決的問題之一。

本發明提供一種具有電調變光子晶體層之畫素結構，其能夠顯示不同階調之白色。

本發明提供一種畫素結構，其包括一對彼此面積相同之第一子畫素、一對彼此面積相同之第二子畫素以及電調變光子晶體層。各個第二子畫素之面積為各個第一子畫素之面積的2倍，且電調變光子晶體層係配置於該對第一子畫素以及該對第二子畫素上。

在本發明之一實施例中，該對第一子畫素中的其中一個第一子畫素能夠顯示第一色光，而該對第一子畫素中的另一個第一子畫素能夠顯示第二色光；以及該對第二子畫素中的其中一個第二子畫素能夠顯示該第一色光，而該對第二子畫素中的另一個第二子畫素能夠顯示該第二色光，且該第一色光與該第二色光互為補色(complementary colors)。

在本發明之一實施例中，該對第一子畫素與該對第二子畫素排列成一(2×2)子畫素陣列。

在本發明之一實施例中，該對第一子畫素係排列於同一行，而該對第二子畫素排列於同一行，且該對第一子畫素與該對第二子畫素排列於不同行。

在本發明之一實施例中，該對第一子畫素排列於同一列，而該對第二子畫素排列於同一列，且該對第一子畫素與該對第二子畫素排列於不同列。

在本發明之一實施例中，該對第一子畫素在行方向與列方向上不對齊，且該對第二子畫素在行方向與列方向上不對齊。

在本發明之一實施例中，前述之畫素結構可進一步包括一對彼此面積相同之第三子畫素以及一對彼此面積相同之第四子畫素，其中各個第三子畫素之面積為各個第二子畫素之面積的2倍，各個第四子畫素之面積為各個第三子畫素之面積的2倍，且電調變光子晶體層配置於該對第三子畫素以及該對第四子畫素上。

在本發明之一實施例中，該對第一子畫素中的其中一個第一子畫素能夠顯示第一色光，而該對第一子畫素中的另一個第一子畫素能夠顯示第二色光；該對第二子畫素中的其中一個第二子畫素能夠顯示該第一色光，而該對第二子畫素中的另一個第二子畫素能夠顯示該第二色光；該對第三子畫素中的其中一個第三子畫素能夠顯示該第一色光，而該對第三子畫素中的另一個第三子畫素能夠顯示該第二色光；以及該對第四子畫素中的其中一個第四子畫素能夠顯示該第一色光，而該對第四子畫素中的另一個第四子畫素能夠顯示該第二色光，且該第一色光與該第二色光互為補色。

由於本發明透過電場或磁場驅動的方式使電調變光子晶體層顯示不同的顏色，並且透過畫素結構中面積不同的多對子畫素來達成灰階顯示，因此本發明之具有電調變光子晶體層的畫素結構能夠顯示不同階調之白色。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

【第一實施例】

圖1為本發明第一實施例之一種畫素結構的示意圖，而圖2為沿著圖1中之A-A’剖面所得之剖面示意圖。請參照圖1與圖2，本實施例之畫素結構100包括一對彼此面積相同之第一子畫素S1、S1’、一對彼此面積相同之第二子畫素S2、S2’以及電調變光子晶體層PC。各個第二子畫素S2、S2’之面積為各個第一子畫素S1、S1’之面積的2倍，且電調變光子晶體層PC係配置於第一子畫素S1、S1’以及第二子畫素S2、S2’上。

在本實施例中，各個子畫素(第一子畫素S1、第一子畫素S1’、第二子畫素S2、第二子畫素S2’)分別包括一開關元件SW以及一畫素電極PE，其中開關元件SW例如為電晶體，且此電晶體之閘極係與掃描線SL電性連接，電晶體的源極係與資料線DL電性連接，而電經體的汲極則與畫素電極PE電性連接。承上述。本實施例中，各個子畫素(第一子畫素S1、第一子畫素S1’、第二子畫素S2或第二子畫素S2’)的部局(layout)可依據實際設計需求而作適當的更動。

舉例而言，掃描線SL係沿著列方向延伸，而資料線DL係沿著行方向延伸。此外，第一子畫素S1、S1’與第二子畫素S2、S2’係排列成一(2×2)子畫素陣列，且第一子畫素S1、S1’係排列於同一行(意即，在行方向對齊)，而第二子畫素S2、S2’排列於同一行，且第一子畫素S1、S1’與第二子畫素S1、S1’排列於不同行(意即，在行方向不對齊)。

本實施例之電調變光子晶體層PC可以採用美國專利US 7,616,376及US 7,364,673中所揭露的製程進行製作，然而，本實施例不限定電調變光子晶體層PC的製程以及材料，任何能夠經由電場或磁場調變而改變其對光線的反射率之光子晶體皆應適用於本申請案中。此外，隨著電調變光子晶體層PC在材料或在微結構上的差異，用以驅動電調變光子晶體層PC的驅動電壓會隨之改變，此領域具有通常知識者當可適當地更動用以驅動電調變光子晶體層PC的驅動電壓，以使電調變光子晶體層PC能夠顯示出所需之顏色(紅色、綠色、藍色、黃色、黑色)。

當畫素結構100中的第一子畫素S1、第一子畫素S1’、第二子畫素S2以及第二子畫素S2’都顯示紅色時，畫素結構100可以顯示紅色。當畫素結構100中的第一子畫素S1、第一子畫素S1’、第二子畫素S2以及第二子畫素S2’都顯示綠色時，畫素結構100可以顯示綠色。當畫素結構100中的第一子畫素S1、第一子畫素S1’、第二子畫素S2以及第二子畫素S2’都顯示藍色時，畫素結構100可以顯示藍色。此外，當畫素結構100中的第一子畫素S1與第二子畫素S2顯示黃色，而第一子畫素S1’與第二子畫素S2’顯示藍色時，畫素結構100可以顯示白色。

承上述，本實施例係以藍光與黃光混合成白光為例子進行說明，然而，本實施例不限定畫素結構100中的第一子畫素S1與第二子畫素S2必須顯示黃色，亦不限定第一子畫素S1’與第二子畫素S2’必須顯示藍色。意即，當第一子畫素S1與第二子畫素S2能夠顯示第一色光(未必是黃色)，第一子畫素S1’與第二子畫素S2’能夠顯示第二色光(未必是藍色)，且第一色光與第二色光互為補色時，畫素結構100便能夠順利地顯示白色。

為了使畫素結構100能夠顯示出不同階調之白色，本實施例將各個第二子畫素S2、S2’之面積設計為各個第一子畫素S1、S1’之面積的2倍。以下將搭配圖3A~圖3D說明畫素結構100如何顯示不同階調之白色。

圖3A至圖3D分別為圖1之畫素結構在顯示灰階0~灰階3之示意圖。請參照圖3A~圖3D，當第一子畫素S1、第一子畫素S1’、第二子畫素S2以及第二子畫素S2’皆被關閉以顯示黑色時，畫素結構100顯示灰階0(如圖3A所示)。

當第一子畫素S1與第一子畫素S1’被開啟以分別顯示黃色與藍色，且第二子畫素S2與第二子畫素S2’被關閉以顯示黑色時，畫素結構100顯示灰階1(如圖3B所示)。

當第二子畫素S2與第二子畫素S2’被開啟以分別顯示黃色與藍色，且第一子畫素S1與第一子畫素S1’被關閉以顯示黑色時，畫素結構100顯示灰階2(如圖3C所示)。

當第一子畫素S1與第二子畫素S2被開啟以顯示黃色，且第一子畫素S1’與第二子畫素S2’被開啟以顯示藍色時，畫素結構100顯示灰階3(如圖3D所示)。

從圖3A~圖3D可知，由第一子畫素S1、第一子畫素S1’、第二子畫素S2以及第二子畫素S2’所構成的畫素結構100可以用來顯示4種灰階(2位元)。

圖4為本發明第一實施例之另一種畫素結構的示意圖。請參照圖4，圖4中的畫素結構100a與圖1中的畫素結構類似，惟二者主要差異之處在於：畫素結構100a中，第一子畫素S1、S1’與第二子畫素S2、S2’係排列成一(2×2)子畫素陣列，且第一子畫素S1、S1’係排列於同一列(意即，在列方向上對齊)，而第二子畫素S2、S2’排列於同一列，且第一子畫素S1、S1’與第二子畫素S1、S1’排列於不同列(意即，在列方向上不對齊)。從圖4可知，掃描線SL係沿著行方向延伸，而資料線DL係沿著行方向延伸。

圖5A至圖5D分別為圖4之畫素結構在顯示灰階0~灰階3之示意圖。請參照圖5A~圖5D，當第一子畫素S1、第一子畫素S1’、第二子畫素S2以及第二子畫素S2’皆被關閉以顯示黑色時，畫素結構100顯示灰階0(如圖5A所示)。

當第一子畫素S1與第一子畫素S1’被開啟以分別顯示黃色與藍色，且第二子畫素S2與第二子畫素S2’被關閉以顯示黑色時，畫素結構100顯示灰階1(如圖5B所示)。

當第二子畫素S2與第二子畫素S2’被開啟以分別顯示黃色與藍色，且第一子畫素S1與第一子畫素S1’被關閉以顯示黑色時，畫素結構100顯示灰階2(如圖5C所示)。

當第一子畫素S1與第二子畫素S2被開啟以顯示黃色，且第一子畫素S1’與第二子畫素S2’被開啟以顯示藍色時，畫素結構100顯示灰階3(如圖5D所示)。同樣地，由第一子畫素S1、第一子畫素S1’、第二子畫素S2以及第二子畫素S2’所構成的畫素結構100a可以用來顯示4種灰階(2位元)。

【第二實施例】

圖6A與圖6B為本發明第二實施例之畫素結構的示意圖。請參照圖6A，在本實施例之畫素結構100b中，第一子畫素S1、S1’在行方向與列方向上不對齊，第二子畫素S2、S2’在行方向與列方向上亦不對齊，第一子畫素S1與第二子畫素S2在列方向上對齊，且第一子畫素S1’與第二子畫素S2’在列方向上對齊。

請參照圖6B，在本實施例之畫素結構100c中，第一子畫素S1、S1’在行方向與列方向上不對齊，第二子畫素S2、S2’在行方向與列方向上亦不對齊，第一子畫素S1與第二子畫素S2在行方向上對齊，且第一子畫素S1’與第二子畫素S2’在行方向上對齊。

承上述，由第一子畫素S1、第一子畫素S1’、第二子畫素S2以及第二子畫素S2’所構成的畫素結構100b以及畫素結構100c可以用來顯示4種灰階(2位元)，此外，畫素結構100b與畫素結構100c的驅動方式與第一實施例雷同，故於此不再重述。

【第三實施例】

圖7為本發明第三實施例之畫素結構的示意圖。請參照圖7，本實施例之畫素結構100d包括一對彼此面積相同之第一子畫素S1、S1’、一對彼此面積相同之第二子畫素 S2、S2’、一對彼此面積相同之第三子畫素S3、S3’、一對彼此面積相同之第四子畫素S4、S4’以及電調變光子晶體層PC。各個第二子畫素S2、S2’之面積為各個第一子畫素S1、S1’之面積的2倍，各個第三子畫素S3、S3’之面積為各個第二子畫素S2、S2’之面積的2倍，而各個第四子畫素S4、S4’之面積為各個第三子畫素S3、S3’之面積的2倍，且電調變光子晶體層PC係配置於第一子畫素S1、S1’、第二子畫素S2、S2’、第三子畫素S3、S3’以及第四子畫素S4、S4’上。

當畫素結構100中的第一子畫素S1、第一子畫素S1’、第二子畫素S2、第二子畫素S2’、第三子畫素S3、第三子畫素S3’、第四子畫素S4以及第四子畫素S4’都顯示紅色時，畫素結構100d可以顯示紅色。當畫素結構100中的第一子畫素S1、第一子畫素S1’、第二子畫素S2、第二子畫素S2’、第三子畫素S3、第三子畫素S3’、第四子畫素S4以及第四子畫素S4’都顯示綠色時，畫素結構100d可以顯示綠色。當畫素結構100中的第一子畫素S1、第一子畫素S1’、第二子畫素S2、第二子畫素S2’、第三子畫素S3、第三子畫素S3’、第四子畫素S4以及第四子畫素S4’都顯示藍色時，畫素結構100d可以顯示藍色。此外，當畫素結構100中的第一子畫素S1、第二子畫素S2、第三子畫素S3與第四子畫素S4顯示黃色，而第一子畫素S1’、第二子畫素S2’、第三子畫素S3與第四子畫素S4顯示藍色時，畫素結構100d可以顯示白色。

承上述，本實施例係以藍光與黃光混合成白光為例子進行說明，然而，本實施例不限定畫素結構100d中的第一子畫素S1、第二子畫素S2、第三子畫素S3與第四子畫素S4必須顯示黃色，亦不限定第一子畫素S1’、第二子畫素S2’、第三子畫素S3’與第四子畫素S4’必須顯示藍色。意即，當第一子畫素S1、第二子畫素S2、第三子畫素S3與第四子畫素S4能夠顯示第一色光(未必是黃色)，而第一子畫素S1’、第二子畫素S2’、第三子畫素S3’與第四子畫素S4’能夠顯示第二色光(未必是藍色)，且第一色光與第二色光互為補色時，畫素結構100d便能夠順利地顯示白色。

為了使畫素結構100d能夠顯示出不同階調之白色，本實施例將各個第二子畫素S2、S2’之面積設計為各個第一子畫素S1、S1’之面積的2倍，將各個第三子畫素S3、S2’之面積設計為各個第二子畫素S2、S2’之面積的2倍，並將各個第四子畫素S4、S4’之面積設計為各個第三子畫素S3、S3’之面積的2倍。以下將搭配圖8A~圖8P說明畫素結構100d如何顯示不同階調之白色。

圖8A至圖8P分別為圖7之畫素結構在顯示灰階0~灰階15之示意圖。請參照圖8A~圖8P，當第一子畫素S1、第二子畫素S2、第三子畫素S3、第四子畫素S4、第一子畫素S1’、第二子畫素S2’、第三子畫素S3’與第四子畫素S4’皆被關閉以顯示黑色時，畫素結構100d顯示灰階0(如圖8A所示)。

當第一子畫素S1被開啟以顯示黃色，第一子畫素S1’被開啟以顯示藍色，且第二子畫素S2、第三子畫素S3、第四子畫素S4、第二子畫素S2’、第三子畫素S3’與第四子畫素S4’與被關閉以顯示黑色時，畫素結構100d顯示灰階1(如圖8B所示)。

當第二子畫素S2被開啟以顯示黃色，第二子畫素S2’被開啟以顯示藍色，且第一子畫素S1、第三子畫素S3、第四子畫素S4、第一子畫素S1’、第三子畫素S3’與第四子畫素S4’被關閉以顯示黑色時，畫素結構100d顯示灰階2(如圖8C所示)。

當第一子畫素S1、第二子畫素S2被開啟以顯示黃色，第一子畫素S1’、第二子畫素S2’被開啟以顯示藍色，且第三子畫素S3、第四子畫素S4、第三子畫素S3’與第四子畫素S4’被關閉以顯示黑色時，畫素結構100d顯示灰階3(如圖8D所示)。

當第三子畫素S3被開啟以顯示黃色，第三子畫素S3’被開啟以顯示藍色，且第一子畫素S1、第二子畫素S2、第四子畫素S4、第一子畫素S1’、第二子畫素S2’與第四子畫素S4’被關閉以顯示黑色時，畫素結構100d顯示灰階4(如圖8E所示)。

當第一子畫素S1、第三子畫素S3被開啟以顯示黃色，第一子畫素S1’、第三子畫素S3’被開啟以顯示藍色，且第二子畫素S2、第四子畫素S4、第二子畫素S2’與第四子畫素S4’被關閉以顯示黑色時，畫素結構100d顯示灰階5(如圖8F所示)。

當第二子畫素S2、第三子畫素S3被開啟以顯示黃色，第二子畫素S2’、第三子畫素S3’被開啟以顯示藍色，且第一子畫素S1、第四子畫素S4、第一子畫素S1’與第四子畫素S4’被關閉以顯示黑色時，畫素結構100d顯示灰階6(如圖8G所示)。

當第一子畫素S1、第二子畫素S2、第三子畫素S3被開啟以顯示黃色，第一子畫素S1’、第二子畫素S2’、第三子畫素S3’被開啟以顯示藍色，且第四子畫素S4與第四子畫素S4’被關閉以顯示黑色時，畫素結構100d顯示灰階7(如圖8H所示)。

當第四子畫素S4被開啟以顯示黃色，第四子畫素S4’被開啟以顯示藍色，且第一子畫素S1、第二子畫素S2、第三子畫素S3、第一子畫素S1’、第二子畫素S2’與第三子畫素S3’被關閉以顯示黑色時，畫素結構100d顯示灰階8(如圖8I所示)。

當第一子畫素S1、第四子畫素S4被開啟以顯示黃色，第一子畫素S1’、第四子畫素S4’被開啟以顯示藍色，且第二子畫素S2、第三子畫素S3、第二子畫素S2’與第三子畫素S3’被關閉以顯示黑色時，畫素結構100d顯示灰階9(如圖8J所示)。

當第二子畫素S2、第四子畫素S4被開啟以顯示黃色，第二子畫素S2’、第四子畫素S4’被開啟以顯示藍色，且第一子畫素S1、第三子畫素S3、第一子畫素S1’與第三子畫素S3’被關閉以顯示黑色時，畫素結構100d顯示灰階10(如圖8K所示)。

當第一子畫素S1、第二子畫素S2、第四子畫素S4被開啟以顯示黃色，第一子畫素S1’、第二子畫素S2’、第四子畫素S4’被開啟以顯示藍色，且第三子畫素S3與第三子畫素S3’被關閉以顯示黑色時，畫素結構100d顯示灰階11(如圖8L所示)。

當第三子畫素S3、第四子畫素S4被開啟以顯示黃色，第三子畫素S3’與第四子畫素S4’被開啟以顯示藍色，且第一子畫素S1、第二子畫素S2、第一子畫素S1’、第二子畫素S2’被關閉以顯示黑色時，畫素結構100d顯示灰階12(如圖8M所示)。

當第一子畫素S1、第三子畫素S3、第四子畫素S4被開啟以顯示黃色，第一子畫素S1’、第三子畫素S3’與第四子畫素S4’被開啟以顯示藍色，且第二子畫素S2、第二子畫素S2’被關閉以顯示黑色時，畫素結構100d顯示灰階13(如圖8N所示)。

當第二子畫素S2、第三子畫素S3、第四子畫素S4被開啟以顯示黃色，第二子畫素S2’、第三子畫素S3’與第四子畫素S4’被開啟以顯示藍色，且第一子畫素S1、第一子畫素S1’被關閉以顯示黑色時，畫素結構100d顯示灰階14(如圖8O所示)。

當第一子畫素S1、第二子畫素S2、第三子畫素S3、第四子畫素S4皆被開啟以顯示黃色，第一子畫素S1’、第二子畫素S2’、第三子畫素S3’與第四子畫素S4’皆被開啟以顯示藍色時，畫素結構100d顯示灰階15(如圖8P所示)。

從圖8A~圖8P可知，由第一子畫素S1、第二子畫素S2、第三子畫素S3、第四子畫素S4、第一子畫素S1’、第二子畫素S2’、第三子畫素S3’與第四子畫素S4’所構成的畫素結構100d可以用來顯示16種灰階(4位元)。

由於本發明透過施加不同電場或磁場的方式以使電調變光子晶體層顯示不同顏色，並且透過畫素結構中面積不同的多對子畫素來達成灰階顯示，因此本發明之具有電調變光子晶體層的畫素結構能夠顯示不同階調之白色。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、100a、100b、100c‧‧‧畫素結構

S1、S1’‧‧‧第一子畫素

S2、S2’‧‧‧第二子畫素

SL‧‧‧掃描線

DL‧‧‧資料線

SW‧‧‧開關元件

PE‧‧‧畫素電極

PC‧‧‧電調變光子晶體層

圖1為本發明第一實施例之一種畫素結構的示意圖。

圖2為沿著圖1中之A-A’剖面所得之剖面示意圖。

圖3A至圖3D分別為圖1之畫素結構在顯示灰階0~灰階3之示意圖。

圖4為本發明第一實施例之另一種畫素結構的示意圖。

圖5A至圖5D分別為圖4之畫素結構在顯示灰階0~灰階3之示意圖。

圖6A與圖6B為本發明第二實施例之畫素結構的示意圖。

圖7為本發明第三實施例之畫素結構的示意圖。

圖8A至圖8P分別為圖7之畫素結構在顯示灰階0~ 灰階15之示意圖。

100‧‧‧畫素結構