TWI409823B - 記憶體模組及記憶體模組的執行方法 - Google Patents

記憶體模組及記憶體模組的執行方法 Download PDF

Info

Publication number
TWI409823B
TWI409823B TW97130436A TW97130436A TWI409823B TW I409823 B TWI409823 B TW I409823B TW 97130436 A TW97130436 A TW 97130436A TW 97130436 A TW97130436 A TW 97130436A TW I409823 B TWI409823 B TW I409823B
Authority
TW
Taiwan
Prior art keywords
memory
data
random access
dynamic random
electronic device
Prior art date
Application number
TW97130436A
Other languages
English (en)
Other versions
TW201007753A (en
Inventor
Ju Peng Chen
Original Assignee
Genesys Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesys Logic Inc filed Critical Genesys Logic Inc
Priority to TW97130436A priority Critical patent/TWI409823B/zh
Publication of TW201007753A publication Critical patent/TW201007753A/zh
Application granted granted Critical
Publication of TWI409823B publication Critical patent/TWI409823B/zh

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Description

記憶體模組及記憶體模組的執行方法
本發明係關於一種記憶體模組,尤其是一種具有內部電源的動態隨機存取記憶體作為NAND快閃記憶體的資料快取及暫存的記憶體模組。
記憶體分為非揮發性記憶體(Non-Volatile Memory)以及揮發性記憶體(Volatile Memory)。兩者的差別在於儲存於非揮發性記憶體內的資料不會因為電源的消失而隨著消失,而揮發性記憶體係指一種當電源關閉後,儲存於內部的資料會消失的記憶體。
隨機存取記憶體(Random Access Memory,RAM)為揮發性記憶體,存取速度快,但電源消失後儲存於記憶體內的資料也會消失。隨機存取記憶體分為靜態隨機存取記憶體(Static Random Access Memory,SRAM)以及動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)。其中靜態隨機存取記憶體存取速度較快,因此常用在需要高速讀寫的應用,而動態隨機存取記憶體單位體積的容量較高,因此成本較低。
最早期的非揮發性記憶體係指唯讀記憶體(Read Only Memory,ROM),是一種只能讀取資料的記憶體,當資料寫入唯讀記憶體之後無法再更改。可程式化唯讀記憶體(Programmable Read Only Memory)的內部具有許多鎔絲,以供使用者燒斷寫入所需的程式或資料。可抹除可程式化唯讀記憶體(Erasable Programmable Read Only Memory,EPROM)為可重 覆使用的非揮發性記憶體,利用高電壓將資料寫入,需要抹除(Erase)時則將透明窗內的線路曝光在紫外線下,完成抹除的動作。電子可抹除可程式化唯讀記憶體(Electrically Erasable Programmable Read Only Memory,EEPROM)與可抹除可程式化唯讀記憶體類似,差別在於電子可抹除可程式化唯讀記憶體以高壓取代紫外線執行抹除的動作。
目前的非揮發性記憶體則是以快閃記憶體(Flash Memory)為主流,快閃記憶體是一種以區塊(Block)為單位執行抹除(Erase)動作的記憶體,抹除區塊寫入大量資料比早期電子可抹除可程式化唯讀記憶體以位元組(Byte)為單位更加快速。快閃記憶體分為NOR快閃記憶體以及NAND快閃記憶體。NOR快閃記憶體的抹除寫入時間較慢,但具有完整的定址與資料匯流排,允許隨機存取記憶體的任何區域,因此適合取代早期的唯讀記憶體,例如電腦的基本輸入/輸出系統(Basic Input/Output System,BIOS)。相對的,NAND快閃記憶體的抹除寫入時間較快,但不具有定址匯流排的架構,因此必須以區塊的方式進行讀取,加上可抹除次數遠大於NOR快閃記憶體,因此適合作為儲存裝置之用,例如智慧媒體(Smart Media,SM)、安全數位卡(Secure Digital,SD)、多媒體卡(MultiMedia Card,MMC)。
NAND快閃記憶體是由複數個區塊所組成,每個區塊又由複數個大小相同的資料頁(Page)組成,換言之,區塊的容量大於資料頁的容量。NAND快閃記憶體的特點為抹除時必須以區塊為單位,而讀取或寫入時則以資料頁為單位。
隨著半導體製程的進步,NAND快閃記憶體每一資料頁的大小越來越大。目前一般檔案管理系統需透過一快閃解譯層 (Flash Translation Layer,FTL)存取快閃記憶體,快閃解譯層負責將一般檔案管理系統要求的邏輯位址與快閃記憶體的實體位址作一轉換,由於快閃記憶體寫入是以資料頁為單位,抹除是以區塊為單位,若抹除的區塊內包含有用資料的資料頁時,必須先將有用資料搬走才能執行區塊抹除的動作,因此當寫入很多小容量的資料時,容易造成快閃解譯層轉換位址的效率降低。另外,若寫入的資料量不足一個資料頁的容量卻仍必須以資料頁為單位寫入時,會造成實際寫入的與系統要求寫入的資料大小不同,浪費記憶體空間,即所謂的寫入放大(Write Amplification);反之,要執行抹除時又要將區塊內有用資料搬走,但快閃記憶體的區塊抹除次數有一定限制,造成快閃記憶體的壽命降低。
請參閱第1圖,係繪示習知技術中以動態隨機存取記憶體102作為NAND快閃記憶體104快取(Cache)之記憶體模組100。當一外部電子裝置106如電腦或手機,與記憶體模組100電性連接時,是由外部電子裝置106提供一電源108給動態隨機存取記憶體102,且外部電子裝置106透過一介面110存取記憶體模組100,故當記憶體模組100與外部電子裝置106未電性連接時,雖NAND快閃記憶體104內的資料仍存在,但由於缺乏電源108的供給,造成動態隨機存取記憶體102內的資料亦隨之消失。
因此需要對上述問題提出一種解決方法。
本發明之一目的在於提供一種記憶體模組,以供一外部電 子裝置存取,該記憶體模組包括一NAND快閃記憶體、一動態隨機存取記憶體單元以及一記憶體控制器。動態隨機存取記憶體單元電性連接NAND快閃記憶體,具有一動態隨機存取記憶體,以及一內部電源係電性連接動態隨機存取記憶體,當記憶體模組與外部電子裝置的電性連接關閉時,內部電源主動提供電源給動態隨機存取記憶體,使動態隨機存取記憶體內儲存的資料仍可獲得保留。記憶體控制器用於控制NAND快閃記憶體及動態隨機存取記憶體單元兩者的至少其中之一。
本發明之另一目的在於提供一種記憶體模組,以供一外部電子裝置存取,該記憶體模組包括一資料傳輸介面、一動態隨機存取記憶體單元、一NAND快閃記憶體以及一記憶體控制器。動態隨機存取記憶體單元經由資料傳輸介面連接外部電子裝置並暫存或快取在外部電子裝置與記憶體模組之間傳送的資料。NAND快閃記憶體係供外部電子裝置存取。記憶體控制器具有一流量控制單元用於控制NAND快閃記憶體及動態隨機存取記憶體單元之間傳送的特定資料量大小。
本發明之又一目的在於提供一種記憶體模組的執行方法,以供一外部電子裝置存取,且該記憶體模組具有一動態隨機存取記憶體單元、一NAND快閃記憶體及一記憶體控制器,該方法包括下列步驟:藉由動態隨機存取記憶體單元之快取及暫存功能,使外部電子裝置存取NAND快閃記憶體;以及利用記憶體控制器控制NAND快閃記憶體及動態隨機存取記憶體單元之間傳送的特定資料量大小。
本發明之又一目的在於提供一種記憶體模組的執行方法,以供一外部電子裝置存取,且該記憶體模組具有一動態隨 機存取記憶體、一NAND快閃記憶體及一記憶體控制器,該方法包括下列步驟:當記憶體模組與外部電子裝置的一外部電源的電性連接關閉時,主動提供一內部電源電性連接動態隨機存取記憶體,使動態隨機存取記憶體單元內儲存的資料仍可保留,即將動態隨機存取記憶體當作一非揮發性動態隨機存取記憶體使用;以及當內部電源與動態隨機存取記憶體的電性連接關閉時,則將動態隨機存取記憶體當作一揮發性動態隨機存取記憶體使用。
本發明之記憶體模組中的動態隨機存取記憶體單元具有內部電源,當記憶體模組未與外部電子裝置電性連接時,由內部電源提供電源給動態隨機存取記憶體,使儲存於動態隨機存取記憶體內的資料不會消失。再者,當外部電子裝置將資料寫入記憶體模組之NAND快閃記憶體時,記憶體控制器會控制動態隨機存取記憶體的資料會先累積到一定程度時,再寫入NAND快閃記憶體,減少NAND快閃記憶體抹除及寫入動作的次數,因此延長NAND快閃記憶體的使用壽命。
請參閱第2圖,係繪示依據本發明之一較佳實施例的記憶體模組200的示意圖,且該記憶體模組200可供一外部電子裝置206進行資料存取,該外部電子裝置206可為如電腦、手機、個人數位助理(Personal Digital Assistant,PDA)等等。記憶體模組200包括一基板212、一資料傳輸介面210、一NAND快閃記憶體204、一動態隨機存取記憶體單元201以及一記憶體控制器220。其中NAND快閃記憶體204、動態隨機存取記憶體 單元201以及記憶體控制器220可設置於基板212上。
該記憶體模組200係經由該資料傳輸介面210電性連接外部電子裝置206,除了用於中介動態隨機存取記憶體單元202與外部電子裝置206之間的資料傳輸外,亦利用外部電子裝置206之一電源208提供一外部電源給動態隨機存取記憶體單元201。
該動態隨機存取記憶體單元201電性連接NAND快閃記憶體204,且具有一動態隨機存取記憶體202以及一內部電源203與動態隨機存取記憶體202電性連接,所以當記憶體模組200與外部電子裝置206之間的電性連接關閉如記憶體模組200自外部電子裝置206上卸除而導致外部電源的供應中斷時,內部電源203可主動提供電源給動態隨機存取記憶體202,使動態隨機存取記憶體202內儲存的資料仍可獲得保留。在本實施例中,內部電源203可為一電池,且當記憶體模組200電性連接外部電子裝置206時,電池透過外部電子裝置206所提供的一電源208充電。
記憶體控制器220用於控制NAND快閃記憶體204及動態隨機存取記憶體單元201兩者的至少其中之一,其主要包括一流量控制單元222,用於依據動態隨機存取記憶體202內暫存的資料量是否已累積到一預設的資料量大小來決定NAND快閃記憶體204及動態隨機存取記憶體單元201之間傳送的特定資料量大小(待後詳述),其中流量控制單元222可為一硬體或軟體。舉例而言,當外部電子裝置206欲經由該資料傳輸介面210將資料寫入該記憶體模組200之NAND快閃記憶體204中時,利用記憶體控制器220之流量控制單元222的控制,先將寫入 的資料暫存於動態隨機存取記憶體202內,並判斷動態隨機存取記憶體202內暫存的資料量是否已累積到一預設的資料量大小如資料量累積至相當於NAND快閃記憶體204之一資料頁的資料容量大小時,才將暫存資料一次寫入NAND快閃記憶體204中,藉此可控制NAND快閃記憶體204與動態隨機存取記憶體單元201之間傳送的特定資料量大小,故無需每次有一點資料就立即寫入NAND快閃記憶體2 04中。如NAND快閃記憶體204之中一個資料頁的大小為4096個位元組(4K Bytes)時,外部電子裝置206要寫入NAND快閃記憶體204的資料大小在未到達4096個位元組的預設資料量之前,皆會先在動態隨機存取記憶體202內暫存直至累積到相當於4096個位元組的預設資料量時,再一次寫入NAND快閃記憶體204中,亦即以動態隨機存取記憶體202作為NAND快閃記憶體204的快取及暫存記憶體。
第3圖係繪示本發明之一實施例的記憶體模組的執行方法之步驟流程圖。首先如狀態S10,即當一外部電子裝置與記憶體模組電性連接後記憶體模組的初始狀態,其中由外部電子裝置提供外部電源給動態隨機存取記憶體(亦可同時對記憶體模組的電池充電或否)。狀態S20,當外部電子裝置欲讀取NAND快閃記憶體內的資料時,會先將NAND快閃記憶體內的資料傳送至動態隨機存取記憶體,再進入狀態S30,即動態隨機存取記憶體內的資料透過資料傳輸介面傳送至外部電子裝置。若讀取的資料龐大,則在狀態S20及S30中循環,直到NAND快閃記憶體內被要求的所有資料經由動態隨機存取記憶體、資料傳輸介面傳送至外部電子裝置為止,因此該NAND快閃記憶體是 將動態隨機存取記憶體當作一資料的快取記憶體來使用。當外部電子裝置關機後,如狀態S40所示,則由內部電源(即電池)主動提供電源予動態隨機存取記憶體,將動態隨機存取記憶體作為一非揮發性動態隨機存取記憶體使用;反之當電池電量不足,則將動態隨機存取記憶體視為一揮發性動態隨機存取記憶體使用。
在另一情況下,當外部電子裝置欲將資料寫入NAND快閃記憶體中時,利用記憶體控制器之流量控制單元的控制,則先將寫入的資料暫存於動態隨機存取記憶體中,再將資料寫入NAND快閃記憶體中。若寫入的資料量龐大,則在狀態S70及S60中循環,外部電子裝置透過介面將資料傳送至動態隨機存取記憶體,再利用記憶體控制器之流量控制單元將動態隨機存取記憶體內暫存的寫入資料量累積到一預設的資料量大小後如相當於NAND快閃記憶體一個資料頁的資料容量大小,再一次寫入NAND快閃記憶體內。從狀態S10欲寫入資料至NAND快閃記憶體時,亦是如上所述,在狀態S70及S60中循環,直至資料寫入完成為止。因此,該NAND快閃記憶體亦是將動態隨機存取記憶體當作一資料的暫存記憶體來使用。
本發明之記憶體模組中的動態隨機存取記憶體單元具有內部電源,當記憶體模組未與外部電子裝置電性連接時,由內部電源提供電源給動態隨機存取記憶體,使儲存於動態隨機存取記憶體內的資料不會消失。再者,當外部電子裝置將資料寫入記憶體模組之NAND快閃記憶體時,動態隨機存取記憶體的資料會先累積到一定程度時,再寫入NAND快閃記憶體,減少NAND快閃記憶體抹除及寫入動作的次數,因此延長NAND快 閃記憶體的使用壽命。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟以上所述者僅為本發明之較佳實施例,舉凡熟悉此項技藝之人士,在爰依本發明精神架構下所做之等效修飾或變化,皆應包含於以下之申請專利範圍內。
100、200‧‧‧記憶體模組
102、202‧‧‧動態隨機存取記憶體
104、204‧‧‧NAND快閃記憶體
106、206‧‧‧外部電子裝置
108、208‧‧‧電源
110、210‧‧‧資料傳輸介面
201‧‧‧動態隨機存取記憶體單元
203‧‧‧內部電源
212‧‧‧基板
220‧‧‧記憶體控制器
222‧‧‧流量控制單元
S10~S70‧‧‧狀態
第1圖係繪示習知技術中以動態隨機存取記憶體作為NAND快閃記憶體快取之記憶體模組;第2圖係繪示依據本發明之一較佳實施例的記憶體模組的示意圖;以及第3圖係繪示本發明之一實施例的記憶體模組的執行方法之步驟流程圖。
200‧‧‧記憶體模組
201‧‧‧動態隨機存取記憶體單元
202‧‧‧動態隨機‘存取記憶體
203‧‧‧內部電源
204‧‧‧NAND快閃記憶體
206‧‧‧外部電子裝置
208‧‧‧電源
210‧‧‧資料傳輸介面
212‧‧‧基板
220‧‧‧記憶體控制器
222‧‧‧流量控制單元

Claims (15)

  1. 一種記憶體模組,以供一外部電子裝置存取,該記憶體模組包括:一NAND快閃記憶體;一動態隨機存取記憶體單元,電性連接該NAND快閃記憶體,其具有一動態隨機存取記憶體及一內部電源係電性連接該動態隨機存取記憶體,當該記憶體模組與該外部電子裝置的電性連接關閉時,該內部電源主動僅提供電源給該動態隨機存取記憶體而無需提供電源給該NAND快閃記憶體,使該動態隨機存取記憶體內儲存的資料仍可獲得保留;以及一記憶體控制器,用於控制該NAND快閃記憶體及該動態隨機存取記憶體單元兩者的至少其中之一,且當上述電性連接關閉時,該內部電源也無需提供電源給該記憶體控制器。
  2. 如申請專利範圍第1項所述之記憶體模組,其中該內部電源為一電池,當該記憶體模組電性連接該外部電子裝置時,該電池透過該外部電子裝置所提供的電源充電。
  3. 如申請專利範圍第1項所述之記憶體模組,其中該記憶體模組更包括一資料傳輸介面中介該動態隨機存取記憶體單元與該外部電子裝置之間的資料傳輸。
  4. 如申請專利範圍第1項所述之記憶體模組,其中該記憶體控制器將該外部電子裝置寫入的資料暫存於該動態隨機存取記憶體內,並直到該動態隨機存取記憶體內暫存的資料量累積到一預設的資料量大小時,才將該暫存資料寫入該NAND快閃記憶體。
  5. 如申請專利範圍第4項所述之記憶體模組,其中該預設 的資料量相當於該NAND快閃記憶體之一資料頁的資料量大小。
  6. 如申請專利範圍第1項所述之記憶體模組,其中該動態隨機存取記憶體係作為該NAND快閃記憶體的資料快取。
  7. 如申請專利範圍第1項所述之記憶體模組,當該記憶體模組與該外部電子裝置電性連接時,由該外部電子裝置提供一外部電源給該動態隨機存取記憶體。
  8. 一種記憶體模組,以供一外部電子裝置存取,該記憶體模組包括:一資料傳輸介面用於電性連接該外部電子裝置;一動態隨機存取記憶體單元,並係提供該外部電子裝置與該記憶體模組之間傳送資料的暫存;一NAND快閃記憶體,係供該外部電子裝置存取;以及一記憶體控制器,依據該動態隨機存取記憶體單元內暫存的資料量大小,決定該NAND快閃記憶體及該動態隨機存取記憶體單元之間傳送的特定資料量大小,該記憶體控制器具有一流量控制單元用於將該外部電子裝置寫入的資料暫存於該動態隨機存取記憶體單元,並判斷當該動態隨機存取記憶體單元內暫存的資料量累積到一預設的資料量大小時,才將該暫存的資料寫入該NAND快閃記憶體。
  9. 如申請專利範圍第8項所述之記憶體模組,其中該記憶體控制器之流量控制單元為一硬體或軟體。
  10. 如申請專利範圍第8項所述之記憶體模組,其中該預設的資料量相當於該NAND快閃記憶體之一資料頁的資料量大小。
  11. 如申請專利範圍第8項所述之記憶體模組,其中該動態隨機存取記憶體單元係作為該NAND快閃記憶體的資料快取。
  12. 一種記憶體模組的執行方法,以供一外部電子裝置存取,且該記憶體模組具有一動態隨機存取記憶體單元、一NAND快閃記憶體及一記憶體控制器,該方法包括下列步驟:利用該動態隨機存取記憶體單元,作為該外部電子裝置存取該NAND快閃記憶體之資料快取及暫存;依據前述暫存的資料量大小,決定該NAND快閃記憶體及該動態隨機存取記憶體單元之間傳送的特定資料量大小;以及將該外部電子裝置寫入的資料暫存於該動態隨機存取記憶體單元中,並在該記憶體控制器的控制之下,當暫存的資料量累積到一預設資料量時,才將該暫存的資料寫入該NAND快閃記憶體。
  13. 一種記憶體模組的執行方法,以供一外部電子裝置存取,且該記憶體模組具有一動態隨機存取記憶體、一NAND快閃記憶體及一記憶體控制器,該方法包括下列步驟:當該記憶體模組與該外部電子裝置的一外部電源的電性連接關閉時,主動僅提供一內部電源電性連接該動態隨機存取記憶體而無需提供電源給該NAND快閃記憶體,且該內部電源也無需提供電源給該記憶體控制器,使該動態隨機存取記憶體內儲存的資料仍可獲得保留,即將該動態隨機存取記憶體當作一非揮發性動態隨機存取記憶體使用;以及當該內部電源與該動態隨機存取記憶體的電性連接關閉時,則將該動態隨機存取記憶體當作一揮發性動態隨機存取記 憶體使用。
  14. 如申請專利範圍第13項所述之方法,其中該內部電源為一電池。
  15. 如申請專利範圍第14項所述之方法,其中當該記憶體模組電性連接該外部電子裝置時,該電池透過該外部電子裝置的外部電源進行充電。
TW97130436A 2008-08-08 2008-08-08 記憶體模組及記憶體模組的執行方法 TWI409823B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97130436A TWI409823B (zh) 2008-08-08 2008-08-08 記憶體模組及記憶體模組的執行方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97130436A TWI409823B (zh) 2008-08-08 2008-08-08 記憶體模組及記憶體模組的執行方法

Publications (2)

Publication Number Publication Date
TW201007753A TW201007753A (en) 2010-02-16
TWI409823B true TWI409823B (zh) 2013-09-21

Family

ID=44827202

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97130436A TWI409823B (zh) 2008-08-08 2008-08-08 記憶體模組及記憶體模組的執行方法

Country Status (1)

Country Link
TW (1) TWI409823B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020120820A1 (en) * 2001-02-28 2002-08-29 Fujitsu Limited Memory device for controlling nonvolatile and volatile memories
US6643209B2 (en) * 2000-12-01 2003-11-04 Genatek, Inc. Apparatus for using volatile memory for long-term storage
US20040215996A1 (en) * 2003-04-25 2004-10-28 Renesas Technology Corp. Memory card
US20050201177A1 (en) * 2004-03-12 2005-09-15 Renesas Technology Corp. Nonvolatile memory apparatus
US20050248999A1 (en) * 2001-08-09 2005-11-10 Renesas Technology Corp. Memory card and memory controller
US20050283648A1 (en) * 2004-06-21 2005-12-22 Dot Hill Systems Corporation Apparatus and method in a cached raid controller utilizing a solid state backup device for improving data availability time
US20060265624A1 (en) * 2000-12-22 2006-11-23 Simple Tech, Inc. Protection against data corruption due to power failure in solid-state memory device
US20070079043A1 (en) * 2003-12-02 2007-04-05 Super Talent Electronics Inc. Single-Chip Multi-Media Card/Secure Digital (MMC/SD) Controller Reading Power-On Boot Code from Integrated Flash Memory for User Storage

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643209B2 (en) * 2000-12-01 2003-11-04 Genatek, Inc. Apparatus for using volatile memory for long-term storage
US20060265624A1 (en) * 2000-12-22 2006-11-23 Simple Tech, Inc. Protection against data corruption due to power failure in solid-state memory device
US20020120820A1 (en) * 2001-02-28 2002-08-29 Fujitsu Limited Memory device for controlling nonvolatile and volatile memories
US20050248999A1 (en) * 2001-08-09 2005-11-10 Renesas Technology Corp. Memory card and memory controller
US20040215996A1 (en) * 2003-04-25 2004-10-28 Renesas Technology Corp. Memory card
US20070079043A1 (en) * 2003-12-02 2007-04-05 Super Talent Electronics Inc. Single-Chip Multi-Media Card/Secure Digital (MMC/SD) Controller Reading Power-On Boot Code from Integrated Flash Memory for User Storage
US20050201177A1 (en) * 2004-03-12 2005-09-15 Renesas Technology Corp. Nonvolatile memory apparatus
US20050283648A1 (en) * 2004-06-21 2005-12-22 Dot Hill Systems Corporation Apparatus and method in a cached raid controller utilizing a solid state backup device for improving data availability time

Also Published As

Publication number Publication date
TW201007753A (en) 2010-02-16

Similar Documents

Publication Publication Date Title
KR102308777B1 (ko) 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
TWI391936B (zh) 記憶體裝置架構以及操作
JP4729062B2 (ja) メモリシステム
US8606987B2 (en) Data writing method for flash memory and controller using the same
US9063728B2 (en) Systems and methods for handling hibernation data
US9009399B2 (en) Flash memory storage system and controller and data writing method thereof
US20090198875A1 (en) Data writing method for flash memory, and controller and system using the same
KR20120031971A (ko) 비-휘발성 메모리를 구비한 시스템에 대한 전력 예산의 동적 할당
JP2013200889A (ja) 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
KR20220031490A (ko) 서브 블록 모드를 사용한 구역 네임스페이스 제한 완화
US20200073591A1 (en) Flash memory controller and associated accessing method and electronic device
CN112130749B (zh) 数据储存装置以及非挥发式存储器控制方法
US20140013030A1 (en) Memory storage device, memory controller thereof, and method for writing data thereof
KR101386013B1 (ko) 하이브리드 스토리지 장치
JP2012113343A (ja) 記憶装置
US7778101B2 (en) Memory module and method of performing the same
CN110727470B (zh) 一种混合式非失性存储装置
US9727453B2 (en) Multi-level table deltas
CN113986773A (zh) 基于固态硬盘的写放大优化方法、装置及计算机设备
US11662944B2 (en) Method and apparatus for performing resuming management
KR20190095825A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN112230849A (zh) 存储器控制方法、存储器存储装置及存储器控制器
TWI409823B (zh) 記憶體模組及記憶體模組的執行方法
CN107765989B (zh) 一种存储设备控制芯片、存储设备及存储设备管理方法