TWI408927B - 具滑動視窗區塊線性等化器之先進接收器 - Google Patents

具滑動視窗區塊線性等化器之先進接收器 Download PDF

Info

Publication number
TWI408927B
TWI408927B TW095132969A TW95132969A TWI408927B TW I408927 B TWI408927 B TW I408927B TW 095132969 A TW095132969 A TW 095132969A TW 95132969 A TW95132969 A TW 95132969A TW I408927 B TWI408927 B TW I408927B
Authority
TW
Taiwan
Prior art keywords
signal
fft
channel
generate
output
Prior art date
Application number
TW095132969A
Other languages
English (en)
Other versions
TW200727638A (en
Inventor
Li Bin
A Difazio Robert
Jung Lin Pan
Reznik Alexander
David Kaewell John Jr
Edward Becker Peter
Original Assignee
Interdigital Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interdigital Tech Corp filed Critical Interdigital Tech Corp
Publication of TW200727638A publication Critical patent/TW200727638A/zh
Application granted granted Critical
Publication of TWI408927B publication Critical patent/TWI408927B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • H04B17/336—Signal-to-interference ratio [SIR] or carrier-to-interference ratio [CIR]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Noise Elimination (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

具滑動視窗區塊線性等化器之先進接收器
本發明係有關被用於無線通信系統中之分碼多重存取(CDMA)接收器。更特別是，本發明係有關如被用於無線傳送/接收單元(WTRU)或基地台使用快速富利葉轉換(FFT)處理技術之高速下鏈封包存取(HSDPA)接收器。
具有各種被視為傳統雷克(Rake)為基礎分碼多重存取接收器改良之接收器演算法。這些接收器演算法大致涉及使實施需要更多組件，更多軟體週期及更多能量之明顯額外計算複雜性。反之，額外計算複雜性最後會導致較高成本無線傳送/接收單元及較短電池壽命。預期藉由使用改良演算法使接收器效能最佳化而同時可最小化或消除額外計算複雜性。
本發明係有關在此被併入之一接收器或一積體電路(IC)，其包含可產生等化樣本之快速富利葉轉換為基礎(或混合快速富利葉轉換為基礎)滑動視窗區塊線性等化器(BLE)。區塊線性等化器包含一雜訊功率估測器，第一及第二頻道估測器，一快速富利葉轉換為基礎晶片位準等化器(CLEQ)及一頻道監控單元。雜訊功率估測器可以兩不同樣本資料流為基礎產生雜訊功率估測。頻道估測器可以該樣本資料流為基礎產生個別頻道估測。頻道監控單元可以該頻道估測為基礎產生包含截斷頻道估測向量之一第一頻道監控信號，及可標示該截斷頻道估測向量改變大約速率之一第二頻道監控信號。快速富利葉轉換為基礎晶片位準等化器可以該雜訊功率估測，該第一及第二樣本資料流，該頻道估測及該監控信號為基礎產生被等化樣本。
此後，”無線傳輸/接收單元”名詞係包含但不限於使用者設備(UE)，行動站，膝上型，個人資料助理(PDA)，固定或行動用戶單元，呼叫器，或可操作於無線環境中之任何其他類型元件。此後被稱為”基地台”者係包含但不限於存取點(AP)，B節點，位址控制器，或無線環境中之任何其他接介裝置。
本發明特性可被併入積體電路(IC)，或被配置於包含複數互連組件之電路中。
首字母縮寫字3GPP 第三代夥伴計劃AICH 擷取指示頻道BLE 區塊線性等化器CDMA 分碼多重存取CLEQ 晶片位準等化器CPICH 共用前引頻道DFT 離散富利葉轉換DPCCH 專用實體控制頻道DPDCH 專用實體資料頻道EV－DO 僅演進資料EV－DV 演進資料及聲音FDD 分頻雙工FFT 快速富利葉轉換FIR 有限脈衝響應HS－PDSCH 高速實體下鏈共享頻道HS－SCCH 用於高速實體下鏈共享頻道之高速共享控制頻道HSDPA 高速下鏈封包存取IC 積體電路MAI 多重存取干擾MMSE 最小均方差P－CCPCH 主要共用控制實體頻道PICH 傳呼指示頻道S－CCPCH 次要共用控制實體頻道SNR 信號雜訊比TDD 分時雙工WTRU 無線傳輸/接收單元ZF 強制歸零
符號除非正文中另外標示否則加諸以下符號定義M＝區塊中間尺寸E＝區塊邊緣尺寸W＝區塊尺寸＝M＋2E Lm a x ＝晶片中最大頻道響應向量長度L＝將被處理之頻道響應向量長度N＝頻道響應向量相對區塊速率之更新速率(當N＝1，則矩陣於每W晶片區塊)＝長度Lm a x 之頻道響應向量或L對應天線# j偶數樣本＝長度Lm a x 之頻道響應向量或L對應天線# j奇數樣本或r _ j , e ＝包含天線# j偶數樣本之長度W之被接收向量或r _ j , o ＝包含天線# j奇數樣本之長度W之被接收向量＝包含天線# j偶數樣本之長度W之被接收雜訊向量＝包含天線# j奇數樣本之長度W之被接收雜訊向量 d ＝被傳送樣本向量＝被估測接收晶片向量H j , e ＝對應天線# j偶數樣本之頻道響應矩陣H j , o ＝對應天線# j奇數樣本之頻道響應矩陣TC ＝晶片持續時間σ2 ＝被用於最小均方差解之雜訊變異或功率(實際或近似)
通信頻道可藉由信號雜訊比(SNR)，多路，多重存取干擾(MAI)，及傳送器或接收器內外之其他損害。針對給定通信頻道情況組，與傳統雷克為基礎分碼多重存取接收器相較下，本發明已藉由提供低錯誤機率或高資料產出改良效能。同樣地，本發明係提供接收器類似雷克接收器之錯誤機率效能但於較不良頻道情況及/或距傳送器較大距離之接收器。此外，本發明係藉由調整接收器演算法參數來提供進一步改良效能或降低計算複雜性之若干技術。
本發明使用快速富利葉轉換處理，其係為有效計算離散富利葉轉換(DFTs)之熟知技術。無論快速富利葉轉換何時被使用，計算離散富利葉轉換之替代方法均可被取代(如以質數分解因數或Z轉換為基礎之演算法)。
本發明可應用至高速下鏈封包存取。參數係以通信頻道情況為基礎，而計算複雜性係被降低。雖然本發明主要應用至第三代夥伴計劃分頻雙工高速下鏈封包存取系統，但本發明更常應用至分碼多重存取接收器，其可被用來解調如第三代夥伴計劃標準中之非高速下鏈封包存取頻道，分時雙工高速下鏈封包存取及非高速下鏈封包存取信號，分碼多重存取2000，1×EV－DV(演進資料及聲音)及1×EV－DO(僅演進資料)。
第1圖係為依據本發明之先進接收器100區塊圖，其包含一區塊線性等化器105及一解擾及解展頻單元110。解擾及解展頻單元110係被以亂碼140及頻道化碼145為基礎解調包含高速下鏈封包存取頻道115及非高速下鏈封包存取頻道120之分碼多重存取頻道。區塊線性等化器105可被用來處理高速下鏈封包存取頻道(高速實體下鏈共享頻道150及高速共享控制頻道155)及解調非高速下鏈封包存取頻道(專用實體資料頻道160，專用實體控制頻道165，次要共用控制實體頻道170，主要共用控制實體頻道175，傳呼指示頻道180，擷取指示頻道185及共用前引頻道190)。區塊線性等化器105可被用於高速下鏈封包存取及非高速下鏈封包存取頻道，或多重區塊線性等化器105可被使用。接收器100係使用2×過度採樣及兩接收天線。其可以一天線及一任意過度採樣速率操作來接收樣本125，130及輸出等化樣本135。其亦可輕易地被擴充至兩個以上天線。
第2圖係為先進接收器200詳細區塊圖，包含一快速富利葉轉換為基礎滑動視窗區塊線性等化器205，其被用來處理高速下鏈封包存取頻道(高速實體下鏈共享頻道150及高速共享控制頻道155)及解調非高速下鏈封包存取頻道(專用實體資料頻道160，專用實體控制頻道165，次要共用控制實體頻道170，主要共用控制實體頻道175，傳呼指示頻道180，擷取指示頻道185及共用前引頻道190)。快速富利葉轉換為基礎滑動視窗等化器及區塊等化器之進一步背景可於Yang等人於2004年3月2日提出申請之共同未決專利申請序號第10/791,244標題為”降低複雜性滑動視窗為基礎等化器”中被找到，其在此被併入參考完整說明。
第2圖之先進接收器200之快速富利葉轉換為基礎滑動視窗區塊線性等化器205係包含頻道估測器210及215，一頻道監控器單元220，一雜訊功率估測器225，一可選處理器230及一快速富利葉轉換轉換為基礎晶片位準等化器235。
頻道估測器210可從與第一天線相關聯之樣本資料流接收樣本240，以回應產生包含具有一長度Lm a x 之頻道估測向量，之第一頻道估測信號250。
假設h(t)係為頻道脈衝響應估測，而h(k)係為h(t)樣本。h(k)偶數樣本被表示為he (k)，而h(k)奇數樣本被表示為ho (k)。在此吾人使用，分別代表第一接收天線之h(k)偶數及奇數樣本。因為h(t)有時間限制，所以he (k)及ho (k)樣本數係被限制。Lm a x 被用來標示樣本數。被接收信號r(t)係被採樣為r(k)(從資料流240/245)。偶數樣本被表示為re (k)，而奇數樣本被表示為ro (k)。
此外，頻道估測器215可從與第二天線相關聯之樣本資料流接收樣本245，以回應產生包含亦具有一長度Lm a x 之頻道估測向量，之第二頻道估測信號255。
第一及第二頻道估測信號250，255各被輸入頻道監控器單元220及快速富利葉轉換為基礎晶片位準等化器235。再者，被接收樣本240及245均被輸入快速富利葉轉換為基礎晶片位準等化器235及雜訊功率估測器225。
為了回應接收第一及第二頻道估測信號250，255，頻道監控器單元220可產生包含截斷頻道估測向量之第一頻道監控信號260。因此，頻道監控器單元220係縮短(也就是截斷)被快速富利葉轉換為基礎晶片位準等化器235使用之第一及第二頻道估測信號250，255之頻道估測向量。該被截斷頻道估測向量可藉由明定向量長度L，其中L<Lm a x 來識別。各種演算法可被用來決定L。例如，當頻道估測向量中一門檻相對峰值被設定時，L係可被選擇包含該門檻以上之組件。
頻道監控器單元220所產生之頻道監控信號260亦可識別該被截斷頻道估測向量之起點及終點。例如，若原始被截斷頻道估測向量包含點1至Lm a x ，但僅於4至Lm a x －7有明顯能量，則頻道監控信號260可指示晶片位準等化器僅使用各第一及第二頻道估測向量250，255中間隔位置4至Lm a x －7之Lm a x －10點。
頻道估測器210及215可包含設定特定頻道估測器輸出點為零之一後處理功能。因此，頻道監控器單元220可選擇L及該起始點僅包含所有非零值。
頻道監控器單元220亦可產生被快速富利葉轉換為基礎晶片位準等化器235使用之第二頻道監控信號265，其標示被包含於第一頻道監控信號260中之被截斷頻道估測向量改變近似速率。
無線通信中，頻道通常被假設為Rayleigh或其他類型衰減頻道。該衰減頻道具有一致時間及Doppler展頻參數，其被用來決定頻道隨時間改變得有多快。因此，頻道監控器單元220可估測第一及第二頻道估測向量250，255之一致時間及Doppler展頻。
雜訊功率估測器225可接收各樣本240及245，及產生最小均方差解所需之估測雜訊功率值σ2 。
可選處理器230可被用來決定快速富利葉轉換處理參數，及計算快速富利葉轉換為基礎晶片位準等化器235所需之參數，如更新速率N，區塊尺寸W及邊緣尺寸E。處理器230亦可亦可替代使用雜訊功率估測器225來計算雜訊功率σ2 。此例中，雜訊功率估測將從被提供至頻道監控器單元220之頻道估測向量250，255被導出。參數N，W及E係依據一致時間，Doppler展頻及/或功率節省可程式設計。處理器230可選擇性被用來提供參數控制。若處理器230不被使用，則一組固定預設參數係被快速富利葉轉換為基礎晶片位準等化器235使用。
處理器230可選擇參數來提供最佳解調效能或降低計算複雜性(及降低功率要求)。再者，當通信頻道情況改變時，參數可於快速富利葉轉換為基礎晶片位準等化器235操作期間被適應。
頻道監控器單元220，雜訊功率估測器225及處理器230係被分別顯示，但可被組合為如積體電路晶片上之若干不同演算法及/或組件。
依據本發明，一向量r＝[r0 ,r1 ,...,r2 W － 1 ]T ，係包含以兩倍(2×)輸入信號晶片速率被接收之樣本。其被分為偶數被接收向量及奇數被接收向量如下：re ＝[r0 ,r2 ,...,r2 W － 2 ]T ，ro ＝[r1 ,r3 ,...,r2 W － 1 ]T 。
當該2×採樣頻道脈衝響應為[h0 ,h1 ,...,h2 L － 1 ]時，其中L為頻道脈衝響應晶片長度，則頻道脈衝響應矩陣係被表示為 且被分為偶數矩陣及奇數矩陣如下：
假設d為被以晶片速率(1×)採樣之被傳送信號向量，則我們具有
其中ne 及no 係為分別位於偶數及奇數採樣位置處之雜訊向量。假設雜訊變異(或功率)為。
使用最小均方差原理，信號樣本估測係被說明為
其中(．)H 係為複合共軛轉置(或Hermitian)操作。I為單元對角矩陣。針對兩天線分集接收器，以上發展可被輕易擴充，其中上標及下標1及2係標示兩接收天線。
最小均方差解係藉由下列給予： 強制歸零(ZF)解係藉由刪除σ2 I項來給予
以上公式已針對有或無分集之兩倍(2×)過度採樣被給予。例如，分集接收器可處理複合基帶接收資料之四資料流：來自天線# 1之奇數樣本，來自天線# 1之偶數樣本，來自天線# 2之奇數樣本，來自天線# 2之偶數樣本。類似公式係可針對接收天線任意數量及任意過度採樣速率被呈現。所述技術係同等加諸於各組參數。
有效評估方程式(5)之快速富利葉轉換使用先前已被建立。例如，第3圖描述可被實施於第2圖之接收器200之快速富利葉轉換為基礎晶片位準等化器235中之快速富利葉轉換為基礎晶片位準等化器235”，其中係被線性相關操作輸出處使用快速富利葉轉換來實施。快速富利葉轉換為基礎晶片位準等化器235”係包含複合共軛操作裝置305，310，零點補償裝置315，320，390，快速富利葉轉換運算單元325，330，335，340，385，線性相關裝置345，350，乘法器355，360，加法器365，370，375，除法器380及反向快速富利葉轉換(IFFT)單元395。
偶數接收樣本255之頻道估測及奇數接收樣本250之頻道估測係分別被輸入複合共軛操作裝置305及310，其可產生複合共軛信號425及430。複合共軛信號425及430接著被對應輸入零點補償裝置315，320，其可產生輸出信號435及440。輸出信號435及440接著被輸入快速富利葉轉換運算單元330及340來產生信號450及460。
被接收偶數樣本245及被接收奇數樣本240係分別被輸入快速富利葉轉換運算單元325及335，其可產生輸出信號445及455。信號445係藉由乘法器355被乘上信號450來產生乘積結果信號472。信號455係藉由乘法器360被乘上信號460來產生乘積結果信號474。該乘積結果信號472及474係藉由加法器370被加總來產生一加總信號476。
偶數接收樣本255及複合共軛信號425之頻道估測係被輸入可產生輸出信號465之線性相關裝置345。奇數接收樣本250及複合共軛信號430之頻道估測係被輸入可產生輸出信號470之線性相關裝置350。信號465及470係藉由加法器365被加總來產生一加總信號482，其接著藉由加法器375被與雜訊功率估測信號275加總來產生一加總信號486。該加總信號486係被輸入零點補償裝置390，其可產生快速富利葉轉換運算被快速富利葉轉換運算單元385執行其上以產生一輸出信號490之一輸出信號488。加總信號476係被除法器380除以信號490來產生商數結果信號478，其係經由反向快速富利葉轉換單元395被饋送以產生等化樣本135。
第4圖顯示被用來提供第3圖中各快速富利葉轉換運算被執行之樣本之滑動視窗。滑動視窗區塊線性等化器項係涉及使用樣本一區塊或每快速富利葉轉換視窗計算，其中各區塊各端係具有一邊緣405，及與先前及接續區塊重疊之一特定位準。大視窗尺寸可提供形成頻道估測之更多樣本，然而，若視窗持續期間與頻道改變速率相較下過長，則該頻道估測可能不良。可替代是，若頻道改變非常慢，則可能不必使用每區塊來計算頻道估測，且計算複雜性可藉由計算頻道估測被降低。本發明係適應頻道估測被計算之視窗尺寸及速率。
該重疊必須累積足夠多路能量來充分解調各區塊。較佳解調效能係建議使用較大邊緣，最小化計算數則建議使用較短邊緣尺寸。本發明包含適應區塊線性等化器區塊之邊緣尺寸(E)為頻道特性或可接受複雜位準之能力。
區塊尺寸(W)＝M＋2E，其中M係為區塊中間410尺寸，而E係為區塊邊緣405尺寸。高速下鏈封包存取典型設計係W＝256及E＝16，或W＝512及E＝32。W及E之其他組合係可能，而較廣範圍適應亦可被使用。
第5圖描述可被實施於第2圖之接收器200之快速富利葉轉換為基礎晶片位準等化器235中之晶片位準等化器架構235”另一實施例。晶片位準等化器架構235”係包含零點補償裝置502，504，快速富利葉轉換運算單元506，508，510，514，複合共軛操作裝置512，516，乘法器518，520，522，524，加法器519，526，530，除法器528及反向快速富利葉轉換單元532。
偶數接收樣本255之頻道估測及奇數接收樣本250之頻道估測係分別被輸入零點補償裝置502及504，其可產生輸出信號548及550。信號548及550接著分別被輸入快速富利葉轉換運算單元506及508，其可產生輸出信號554及556。輸出信號554及556接著分別被輸入複合共軛操作裝置512及516來產生複合共軛信號558及562。
被接收偶數樣本245及被接收奇數樣本240係分別被輸入快速富利葉轉換運算單元510及514，其可產生輸出信號552及560。信號552係藉由乘法器518被乘上複合共軛信號558來產生乘積結果信號564。信號560係藉由乘法器520被乘上複合共軛信號562來產生乘積結果信號566。該乘積結果信號564及566係藉由加法器519被加總來產生一加總信號572。信號554係藉由乘法器522被乘上複合共軛信號558來產生乘積結果信號568。信號556係藉由乘法器524被乘上複合共軛信號562來產生乘積結果信號570。該乘積結果信號568及570係藉由加法器526被加總來產生一加總信號574。加總信號574及雜訊功率估測信號275係藉由加法器530被加總來產生一加總信號578。加總信號572係被除法器528除以加總信號578來產生商數結果信號580，其係經由反向快速富利葉轉換單元532被饋送以產生等化樣本135。
晶片位準等化器架構235”可消除線性相關操作及快速富利葉轉換區塊之一，因而降低計算複雜性。該圖示係使用2×過度採樣及一接收天線來顯示。
其可輕易地被擴充為兩或更多天線及其他過度採樣速率。晶片位準等化器235”可使用最小均方差解，但可藉由設定雜訊功率為零及/或以雜訊估測刪除加總結點530輕易地被用於強制歸零解。
依據本發明一替代實施例，2×採樣例之晶片位準等化器架構係使用混合快速富利葉轉換為基礎先進接收器。混合快速富利葉轉換為基礎先進接收器係使用快速富利葉轉換為基礎處理及時域處理之組合。快速富利葉轉換處理單元可產生被時域有限脈衝響應濾波器使用之分接點濾波器係數。混合快速富利葉轉換為基礎先進接收器被顯示於第6圖，其中方程式(5)及(7)係被重寫為：
其中s為展頻資料向量(其等同先前資料向量d)，Hi 為頻道響應矩陣，ri 為被接收向量，而2×採樣之M＝2。針對具2天線接收分集之2×採樣，M＝4可被使用。矩陣R可被表示為
方程式(9)可被重寫為： 或等同 及
標示＝G i (q ,：)，矩陣Gi 之第q列。方程式(12)之計算可以如下列之有限脈衝響應濾波型式被執行於時域中。
單向量gi 可以樣本區塊W為基礎被近似計算來表示對應W或更久之時間區間之有限脈衝響應係數。該例中，等化輸出可經由濾波器運算樣本連續資料流來計算，且於新版本被計算時改變係數向量gi 。
方程式(13)之計算可以快速富利葉轉換及反向快速富利葉轉換運算型式被執行於頻域以提供向量gi 。使向量si 被表示如下：s ＝G i r i 方程式(15)
方程式(12)可使用快速富利葉轉換分解重寫使得 或
其中DP 係為P點快速富利葉轉換矩陣。Λi 係為對角為矩陣Hi 第一欄之快速富利葉轉換之對角矩陣。
方程式(17)可被重寫如下：
其中為對角為矩陣Gi 第一欄之快速富利葉轉換之對角矩陣。使用方程式(17)及(18)，下列可被建立： 因此方程式(20)
其中F(－)標示快速富利葉轉換運算，F－ 1 (－)標示反向快速富利葉轉換運算，＊ 標示複合共軛。分接點係數向量gi 可藉由再排序及校準向量組成及該被接收信號被獲得自向量，其中＝G i (q ,：)，矩陣Gi 第q列。可替代是，係數向量gi 亦可藉由循環向下轉移G i (：,1)有L/2組成，及採取該被循環向下轉移G i , shift (：，1)之第一L組成而被獲得自G i (：,1)，矩陣G之第一欄。通常，參數值L代表等化器長度。參數值q代表鄰接區塊間之重疊區域大小。例如，q可被選擇為E。通常，L及q可代表視設計，實施及最佳化而定之其他值。值gi 可藉由截斷分接點係數向量或將分接點係數向量中之雜訊係數歸零被進一步處理。某些後處理功能可被實施來濾波或進一步處理該係數。
再者，參數q及L係為通常視延遲展頻及垂直速度而定之設計參數，而可藉由模擬或其他方法被最佳化。針對高速下鏈封包存取，q較佳值範圍係從4至32(晶片)，而L較佳值範圍係從4至20(晶片)。其他值亦可被使用。
第6圖顯示被實施於第2圖接收器200之一混合快速富利葉轉換為基礎晶片位準等化器架構235”。晶片位準等化器235”係包含一快速富利葉轉換處理單元602，後處理/記錄單元634，636及一濾波器單元604。快速富利葉轉換處理單元602係包含可接收偶數樣本頻道估測255之一第一輸入，可接收奇數樣本頻道估測250之一第二輸入，可接收雜訊功率估測275之一第三輸入，可輸出第一混合快速富利葉轉換輸出信號672之一第一輸出，輸出第二混合快速富利葉轉換輸出信號674之一第二輸出。快速富利葉轉換處理單元602進一步包含零點補償裝置606，608，快速富利葉轉換運算單元610，612，複合共軛操作裝置614，616，乘法器618，622，加法器620，624，除法器626，628及反向快速富利葉轉換單元630，632。濾波器單元604包含有限脈衝響應濾波器640，642及一加法器644。
偶數接收樣本255之頻道估測及奇數接收樣本250之頻道估測係分別被輸入零點補償裝置606及608，其可產生零點補償信號648及650。零點補償信號648及650接著分別被輸入快速富利葉轉換運算單元610及612，其可產生快速富利葉轉換處理信號652及654。快速富利葉轉換處理信號652及654接著分別被輸入複合共軛操作裝置614及616來產生複合共軛信號656及658。快速富利葉轉換處理信號652係藉由乘法器618被乘上複合共軛信號656來產生乘積結果信號662。同樣地，快速富利葉轉換處理信號654係藉由乘法器622被乘上複合共軛信號658來產生乘積結果信號663。該乘積結果信號662及663係藉由加法器620被加總來產生一第一加總信號664，其接著被加法器624添加至雜訊功率估測275以產生一第二加總信號666。複合共軛信號656及658分別被除法器626及628除以第二加總信號666來產生商數結果信號668及670。商數結果信號668及670接著被輸入可產生混合快速富利葉轉換輸出信號672及674(也就是未處理濾波器係數)之反向快速富利葉轉換單元630及632之各一。
混合快速富利葉轉換輸出信號672及674係使用可產生最後分接點係數676(g1 )及678(g2 )之後處理/記錄單元634及636被進一步處理。後處理/記錄單元634及636可執行截斷，雜訊濾波(也就是歸零雜訊係數)，分接點係數記錄至少其中之一。
最後分接點係數676係被濾波器單元604中之有限脈衝響應濾波器640用來對該被接收偶數樣本245執行時域等化。有限脈衝響應濾波器640可輸出一第一等化信號684。最後分接點係數678係被濾波器單元604中之有限脈衝響應濾波器642用來對該被接收奇數樣本245執行時域等化。有限脈衝響應濾波器642可輸出一第二等化信號686。第一及第二等化信號等化信號684及686係被加法器644加總來產生等化樣本135。可替代是，使用最大比率組合(MRC)之一組合器係可替代加法器644被使用。
第6圖中，方程式(12)係使用有限脈衝響應濾波器被實施於時域中，而有限脈衝響應濾波器係數係使用快速富利葉轉換運算來計算。此晶片位準等化器實施例可藉由上述有限脈衝響應濾波器運作樣本重疊區塊而被操作為滑動視窗區塊線性等化器。可替代是，此實施例可以僅被用於計算有限脈衝響應濾波器係數向量gi 之區塊處理操作於被施加至有限脈衝響應濾波器之被接收樣本連續資料流。
第6圖實施例係使用快速富利葉轉換為基礎區塊處理來計算有限脈衝響應濾波器係數。其他方法可被用於區塊處理來計算濾波器係數。例如，各種反向矩陣方法可被施加，如Cholesky分解，近似Cholesky分解，及QR分解。
第3、5及6圖顯示最小均方解，但可藉由設定雜訊估測為零及/或以雜訊估測刪除加總結點而輕易地被用於強制歸零解。
第7圖係為依據本發明一實施例之第2圖接收器200之快速富利葉轉換為基礎區塊線性等化器205之頻道估測器210高位準區塊圖。頻道估測器210包含可處理被接收樣本240之一組相關器705，平滑濾波器7101 ，7102 ，...710N ，即可輸出頻道估測向量250， h 之一後處理單元715。除了該組相關器705另外處理被接收樣本245及輸出頻道估測向量255，上述相同配置係施加至頻道估測器215。
第8圖係為類似第7圖之頻道估測器210之頻道估測器210’詳細區塊圖。頻道估測器210’係包含間隔Lm a x 晶片之向量相關器815。高速下鏈封包存取應用之Lm a x 典型值係為20晶片。
頻道估測器210’進一步包含可改善頻道估測各點之複數平滑濾波器8401 ，8402 ，...840N 。平滑濾波器8401 ，8402 ，...840N 可為區塊平均器，有限脈衝響應濾波器或無限脈衝響應(IIR)濾波器。平滑濾波器8401 ，8402 ，...840N 之輸出係被饋送至可輸出偶數(或奇數)頻道脈衝響應860之後處理單元845。後處理單元845可消除或最小化頻道估測向量 h 中之雜訊樣本效應。
一實施例中，後處理單元845包含可設定一門檻運算其上之一演算法，藉此具有低於門檻之大小之所有組成均被設定為零。該門檻可被計算為常數(小於1)乘上 h 中最大組成之大小。
另一實施例中，運算於後處理單元845上之演算法係可被計算為常數(大於1)乘上 h 中所有組成之平均大小(或該平均大小之若干近似)。
再另一實施例中，兩門檻係可使用兩方法及選擇最後門檻為兩值較大或較小者來計算。
第9圖係為第2圖接收器200之快速富利葉轉換為基礎區塊線性等化器205之一雜訊功率估測器225區塊圖例。雜訊功率估測器225係包含複數量處理單元905，910，915，920，一加總器925，一平滑濾波器930及一乘法器935。來自各兩天線之偶數樣本240e ，245e 及奇數樣本240o ，245o 係藉由量處理單元905，910，915，920處理。量處理單元905，910，915，920所輸出之被處理樣本係被加總器925加總來產生一加總輸出信號928，其係被施加至平滑濾波器930。乘法器935可將平滑濾波器930之輸出932乘上定標常數940來產生雜訊功率估測信號275。
第10圖係為依據本發明之一高速下鏈封包存取共用處理器頻道估測器1000區塊圖。
雖然本發明之特性及元件被以特定組合說明於較佳實施例中，但各特性及元件係不需較佳實施例之其他特性及元件，或有或無本發明其他特性及元件之各種組合中被單獨使用。
250、255．．．頻道估測信號
260、265．．．頻道監控信號
275．．．雜訊功率估測信號
本發明可從以下較佳實施例說明及附圖獲得更詳細了解，其中：第1圖係為依據本發明之先進接收器高位準區塊圖，其包含可產生被用來處理高速下鏈封包存取及非高速下鏈封包存取頻道之等化樣本之一區塊線性等化器；第2圖係為依據本發明之先進接收器詳細區塊圖，包含一快速富利葉轉換為基礎滑動視窗區塊線性等化器，其包括至少一頻道估測器，一頻道監控器，一雜訊功率估測器，及一快速富利葉轉換為基礎晶片位準等化器；第3圖係為依據本發明一實施例被用於第2圖接收器之一快速富利葉轉換為基礎晶片位準等化器詳細區塊圖；第4圖顯示被用於第2圖之區塊線性等化器中之滑動視窗操作；第5圖係為依據本發明另一實施例被用於第2圖接收器之一快速富利葉轉換為基礎晶片位準等化器詳細區塊圖；第6圖係為依據本發明再另一實施例被用於第2圖接收器之一混合快速富利葉轉換為基礎晶片位準等化器詳細區塊圖；第7圖係為第2圖接收器之快速富利葉轉換為基礎區塊線性等化器之一頻道估測器高位準區塊圖；第8圖係為類似第7圖者之頻道估測器詳細區塊圖；第9圖係為第2圖接收器之快速富利葉轉換為基礎區塊線性等化器之一雜訊功率估測器區塊圖例；及第10圖係為依據本發明之一高速下鏈封包存取共用處理器頻道估測器區塊圖。
250、255．．．頻道估測信號
260、265．．．頻道監控信號
275．．．雜訊功率估測信號

Claims (32)

  1. 一種於產生等化樣本的混合快速富利葉轉換(FFT)為基礎晶片位準等化器(CLEQ)中的一FFT處理單元，其包含：一第一輸入，其接收一偶數樣本頻道估測；一第二輸入，其接收一奇數樣本頻道估測；一第三輸入，其接收一雜訊功率估測；一第一輸出，其輸出一第一混合FFT輸出信號；以及一第二輸出，其輸出一第二混合FFT輸出信號。
  2. 如申請專利範圍第1項的FFT處理單元，其中該雜訊功率估測的產生係基於由一第一天線所接收的一第一樣本資料流以及由一第二天線所接收的一第二樣本資料流相關之一奇數與偶數樣本，該偶數樣本頻道估測的產生是基於該第一樣本資料流中的該偶數樣本，以及該奇數樣本頻道估測的產生是基於該第二樣本資料流中的該奇數樣本。
  3. 如申請專利範圍第2項的FFT處理單元，更包含：一第一零點補償裝置，其具有與該第一輸入耦合的一輸入，該第一零點補償裝置藉由對該偶數樣本頻道估測上執行零點補償而產生一第一零點補償信號。
  4. 如申請專利範圍第3項的FFT處理單元，更包含：一第二零點補償裝置，其具有與至該第二輸入耦合的一輸入，該第二零點補償裝置藉由對該奇數樣本頻道估測上執行零點補償而產生一第二零點補償信號。
  5. 如申請專利範圍第4項的FFT處理單元，更包含：一第一FFT操作單元，其具有與該第一零點補償裝置的一輸出耦合的一輸入，該第一FFT操作單元藉由對該第一零點補償信號上執行一FFT操作而產生一第一FFT處理信號。
  6. 如申請專利範圍第5項的FFT處理單元，更包含：一第二FFT操作單元，其具有與該第二零點補償裝置的一輸出耦合的一輸入，該第二FFT操作單元藉由對該第二零點補償信號上執行一FFT操作而產生一第二FFT處理信號。
  7. 如申請專利範圍第6項的FFT處理單元，更包含：一第一複合共軛操作裝置，其具有與該第一FFT操作單元的一輸出耦合的一輸入，該第一複合共軛操作裝置藉由對該第一FFT處理信號上執行一複合共軛操作而產生一第一複合共軛信號。
  8. 如申請專利範圍第7項的FFT處理單元，更包含：一第二複合共軛操作裝置，其具有與該第二FFT操作單元的一輸出耦合的一輸入，該第二複合共軛操作裝置藉由對該第二FFT處理信號上執行一複合共軛操作而產生一第二複合共軛信號。
  9. 如申請專利範圍第8項的FFT處理單元，更包含：一第一乘法器，用於將第一FFT處理信號與該第一複合共軛信號相乘而產生一第一乘積結果信號。
  10. 如申請專利範圍第9項的FFT處理單元，更包含：一第二乘法器，用於將第二FFT處理信號與該第二複合共軛信號相乘而產生一第二乘積結果信號。
  11. 如申請專利範圍第10項的FFT處理單元，更包含：一第一加法器，用於將該第一與第二乘積結果信號加總而產生一第一加總信號。
  12. 如申請專利範圍第11項的FFT處理單元，更包含：一第二加法器，用於將該第一加總信號與該雜訊功率估測加總而產生一第二加總信號。
  13. 如申請專利範圍第12項的FFT處理單元，更包含：一第一除法器，用於將該第一複合共軛信號除以該第二加總信號而產生一第一商數結果信號。
  14. 如申請專利範圍第13項的FFT處理單元，更包含：一第二除法器，用於將該第二複合共軛信號除以該第二加總信號而產生一第二商數結果信號。
  15. 如申請專利範圍第14項的FFT處理單元，更包含：一第一反向快速富利葉轉換(IFFT)單元，用於藉由對該第一商數結果信號執行一IFFT操作而產生該第一混合FFT輸出信號。
  16. 如申請專利範圍第15項的FFT處理單元，更包含：一第二IFFT單元，藉由對該第二商數結果信號執行一IFFT操作而產生該第二混合FFT輸出信號。
  17. 一種在產生等化樣本的混合快速富利葉轉換(FFT)為基礎晶片位準等化器(CLEQ)中的一積體電路(IC)，其包含：一第一輸入，其接收一偶數樣本頻道估測；一第二輸入，其接收一奇數樣本頻道估測；一第三輸入，其接收一雜訊功率估測；一第一輸出，其輸出一第一混合FFT輸出信號；以及一第二輸出，其輸出一第二混合FFT輸出信號。
  18. 如申請專利範圍第17項的積體電路，其中該雜訊功率估測的產生係基於與一第一天線所接收的一第一樣本資料流以及由一第二天線所接收的一第二樣本資料流相關之一奇數與偶數樣本，該偶數樣本頻道估測的產生是基於該第一樣本資料流中的該偶數樣本，以及該奇數樣本頻道估測的產生是基於該第二樣本資料流中的該奇數樣本。
  19. 如申請專利範圍第18項的積體電路，更包含：一第一零點補償裝置，其具有與該第一輸入耦合的一輸入，該第一零點補償裝置藉由對該偶數樣本頻道估測上執行零點補償而產生一第一零點補償信號。
  20. 如申請專利範圍第19項的積體電路，更包含：一第二零點補償裝置，其具有與該第二輸入耦合的一輸入，該第二零點補償裝置藉由對該奇數樣本頻道估測上執行零點補償而產生一第二零點補償信號。
  21. 如申請專利範圍第20項的積體電路，更包含：一第一FFT操作單元，其具有與該第一零點補償裝置的一輸出耦合的一輸入，該第一FFT操作單元藉由對該第一零點補償信號上執行一FFT操作而產生一第一FFT處理信號。
  22. 如申請專利範圍第21項的積體電路，更包含：一第二FFT操作單元，其具有與該第二零點補償裝置的一輸出耦合的一輸入，該第二FFT操作單元藉由對該第二零點補償信號上執行一FFT操作而產生一第二FFT處理信號。
  23. 如申請專利範圍第22項的積體電路，更包含：一第一複合共軛操作裝置，其具有與該第一FFT操作單元的一輸出耦合的一輸入，該第一複合共軛操作裝置藉由對該第一FFT處理信號上執行一複合共軛操作而產生一第一複合共軛信號。
  24. 如申請專利範圍第23項的積體電路，更包含：一第二複合共軛操作裝置，其具有與該第二FFT操作單元的一輸出耦合的一輸入，該第二複合共軛操作裝置藉由對該第二FFT處理信號上執行一複合共軛操作，而產生一第二複合共軛信號。
  25. 如申請專利範圍第24項的積體電路，更包含：一第一乘法器，用於將第一FFT處理信號與該第一複合共軛信號相乘而產生一第一乘積結果信號。
  26. 如申請專利範圍第25項的積體電路，更包含：一第二乘法器，用於將第二FFT處理信號與該第二複合共軛信號相乘而產生一第二乘積結果信號。
  27. 如申請專利範圍第26項的積體電路，更包含：一第一加法器，用於將該第一與第二乘積結果信號加總而產生一第一加總信號。
  28. 如申請專利範圍第27項的積體電路，更包含：一第二加法器，用於將該第一加總信號與該雜訊功率估測加總以產生一第二加總信號。
  29. 如申請專利範圍第28項的積體電路，更包含：一第一除法器，用於將該第一複合共軛信號除以該第二加總信號而產生一第一商數結果信號。
  30. 如申請專利範圍第29項的積體電路，更包含：一第二除法器，用於將該第二複合共軛信號除以該第二加總信號而產生一第二商數結果信號。
  31. 如申請專利範圍第30項的積體電路，更包含：一第一反向快速富利葉轉換(IFFT)單元，用於藉由對該第一商數結果信號執行一IFFT操作而產生該第一混合FFT輸出信號。
  32. 如申請專利範圍第31項的積體電路，更包含：一第二IFFT，藉由對該第二商數結果信號執行一IFFT操作而產生該第二混合FFT輸出信號。
TW095132969A 2005-02-14 2006-02-08 具滑動視窗區塊線性等化器之先進接收器 TWI408927B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US65279005P 2005-02-14 2005-02-14
US69692205P 2005-07-06 2005-07-06
US11/238,318 US7570689B2 (en) 2005-02-14 2005-09-29 Advanced receiver with sliding window block linear equalizer

Publications (2)

Publication Number Publication Date
TW200727638A TW200727638A (en) 2007-07-16
TWI408927B true TWI408927B (zh) 2013-09-11

Family

ID=36916923

Family Applications (3)

Application Number Title Priority Date Filing Date
TW095132969A TWI408927B (zh) 2005-02-14 2006-02-08 具滑動視窗區塊線性等化器之先進接收器
TW095104283A TWI302409B (en) 2005-02-14 2006-02-08 Advanced receiver with sliding window block linear equalizer
TW102113689A TW201404090A (zh) 2005-02-14 2006-02-08 具驊動視窗區塊線性等化器之先進接收器

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW095104283A TWI302409B (en) 2005-02-14 2006-02-08 Advanced receiver with sliding window block linear equalizer
TW102113689A TW201404090A (zh) 2005-02-14 2006-02-08 具驊動視窗區塊線性等化器之先進接收器

Country Status (10)

Country Link
US (2) US7570689B2 (zh)
EP (1) EP1849251A4 (zh)
JP (1) JP2008539605A (zh)
KR (2) KR100930016B1 (zh)
CN (1) CN101385239A (zh)
CA (1) CA2597864A1 (zh)
MX (1) MX2007009818A (zh)
NO (1) NO20074706L (zh)
TW (3) TWI408927B (zh)
WO (1) WO2006088685A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006840B2 (en) * 2003-09-30 2006-02-28 Interdigital Technology Corporation Efficient frame tracking in mobile receivers
US7116705B2 (en) 2004-11-08 2006-10-03 Interdigital Technology Corporation Method and apparatus for reducing the processing rate of a chip-level equalization receiver
US7443909B2 (en) * 2004-12-21 2008-10-28 Nokia Corporation Weighted autocorrelation method for downlink CDMA LMMSE equalizers
US7639995B2 (en) * 2005-06-24 2009-12-29 Agere Systems Inc. Reconfigurable communications circuit operable with data channel and control channel
US20080075189A1 (en) * 2006-09-21 2008-03-27 Broadcom Corporation, A California Corporation Equalizer coefficient determination in the frequency domain for MIMO/MISO radio
WO2009047647A2 (en) * 2007-08-20 2009-04-16 Marvell World Trade Ltd. Method and apparatus for wireless receiving
US8385487B2 (en) * 2007-12-10 2013-02-26 St-Ericsson Sa Receive diversity systems
WO2009080840A1 (es) * 2007-12-20 2009-07-02 Sidsa (Semiconductores Investigación Y Diseño, S.A.) Método para implementar la estimación de ruido en un sistema digital de comunicaciones con ecualización de canal
US9240909B2 (en) * 2008-01-24 2016-01-19 Alcatel Lucent Reverse link channel estimation using common and dedicated pilot channels
US8856003B2 (en) 2008-04-30 2014-10-07 Motorola Solutions, Inc. Method for dual channel monitoring on a radio device
FR2945178B1 (fr) * 2009-04-30 2012-09-28 St Ericsson Sa Gestion d'etat d'un terminal dans un reseau de telecommunication
EP2299603A1 (en) * 2009-09-17 2011-03-23 ST-Ericsson (France) SAS Process for processing MIMO data streams in a 3GPP HSDPA receiver, and receiver for doing the same
GB201001469D0 (en) * 2010-01-29 2010-03-17 Icera Inc Signal processing in wireless communication receivers
US8738074B2 (en) 2011-05-13 2014-05-27 Intel Mobile Communications GmbH Mobile communications radio receiver for multiple network operation
US9319177B2 (en) * 2011-05-11 2016-04-19 Intel Deutschland Gmbh Radio communication devices and methods for controlling a radio communication device
US8782112B2 (en) * 2011-06-28 2014-07-15 Qualcomm Incorporated Methods and systems for optimal zero-forcing and MMSE frequency domain equalizers for complex and VSB signals
US8873504B2 (en) * 2012-08-29 2014-10-28 Motorola Mobility Llc Flexible low complexity reference signal filtering for LTE receivers
TWI493850B (zh) * 2012-10-08 2015-07-21 Univ Nat Cheng Kung 具相關性系統識別功能之監測方法
US9929882B1 (en) * 2013-10-01 2018-03-27 Marvell International Ltd. Method and apparatus for accurately estimating a distance between wireless network devices
KR102207829B1 (ko) * 2014-05-19 2021-01-26 한국전자통신연구원 고효율 위성 서비스를 위한 통신 장치 및 방법
US9983247B1 (en) * 2017-01-18 2018-05-29 L-3 Communications Corp. Efficiently detecting presence of a hidden signal using frequency domain multiplication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319677A (en) * 1992-05-12 1994-06-07 Hughes Aircraft Company Diversity combiner with MLSE for digital cellular radio
US20030076908A1 (en) * 2001-08-24 2003-04-24 Huang Howard C. Signal detection by a receiver in a multiple antenna time-dispersive system
US20040101072A1 (en) * 2002-08-16 2004-05-27 Kabushiki Kaisha Toshiba Equaliser apparatus and methods

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263026A (en) * 1991-06-27 1993-11-16 Hughes Aircraft Company Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver
JPH1141141A (ja) * 1997-05-21 1999-02-12 Mitsubishi Electric Corp スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置
US6185258B1 (en) * 1997-09-16 2001-02-06 At&T Wireless Services Inc. Transmitter diversity technique for wireless communications
GB2341763B (en) * 1998-09-15 2000-09-13 3Com Technologies Ltd Data receiver including hybrid decision feedback equalizer
US6714527B2 (en) * 1999-09-21 2004-03-30 Interdigital Techology Corporation Multiuser detector for variable spreading factors
FI107478B (fi) * 1999-12-03 2001-08-15 Nokia Networks Oy Digitaalinen ramppigeneraattori, jossa on lähtötehon säädin
US7082174B1 (en) * 2000-07-24 2006-07-25 Qualcomm, Incorporated Method and apparatus for processing a modulated signal using an equalizer and a rake receiver
TW540200B (en) * 2000-11-09 2003-07-01 Interdigital Tech Corp Single user detection
ES2613954T3 (es) * 2003-02-05 2017-05-29 Intel Corporation Búsqueda de celda inicial en sistemas de comunicación inalámbrica
US7042967B2 (en) * 2003-03-03 2006-05-09 Interdigital Technology Corporation Reduced complexity sliding window based equalizer
US7420916B2 (en) 2003-05-13 2008-09-02 Nokia Corporation Fourier-transform based linear equalization for MIMO CDMA downlink
ES2221568B2 (es) * 2003-05-26 2005-07-16 Diseño De Sistemas En Silicio, S.A. Procedimiento de reduccion de la varianza de la estimacion de la relacion señal a ruido de una señal con modulacion diferencial en fase y coherente en amplitud.
MXPA05013518A (es) * 2003-06-25 2006-03-09 Interdigital Tech Corp Ecualizador basado en ventana deslizante de complejidad reducida.
US7006840B2 (en) * 2003-09-30 2006-02-28 Interdigital Technology Corporation Efficient frame tracking in mobile receivers
US7483480B2 (en) * 2004-11-24 2009-01-27 Nokia Corporation FFT accelerated iterative MIMO equalizer receiver architecture
EP1832070A1 (en) * 2004-12-30 2007-09-12 Nokia Corporation Equalization with selection of samples

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319677A (en) * 1992-05-12 1994-06-07 Hughes Aircraft Company Diversity combiner with MLSE for digital cellular radio
US20030076908A1 (en) * 2001-08-24 2003-04-24 Huang Howard C. Signal detection by a receiver in a multiple antenna time-dispersive system
US20040101072A1 (en) * 2002-08-16 2004-05-27 Kabushiki Kaisha Toshiba Equaliser apparatus and methods

Also Published As

Publication number Publication date
TW200727638A (en) 2007-07-16
KR20070103071A (ko) 2007-10-22
US20090190645A1 (en) 2009-07-30
WO2006088685A2 (en) 2006-08-24
US20060227886A1 (en) 2006-10-12
EP1849251A4 (en) 2013-04-24
WO2006088685A3 (en) 2008-11-13
US7570689B2 (en) 2009-08-04
CN101385239A (zh) 2009-03-11
EP1849251A2 (en) 2007-10-31
TW200635300A (en) 2006-10-01
KR100930016B1 (ko) 2009-12-07
TWI302409B (en) 2008-10-21
TW201404090A (zh) 2014-01-16
MX2007009818A (es) 2007-09-07
NO20074706L (no) 2007-11-13
KR20070106802A (ko) 2007-11-05
CA2597864A1 (en) 2006-08-24
JP2008539605A (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
TWI408927B (zh) 具滑動視窗區塊線性等化器之先進接收器
KR100669962B1 (ko) 단일 사용자 검출
JP4015170B2 (ja) 一般化された２ステージデータ推定
US8428106B2 (en) Efficient method for forming and sharing impairment covariance matrix
Bhashyam et al. Multiuser channel estimation and tracking for long-code CDMA systems
US20070076791A1 (en) Approximate cholesky decomposition-based block linear equalizer
KR20050090016A (ko) 고속 결합 검출 방법 및 수신기
US7606295B2 (en) Generalized rake receiver for wireless communication
US8351487B1 (en) Equalizer with adaptive noise loading
TWI449354B (zh) 同步分碼多重進接通訊系統與方法
KR20050120633A (ko) 복잡도가 감소된 슬라이딩 윈도우 기반의 등화기
WO2011092256A1 (en) An equaliser for wireless receivers with normalised coefficients
Sirbu et al. Channel estimation and tracking in asynchronous uplink DS/CDMA using multiple antennas

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees