JP2008539605A - スライディングウィンドウブロック線形等化器を有する改良型受信機 - Google Patents

スライディングウィンドウブロック線形等化器を有する改良型受信機 Download PDF

Info

Publication number
JP2008539605A
JP2008539605A JP2007555159A JP2007555159A JP2008539605A JP 2008539605 A JP2008539605 A JP 2008539605A JP 2007555159 A JP2007555159 A JP 2007555159A JP 2007555159 A JP2007555159 A JP 2007555159A JP 2008539605 A JP2008539605 A JP 2008539605A
Authority
JP
Japan
Prior art keywords
fft
signal
channel
generates
cleq
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007555159A
Other languages
English (en)
Inventor
ビン リ
エー．ディファジオ ロバート
ジュン−リン パン カイル
レズニク アレキサンダー
デビッド カエウェル ジュニア ジョン
エドワード ベッカー ピーター
Original Assignee
インターデイジタル テクノロジー コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターデイジタル テクノロジー コーポレーション filed Critical インターデイジタル テクノロジー コーポレーション
Publication of JP2008539605A publication Critical patent/JP2008539605A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • H04B17/336—Signal-to-interference ratio [SIR] or carrier-to-interference ratio [CIR]

Abstract

受信機、または受信機に組み込まれた集積回路（ＩＣ）は、等化サンプルを生成する、高速フーリエ変換（ＦＦＴ）ベースの（またはハイブリッドＦＦＴベースの）スライディングウィンドウブロックレベル等化器（ＢＬＥ）を含む。ＢＬＥは、雑音電力推定器と、第１および第２のチャネル推定器と、ＦＦＴベースのチップレベル等化器（ＣＬＥＱ）と、チャネル監視ユニットとを含む。雑音電力推定器は、２つの異なるサンプルデータストリームに基づいて、雑音電力推定値を生成する。チャネル推定器は、サンプルデータストリームに基づいて、それぞれのチャネル推定値を生成する。チャネル監視ユニットは、チャネル推定値に基づく切り詰められたチャネル推定値ベクトルを含む第１のチャネル監視信号と、切り詰められたチャネル推定値ベクトルのおおよその変化率を示す第２のチャネル監視信号とを生成する。ＦＦＴベースのＣＬＥＱは、雑音電力推定値に基づく等化サンプルと、第１および第２のサンプルデータストリームの１ブロックサンプルと、チャネル推定値と、監視信号とを生成する。

Description

本発明は、無線通信システムにおいて用いられる符号分割多元接続（ＣＤＭＡ）受信機に関する。より詳しくは、本発明は、無線送受信ユニット（ＷＴＲＵ）や基地局において使用されるような、高速フーリエ変換（ＦＦＴ）処理手法を用いる高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）受信機に関する。
従来のＲＡＫＥベースのＣＤＭＡ受信機に対する機能向上となりうる受信機アルゴリズムには、様々なものがある。これらの受信機アルゴリズムは、一般に、計算の複雑度が大幅に高まるために、実装は、より多くのコンポーネント、より多くのソフトウェアサイクル、およびより多くの電力を必要とするものになる。そして、そのように計算の複雑度が高まると、最終的に、ＷＴＲＵのコストがより高くなり、バッテリ寿命がより短くなる。
特許出願第１０／７９１２４４号明細書（件名「Reduced Complexity Sliding Window Based Equalizer」、Yangら、２００４年３月２日出願）
改良されたアルゴリズムを使用しながら、同時に、計算の複雑度の増加を最小化するか、またはなくすことによって、受信機の性能を最適化することが望ましい。
本発明は、等化サンプルを生成する、ＦＦＴベース（またはハイブリッドＦＦＴベース）のスライディングウィンドウブロック線形等化器（ＢＬＥ）を含む、受信機または受信機に組み込まれた集積回路（ＩＣ）に関する。ＢＬＥは、雑音電力推定器と、第１および第２のチャネル推定器と、ＦＦＴベースのチップレベル等化器（ＣＬＥＱ）と、チャネル監視ユニットとを含む。雑音電力推定器は、２つの異なるサンプルデータストリームに基づいて、雑音電力推定値を生成する。チャネル推定器は、サンプルデータストリームに基づいて、それぞれのチャネル推定値を生成する。チャネル監視ユニットは、チャネル推定値に基づく切り詰められたチャネル推定値ベクトルを含む第１のチャネル監視信号と、切り詰められたチャネル推定値ベクトルのおおよその変化率を示す第２のチャネル監視信号とを生成する。ＦＦＴベースのＣＬＥＱは、雑音電力推定値に基づく等化サンプルと、第１および第２のサンプルデータストリームの１ブロックサンプルと、チャネル推定値と、監視信号とを生成する。
例として与えられ、添付図面と併せて理解されるべき、以下の、好ましい実施形態の説明から、本発明のより詳細な理解が得られるであろう。
以下では、用語「ＷＴＲＵ」は、ユーザ端末（ＵＥ）、移動局、ラップトップ、個人用情報端末（ＰＤＡ）、固定または移動加入者ユニット、ページャ、または他の任意のタイプの、無線環境での動作が可能な装置を含み、これらに限定されない。用語「基地局」は、以下で言及された場合に、アクセスポイント（ＡＰ）、ノードＢ、サイトコントローラ、または他の任意のタイプの、無線環境におけるインターフェース装置を含み、これらに限定されない。
本発明の機能は、ＩＣに組み込まれても、コンポーネントの多数の相互接続を含む回路の形で構成されてもよい。
頭字語
３ＧＰＰ 第３世代パートナシッププロジェクト
ＡＩＣＨ アクイジションインジケータチャネル
ＢＬＥ ブロック線形等化器
ＣＤＭＡ 符号分割多元接続
ＣＬＥＱ チップレベル等化器
ＣＰＩＣＨ 共通パイロットチャネル
ＤＦＴ 離散フーリエ変換
ＤＰＣＣＨ 専用物理制御チャネル
ＤＰＤＣＨ 専用物理データチャネル
ＥＶ−ＤＯ エボリューション−データのみ（Ｅｖｏｌｕｔｉｏｎ − ｄａｔａ ｏｎｌｙ）
ＥＶ−ＤＶ エボリューション−データおよび音声（Ｅｖｏｌｕｔｉｏｎ − ｄａｔａ ａｎｄ ｖｏｉｃｅ）
ＦＤＤ 周波数分割複信
ＦＦＴ 高速フーリエ変換
ＦＩＲ 有限インパルス応答
ＨＳ−ＰＤＳＣＨ 高速物理ダウンリンク共用チャネル
ＨＳ−ＳＣＣＨ ＨＳ−ＤＳＣＨ用高速共用制御チャネル
ＨＳＤＰＡ 高速ダウンリンクパケットアクセス
ＩＣ 集積回路
ＭＡＩ 多元接続干渉
ＭＭＳＥ 最小平均二乗誤差
Ｐ−ＣＣＰＣＨ プライマリ共通制御物理チャネル
ＰＩＣＨ ページングインジケータチャネル
Ｓ−ＣＣＰＣＨ セカンダリ共通制御物理チャネル
ＳＮＲ 信号対雑音比
ＴＤＤ 時間分割複信
ＷＴＲＵ 無線送受信ユニット
ＺＦ ゼロフォーシング
記号
文中で特に断らない限り、以下の記号定義が適用される。
Ｍ＝ブロックの中央部のサイズ
Ｅ＝ブロックの端部のサイズ
Ｗ＝ブロックサイズ＝Ｍ＋２Ｅ
Ｌmax＝チップ内のチャネル応答ベクトルの最大長さ
Ｌ＝処理されるチャネル応答ベクトルの長さ
Ｎ＝ブロックレートに対するチャネル応答ベクトルの更新率（Ｎ＝１の場合、行列はＷチップブロックごとに反転される）
Figure 2008539605
＝アンテナ＃ｊからの偶数サンプルに対応する、長さＬmaxまたはＬのチャネル応答ベクトル
Figure 2008539605
＝アンテナ＃ｊからの奇数サンプルに対応する、長さＬmaxまたはＬのチャネル応答ベクトル
Figure 2008539605
またはｒ -j,e＝アンテナ＃ｊからの偶数サンプルを含む、長さＷの受信ベクトル
Figure 2008539605
またはｒ -j,o＝アンテナ＃ｊからの奇数サンプルを含む、長さＷの受信ベクトル
Figure 2008539605
＝アンテナ＃ｊからの偶数サンプルを含む、長さＷの受信雑音ベクトル
Figure 2008539605
＝アンテナ＃ｊからの奇数サンプルを含む、長さＷの受信雑音ベクトル
ｄ＝送信されたサンプルのベクトル
Figure 2008539605
＝推定された受信チップのベクトル
Ｈ j,e＝アンテナ＃ｊからの偶数サンプルに対応するチャネル応答行列
Ｈ j,o＝アンテナ＃ｊからの奇数サンプルに対応するチャネル応答行列
Ｔc＝チップ継続時間
σ2＝ＭＭＳＥ解法において用いられる雑音分散または雑音電力（実値または近似値）
通信チャネルは、信号対雑音比（ＳＮＲ）、マルチパス、多元接続干渉（ＭＡＩ）、および他の、送信機または受信機の外部または内部にありうる障害によって特徴づけられることが可能である。通信チャネル状態の所与のセットに対して、本発明は、従来のＲＡＫＥベースのＣＤＭＡ受信機より低いエラー確率および高いデータスループットを実現することにより、従来のＲＡＫＥベースのＣＤＭＡ受信機より性能を向上させる。同様に、本発明は、Ｒａｋｅ受信機と同等のエラー確率性能を、より悪いチャネル状態において、かつ／または、送信機からより離れた場所において有する受信機を提供する。さらに、本発明は、受信機アルゴリズムのパラメータを調整することにより、性能をさらに向上させるか、計算の複雑度をさらに下げる、いくつかの手法を提供する。
本発明は、ＦＦＴ処理を使用する。ＦＦＴは、離散フーリエ変換（ＤＦＴ）を効率的に計算するための、よく知られた手法である。ＦＦＴが使用されるケースでは、ＤＦＴを計算する代替方法（たとえば、素因数分解またはチャープＺ変換をベースとするアルゴリズム）による置き換えが必ず可能である。
本発明は、ＨＳＤＰＡに適用可能である。通信チャネル状態に基づいてパラメータが設定され、計算の複雑度は下がる。本発明は、主として、第３世代パートナシッププロジェクト（３ＧＰＰ）の周波数分割複信（ＦＤＤ）ＨＳＤＰＡシステムに適用可能であるが、本発明はさらに広範に、たとえば、３ＧＰＰ規格における非ＨＳＤＰＡチャネル、時間分割複信（ＴＤＤ）ＨＳＤＰＡおよび非ＨＳＤＰＡ信号、ＣＤＭＡ２０００、１ｘＥＶ−ＤＶ（エボリューション−データおよび音声）、および１ｘＥＶ−ＤＯ（エボリューション−データのみ）を復調するために使用可能なＣＤＭＡ受信機にも適用可能である。
図１は、改良型受信機１００のブロック図であり、改良型受信機１００は、本発明によるＢＬＥ １０５およびデスクランブル／逆拡散ユニット１１０を含む。デスクランブル／逆拡散ユニット１１０は、スクランブルコード１４０およびチャネル形成コード（ｃｈａｎｎｅｌｉｚａｔｉｏｎ ｃｏｄｅｓ）１４５に基づいて、ＨＳＤＰＡチャネル１１５および非ＨＳＤＰＡチャネル１２０を含むＣＤＭＡチャネルを復調する。ＢＬＥ １０５は、ＨＳＤＰＡチャネル（ＨＳ−ＰＤＳＣＨ １５０およびＨＳ−ＳＣＣＨ １５５）を処理し、非ＨＳＤＰＡチャネル（ＤＰＤＣＨ １６０、ＤＰＣＣＨ １６５、Ｓ−ＣＣＰＣＨ １７０、Ｐ−ＣＣＰＣＨ １７５、ＰＩＣＨ １８０、ＡＩＣＨ １８５、およびＣＰＩＣＨ １９０）を復調することが可能である。１つのＢＬＥ １０５を、ＨＳＤＰＡチャネルと非ＨＳＤＰＡチャネルとに用いたり、複数のＢＬＥ １０５を用いたりすることが可能である。受信機１００は、２倍オーバーサンプリングと、２つの受信アンテナとを使用する。受信機１００は、１つのアンテナと任意のオーバーサンプリングレートとにより、サンプル１２５、１３０を受信し、等化サンプル１３５を出力するよう動作することが可能である。受信機１００は、また、３つ以上のアンテナに容易に拡張可能である。
図２は、ＦＦＴベースのスライディングウィンドウＢＬＥ ２０５を含み、ＨＳＤＰＡチャネル（ＨＳ−ＰＤＳＣＨ １５０およびＨＳ−ＳＣＣＨ １５５）を処理し、非ＨＳＤＰＡチャネル（ＤＰＤＣＨ １６０、ＤＰＣＣＨ １６５、Ｓ−ＣＣＰＣＨ １７０、Ｐ−ＣＣＰＣＨ １７５、ＰＩＣＨ １８０、ＡＩＣＨ １８５、およびＣＰＩＣＨ １９０）を復調する、改良型受信機２００の詳細ブロック図である。ＦＦＴベースのスライディングウィンドウ等化器およびブロック等化器のさらなる背景技術については、参照により本明細書に完全に組み込まれている、同時係属中の文献（特許文献１参照）に見いだせる。
図２の改良型受信機２００の、ＦＦＴベースのスライディングウィンドウＢＬＥ ２０５は、チャネル推定器２１０および２１５と、チャネル監視ユニット２２０と、雑音電力推定器２２５と、オプションプロセッサ２３０と、ＦＦＴベースのＣＬＥＱ ２３５とを含む。
チャネル推定器２１０は、第１のアンテナに関連付けられたサンプルデータストリームからサンプル２４０を受け取り、応答として、長さＬmaxのチャネル推定値ベクトル
Figure 2008539605
、
Figure 2008539605
を含む第１のチャネル推定値信号２５０を生成する。
チャネルインパルス応答の推定値をｈ（ｔ）とし、ｈ（ｔ）のサンプルをｈ（ｋ）とする。ｈ（ｋ）の偶数サンプルをｈe（ｋ）で表し、ｈ（ｋ）の奇数サンプルをｈo（ｋ）で表す。ここで、第１の受信アンテナのｈ（ｋ）の偶数サンプルおよび奇数サンプルを、それぞれ、
Figure 2008539605
、
Figure 2008539605
で表す。ｈ（ｔ）は時間制限されているので、ｈe（ｋ）およびｈo（ｋ）のサンプル数には制限がある。Ｌmaxは、サンプル数を表す。受信信号ｒ（ｔ）は、（ストリーム２４０／２４５から）サンプリングされてｒ（ｋ）となる。偶数サンプルは、ｒe（ｋ）で表され、奇数サンプルは、ｒo（ｋ）で表される。
さらに、チャネル推定器２１５は、第２のアンテナに関連付けられたサンプルデータストリームからサンプル２４５を受け取り、応答として、やはり長さがＬmaxであるチャネル推定値ベクトル
Figure 2008539605
、
Figure 2008539605
を含む第２のチャネル推定値信号２５５を生成する。
第１および第２のチャネル推定値信号２５０、２５５のそれぞれは、チャネル監視ユニット２２０およびＦＦＴベースのＣＬＥＱ ２３５に入力される。さらに、受信サンプル２４０および２４５は、両方とも、ＦＦＴベースのＣＬＥＱ ２３５および雑音電力推定器２２５に入力される。
チャネル監視ユニット２２０は、第１および第２のチャネル推定値信号２５０、２５５を受け取り、応答として、切り詰められたチャネル推定値ベクトルを含む第１のチャネル監視信号２６０を生成する。つまり、チャネル監視ユニット２２０は、第１および第２のチャネル推定値信号２５０、２５５のチャネル推定値ベクトルを、ＦＦＴベースのＣＬＥＱ ２３５で使用されるように短くする（すなわち、切り詰める）。切り詰められたチャネル推定値ベクトルは、ベクトル長さＬ（ただし、Ｌ≦Ｌmax）を指定することによって識別されることが可能である。Ｌの決定には、様々なアルゴリズムを用いることが可能である。たとえば、チャネル推定値ベクトルにおけるピーク値に対してしきい値が設定される場合には、そのしきい値を上回る要素を含むようにＬを選択することが可能である。
チャネル監視ユニット２２０で生成されたチャネル監視信号２６０は、切り詰められた推定値ベクトルの開始点および終了点を識別することも可能である。たとえば、オリジナルの切り詰められたチャネル推定値ベクトルが点１から点Ｌmaxまでを含むものの、有効なエネルギーが点４から点Ｌmax−７にのみ存在する場合は、オリジナルのチャネル推定値ベクトル２５０、２５５のそれぞれにおいて、点４から点Ｌmax−７までのＬmax−１０個の点だけを使用するよう、チャネル監視信号２６０がチップレベル等化器に指示することが可能である。
チャネル推定器２１０および２１５は、特定のチャネル推定器出力点をゼロに設定する後処理機能を含むことが可能である。したがって、チャネル監視ユニット２２０は、すべての非ゼロ値を単純に含むようにＬおよび開始点を選択することが可能である。
チャネル監視ユニット２２０はさらに、ＦＦＴベースのＣＬＥＱ ２３５で使用される第２のチャネル監視信号２６５を生成することが可能であり、第２のチャネル監視信号２６５は、第１のチャネル監視信号２６０に含まれる、切り詰められたチャネル推定値ベクトルのおおよその変化率を示す。
無線通信においては、チャネルは、レイリーまたは他のタイプのフェージングチャネルと見なされることが多い。フェージングチャネルは、チャネルが時間とともに変化する速さを決定するために用いられるコヒーレンス時間パラメータおよびドップラー拡散パラメータを有する。したがって、チャネル監視ユニット２２０は、チャネル推定値ベクトル２５０、２５５のコヒーレンス時間またはドップラー拡散を推定することが可能である。
雑音電力推定器２２５は、サンプル２４０および２４５のそれぞれを受け取り、ＭＭＳＥ解法に必要な推定雑音電力値σ2を生成する。
オプションプロセッサ２３０は、ＦＦＴ処理パラメータを決定し、ＦＦＴベースのＣＬＥＱ ２３５で必要なパラメータ（更新率Ｎ、ブロックサイズＷ、エッジサイズＥなど）を計算することが可能である。プロセッサ２３０はさらに、雑音電力推定器２２５に代わる手段として、雑音電力σ2を計算することが可能である。この場合、雑音電力推定値は、チャネル監視ユニット２２０に与えられたチャネル推定値ベクトル２５０、２５５から導出される。パラメータＮ、Ｗ、およびＥは、コヒーレンス時間、ドップラー拡散、および／または節約電力に応じてプログラム可能である。プロセッサ２３０は、オプションで、パラメータを制御するために用いられることが可能である。プロセッサ２３０が用いられない場合は、固定のデフォルトパラメータの１つのセットがＦＦＴベースのＣＬＥＱ ２３５によって用いられる。
プロセッサ２３０は、復調性能を最適化するために、または計算の複雑度を下げるため（および、したがって必要な電力を低減するため）に、パラメータを選択することが可能である。さらに、パラメータは、ＦＦＴベースのＣＬＥＱ ２３５の動作中に、通信チャネルの状態変化として適合されることが可能である。
チャネル監視ユニット２２０、雑音電力推定器２２５、およびプロセッサ２３０は、それぞれ単独で示されているが、より少ない数の、まったく別のアルゴリズムおよび／またはコンポーネントに（たとえば、ＩＣチップ上に）まとめられることも可能である。
本発明によれば、ベクトルｒ＝［ｒ0，ｒ1，．．．，ｒ2W-1］Tは、着信信号のチップレートの２倍のレートでサンプリングされた受信サンプルを含む。これは、偶数受信ベクトルｒe＝［ｒ0，ｒ2，．．．，ｒ2W-2］Tと、奇数受信ベクトルｒo＝［ｒ1，ｒ3，．．．，ｒ2W-1］Tとに分割される。
２倍サンプリングされたチャネルインパルス応答が［ｈ0，ｈ1，．．．，ｈ2L-1］である場合（ただし、Ｌはチャネルインパルス応答の、チップ単位の長さ）、チャネルインパルス応答行列は、次式で表され、
Figure 2008539605
次のように、偶数行列と奇数行列とに分割される。
Figure 2008539605
および
Figure 2008539605
チップレート（１倍）でサンプリングされた送信信号ベクトルをｄとすると、次式が得られる。
Figure 2008539605
ここで、ｎeおよびｎoは、それぞれ偶数サンプリング位置および奇数サンプリング位置における雑音ベクトルである。雑音分散（または雑音電力）は、
Figure 2008539605
であるとする。
ＭＭＳＥの原理を用いると、信号サンプル推定値は、次式で表される。
Figure 2008539605
ここで、（・）Hは、複素共役転置（またはエルミート）演算である。Ｉは単位対角行列である。
２アンテナダイバーシティ受信機の場合、上述の展開は、次式のように容易に拡張可能である。上付き文字および下付き文字の１および２は、２つの受信アンテナを表す。
Figure 2008539605
ＭＭＳＥ解法は、次式で与えられる。
Figure 2008539605
ゼロフォーシング（ＺＦ）解法は、σ2Ｉ項を省略することにより、次式で与えられる。
Figure 2008539605
上述の各式は、ダイバーシティを有する場合と有しない場合との２倍オーバーサンプリングについて与えられている。ダイバーシティ受信機は、たとえば、複素ベースバンド受信データの４つのストリーム（アンテナ＃１からの奇数サンプル、アンテナ＃１からの偶数サンプル、アンテナ＃２からの奇数サンプル、およびアンテナ＃２からの偶数サンプル）を処理する。任意の数の受信アンテナおよび任意のオーバーサンプリングレートについて、同様の式を与えることが可能である。説明した手法は、パラメータの様々なセットに等しく当てはまる。
ＦＦＴを用いて式（５）を効率的に評価することは、以前から確立されている。たとえば、図３は、図２の受信機２００のＦＦＴベースのＣＬＥＱ ２３５に実装可能なＣＬＥＱアーキテクチャ２３５’を示す。ここで、
Figure 2008539605
は、線形相関演算の出力の場所に、ＦＦＴを用いて実装される。ＣＬＥＱ ２３５’は、複素共役演算装置３０５、３１０と、ゼロパディング装置３１５、３２０、３９０と、ＦＦＴ演算ユニット３２５、３３０、３３５、３４０、３８５と、線形相関装置３４５、３５０と、乗算器３５５、３６０と、加算器３６５、３７０、３７５と、除算器３８０と、逆高速フーリエ変換（ＩＦＦＴ）ユニット３９５とを含む。
偶数受信サンプルについてのチャネル推定値２５５、および奇数受信サンプルについてのチャネル推定値２５０は、複素共役演算装置３０５および３１０にそれぞれ入力され、複素共役演算装置３０５および３１０は、複素共役信号４２５および４３０を生成する。複素共役信号４２５および４３０は、その後、ゼロパディング装置３１５および３２０にそれぞれ入力され、ゼロパディング装置３１５および３２０は、出力信号４３５および４４０を生成する。出力信号４３５および４４０は、その後、ＦＦＴ演算ユニット３３０および３４０に入力され、それらに応じて信号４５０および４６０が生成される。
受信偶数サンプル２４５および受信奇数サンプル２４０は、ＦＦＴ演算ユニット３２５および３３５にそれぞれ入力され、ＦＦＴ演算ユニット３２５および３３５は、出力信号４４５および４５５をそれぞれ生成する。信号４４５は、乗算器３５５によって信号４５０と乗算され、積結果信号４７２が生成される。信号４５５は、乗算器３６０によって信号４６０と乗ぜられ、積結果信号４７４が生成される。積結果信号４７２および４７４は、加算器３７０によって合計され、和信号４７６が生成される。
偶数受信サンプルについてのチャネル推定値２５５および複素共役信号４２５は、線形相関装置３４５に入力され、線形相関装置３４５は出力信号４６５を生成する。奇数受信サンプルについてのチャネル推定値２５０および複素共役信号４３０は、線形相関装置３５０に入力され、線形相関装置３５０は出力信号４７０を生成する。信号４６５および４７０は、加算器３６５によって合計され、和信号４８２が生成される。和信号４８２は、その後、加算器３７５によって雑音電力推定値信号２７５を加算され、和信号４８６が生成される。和信号４８６は、ゼロパディング装置３９０に入力され、ゼロパディング装置３９０は、出力信号４８８を生成する。出力信号４８８に対して、ＦＦＴ演算ユニット３８５によるＦＦＴ演算が実行され、出力信号４９０が生成される。和信号４７６は、除算器３８０によって、信号４９０で除算され、商結果信号４７８が生成され、商結果信号４７８は、ＩＦＦＴユニット３９５に供給され、等化サンプル１３５が生成される。
図４は、図３において各ＦＦＴ演算が実行されるサンプルを与えるために用いられるスライディングウィンドウを示す。スライディングウィンドウＢＬＥという用語は、１ブロックのサンプル（またはウィンドウ）ごとにＦＦＴ計算を行うことを意味し、各ブロックは、各端部にエッジ４０５を有し、先行ブロックおよび後続ブロックとの間に、ある程度のオーバーラップを有する。ウィンドウサイズが大きければ、より多くのサンプルに対してチャネル推定値を形成できるが、チャネルの変化率に比べてウィンドウ継続時間が長すぎると、良好なチャネル推定値が得られない可能性がある。代替として、チャネルの変化が非常に遅い場合には、チャネル推定値の計算にすべてのブロックを用いることが不要になり、チャネル推定値を計算する頻度を下げることによって、計算の複雑度を下げることが可能である。本発明は、ウィンドウサイズと、チャネル推定値が計算されるレートとを適応させる。
オーバーラップは、マルチパスエネルギーを十分に蓄積して各ブロックを適切に復調するために必要である。復調性能を向上させるためにはエッジを長くすることが必要であり、計算量を最小化するためにはエッジを短くすることが必要である。本発明は、ＢＬＥブロックのエッジサイズ（Ｅ）をチャネル特性または許容できる複雑度に適応させる機能を含む。
ブロックサイズ（Ｗ）＝Ｍ＋２Ｅである。ここで、Ｍは、ブロックの中央部４１０のサイズであり、Ｅは、ブロックのエッジ４０５のサイズである。ＨＳＤＰＡの典型的な設計では、Ｗ＝２５６およびＥ＝１６、またはＷ＝５１２およびＥ＝３２である。ＷおよびＥの他の組み合わせも可能であり、より広い範囲に対する適応が行われることも可能である。
図５は、図２の受信機２００のＦＦＴベースのＣＬＥＱ ２３５に実装される、ＣＬＥＱアーキテクチャの別の実施形態２３５’’を示す。ＣＬＥＱ ２３５’’は、ゼロパディング装置５０２、５０４と、ＦＦＴ演算ユニット５０６、５０８、５１０、５１４と、複素共役演算装置５１２、５１６と、乗算器５１８、５２０、５２２、５２４と、加算器５１９、５２６、５３０と、除算器５２８と、ＩＦＦＴユニット５３２とを含む。
偶数受信サンプルについてのチャネル推定値２５５、および奇数受信サンプルについてのチャネル推定値２５０は、ゼロパディング装置５０２および５０４にそれぞれ入力され、ゼロパディング装置５０２および５０４は、出力信号５４８および５５０を生成する。信号５４８および５５０は、その後、ＦＦＴ演算ユニット５０６および５０８にそれぞれ入力され、それらに応じて出力信号５５４および５５６が生成される。信号５５４および５５６は、その後、複素共役演算装置５１２および５１６にそれぞれ入力され、複素共役演算装置５１２および５１６は、それらに応じて複素共役信号５５８および５６２を生成する。
受信偶数サンプル２４５および受信奇数サンプル２４０は、ＦＦＴ演算ユニット５１０、５１４にそれぞれ入力され、ＦＦＴ演算ユニット５１０、５１４は、それらに応じて出力信号５５２および５６０を生成する。信号５５２は、乗算器５１８によって複素共役信号５５８と乗算され、積結果信号５６４が生成される。信号５６０は、乗算器５２０によって複素共役信号５６２と乗算され、積結果信号５６６が生成される。積結果信号５６４および５６６は、加算器５１９によって合計され、和信号５７２が生成される。信号５５４は、乗算器５２２によって複素共役信号５５８と乗算され、積結果信号５６８が生成される。信号５５６は、乗算器５２４によって信号５６２と乗算され、積結果信号５７０が生成される。積結果信号５６８および５７０は、加算器５２６によって合計され、和信号５７４が生成される。和信号５７４および雑音電力推定値信号２７５は、加算器５３０によって合計され、和信号５７８が生成される。和信号５７２は、除算器５２８によって、和信号５７８で除算され、商結果信号５８０が生成され、商結果信号５８０は、ＩＦＦＴユニット５３２に供給され、等化サンプル１３５が生成される。
ＣＬＥＱアーキテクチャ２３５’’は、線形相関演算と、ＦＦＴブロックの１つとをなくして、計算の複雑度を下げる。図は、２倍オーバーサンプリングと１つの受信アンテナを使用する場合を示している。
２つ以上のアンテナおよび他のオーバーサンプリングレートへの拡張は容易に可能である。ＣＬＥＱアーキテクチャ２３５’’ＭＭＳＥ解法を使用するが、ＺＦ解法に用いられることも容易に可能であり、それは、雑音電力をゼロに設定すること、および／または雑音推定値との加算ノード５３０を省略することにより、可能である。
本発明の代替実施形態によれば、２倍サンプリングが行われたケースについてのＣＬＥＱアーキテクチャは、ハイブリッドＦＦＴベースの改良型受信機を使用する。ハイブリッドＦＦＴベースの改良型受信機は、ＦＦＴベースの処理と、時間ドメインの処理との組み合わせを用いる。ＦＦＴ処理ユニットは、時間ドメインＦＩＲフィルタで使用されるタップフィルタ係数を生成する。ハイブリッドＦＦＴベースの改良型受信機を、図６に示す。ここで、式（５）および（７）は、次のように書き直される。
Figure 2008539605
ここで、ｓは、拡散データベクトル（前述のデータベクトルｄに相当）であり、Ｈiは、チャネル応答行列であり、ｒiは、受信ベクトルであり、Ｍ＝２（２倍サンプリング）である。２アンテナ受信機ダイバーシティを用いる２倍サンプリングの場合は、Ｍ＝４を用いることが可能である。行列Ｒは、次のように表すことができる。
Figure 2008539605
式（９）は、次のように書き直すことができる。
Figure 2008539605
または同等に、
Figure 2008539605
および
Figure 2008539605
行列Ｇiのｑ番目の行を
Figure 2008539605
で表す。式（１２）の計算は、時間ドメインで、次式のような有限インパルス応答（ＦＩＲ）フィルタリングの形式で実行することが可能である。
Figure 2008539605
近似として、Ｗ以上の長さに相当する時間間隔に対するＦＩＲ係数を表すために、ブロックＷのサンプルに基づいて、単一ベクトルｇiを計算することが可能である。その場合、等化出力は、サンプルの連続的なストリームをフィルタに流し、新しいバージョンが計算されるときに係数ベクトルｇiを変更することによって、計算されることが可能である。
式（１３）の計算は、周波数ドメインで、ＦＦＴおよびＩＦＦＴ演算の形式で実行可能であり、それによってベクトルｇiが得られる。ベクトルｓiを、次のように表す。
ｓi＝Ｇiｒi 式（１５）
式（１２）は、ＦＦＴ分解を用いて、次のように書き直すことができる。
Figure 2008539605
または
Figure 2008539605
ここで、Ｄpは、Ｐ点ＦＦＴ行列である。Λiは、対角要素が、行列Ｈiの第１列のＦＦＴである対角行列である。
式（１７）は、次のように書き直すことができる。
Figure 2008539605
ここで、
Figure 2008539605
は、対角要素が、行列Ｇiの第１列のＦＦＴである対角行列である。式（１７）および（１８）を用いると、次式が成り立つ。
Figure 2008539605
したがって、
Figure 2008539605
ここで、Ｆ（−）は、ＦＦＴ演算を示し、Ｆ-1（−）は、逆ＦＦＴを示し、＊は、複素共役を示す。タップ係数ベクトルｇiは、受信信号を用いてベクトル要素を並べ替え、整列させることにより、ベクトル
Figure 2008539605
（
Figure 2008539605
は行列Ｇiのｑ番目の行）から取得することが可能である。代替として、係数ベクトルｇiは、Ｇi（：，１）（行列Ｇの第１列）から取得することも可能であり、これは、Ｇi（：，１）を、Ｌ／２個の要素分だけ、循環的にダウンシフトし、循環的にダウンシフトされたＧi,shift（：，１）の最初のＬ個の要素を取ることにより、可能である。一般に、パラメータ値Ｌは、等化器の長さを表す。パラメータ値ｑは、隣接ブロック間のオーバーラップ領域のサイズを表す。ｑは、たとえば、Ｅであるように選択されることが可能である。一般に、Ｌおよびｑは、設計、実装、および最適化に応じて、他の値を表す場合もある。値ｇiは、タップ係数ベクトルを切り詰めたり、タップ係数ベクトル内の雑音係数（ｎｏｉｓｙ ｃｏｅｆｆｉｃｉｅｎｔｓ）を消去したりすることにより、さらに処理されることが可能である。係数をフィルタリングして、さらに処理するために、いくつかの後処理機能を実装することが可能である。
さらに、パラメータｑおよびＬは、通常は遅延拡散および車両速度に依存する設計パラメータであって、シミュレーションまたは他の方法で最適化されることが可能である。ＨＳＤＰＡの場合、ｑの好ましい値は、４〜３２（チップ）の範囲であり、Ｌの好ましい値は、４〜２０（チップ）の範囲である。他の値を用いることも可能である。
図６は、図２の受信機２００に実装される、ハイブリッドＦＦＴベースのＣＬＥＱアーキテクチャ２３５’’’を示す。ＣＬＥＱ ２３５’’’は、ＦＦＴ処理ユニット６０２と、後処理／記録ユニット６３４、６３６と、フィルタユニット６０４とを含む。ＦＦＴ処理ユニット６０２は、偶数サンプルチャネル推定値２５５を受け取る第１の入力と、奇数サンプルチャネル推定値２５０を受け取る第２の入力と、雑音電力推定値２７５を受け取る第３の入力と、第１のハイブリッドＦＦＴ出力信号６７２を出力する第１の出力と、第２のハイブリッドＦＦＴ出力信号６７４を出力する第２の出力とを含む。ＦＦＴ処理ユニット６０２はさらに、ゼロパディング装置６０６、６０８と、ＦＦＴ演算ユニット６１０、６１２と、複素共役演算装置６１４、６１６と、乗算器６１８、６２２と、加算器６２０、６２４と、除算器６２６、６２８と、ＩＦＦＴユニット６３０、６３２とを含む。フィルタユニット６０４は、ＦＩＲフィルタ６４０、６４２と、加算器６４４とを含む。
偶数受信サンプルについてのチャネル推定値２５５、および奇数受信サンプルについてのチャネル推定値２５０は、ゼロパディング装置６０６および６０８にそれぞれ入力され、ゼロパディング装置６０６および６０８は、ゼロパディングされた信号６４８および６５０を生成する。ゼロパディングされた信号６４８および６５０は、その後、ＦＦＴ演算ユニット６１０および６１２にそれぞれ入力され、ＦＦＴ演算ユニット６１０および６１２は、ＦＦＴ処理された信号６５２および６５４を生成する。ＦＦＴ処理された信号６５２および６５４は、その後、複素共役演算装置６１４および６１６にそれぞれ入力され、複素共役演算装置６１４および６１６は、それらに応じて複素共役信号６５６および６５８を生成する。ＦＦＴ処理された信号６５２は、乗算器６１８によって複素共役信号６５６と乗算され、積結果信号６６２が生成される。同様に、ＦＦＴ処理された信号６５４は、乗算器６２２によって複素共役信号６５８と乗算され、積結果信号６６３が生成される。積結果信号６６２および６６３は、加算器６２０によって合計され、第１の和信号６６４が生成される。第１の和信号６６４は、その後、加算器６２４によって雑音電力推定値２７５に加算され、第２の和信号６６６が生成される。複素共役信号６５６および６５８は、それぞれ除算器６２６および６２８によって、第２の和信号６６６でそれぞれ除算され、商結果信号６６８および６７０が生成される。商結果信号６６８および６７０は、その後、ＩＦＦＴユニット６３０および６３２にそれぞれ入力され、ＩＦＦＴユニット６３０および６３２は、それらに応じて、ハイブリッドＦＦＴ出力信号６７２および６７４（すなわち、未処理のフィルタ係数）が生成される。
ハイブリッドＦＦＴ出力信号６７２および６７４はさらに、後処理／記録ユニット６３４および６３６を用いて処理され、後処理／記録ユニット６３４および６３６は、最終タップフィルタ係数６７６（ｇ1）および６７８（ｇ2）を生成する。後処理／記録ユニット６３４および６３６は、切り詰め、雑音フィルタリング（すなわち、雑音係数の消去）、タップ係数並べ替えのうちの少なくとも１つを実行する。
最終タップ係数６７６は、フィルタユニット６０４内のＦＩＲフィルタ６４０で用いられ、受信偶数サンプル２４５に対する時間ドメイン等化が実行される。ＦＩＲフィルタ６４０は、第１の等化信号６８４を出力する。最終タップ係数６７８は、フィルタユニット６０４内のＦＩＲフィルタ６４２で用いられ、受信奇数サンプル２４５に対する時間ドメイン等化が実行される。ＦＩＲフィルタ６４２は、第２の等化信号６８６を出力する。第１および第２の等化信号６８４および６８６は、加算器６４４によって合計され、等化サンプル１３５が生成される。代替として、加算器６４４の代わりに、最大比合成（ＭＲＣ）を用いる合成器を使用することも可能である。
図６では、式（１２）は、時間ドメインで、ＦＩＲフィルタにより実装され、ＦＩＲフィルタ係数は、ＦＦＴ演算により計算される。ＣＬＥＱのこの実施形態は、前述したように、サンプルのオーバーラップするブロックをＦＩＲフィルタに流すことにより、スライディングウィンドウＢＬＥとして動作することが可能である。代替として、この実施形態は、ＦＩＲフィルタに入力される受信サンプルの連続ストリームに対して動作することが可能であり、その場合、ブロック処理は、ＦＩＲフィルタ係数ベクトルｇiを計算するためにのみ使用される。
図６の実施形態では、ＦＦＴベースのブロック処理を使用して、ＦＩＲフィルタ係数を計算する。フィルタ係数を計算するために、他の方法でブロック処理を行うことも可能である。たとえば、コレスキー分解、近似コレスキー分解、ＱＲ分解など、様々な行列反転方法を適用することが可能である。
図３、５、および６の各図は、ＭＭＳＥ解法を示すが、ＺＦ解法に用いられることも容易に可能であり、それは、雑音推定値をゼロに設定すること、および／または雑音推定値との加算ノードを省略することにより、可能である。
図７は、本発明の一実施形態による、図２の受信機２００のＦＦＴベースのＢＬＥ ２０５のチャネル推定器２１０の高レベルブロック図である。チャネル推定器２１０は、受信サンプル２４０を処理する相関器のバンク７０５と、平滑フィルタ７１０1、７１０2、．．．、７１０Nと、チャネル推定値ベクトル（ｈ）２５０を出力する後処理ユニット７１５とを含む。前述したものと同じ構成がチャネル推定器２１５に当てはまり、異なるのは、相関器のバンク７０５が、代わりに受信サンプル２４５を処理し、チャネル推定値ベクトル２５５を出力する点である。
図８は、図７のチャネル推定器２１０と同様のチャネル推定器２１０’の詳細ブロック図である。チャネル推定器２１０’は、Ｌmaxチップのスパンのベクトル相関器８１５を有する。ＨＳＤＰＡ用途の場合のＬmaxの典型的な値は、２０チップである。
チャネル推定器２１０’はさらに、各点のチャネル推定値を改善する複数の平滑フィルタ８４０1、８４０2、．．．、８４０Nを含む。平滑フィルタ８４０1、８４０2、．．．、８４０Nは、ブロック平均器、ＦＩＲフィルタ、または無限インパルス応答（ＩＩＲ）フィルタであってよい。平滑フィルタ８４０1、８４０2、．．．、８４０Nの出力は、後処理ユニット８４５に送られ、後処理ユニット８４５は、偶数（または奇数）チャネルインパルス応答８６０を出力する。後処理ユニット８４５は、チャネル推定値ベクトルｈの中の雑音があるサンプルの影響をなくすか、最小化する。
一実施形態では、後処理ユニット８４５は、しきい値を設定して、そのしきい値を下回る絶対値の要素をすべてゼロに設定するアルゴリズムを含み、それを動作させることが可能である。しきい値は、ｈ内の最大要素の絶対値の定数（＜１）倍として計算されることが可能である。
別の実施形態では、後処理ユニット８４５で動作するアルゴリズムは、ｈ内のすべての要素の平均の絶対値（または平均の絶対値の何らかの近似）の定数（＞１）倍として計算されることが可能である。
さらに別の実施形態では、両方の方法を用いて２つのしきい値を計算し、その２つの値の大きい方または小さい方を最終しきい値として選択することが可能である。
図９は、図２の受信機２００のＦＦＴベースのＢＬＥ ２０５の雑音電力推定器２２５の例示的ブロック図である。雑音電力推定器２２５は、複数の絶対値処理ユニット９０５、９１０、９１５、９２０と、加算器９２５と、平滑フィルタ９３０と、乗算器９３５とを含む。２つのアンテナのそれぞれからの偶数サンプル２４０e、２４５eおよび奇数サンプル２４０oおよび２４５oの絶対値（または近似の絶対値）は、絶対値処理ユニット９０５、９１０、９１５、９２０によって計算される。絶対値処理ユニット９０５、９１０、９１５、９２０から出力された処理済みサンプルは、加算器９２５によって合計され、合計出力信号９２８が生成されて、平滑フィルタ９３０に入力される。乗算器９３５は、平滑フィルタ９３０の出力９３２と、変倍定数９４０とを乗算して、雑音電力推定値２７５を生成する。
図１０は、本発明によるＨＳＤＰＡコプロセッサチャネル推定器１０００のブロック図である。
本発明の特徴および要素を、特定の組み合わせにおける好ましい実施形態の形で説明したが、各特徴または各要素は、好ましい実施形態の他の特徴および要素がない単独の状態で使用されることが可能であり、また、本発明の他の特徴および要素がある状態およびない状態での様々な組み合わせの形で使用されることが可能である。
本発明による、ＨＳＤＰＡチャネルおよび非ＨＳＤＰＡチャネルの処理に使用される等化サンプルを生成するＢＬＥを含む改良型受信機の高レベルブロック図である。 本発明による、少なくとも１つのチャネル推定器を含むＦＦＴベースのスライディングウィンドウＢＬＥと、チャネル監視ユニットと、雑音電力推定器と、ＦＦＴベースのＣＬＥＱとを含む、改良型受信機の詳細ブロック図である。 本発明の一実施形態による、図２の受信機において使用されるＦＦＴベースのＣＬＥＱの詳細ブロック図である。 図２のＢＬＥにおいて使用されるスライディングウィンドウ動作を示す図である。 本発明の別の実施形態による、図２の受信機において使用されるＦＦＴベースのＣＬＥＱの詳細ブロック図である。 本発明のさらに別の実施形態による、図２の受信機において使用されるハイブリッドＦＦＴベースのＣＬＥＱの詳細ブロック図である。 図２の受信機のＦＦＴベースのＢＬＥのチャネル推定器の高レベルブロック図である。 図７に示されたチャネル推定器と同様のチャネル推定器の詳細ブロック図である。 図２の受信機のＦＦＴベースのＢＬＥの雑音電力推定器の例示的ブロック図である。 本発明によるＨＳＤＰＡコプロセッサチャネル推定器のブロック図である。

Claims (52)

  1. （ａ）第１のサンプルデータストリームを受信する第１のアンテナと、
    （ｂ）第２のサンプルデータストリームを受信する第２のアンテナと、
    （ｃ）前記第１および第２のサンプルデータストリームのそれぞれに関連付けられた奇数サンプルおよび偶数サンプルに基づいて雑音電力推定値を生成する雑音電力推定器と、
    （ｄ）前記雑音電力推定値と、前記第１および第２のサンプルデータストリームの１ブロックサンプルとに基づいて等化サンプルを生成するチップレベル等化器（ＣＬＥＱ）と、を備えることを特徴とする受信機。
  2. （ｅ）前記第１のサンプルデータストリームに基づいて第１のチャネル推定値を生成する、第１のチャネル推定器と、
    （ｆ）前記第２のサンプルデータストリームに基づいて第２のチャネル推定値を生成する、第２のチャネル推定器と、をさらに備え、前記ＣＬＥＱによって生成された等化サンプルは、前記第１および第２のチャネル推定値にさらに基づくことを特徴とする請求項１に記載の受信機。
  3. （ｇ）前記第１および第２のチャネル推定値に基づく切り詰められたチャネル推定値ベクトルを含む第１のチャネル監視信号と、前記第１のチャネル監視信号に含まれる前記切り詰められたチャネル推定値ベクトルのおおよその変化率を示す第２のチャネル監視信号とを生成するチャネル監視ユニットをさらに備えることを特徴とする請求項２に記載の受信機。
  4. 前記ＣＬＥＱは高速フーリエ変換（ＦＦＴ）ベースのＣＬＥＱであり、前記受信機は、
    （ｈ）前記チャネル監視ユニットと前記ＦＦＴベースのＣＬＥＱとの間に結合され、前記ＦＦＴベースのＣＬＥＱによって使用されるＦＦＴ処理パラメータを決定するプロセッサをさらに備えることを特徴とする請求項３に記載の受信機。
  5. 前記パラメータは更新率Ｎを含むことを特徴とする請求項４に記載の受信機。
  6. 前記パラメータは、ブロックサイズＷおよびエッジサイズＥを含むことを特徴とする請求項４に記載の受信機。
  7. １ブロックサンプルの前記サイズＷは、前記ブロックの中央部のサイズＭが、前記１ブロックサンプルの前記エッジサイズＥの２倍に加算されたものに等しいことを特徴とする請求項６に記載の受信機。
  8. Ｗ＝２５６およびＥ＝１６であることを特徴とする請求項６に記載の受信機。
  9. Ｗ＝５１２およびＥ＝３２であることを特徴とする請求項６に記載の受信機。
  10. 前記パラメータは雑音電力σ2を含むことを特徴とする請求項４に記載の受信機。
  11. 前記ＣＬＥＱは、ハイブリッド高速フーリエ変換（ＦＦＴ）ベースのＣＬＥＱであることを特徴とする請求項１に記載の受信機。
  12. （ａ）第１のサンプルデータストリームを受信する第１のアンテナと、
    （ｂ）第２のサンプルデータストリームを受信する第２のアンテナと、
    （ｃ）前記第１のサンプルデータストリームに基づいて第１のチャネル推定値を生成する、第１のチャネル推定器と、
    （ｄ）前記第２のサンプルデータストリームに基づいて第２のチャネル推定値を生成する、第２のチャネル推定器と、
    （ｅ）前記第１および第２のチャネル推定値と、前記第１および第２のサンプルデータストリームの１ブロックサンプルとに基づいて等化サンプルを生成するチップレベル等化器（ＣＬＥＱ）と、を備えることを特徴とする受信機。
  13. （ｆ）前記第１および第２のサンプルデータストリームのそれぞれに関連付けられた奇数サンプルおよび偶数サンプルに基づいて雑音電力推定値を生成する雑音電力推定器をさらに備え、前記ＣＬＥＱによって生成された等化サンプルは、前記雑音電力推定値にさらに基づくことを特徴とする請求項１２に記載の受信機。
  14. （ｆ）前記第１および第２のチャネル推定値に基づく切り詰められたチャネル推定値ベクトルを含む第１のチャネル監視信号と、前記第１のチャネル監視信号に含まれる前記切り詰められたチャネル推定値ベクトルのおおよその変化率を示す第２のチャネル監視信号とを生成するチャネル監視ユニットをさらに備えることを特徴とする請求項１２に記載の受信機。
  15. 前記ＣＬＥＱは高速フーリエ変換（ＦＦＴ）ベースのＣＬＥＱであり、前記受信機は、
    （ｇ）前記チャネル監視ユニットと前記ＦＦＴベースのＣＬＥＱとの間に結合され、前記ＦＦＴベースのＣＬＥＱによって使用されるＦＦＴ処理パラメータを決定するプロセッサをさらに備えることを特徴とする請求項１４に記載の受信機。
  16. 前記パラメータは更新率Ｎを含むことを特徴とする請求項１５に記載の受信機。
  17. 前記パラメータは、ブロックサイズＷおよびエッジサイズＥを含むことを特徴とする請求項１５に記載の受信機。
  18. １ブロックサンプルの前記サイズＷは、前記ブロックの中央部のサイズＭが、前記１ブロックサンプルの前記エッジサイズＥの２倍に加算されたものに等しいことを特徴とする請求項１７に記載の受信機。
  19. Ｗ＝２５６およびＥ＝１６であることを特徴とする請求項１７に記載の受信機。
  20. Ｗ＝５１２およびＥ＝３２であることを特徴とする請求項１７に記載の受信機。
  21. 前記パラメータは雑音電力σ2を含むことを特徴とする請求項１５に記載の受信機。
  22. 前記ＣＬＥＱは、ハイブリッド高速フーリエ変換（ＦＦＴ）ベースのＣＬＥＱであることを特徴とする請求項１２に記載の受信機。
  23. 第１のサンプルデータストリームを受信する第１のアンテナと、第２のサンプルデータストリームを受信する第２のアンテナとを含む受信機に組み込まれた集積回路（ＩＣ）であって、
    （ａ）前記第１および第２のサンプルデータストリームのそれぞれに関連付けられた奇数サンプルおよび偶数サンプルに基づいて雑音電力推定値を生成する雑音電力推定器と、
    （ｂ）前記雑音電力推定値と、前記第１および第２のサンプルデータストリームの１ブロックサンプルとに基づいて等化サンプルを生成するチップレベル等化器（ＣＬＥＱ）と、を備えることを特徴とするＩＣ。
  24. （ｃ）前記第１のサンプルデータストリームに基づいて第１のチャネル推定値を生成する、第１のチャネル推定器と、
    （ｄ）前記第２のサンプルデータストリームに基づいて第２のチャネル推定値を生成する、第２のチャネル推定器と、をさらに備え、前記ＦＦＴベースのＣＬＥＱによって生成された等化サンプルは、前記第１および第２のチャネル推定値にさらに基づくことを特徴とする請求項２３に記載のＩＣ。
  25. （ｅ）前記第１および第２のチャネル推定値に基づく切り詰められたチャネル推定値ベクトルを含む第１のチャネル監視信号と、前記第１のチャネル監視信号に含まれる前記切り詰められたチャネル推定値ベクトルのおおよその変化率を示す第２のチャネル監視信号とを生成するチャネル監視ユニットをさらに備えることを特徴とする請求項２４に記載のＩＣ。
  26. 前記ＣＬＥＱは高速フーリエ変換（ＦＦＴ）ベースのＣＬＥＱであり、前記ＩＣは、
    （ｆ）前記チャネル監視ユニットと前記ＦＦＴベースのＣＬＥＱとの間に結合され、前記ＦＦＴベースのＣＬＥＱによって使用されるＦＦＴ処理パラメータを決定するプロセッサをさらに備えることを特徴とする請求項２５に記載のＩＣ。
  27. 前記パラメータは更新率Ｎを含むことを特徴とする請求項２６に記載のＩＣ。
  28. 前記パラメータは、ブロックサイズＷおよびエッジサイズＥを含むことを特徴とする請求項２６に記載のＩＣ。
  29. １ブロックサンプルの前記サイズＷは、前記ブロックの中央部のサイズＭが、前記１ブロックサンプルの前記エッジサイズＥの２倍に加算されたものに等しいことを特徴とする請求項２８に記載のＩＣ。
  30. Ｗ＝２５６およびＥ＝１６であることを特徴とする請求項２８に記載のＩＣ。
  31. Ｗ＝５１２およびＥ＝３２であることを特徴とする請求項２８に記載のＩＣ。
  32. 前記パラメータは雑音電力σ2を含むことを特徴とする請求項２６に記載のＩＣ。
  33. 前記ＣＬＥＱは、ハイブリッド高速フーリエ変換（ＦＦＴ）ベースのＣＬＥＱであることを特徴とする請求項２３に記載のＩＣ。
  34. 第１のサンプルデータストリームを受信する第１のアンテナと、第２のサンプルデータストリームを受信する第２のアンテナとを含む受信機に組み込まれた集積回路（ＩＣ）であって、
    （ａ）前記第１のサンプルデータストリームに基づいて第１のチャネル推定値を生成する、第１のチャネル推定器と、
    （ｂ）前記第２のサンプルデータストリームに基づいて第２のチャネル推定値を生成する、第２のチャネル推定器と、
    （ｃ）前記第１および第２のチャネル推定値と、前記第１および第２のサンプルデータストリームの１ブロックサンプルとに基づいて等化サンプルを生成するチップレベル等化器（ＣＬＥＱ）と、を備えることを特徴とするＩＣ。
  35. （ｄ）前記第１および第２のサンプルデータストリームのそれぞれに関連付けられた奇数サンプルおよび偶数サンプルに基づいて雑音電力推定値を生成する雑音電力推定器をさらに備え、前記ＣＬＥＱによって生成された等化サンプルは、前記雑音電力推定値にさらに基づくことを特徴とする請求項３４に記載のＩＣ。
  36. （ｄ）前記第１および第２のチャネル推定値に基づく切り詰められたチャネル推定値ベクトルを含む第１のチャネル監視信号と、前記第１のチャネル監視信号に含まれる前記切り詰められたチャネル推定値ベクトルのおおよその変化率を示す第２のチャネル監視信号とを生成するチャネル監視ユニットをさらに備えることを特徴とする請求項３４に記載のＩＣ。
  37. 前記ＣＬＥＱは高速フーリエ変換（ＦＦＴ）ベースのＣＬＥＱであり、前記ＩＣは、
    （ｅ）前記チャネル監視ユニットと前記ＦＦＴベースのＣＬＥＱとの間に結合され、前記ＦＦＴベースのＣＬＥＱによって使用されるＦＦＴ処理パラメータを決定するプロセッサをさらに備えることを特徴とする請求項３６に記載のＩＣ。
  38. 前記パラメータは更新率Ｎを含むことを特徴とする請求項３７に記載のＩＣ。
  39. 前記パラメータは、ブロックサイズＷおよびエッジサイズＥを含むことを特徴とする請求項３７に記載のＩＣ。
  40. １ブロックサンプルの前記サイズＷは、前記ブロックの中央部のサイズＭが、前記１ブロックサンプルの前記エッジサイズＥの２倍に加算されたものに等しいことを特徴とする請求項３９に記載のＩＣ。
  41. Ｗ＝２５６およびＥ＝１６であることを特徴とする請求項３９に記載のＩＣ。
  42. Ｗ＝５１２およびＥ＝３２であることを特徴とする請求項３９に記載のＩＣ。
  43. 前記パラメータは雑音電力σ2を含むことを特徴とする請求項３７に記載のＩＣ。
  44. 前記ＣＬＥＱは、ハイブリッド高速フーリエ変換（ＦＦＴ）ベースのＣＬＥＱであることを特徴とする請求項３４に記載のＩＣ。
  45. （ｉ）第１のアンテナによって受信された第１のサンプルデータストリームと第２のアンテナによって受信された第２のサンプルデータストリームとに関連付けられた奇数サンプルおよび偶数サンプルに基づいて雑音電力推定値を生成する雑音電力推定器と、（ｉｉ）前記第１のサンプルデータストリームにおける前記偶数サンプルに基づいて偶数サンプルチャネル推定値を生成する、第１のチャネル推定器と、（ｉｉｉ）前記第２のサンプルデータストリームにおける前記奇数サンプルに基づいて奇数サンプルチャネル推定値を生成する、第２のチャネル推定器と、を備える受信機において、等化サンプルを生成する、ハイブリッド高速フーリエ変換（ＦＦＴ）ベースのチップレベル等化器（ＣＬＥＱ）であって、
    （ａ）ＦＦＴ処理ユニットであって、
    （ｉ）前記偶数サンプルチャネル推定値を受け取る第１の入力と、
    （ｉｉ）前記奇数サンプルチャネル推定値を受け取る第２の入力と、
    （ｉｉｉ）前記雑音電力推定値を受け取る第３の入力と、
    （ｉｖ）第１のハイブリッドＦＦＴ出力信号を出力する第１の出力と、
    （ｖ）第２のハイブリッドＦＦＴ出力信号を出力する第２の出力と、を含むＦＦＴ処理ユニットと、
    （ｂ）前記ＦＦＴ処理ユニットの前記第１の出力に結合され、前記偶数サンプルに関連付けられた最終タップフィルタ係数を生成する、第１の後処理／記録ユニットと、
    （ｃ）前記ＦＦＴ処理ユニットの前記第２の出力に結合され、前記奇数サンプルに関連付けられた最終タップフィルタ係数を生成する、第２の後処理／記録ユニットと、
    （ｄ）前記偶数サンプルに関連付けられた前記最終タップフィルタ係数を用いて第１の等化信号を生成する、前記偶数サンプルに対する時間ドメイン等化を実行する、第１のフィルタと、
    （ｅ）前記奇数サンプルに関連付けられた前記最終タップフィルタ係数を用いて第２の等化信号を生成する、前記奇数サンプルに対する時間ドメイン等化を実行する、第２のフィルタと、
    （ｆ）前記第１および第２の等化信号を合計して前記等化サンプルを生成する加算器と、を備えることを特徴とするハイブリッドＦＦＴベースのＣＬＥＱ。
  46. 前記第１および第２のフィルタは有限インパルス応答（ＦＩＲ）フィルタであることを特徴とする請求項４５に記載のハイブリッドＦＦＴベースのＣＬＥＱ。
  47. 前記後処理／記録ユニットは、切り詰め、雑音フィルタリング、およびタップ係数並べ替えのうちの少なくとも１つを実行することを特徴とする請求項４５に記載のハイブリッドＦＦＴベースのＣＬＥＱ。
  48. 前記ＦＦＴ処理ユニット（ａ）は、
    （ａ１）前記第１の入力に結合された入力を有し、前記偶数サンプルチャネル推定値に対してゼロパディングを実行することによって、第１のゼロパディングされた信号を生成する、第１のゼロパディング装置と、
    （ａ２）前記第２の入力に結合された入力を有し、前記奇数サンプルチャネル推定値に対してゼロパディングを実行することによって、第２のゼロパディングされた信号を生成する、第２のゼロパディング装置と、
    （ａ３）前記第１のゼロパディング装置の出力に結合された入力を有し、前記第１のゼロパディングされた信号に対してＦＦＴ演算を実行することによって、第１のＦＦＴ処理された信号を生成する、第１のＦＦＴ演算ユニットと、
    （ａ４）前記第２のゼロパディング装置の出力に結合された入力を有し、前記第２のゼロパディングされた信号に対してＦＦＴ演算を実行することによって、第２のＦＦＴ処理された信号を生成する、第２のＦＦＴ演算ユニットと、
    （ａ５）前記第１のＦＦＴ演算ユニットの出力に結合された入力を有し、前記第１のＦＦＴ処理された信号に対して複素共役演算を実行することにより、第１の複素共役信号を生成する、第１の複素共役演算装置と、
    （ａ６）前記第２のＦＦＴ演算ユニットの出力に結合された入力を有し、前記第２のＦＦＴ処理された信号に対して複素共役演算を実行することにより、第２の複素共役信号を生成する、第２の複素共役演算装置と、
    （ａ７）前記第１のＦＦＴ処理された信号と前記第１の複素共役信号とを乗算することによって、第１の積結果信号を生成する、第１の乗算器と、
    （ａ８）前記第２のＦＦＴ処理された信号と前記第２の複素共役信号とを乗算することによって、第２の積結果信号を生成する、第２の乗算器と、
    （ａ９）前記第１および第２の積結果信号を加算することによって、第１の和信号を生成する、第１の加算器と、
    （ａ１０）前記第１の和信号と前記雑音電力推定値とを加算して第２の和信号を生成することによって、第２の和信号を生成する、第２の加算器と、
    （ａ１１）前記第１の複素共役信号を前記第２の和信号で除算することによって、第１の商結果信号を生成する、第１の除算器と、
    （ａ１２）前記第２の複素共役信号を前記第２の和信号で除算することによって、第２の商結果信号を生成する、第２の除算器と、
    （ａ１３）前記第１の商結果信号に対してＩＦＦＴ演算を実行することによって、前記第１のハイブリッドＦＦＴ出力信号を生成する、第１の逆高速フーリエ変換（ＩＦＦＴ）ユニットと、
    （ａ１４）前記第２の商結果信号に対してＩＦＦＴ演算を実行することによって、前記第２のハイブリッドＦＦＴ出力信号を生成する、第２のＩＦＦＴユニットと、をさらに備えることを特徴とする請求項４５に記載のハイブリッドＦＦＴベースのＣＬＥＱ。
  49. （ｉ）第１のアンテナによって受信された第１のサンプルデータストリームと第２のアンテナによって受信された第２のサンプルデータストリームとに関連付けられた奇数サンプルおよび偶数サンプルに基づいて雑音電力推定値を生成する雑音電力推定器と、（ｉｉ）前記第１のサンプルデータストリームにおける前記偶数サンプルに基づいて偶数サンプルチャネル推定値を生成する、第１のチャネル推定器と、（ｉｉｉ）前記第２のサンプルデータストリームにおける前記奇数サンプルに基づいて奇数サンプルチャネル推定値を生成する、第２のチャネル推定器と、を備える受信機において、等化サンプルを生成する集積回路（ＩＣ）であって、
    （ａ）ＦＦＴ処理ユニットであって、
    （ｉ）前記偶数サンプルチャネル推定値を受け取る第１の入力と、
    （ｉｉ）前記奇数サンプルチャネル推定値を受け取る第２の入力と、
    （ｉｉｉ）前記雑音電力推定値を受け取る第３の入力と、
    （ｉｖ）第１のハイブリッドＦＦＴ出力信号を出力する第１の出力と、
    （ｖ）第２のハイブリッドＦＦＴ出力信号を出力する第２の出力と、を含むＦＦＴ処理ユニットと、
    （ｂ）前記ＦＦＴ処理ユニットの前記第１の出力に結合され、前記偶数サンプルに関連付けられた最終タップフィルタ係数を生成する、第１の後処理／記録ユニットと、
    （ｃ）前記ＦＦＴ処理ユニットの前記第２の出力に結合され、前記奇数サンプルに関連付けられた最終タップフィルタ係数を生成する、第２の後処理／記録ユニットと、
    （ｄ）前記偶数サンプルに関連付けられた前記最終タップフィルタ係数を用いて第１の等化信号を生成する、前記偶数サンプルに対する時間ドメイン等化を実行する、第１のフィルタと、
    （ｅ）前記奇数サンプルに関連付けられた前記最終タップフィルタ係数を用いて第２の等化信号を生成する、前記奇数サンプルに対する時間ドメイン等化を実行する、第２のフィルタと、
    （ｆ）前記第１および第２の等化信号を合計して前記等化サンプルを生成する加算器と、を備えることを特徴とするＩＣ。
  50. 前記第１および第２のフィルタは有限インパルス応答（ＦＩＲ）フィルタであることを特徴とする請求項４９に記載のＩＣ。
  51. 前記後処理／記録ユニットは、切り詰め、雑音フィルタリング、およびタップ係数並べ替えのうちの少なくとも１つを実行することを特徴とする請求項４９に記載のＩＣ。
  52. 前記ＦＦＴ処理ユニット（ａ）は、
    （ａ１）前記第１の入力に結合された入力を有し、前記偶数サンプルチャネル推定値に対してゼロパディングを実行することによって、第１のゼロパディングされた信号を生成する、第１のゼロパディング装置と、
    （ａ２）前記第２の入力に結合された入力を有し、前記奇数サンプルチャネル推定値に対してゼロパディングを実行することによって、第２のゼロパディングされた信号を生成する、第２のゼロパディング装置と、
    （ａ３）前記第１のゼロパディング装置の出力に結合された入力を有し、前記第１のゼロパディングされた信号に対してＦＦＴ演算を実行することによって、第１のＦＦＴ処理された信号を生成する、第１のＦＦＴ演算ユニットと、
    （ａ４）前記第２のゼロパディング装置の出力に結合された入力を有し、前記第２のゼロパディングされた信号に対してＦＦＴ演算を実行することによって、第２のＦＦＴ処理された信号を生成する、第２のＦＦＴ演算ユニットと、
    （ａ５）前記第１のＦＦＴ演算ユニットの出力に結合された入力を有し、前記第１のＦＦＴ処理された信号に対して複素共役演算を実行することにより、第１の複素共役信号を生成する、第１の複素共役演算装置と、
    （ａ６）前記第２のＦＦＴ演算ユニットの出力に結合された入力を有し、前記第２のＦＦＴ処理された信号に対して複素共役演算を実行することにより、第２の複素共役信号を生成する、第２の複素共役演算装置と、
    （ａ７）前記第１のＦＦＴ処理された信号と前記第１の複素共役信号とを乗算することによって、第１の積結果信号を生成する、第１の乗算器と、
    （ａ８）前記第２のＦＦＴ処理された信号と前記第２の複素共役信号とを乗算することによって、第２の積結果信号を生成する、第２の乗算器と、
    （ａ９）前記第１および第２の積結果信号を加算することによって、第１の和信号を生成する、第１の加算器と、
    （ａ１０）前記第１の和信号と前記雑音電力推定値とを加算して第２の和信号を生成することによって、第２の和信号を生成する、第２の加算器と、
    （ａ１１）前記第１の複素共役信号を前記第２の和信号で除算することによって、第１の商結果信号を生成する、第１の除算器と、
    （ａ１２）前記第２の複素共役信号を前記第２の和信号で除算することによって、第２の商結果信号を生成する、第２の除算器と、
    （ａ１３）前記第１の商結果信号に対してＩＦＦＴ演算を実行することによって、前記第１のハイブリッドＦＦＴ出力信号を生成する、第１の逆高速フーリエ変換（ＩＦＦＴ）ユニットと、
    （ａ１４）前記第２の商結果信号に対してＩＦＦＴ演算を実行することによって、前記第２のハイブリッドＦＦＴ出力信号を生成する、第２のＩＦＦＴユニットと、をさらに備えることを特徴とする請求項４９に記載のＩＣ。
JP2007555159A 2005-02-14 2006-02-07 スライディングウィンドウブロック線形等化器を有する改良型受信機 Pending JP2008539605A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US65279005P 2005-02-14 2005-02-14
US69692205P 2005-07-06 2005-07-06
US11/238,318 US7570689B2 (en) 2005-02-14 2005-09-29 Advanced receiver with sliding window block linear equalizer
PCT/US2006/004153 WO2006088685A2 (en) 2005-02-14 2006-02-07 Advanced receiver with sliding window block linear equalizer

Publications (1)

Publication Number Publication Date
JP2008539605A true JP2008539605A (ja) 2008-11-13

Family

ID=36916923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007555159A Pending JP2008539605A (ja) 2005-02-14 2006-02-07 スライディングウィンドウブロック線形等化器を有する改良型受信機

Country Status (10)

Country Link
US (2) US7570689B2 (ja)
EP (1) EP1849251A4 (ja)
JP (1) JP2008539605A (ja)
KR (2) KR100930016B1 (ja)
CN (1) CN101385239A (ja)
CA (1) CA2597864A1 (ja)
MX (1) MX2007009818A (ja)
NO (1) NO20074706L (ja)
TW (3) TWI408927B (ja)
WO (1) WO2006088685A2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006840B2 (en) * 2003-09-30 2006-02-28 Interdigital Technology Corporation Efficient frame tracking in mobile receivers
US7116705B2 (en) * 2004-11-08 2006-10-03 Interdigital Technology Corporation Method and apparatus for reducing the processing rate of a chip-level equalization receiver
US7443909B2 (en) 2004-12-21 2008-10-28 Nokia Corporation Weighted autocorrelation method for downlink CDMA LMMSE equalizers
US7639995B2 (en) * 2005-06-24 2009-12-29 Agere Systems Inc. Reconfigurable communications circuit operable with data channel and control channel
US20080075189A1 (en) * 2006-09-21 2008-03-27 Broadcom Corporation, A California Corporation Equalizer coefficient determination in the frequency domain for MIMO/MISO radio
WO2009047647A2 (en) * 2007-08-20 2009-04-16 Marvell World Trade Ltd. Method and apparatus for wireless receiving
EP2235848B1 (en) * 2007-12-10 2012-02-08 ST-Ericsson SA Improvements in or relating to receive diversity systems
WO2009080840A1 (es) * 2007-12-20 2009-07-02 Sidsa (Semiconductores Investigación Y Diseño, S.A.) Método para implementar la estimación de ruido en un sistema digital de comunicaciones con ecualización de canal
US9240909B2 (en) * 2008-01-24 2016-01-19 Alcatel Lucent Reverse link channel estimation using common and dedicated pilot channels
US8856003B2 (en) 2008-04-30 2014-10-07 Motorola Solutions, Inc. Method for dual channel monitoring on a radio device
FR2945178B1 (fr) * 2009-04-30 2012-09-28 St Ericsson Sa Gestion d'etat d'un terminal dans un reseau de telecommunication
EP2299603A1 (en) * 2009-09-17 2011-03-23 ST-Ericsson (France) SAS Process for processing MIMO data streams in a 3GPP HSDPA receiver, and receiver for doing the same
GB201001469D0 (en) 2010-01-29 2010-03-17 Icera Inc Signal processing in wireless communication receivers
US8738074B2 (en) 2011-05-13 2014-05-27 Intel Mobile Communications GmbH Mobile communications radio receiver for multiple network operation
US9319177B2 (en) * 2011-05-11 2016-04-19 Intel Deutschland Gmbh Radio communication devices and methods for controlling a radio communication device
US8782112B2 (en) 2011-06-28 2014-07-15 Qualcomm Incorporated Methods and systems for optimal zero-forcing and MMSE frequency domain equalizers for complex and VSB signals
US8873504B2 (en) * 2012-08-29 2014-10-28 Motorola Mobility Llc Flexible low complexity reference signal filtering for LTE receivers
TWI493850B (zh) * 2012-10-08 2015-07-21 Univ Nat Cheng Kung 具相關性系統識別功能之監測方法
US9929882B1 (en) * 2013-10-01 2018-03-27 Marvell International Ltd. Method and apparatus for accurately estimating a distance between wireless network devices
KR102207829B1 (ko) * 2014-05-19 2021-01-26 한국전자통신연구원 고효율 위성 서비스를 위한 통신 장치 및 방법
US9983247B1 (en) * 2017-01-18 2018-05-29 L-3 Communications Corp. Efficiently detecting presence of a hidden signal using frequency domain multiplication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107688A2 (en) * 2002-06-18 2003-12-24 Interdigital Technology Corporation Multiuser detector for variable spreading factors
JP2004525539A (ja) * 2000-11-09 2004-08-19 インターデイジタル テクノロジー コーポレーション 単一ユーザ検出
WO2005004338A2 (en) * 2003-06-25 2005-01-13 Interdigital Technology Corporation Reduced complexity sliding window based equalizer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263026A (en) * 1991-06-27 1993-11-16 Hughes Aircraft Company Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver
US5319677A (en) * 1992-05-12 1994-06-07 Hughes Aircraft Company Diversity combiner with MLSE for digital cellular radio
JPH1141141A (ja) * 1997-05-21 1999-02-12 Mitsubishi Electric Corp スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置
US6185258B1 (en) * 1997-09-16 2001-02-06 At&T Wireless Services Inc. Transmitter diversity technique for wireless communications
GB2341763B (en) * 1998-09-15 2000-09-13 3Com Technologies Ltd Data receiver including hybrid decision feedback equalizer
FI107478B (fi) * 1999-12-03 2001-08-15 Nokia Networks Oy Digitaalinen ramppigeneraattori, jossa on lähtötehon säädin
US7082174B1 (en) * 2000-07-24 2006-07-25 Qualcomm, Incorporated Method and apparatus for processing a modulated signal using an equalizer and a rake receiver
US7359466B2 (en) * 2001-08-24 2008-04-15 Lucent Technologies Inc. Signal detection by a receiver in a multiple antenna time-dispersive system
GB2392066B (en) * 2002-08-16 2005-11-09 Toshiba Res Europ Ltd Equaliser apparatus and methods
CA2513442A1 (en) * 2003-02-05 2004-08-26 Interdigital Technology Corporation Initial cell search in wireless communication systems
US7042967B2 (en) * 2003-03-03 2006-05-09 Interdigital Technology Corporation Reduced complexity sliding window based equalizer
US7420916B2 (en) 2003-05-13 2008-09-02 Nokia Corporation Fourier-transform based linear equalization for MIMO CDMA downlink
ES2221568B2 (es) 2003-05-26 2005-07-16 Diseño De Sistemas En Silicio, S.A. Procedimiento de reduccion de la varianza de la estimacion de la relacion señal a ruido de una señal con modulacion diferencial en fase y coherente en amplitud.
US7006840B2 (en) * 2003-09-30 2006-02-28 Interdigital Technology Corporation Efficient frame tracking in mobile receivers
US7483480B2 (en) * 2004-11-24 2009-01-27 Nokia Corporation FFT accelerated iterative MIMO equalizer receiver architecture
EP1832070A1 (en) * 2004-12-30 2007-09-12 Nokia Corporation Equalization with selection of samples

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004525539A (ja) * 2000-11-09 2004-08-19 インターデイジタル テクノロジー コーポレーション 単一ユーザ検出
WO2003107688A2 (en) * 2002-06-18 2003-12-24 Interdigital Technology Corporation Multiuser detector for variable spreading factors
WO2005004338A2 (en) * 2003-06-25 2005-01-13 Interdigital Technology Corporation Reduced complexity sliding window based equalizer

Also Published As

Publication number Publication date
WO2006088685A2 (en) 2006-08-24
EP1849251A2 (en) 2007-10-31
CA2597864A1 (en) 2006-08-24
US20060227886A1 (en) 2006-10-12
KR20070103071A (ko) 2007-10-22
NO20074706L (no) 2007-11-13
WO2006088685A3 (en) 2008-11-13
KR20070106802A (ko) 2007-11-05
US7570689B2 (en) 2009-08-04
TWI408927B (zh) 2013-09-11
US20090190645A1 (en) 2009-07-30
TW201404090A (zh) 2014-01-16
MX2007009818A (es) 2007-09-07
TWI302409B (en) 2008-10-21
TW200727638A (en) 2007-07-16
KR100930016B1 (ko) 2009-12-07
TW200635300A (en) 2006-10-01
CN101385239A (zh) 2009-03-11
EP1849251A4 (en) 2013-04-24

Similar Documents

Publication Publication Date Title
JP2008539605A (ja) スライディングウィンドウブロック線形等化器を有する改良型受信機
JP4015170B2 (ja) 一般化された２ステージデータ推定
US20070076791A1 (en) Approximate cholesky decomposition-based block linear equalizer
Bhashyam et al. Multiuser channel estimation and tracking for long-code CDMA systems
EP2200239A2 (en) Communication receiver with an adaptive equalizer that uses channel estimation
US7606295B2 (en) Generalized rake receiver for wireless communication
KR20090028842A (ko) 등화 및 연속 간섭 제거를 이용한 다수의 사용자 검출
EP1332565A2 (en) Single user detection
KR20070087250A (ko) 낮은 복잡도의 적응형 채널 추정
JP2004519959A (ja) パイロットシーケンスを有する同期ｄｓ−ｃｄｍａシステムの適応チップイコライザ
US8351487B1 (en) Equalizer with adaptive noise loading
JP4567749B2 (ja) 結合処理を使用したチップレベル等化を実施する方法および装置
US20030095585A1 (en) Method and apparatus for downlink joint detection in a communication system
US8259854B2 (en) Channel estimation using common and dedicated pilots
Sui et al. CDMA downlink chip-level MMSE equalization and finger placement
Nguyen et al. A Kalman-filter approach to equalization of CDMA downlink channels
Chen et al. A RAKE receiver design for WCDMA FDD uplink with an RLS-based adaptive beamforming scheme
WO2005099130A1 (en) Method and system for multi-user channel estimation in ds-cdma systems
Leus et al. Multi-User Detection in Frequency-Selective Fading Channels

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100430