TWI408897B - 具有線性化電路之開關系統 - Google Patents
具有線性化電路之開關系統 Download PDFInfo
- Publication number
- TWI408897B TWI408897B TW099114791A TW99114791A TWI408897B TW I408897 B TWI408897 B TW I408897B TW 099114791 A TW099114791 A TW 099114791A TW 99114791 A TW99114791 A TW 99114791A TW I408897 B TWI408897 B TW I408897B
- Authority
- TW
- Taiwan
- Prior art keywords
- switching
- circuit
- switching element
- signal
- coupled
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0079—Measures to linearise modulation or reduce distortion of modulation characteristics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0066—Mixing
- H03D2200/0074—Mixing using a resistive mixer or a passive mixer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
本發明關於具有線性化電路之開關系統。
金氧半(MOS)場效應電晶體(MOSFET)可在電晶體的三極管或線性區之中被操作成為開關。此一開關可形成為電阻器之概念,而其之值係由電晶體閘極-源極電壓所控制。當該閘極電壓致使開關成為閉合時,則電阻可僅為數歐姆,而有效地呈現閉路電路。當該閘極電壓致使開關打開時,則電阻會變高,以致有效地呈現開路電路。然而,實際上,在電晶體中存在有寄生電容。在某些情況中,該電阻可為非線性,其中電阻由於電容的充電時間而變成相依於電晶體源極端子電壓。例如,在若干無線電路手機中所使用之類型的混波器中之以MOS電晶體為主的開關,可由於一般使用於直接轉換式無線電接收器及發射器中以提供雜訊免除力之更大的電壓信號,而被驅動成為非線性操作。非線性操作可導致相互調變失真,而妨礙接收器或發射器性能。
具有傳輸閘構造以促進線性之典型的正交混波器10係描繪於第1圖中。混波器10具有在此為便利起見而可稱作開關12,13,14,15,16,17,18,及19的部分。如在此所使用之“開關”用語,意指執行開關功能且可包含諸如電晶體或電晶體組群之一或更多個個別開關元件的任何電路。開關12混波正的同相輸入信號(在第1圖中標記為“I_P”之Ip,用於易讀性。)與本地振盪器(LO)信號及倍頻本地振盪器(2LO)信號。開關14混波負的同相輸入信號(在第1圖中標記為“I_M”之Im,用於易讀性。)與LO及2LO信號。開關16混波正的正交輸入信號(在第1圖中標記為“Q_P”之Qp,用於易讀性。)與LO及2LO信號。開關18混波負的正交輸入信號(在第1圖中標記為“Q_M”之Qm,用於易讀性。)與LO及2LO信號。如本項技藝中所熟知地,時序電路(未顯示)致使各個該等輸入信號順序地被起作用,且同時使其他者不起作用:Ip,Qp,Im,Qm,Ip,Qp,…。因而,混波器輸出信號OUT_P及OUT_M順序地顯示混波Ip,Qp,Im,Qm,等等,與LO及2LO信號的結果。混波器10的架構有時候被稱作“LO-2LO”。
各個開關12,13,14,15,16,17,18,及19包含至少一傳輸閘,該傳輸閘包含彼此相互並聯的n通道MOS(nMOS)電晶體及p通道MOS(pMOS)電晶體。開關12包含傳輸閘20及傳輸閘32,傳輸閘20包含nMOS電晶體22及pMOS電晶體24,以及傳輸閘32包含nMOS電晶體34及pMOS電晶體36。開關13包含傳輸閘26及傳輸閘50,傳輸閘26包含nMOS電晶體28及pMOS電晶體30,以及傳輸閘50包含nMOS電晶體52及pMOS電晶體54。開關14包含傳輸閘38及傳輸閘32,傳輸閘38包含nMOS電晶體40及pMOS電晶體42,以及傳輸閘32包含nMOS電晶體34及pMOS電晶體36。開關15包含傳輸閘44及傳輸閘50,傳輸閘44包含nMOS電晶體46及pMOS電晶體48,以及傳輸閘50包含nMOS電晶體52及pMOS電晶體54。開關16包含傳輸閘56及傳輸閘68,傳輸閘56包含nMOS電晶體58及pMOS電晶體60,以及傳輸閘68包含nMOS電晶體70及pMOS電晶體72。開關17包含傳輸閘62及傳輸閘86,傳輸閘62包含nMOS電晶體64及pMOS電晶體66,以及傳輸閘86包含nMOS電晶體88及pMOS電晶體90。開關18包含傳輸閘74及傳輸閘68,傳輸閘74包含nMOS電晶體76及pMOS電晶體78,以及傳輸閘68包含nMOS電晶體70及pMOS電晶體72。開關19包含傳輸閘80及傳輸閘86,傳輸閘80包含nMOS電晶體82及pMOS電晶體84,以及傳輸閘86包含nMOS電晶體88及pMOS電晶體90。注意的是,某些傳輸閘係包含於二個開關之中。
LO信號係耦接至電晶體22,24,28,30,40,42,46,48,58,60,64,66,76,78,82,及84的閘極端子;且同時,2LO信號係耦接至電晶體34,36,52,54,70,72,88,及90的閘極端子。雖然針對簡明之目的而僅顯示一電容器92,但LO信號係經由多數之該電容器92以耦接至該等閘極端子(在此,省略符號(“…”)係使用以指示未顯示之電路或連接)。同樣地,雖然針對簡明之目的而僅顯示一電容器93,但2LO信號係經由多數之該電容器93以耦接至該等閘極端子。雖然針對簡明之目的而僅顯示一電阻器94,但該等閘極端子亦經由多數之該電阻器94以耦接至固定或恆定的偏壓V_BIAS。可注意的是,上述閘極端子係耦接至各式各樣時移型式的LO及2LO信號,雖然在第1圖中,針對簡明之目的,該等信號係單純地標記為“LO”或“2LO”(亦即,並無區別),但可將其稱作LO_I_P,LO_I_M,LO_Q_P,LO_Q_M,2LO_P,及2LO_M。
包含pMOS電晶體可促進線性開關操作。熟知的是,藉由以大於nMOS電晶體大約三倍來定pMOS電晶體尺寸於各個傳輸閘之中,可使傳輸閘實質線性地開關(亦即,使傳輸閘電阻線性)於一般使用在直接轉換式無線電接收器及發射器中之混波器中所使用的電壓範圍之上。若pMOS電晶體並不存在(亦即,僅nMOS電晶體存在)或並未以此方式來定尺寸時,且若並未採取其他措施以促進線性操作時,則由於開關之間的寄生電容,開關切換將易於非線性操作。在非線性操作中,由於該等電容的充電時間,所以自一輸出信號Ip,Qp,Im,Qm,等等,至順序中之下一者的變遷時間將根據該等信號的電壓。也就是說,寄生電容的前一電壓狀態會引入記憶效應,而為非線性之根源。
已敘述用以改善開關線性的其他技術,例如將開關電晶體之源極端子處的信號回授至nMOS電晶體之閘極以使閘極電壓隨耦於源極電壓,使得閘極對源極電壓幾乎恆定。惟,此“回授”或“自舉”技術無法提供良好的結果於使用在某些直接轉換式無線電接收器及發射器中的被動混波器類型之中,因為在混波器操作之期間,對稱之CMOS電晶體的源極及汲極端子電壓會互相交換,亦即,互相切換。
本發明之實施例有關開關系統及方法,其中包含與對應開關的開關電路相似之電晶體電路的複製電路藉由調整電晶體閘極偏壓,而使該開關的操作線性化,亦即,使開關電阻線性化於開關之期間。在本發明之代表性實施例中,開關回應於開關信號而切換於至少二信號之間。例如,該開關可為無線電接收器或發射器中之混波器,其混波一或更多個本地振盪器信號與接收之信號,而成為部分之向下轉換或相似的步驟。在混波器中,本地振盪器信號扮演開關信號之角色。例如,在正交混波器之中,開關切換於其間以回應於該等本地振盪器信號的信號包含正的同相(Ip)信號,負的同相(In)信號,正的正交(Qp)信號,及負的正交(Qm)信號(如在此所使用地,在該等信號名稱中之“p”表示差動信號的“正”或“+”側,以及“m”表示“負”或“-”側。)。該開關具有一或更多個開關元件,各個開關元件包含包括至少一開關電晶體之一或更多個電晶體,該開關電晶體可回應於開關信號而開啟及關閉。例如,在正交混波器之中,可具有Ip、Im、Qp及Qm開關元件。複製電路產生偏壓,該偏壓被施加至開關電晶體的閘極端子或其他控制端子以促進線性開關操作。本發明之實施例可包含任何數目的開關,各個開關具有任何數目的開關元件。各個開關元件可具有任何數目的電晶體。在具有超過一開關元件的實施例中,可具有用於各個開關元件之對應的複製電路。
在本發明之代表性實施例中,複製電路包含複製之開關元件電路,參考電阻,及運算放大器(op-amp)電路。複製之開關元件電路具有與對應之開關元件的該等電晶體相對應之一或更多個電晶體(如在此於有關代表性實施例之此情況中所使用之“對應”意指的是,複製之開關元件電路的電晶體係以實質相同於開關元件之該等電晶體的配置而配置,且係與該開關元件之該等電晶體的尺寸及構造實質地相同,或係該開關元件之該等電晶體的縮放型式。)。在各情況中,複製之開關元件的電晶體電路複製或相似於該開關之開關元件的電晶體電路(“複製”之用語並不打算意指二電路係完全地相同)。同樣地,參考電阻具有對應於開關元件之電阻的值(亦即,實質地相同或係縮放型式)。該參考電阻具有耦接至複製之開關元件電路的第一端子之第一端子。op-amp電路具有耦接至參考電阻之第二端子的第一輸入,耦接至複製之開關元件電路的第二端子之第二輸入,以及耦接至開關電晶體之控制端子及複製之開關元件電路的對應控制端子之輸出。
當查驗以下圖式以及詳細說明時,本發明之其他的系統、方法、特性、及優點將呈現或變成明顯於熟習本項技藝之人士。
如第2圖中所描繪地,依據本發明之描繪性或代表性的實施例,如下文所進一步詳細描述之開關系統100可包含例如混波器,其可藉由將執行開關系統100之部分或所有開關功能的開關102耦合至線性化複製電路(LRC)104而被線性化,亦即,使該混波器更線性地開關。雖然混波器或其他的開關系統100可包含任何數目的開關,但由該代表性實施例中之開關102所顯示的部分包含開關電晶體106及第二電晶體108。在具有LO-2LO架構之混波器的情況中,開關電晶體106可為具有LO信號被耦接至閘極端子的任一電晶體,以及第二電晶體108可為對應地具有2LO信號被耦接至閘極端子的任一電晶體。該LO信號係經由電容器110而耦接至開關電晶體106的閘極端子。該2LO信號係經由電容器111而耦接至第二電晶體108的閘極端子。(如在此所使用之“耦接”意指經由零個或更多個中間元件而連接)開關電晶體106的汲極端子係連接至電晶體108的源極端子。開關電晶體106的源極端子係耦接至由開關102所開關之信號IN_A。例如,在正交混波器中,IN_A可為Ip、Qp、Im、及Qm信號之其中任一者。該信號IN_A亦被提供至LRC 104。在依序地自混波器輸入信號(例如,Ip、Qp、Im、Qm,等等)之一者來變遷輸出至下一者的混波器中,由於開關102操作的結果而使混波器變遷於其間之二信號均被提供至LRC 104。因此,雖然信號IN_A係提供至用於開關之開關102,但IN_A及另一信號IN_B二者均被提供至LRC 104。例如,IN_A可為混波器所變遷至之信號,且同時,IN_B可為混波器變遷自其之信號。根據由IN_A及IN_B所提供之回授,LRC 104產生偏壓信號V_BIAS。該偏壓信號V_BIAS係經由電阻器112而耦接至開關電晶體106的閘極端子,以便促進開關電晶體106之操作的線性化。
如第3圖中所描繪地,LRC 104包含複製之開關元件電路114,參考電阻116,複製之負載電阻118及120,以及運算放大器(op-amp)電路122。負載電阻表示混波器輸出(例如,下文所述之第6圖中的OUT_P及OUT_M)處的平均負載,亦即,在各混波器輸出(例如,OUT_P或OUT_M)處所見到之電容的時間平均阻抗。負載電阻118及120之電阻係相互相等。複製之開關元件電路114包含電晶體124及126,其係與包含開關電晶體106及第二電晶體108的開關元件128實質地相同,且以實質相同的配置來配置。開關元件128及對應的複製之開關元件電路114各包含二電晶體,因為在代表性實施例中,開關102係部分之LO-2LO混波器。然而,在其中該開關係另一類型或包含於不同類型的開關系統中之實施例中,開關元件可包含超過二電晶體或少至單一電晶體。
參考電阻116具有實質相同於複製之開關元件電路114的電阻,亦即,串聯之電晶體124及126的電阻之值。(如在此所使用之“實質”的用語意指的是,雖然欲使參考電阻116具有與開關元件128之電阻相同的值,但可能無法精確地達成此目標,且參考電阻116的值可大於或小於開關元件128之電阻一數量,而該數量係極小以致不會阻礙電路以所打算的方式來操作。)該參考電阻116的值亦可被選擇,以確保op-amp電路122的輸出並不會在任何所預期之操作性輸入信號位準處飽和。
負載電阻118及120的第一端子係連接在一起,且連接至信號IN_B。參考電阻116的第一端子係耦接至複製之開關元件電路114的第一端子(特定地,至電晶體124的源極端子)。參考電阻116的第二端子係耦接至op-amp電路122的第一輸入(例如,正的或非反相的輸入),且至負載電阻118的第二端子。op-amp電路122的第二端子(例如,負的或反相的輸入)係耦接至複製之開關元件電路114的第二端子及負載電阻120的第二端子。op-amp電路122的輸出係耦接至電晶體124的閘極端子。op-amp電路122所輸出之信號係由位準移位器130所先位準偏移,且所偏移的信號係偏壓信號V_BIAS。電晶體126的閘極端子係連接至維持電晶體126於“開啟(on)”狀態中之“高”壓的來源(V_HIGH)。電壓V_HIGH係相同於足以致使第二電晶體108導通之耦接至第二電晶體108的閘極端子處之2LO信號的電壓位準。
Op-amp電路122包含op-amp,或選擇性地,以與op-amp相似之方式而操作的電路。在操作中,op-amp電路122藉由調整其之輸出信號以使其之輸入端子處的電壓相互相等。因而,跨越複製之開關元件電路114(亦即,跨越串聯之電晶體124及126)的壓降必須等於跨越參考電阻116的壓降。為了要達成此操作之狀態,op-amp電路122的輸出調整電晶體124的閘極電壓,使得複製之開關元件電路114的電阻(亦即,電晶體124及126的串聯電阻)相等於參考電阻116的值。電晶體124之調整的閘極電壓亦施加(經由位準移位器130)至開關電晶體106的閘極端子,做為偏壓V-BIAS。當參考電阻116線性地回應於跨越其之電壓中的改變時,複製之參考元件電路114的電阻同樣線性地回應於跨越其之電壓中的改變。當致使複製之開關元件電路114線性地動作之偏壓V_BIAS亦施加至開關電晶體106時,開關電晶體106及其之開關元件128同樣線性地動作。
如第4及5圖中所描繪地,在其他的實施例中,開關式op-amp電路132可包含於相似的LRC 104’中,而取代op-amp電路122(第3圖)。Op-amp電路122係以上述方式操作,只要信號IN-A大於信號IN_B即可。然而,在諸如其中開關系統係上述類型之被動混波器的實施例之一些情況中,信號IN_A可偶爾大於信號IN_B,而在其他的時間,信號IN_B則可大於信號IN_A。當IN_B大於IN_A時,電流方向會反向,且電路產生正的而非負的回授,而阻礙op-amp電路122達成其中複製之開關元件電路114的電阻相等於參考電阻116之值的狀態。在第5圖中所示的實施例中,開關式op-amp電路132包含額外的電路,該電路輸出具有極性的信號,而該極性係根據IN_A及IN_B之何者較大而定。
開關式op-amp電路包含:op-amp 134,或選擇性地,以與op-amp相似之方式而操作的電路;二傳輸閘136及138,其形成極性選擇電路140;以及比較器電路142。比較器電路142可包含比較器,op-amp,或可決定二信號的何者較大之相似的電路。比較器電路142之一輸入(例如,正的或非反相的輸入)係耦接至信號IN_A,且比較器電路142之另一輸入(例如,負的或反相的輸入)係耦接至信號IN_B。若信號IN_A大於信號IN_B時,比較器電路142使其之正的或非反相的輸出起作用,且使其之負的或反相的輸出不起作用。若信號IN_B大於信號IN_A時,比較器電路142使其之負的或反相的輸出起作用,且使其之正的或非反相的輸出不起作用。比較器電路142之正的或非反相的輸出係耦接至各個傳輸閘之一電晶體的閘極端子,以及比較器電路142之負的或反相的輸出係耦接至各個傳輸閘之另一電晶體的閘極端子。極性選擇電路140具有耦接至op-amp 134之正的或非反相的輸出之第一輸入,以及耦接至op-amp 134之負的或反相的輸出之第二輸入。因此,若比較器電路142決定IN_A大於IN_B時,則來自比較器電路142的輸出信號閉合或激活傳輸閘136,藉以通過由op-amp 134之正的或非反相的輸出所提供之信號,以及打開或去激活傳輸閘138,藉以阻擋由op-amp 134之負的或反相的輸出所提供之信號。相反地,若比較器電路142決定IN_B大於IN_A時,則來自比較器電路142的輸出信號閉合或激活傳輸閘136,藉以通過由op-amp 134之正的或非反相的輸出所提供之信號,以及打開或去激活傳輸閘138,藉以阻擋由op-amp 134之負的或反相的輸出所提供之信號。極性選擇電路140所通過之信號(藉由傳輸閘136及138之上述操作)係提供做為偏壓信號V_BIAS(經由位準移位器130)。
如第6圖中所描繪地,關於第2至5圖之上述類型(例如,LRC 104或104’)的LRC 144,146,148,及150可使用於包含若干無線電接收器中所使用類型之正交混波器的開關系統152之中。注意的是,開關系統152僅包含nMOS電晶體154,156,158,160,162,164,166,168,170,172,174,及176,且並不包含pMOS電晶體。pMOS電晶體的使用可增加負載至產生LO及2LO信號且因而,電流之電路(未顯示)。所欲的是,使諸如無線電路手機之攜帶式無線電接收器中的電流最小化,以便使電池的消耗最小化。因此,在第6圖中所示的實施例中,混波器的開關元件不包含pMOS。當LRC 144,146,148,及150促進線性開關操作時,並不需要pMOS以供該目的之用。
開關系統152具有LO-2LO架構,該架構係大致類似於有關第1圖之上述架構,除了電晶體154,156,158,160,162,164,166,及168之閘極端子係耦接至LRC 144,146,148,及150以提供偏壓V_BIAS,而取代固定或恆定的偏壓之外。更特定地,電晶體154及156的閘極端子係經由電阻器178及180而分別耦接至LRC 144;電晶體158及160的閘極端子係經由電阻器182及184而分別耦接至LRC 146;電晶體162及164的閘極端子係經由電阻器186及188而分別耦接至LRC 148;以及電晶體166及168的閘極端子係經由電阻器190及192而分別耦接至LRC 150。雖然針對簡明之緣故而僅顯示一電容器194,但LO信號係經由對應的電容器194而耦接至電晶體154,156,158,160,162,164,166,及168的閘極端子。同樣地,雖然針對簡明之緣故而僅顯示一電容器196,但2LO信號係經由其他的電容器196而耦接至電晶體170,172,174,及176的閘極端子。雖然在第6圖中,針對簡明之緣故,僅標記所有該等信號為“LO”及“2LO”(亦即,無區別),但可注意的是,該等閘極端子係耦接至可稱作LO_I_P,LO_I_M,LO_Q_P,LO_Q_M,2LO_P,及2LO_M之各式各樣時移型式的LO及2LO信號。熟習於本項技藝之人士應熟悉該等信號及其時序關係,且將能立即提供合適的電路,以供產生該等信號且提供它們至適當電晶體之用。
雖然已敘述本發明之各式各樣的實施例,但對於一般熟習於本項技藝之該等人士而言,將呈明顯的是,在本發明範疇之內的更多實施以及施行係可能的。因而,除非依照下文之申請專利範圍,否則本發明不應受到限制。
10...混波器
12,13,14,15,16,17,18,19...開關
20,32,26,56,68,62,86,74,80,136,138,50,38,44...傳輸閘
92,93,110,111...電容器
94,112,194,196,178,180,182,184,186,188,190,192...電阻器
22,24,28,30,40,42,46,48,58,60,64,66,76,78,82,84,34,36,52,54,70,72,88,90,124,126,154,156,158,160,162,164,166,168,170,172,174,176...電晶體
100,152...開關系統
102...開關
104,104’,144,146,148,150...線性化複製電路
106...開關電晶體
108...第二電晶體
114...複製之開關元件電路
116...參考電阻
118,120...複製之負載電阻
122...運算放大器(op-amp)電路
128...開關元件
130...位準移位器
132...開關式op-amp電路
134...運算放大器(op-amp)
140...極性選擇電路
142...比較器電路
在圖式內之組件未必一定按照比例,而是取代地著重於配置,以便清楚地描繪本發明的原理。此外,在該等圖式中,相同的參考符號在不同的視圖中指示對應的部件。
第1圖係依據先前技藝之正交混波器的方塊圖;
第2圖係開關系統的方塊圖,其包含例如第1圖之正交混波器的開關元件及依據本發明代表性實施例之線性化複製電路;
第3圖係與第2圖相似,其進一步詳細地顯示代表性之線性化複製電路;
第4圖係與第2圖相似,其顯示選擇性之代表性的線性化複製電路;
第5圖係與第3圖相似,其進一步詳細地顯示選擇性之線性化複製電路;以及
第6圖係依據本發明代表性實施例之開關系統的方塊圖,該開關系統包含具有由對應之複製電路所線性化的開關元件之正交混波器。
10...混波器
12,13,14,15,16,17,18,19...開關
20,32,26,56,68,62,86,74,80,50,38,44...傳輸閘
92,93...電容器
94...電阻器
22,24,28,30,40,42,46,48,58,60,64,66,76,78,82,84,34,36,52,54,70,72,88,90...電晶體
OUT_P,OUT_M...混波器輸出信號
Claims (12)
- 一種開關系統,包含:一開關,其具有一開關元件,該開關元件包含包括開關電晶體之一或多個電晶體,該開關電晶體係可回應於耦接至該開關電晶體之控制端子的開關信號,而操作為開啟及關閉,該開關元件具有電阻,該開關經組態以接收第一電壓信號及第二電壓信號,且回應於該開關信號,而於該第一電壓信號與該第二電壓信號之間切換輸出;以及一線性化電路,其包含一複製之開關元件電路,該複製之開關元件電路包含一或多個電晶體,該一或多個電晶體係以對應於該開關元件之該等電晶體,而呈對應於該開關元件之該等電晶體的配置之配置,該線性化電路進一步包含一參考電阻,其具有對應於該開關元件之該電阻的電阻值,該參考電阻具有耦接至該複製之開關元件電路的第一端子之第一端子,該參考電阻的該第一端子及該複製之開關元件電路的該第一端子係耦接至該第一電壓信號,該線性化電路進一步包含一運算放大器(op-amp)電路,該op-amp電路具有耦接至該參考電阻之第二端子的第一輸入,耦接至該複製之開關元件電路的第二端子之第二輸入,及耦接至該開關電晶體之一控制端子和該複製之開關元件電路的對應控制端子之一輸出,該參考電阻的該第二端子係經由一第一負載電阻而耦接至該第二電壓信號,該複製之開關元件電路的該第二端子係經由一第二負載電阻而耦接至該第二電壓信號,該第二負載電阻具有對應於該第 一負載電阻之電阻值的電阻值。
- 如申請專利範圍第1項之開關系統,其中該開關系統包含正交混波器,該正交混波器具有複數個開關,以及該開關信號包含本地振盪器信號。
- 如申請專利範圍第1項之開關系統,其中該op-amp電路包含開關式op-amp電路,該開關式op-amp電路提供具有極性的輸出信號,該極性係回應於該第一及第二電壓信號之何者較大而被選擇。
- 如申請專利範圍第3項之開關系統,其中該開關式op-amp電路包含:op-amp,具有正和負輸出;極性選擇電路,具有耦接至該op-amp之該正輸出的第一輸入,及耦接至該op-amp之該負輸出的第二輸入;以及比較器電路,具有耦接至該第一電壓信號的第一輸入,及耦接至該第二電壓信號的第二輸入,該比較器電路的輸出係耦接至該極性選擇電路,以選擇該op-amp電路之該輸出信號的該極性。
- 如申請專利範圍第1項之開關系統,其中該開關元件僅包含nMOS電晶體,且並不包含任何pMOS電晶體。
- 一種開關系統,包含:一開關,其具有一開關元件,該開關元件包含包括開關電晶體之一或多個電晶體,該開關電晶體係可回應於耦 接至該開關電晶體之控制端子的開關信號,而操作為開啟及關閉,該開關元件具有電阻;一線性化電路,其包含一複製之開關元件電路,該複製之開關元件電路包含一或多個電晶體,該一或多個電晶體係以對應於該開關元件之該等電晶體,而呈對應於該開關元件之該等電晶體的配置之配置,該線性化電路進一步包含一參考電阻,具有對應於該開關元件之該電阻的電阻值,該參考電阻具有耦接至該複製之開關元件電路的第一端子之第一端子,該線性化電路進一步包含一運算放大器(op-amp)電路,該op-amp電路具有耦接至該參考電阻之第二端子的第一輸入,耦接至該複製之開關元件電路的第二端子之第二輸入,及耦接至該開關電晶體之一控制端子和該複製之開關元件電路的對應控制端子之一輸出;一正交混波器,該正交混波器具有正的同相(Ip)開關元件、負的同相(Im)開關元件、正的正交(Qp)開關元件、及負的正交(Qm)開關元件,且該混波器的各個開關元件僅包含nMOS電晶體;各個開關元件包含開關電晶體及第二電晶體,該開關電晶體係耦接至本地振盪器(LO)信號源,及該第二電晶體係耦接至倍頻本地振盪器(2LO)信號源;以及該複製之開關元件電路包含複製之開關電晶體及複製之第二電晶體,該複製之第二電晶體具有控制端子,該控制端子係耦接至維持該複製之第二電晶體於“開啟(on)”狀態中的電壓。
- 如申請專利範圍第6項之開關系統,其中.該開關接收混波輸入信號,且回應於LO及2LO信號,而切換輸出於該等混波信號的第一者與該等混波信號的第二者之間,該等混波輸入信號包含正的同相(Ip)信號、負的同相(Im)信號元、正的正交(Qp)信號、及負的正交(Qm)信號元;該參考電阻的該第一端子及該複製之開關元件電路的該第一端子係耦接至該等混波輸入信號的該第一者;該參考電阻的該第二端子係經由第一負載電阻而耦接至該等混波輸入信號的該第二者;以及該複製之開關元件電路的該第二端子係經由第二負載電阻而耦接至該等混波信號的該第二者,該第二負載電阻具有與該第一負載電阻之電阻值實質相同的電阻值。
- 如申請專利範圍第7項之開關系統,其中該op-amp電路包含開關式op-amp電路,該開關式op-amp電路提供具有極性的輸出信號,該極性係回應於該第一混波輸入信號及該第二混波輸入信號之何者較大而被選擇。
- 如申請專利範圍第8項之開關系統,其中該開關式op-amp電路包含:op-amp,具有正和負輸出;極性選擇電路,具有耦接至該op-amp之該正輸出的第一輸入,及耦接至該op-amp之該負輸出的第二輸入;以及比較器電路,具有耦接至該第一電壓信號的第一輸入 ,及耦接至該第二電壓信號的第二輸入,該比較器電路的輸出係耦接至該極性選擇電路,以選擇該op-amp電路之該輸出信號的該極性。
- 一種開關方法,包含:回應於開關信號,於第一電壓信號與第二電壓信號之間切換開關,該開關具有開關元件,該開關元件包含包括開關電晶體之一或多個電晶體,該開關電晶體係可回應於耦接至該開關電晶體之控制端子的該開關信號,而操作為開啟及關閉,該開關元件具有電阻,該切換開關包含回應於射頻接收器電路或發射器電路的其中一者中之一或多個本地振盪器信號而切換混波器,該切換開關進一步包含回應於本地振盪器(LO)信號及倍頻本地振盪器(2LO)信號,切換射頻接收器中之正交混波器,其中僅切換nMOS電晶體;以及使用複製電路以使開關操作線性化,該複製電路包含複製之開關元件電路、參考電阻、及運算放大器(op-amp)電路,該複製之開關元件電路具有一或多個電晶體,該一或多個電晶體係以對應於該開關元件之該等電晶體,而呈對應於該開關元件之該等電晶體的配置之配置,該參考電阻具有對應於該開關元件之該電阻的電阻值,該參考電阻具有耦接至該複製之開關元件電路的第一端子之第一端子,及該op-amp電路具有耦接至該參考電阻之第二端子的第一輸入、耦接至該複製之開關元件電路的第二端子之第二輸入、和耦接至該開關電晶體之該控制端子及該複製 之開關元件電路的對應控制端子之輸出,其中由該複製電路所產生且施加至該開關電晶體之該控制端子的偏壓促進線性開關操作。
- 如申請專利範圍第10項之方法,其中使用該複製電路以使開關操作線性化包含藉由調整施加至該複製之開關元件電路的第二端子的電壓,使該op-amp電路調整該開關元件的該電阻朝向相等於該參考電阻的值。
- 如申請專利範圍第10項之方法,其中該op-amp電路進一步提供具有極性的輸出信號,該極性係回應於該第一電壓信號及該第二電壓信號之何者較大而被選擇。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2009/049292 WO2011002455A1 (en) | 2009-06-30 | 2009-06-30 | Switching system with linearizing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201117554A TW201117554A (en) | 2011-05-16 |
TWI408897B true TWI408897B (zh) | 2013-09-11 |
Family
ID=43411319
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099114791A TWI408897B (zh) | 2009-06-30 | 2010-05-10 | 具有線性化電路之開關系統 |
TW102126962A TWI454054B (zh) | 2009-06-30 | 2010-05-10 | 具有線性化電路之開關系統 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102126962A TWI454054B (zh) | 2009-06-30 | 2010-05-10 | 具有線性化電路之開關系統 |
Country Status (2)
Country | Link |
---|---|
TW (2) | TWI408897B (zh) |
WO (1) | WO2011002455A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9020458B2 (en) | 2013-05-23 | 2015-04-28 | Qualcomm Incorporated | Mixer with channel impedance equalization |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6667649B1 (en) * | 2002-05-15 | 2003-12-23 | Ralink Technology, Inc. | Method and system for utilizing a high-performance mixer as a complete receiver |
US20050140397A1 (en) * | 2001-01-11 | 2005-06-30 | Broadcom Corporation | Method and circuit for controlling a resistance of a field effect transistor configured to conduct a signal with a varying voltage |
US20070047927A1 (en) * | 2005-08-29 | 2007-03-01 | Asahi Kasei Microsystems Co., Ltd. | Digital noise reduction for motors |
TW200745526A (en) * | 2006-02-23 | 2007-12-16 | Nat Semiconductor Corp | Frequency ratio digitizing temperature sensor with linearity correction |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100204591B1 (ko) * | 1996-11-18 | 1999-06-15 | 정선종 | 복제 전압-전류 변환기를 사용한 혼합기 |
JP3674520B2 (ja) * | 2001-03-07 | 2005-07-20 | 関西日本電気株式会社 | 半導体集積回路装置 |
US7119585B2 (en) * | 2003-09-05 | 2006-10-10 | Broadcom Corporation | Sample and hold circuit based on an ultra linear switch |
US7002387B2 (en) * | 2004-04-16 | 2006-02-21 | California Micro Devices | System and method for startup bootstrap for internal regulators |
-
2009
- 2009-06-30 WO PCT/US2009/049292 patent/WO2011002455A1/en active Application Filing
-
2010
- 2010-05-10 TW TW099114791A patent/TWI408897B/zh active
- 2010-05-10 TW TW102126962A patent/TWI454054B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050140397A1 (en) * | 2001-01-11 | 2005-06-30 | Broadcom Corporation | Method and circuit for controlling a resistance of a field effect transistor configured to conduct a signal with a varying voltage |
US6667649B1 (en) * | 2002-05-15 | 2003-12-23 | Ralink Technology, Inc. | Method and system for utilizing a high-performance mixer as a complete receiver |
US20070047927A1 (en) * | 2005-08-29 | 2007-03-01 | Asahi Kasei Microsystems Co., Ltd. | Digital noise reduction for motors |
TW200745526A (en) * | 2006-02-23 | 2007-12-16 | Nat Semiconductor Corp | Frequency ratio digitizing temperature sensor with linearity correction |
Also Published As
Publication number | Publication date |
---|---|
WO2011002455A1 (en) | 2011-01-06 |
TWI454054B (zh) | 2014-09-21 |
TW201117554A (en) | 2011-05-16 |
TW201415796A (zh) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9246437B2 (en) | Switching system with linearizing circuit | |
CN101171748B (zh) | 电阻电路 | |
US7949367B2 (en) | Baseband signal input current splitter | |
US8248132B2 (en) | Oscillation signal generator for compensating for I/Q mismatch and communication system including the same | |
JP4510013B2 (ja) | ミキサ回路、ミキサ回路を備える受信器、受信器を用いて無線通信装置及び入力信号を発振器信号と混合することによって出力信号を発生する方法。 | |
US7868695B2 (en) | Differential amplifier | |
US7498847B2 (en) | Output driver that operates both in a differential mode and in a single mode | |
CN108664077B (zh) | 电流传送器电路、对应的设备、装置和方法 | |
US8493136B2 (en) | Driver circuit and a mixer circuit receiving a signal from the driver circuit | |
US20060244524A1 (en) | Power amplifier with automatic switching function | |
CN103684279A (zh) | 用于改进mos晶体管线性度的电路 | |
US7265622B1 (en) | Differential difference amplifier | |
US5668502A (en) | Amplifier stage having a switchable gain and reduced distortion | |
US7751792B2 (en) | Higher linearity passive mixer | |
WO2007052389A1 (ja) | パワーアンプおよびそのアイドリング電流設定回路 | |
US20110133837A1 (en) | Variable gain amplifier | |
US7521981B2 (en) | Mixer with carrier leakage calibration | |
TWI408897B (zh) | 具有線性化電路之開關系統 | |
EP3035525A1 (en) | Switching circuit for active mixer | |
KR20010101504A (ko) | 선형 샘플링 스위치 | |
US20230018906A1 (en) | Driver Circuit | |
US7804351B2 (en) | Mixer circuit for frequency mixing of differential signals | |
KR101699516B1 (ko) | 저전압 믹서 | |
JP2001292032A (ja) | 位相検波回路及びエンベローブ検波回路 | |
US10382036B2 (en) | High voltage switch |