TWI404957B - 具電磁干擾防護功能之模組化電路測試板 - Google Patents

Description

具電磁干擾防護功能之模組化電路測試板

本發明是有關於一種電路測試板，特別是有關於一種具電磁干擾防護功能之模組化電路測試板。

電路測試板，俗稱麵包板，大多用於實驗或教學上。常用的麵包板上設有複數個呈縱向、橫向規則排列的插孔，且大多數為每一縱向排列的插孔為一接點，每一橫向排列的插孔為一接點，各插孔提供電子元件的接腳插設，以進行電路測試。由於麵包板可任意設置或移除電子元件，因此成為電子實驗課程中不可或缺的教具。

在使用麵包板作電路測試之前，首先必須對一微晶片處理器(Single Chip Microcomputer)寫入控制程式，一般而言，當微晶片處理器應用於控制方面時，大多以C語言與組合語言做為其程式語言，可先依照該微晶片處理器的系統規格需求來規劃設計硬體電路，再依照規劃好的硬體設計電路來規劃軟體程式，並進一步根據程式所需於麵包板上插設電子元件，再將硬體電路的製作測試及軟體程式的撰寫進行模擬，直到軟、硬體均無錯誤且彼此互相配合符合應用系統的規格需求，即完成電路測試。

微晶片處理器本身除了具備中央處理單元的功能外，且將記憶體單元、輸出／輸入單元組合在一處理器內，相對具有電路精簡不佔空間的優點，其普遍應用在工業控制及民生消費性產品，如鍵盤、電子秤、防盜器、遙控器、微電腦冷氣機…等之物品。

然而，習知透過麵包板作電路測試時，若遇到需要修正微晶片處理器上的程式的狀況，必須先將微處理器自麵包板上卸下，再進一步連接相容的燒錄器，以進行程式改寫。由於微晶片處理器、燒錄器以及麵包板都是獨立個體，在尚未將微晶片處理器裝設於麵包板上時，微處理器本身相較於燒錄器或麵包板上所佈局的電路並無連結性。但在實際操作上，為了進行測試，微晶片處理器通常是對應於燒錄器或麵包板上所佈局的電路，因此，必須經常性的自燒錄器或麵包板上插拔微晶片處理器。如此一來，不但容易造成微晶片處理器的各接腳有彎折或毀損的風險，也容易因為經常性插拔導致接觸不良而影響效能及測試準確度。

再者，做電路測試時，必須外接電源以利各電子零件運作，然而受限於麵包板本身的面積有限，再加上大多數實驗過程都是一連串插拔電子零件的動作，導致麵包板上的各電子零件的分布大多沒有規則性可言，容易被電源電路所產生的電磁干擾影響；且各電子零件及電源之間各必須藉由單芯線(跳線)連接，更使得利用麵包板作電路測試時的線路紊亂，既造成材料浪費，也影響實驗效率。

有鑑於上述習知之問題，本發明之一目的就是在提供一種具電磁干擾防護功能之模組化電路測試板，以解決習知經常性插拔微晶片處理器而可能帶來微晶片處理器的各接腳有彎折或毀損的風險，並且進一步改善因電子零件及電源配置混雜而受電磁干擾的問題。

根據本發明之目的，提出一種具電磁干擾防護功能之模組化電路測試板。其包含一第一板體及一第二板體。第一板體至少具有一第一板面及一第二板面，其中第一板面係至少設置有一第一處理器、一第一傳輸介面及一第二傳輸介面。第一傳輸介面連接一外部裝置以接收第一控制程式。第一處理器與第一傳輸介面電信連接，且第一處理器接收並儲存第一控制程式，並發出至少一第一控制訊號。且第一處理器藉由第二傳輸介面與第一處理器電性連接。第二板體藉由一第三傳輸介面連接第二傳輸介面，使第二板體與第一板面電性連接。此第二板體具有複數個電路區域及複數個插孔。各電路區域分別電性連接第一板面，且複數個插孔分別設置於各電路區域，且各電路區域內的各插孔藉由至少一導體相互連接。其中，此複數個電路區域至少包含一電源電路區域，用以連接一外部電源，藉以提供電力予第一板體及第二板體，且電源電路區域的周緣設置一電磁屏蔽單元，用以遮蔽電源電路區域所產生的電磁干擾。

其中，第二板體區分為一第一板部及一第二板部。電源電路區域是設置於第一板部，且電源電路區域與第二板部電性連接，藉以對第二板部提供電力。此第二板部至少具有顯示電路、時間電路、聲音電路及馬達電路其中之一或其組合。

其中，第二板部的複數個插孔的其中之一或部分插設有至少一被動元件對應電路區域，且此被動元件根據第一控制訊號作動。且第一處理器係具有複數個第一針腳，藉以傳送第一控制訊號。

其中，本發明之具電磁干擾防護功能之模組化電路測試板之第二板面係至少設置有一第二處理器、一第四傳輸介面及一第五傳輸介面。第四傳輸介面及第五傳輸介面分別與第二處理器電性連接，第四傳輸介面連接外部裝置以接收第二控制程式，第二處理器接收並儲存第二控制程式，並發出至少一第二控制訊號。

其中，當第二傳輸介面未與第三傳輸介面連接時，第五傳輸介面可連接第三傳輸介面，使第二板面與第二板體電性連接。且第二板部的複數個插孔的其中之一或部分插設有至少一被動元件對應電路區域，此被動元件是根據第二控制訊號作動，且第二處理器具有複數個第二針腳，藉以傳送第二控制訊號。

承上所述，依本發明之具電磁干擾防護功能之模組化電路測試板，其可具有一或多個下述優點：
(1) 此具電磁干擾防護功能之模組化電路測試板，藉由第一板體的設置，進一步將微晶片處理器及燒錄器模組化，並進一步藉由第一傳輸介面及第三傳輸介面使第一板體與第二板體電性連接。在電路測試過程中，不需插拔微晶片處理器，僅需透過第二傳輸介面外接電腦即可對微晶片處理器的控制程式進行改寫，大幅降低微晶片處理器因插拔而損毀或接觸不良的風險。

(2) 此具電磁干擾防護功能之模組化電路測試板透過模組化之規劃，將第二板體區分為多個電路區域，每一個電路區域都有相對應的電路，大幅減少透過單芯線於麵包板上連接各電子零件的情形，進一步使各電子零件的設置整齊劃一，並減少單芯線材料的浪費。

(3) 此具電磁干擾防護功能之模組化電路測試板透過模組化之規劃，將電源電路區域獨立一區，且周圍設置電磁屏蔽單元，除可經由設計將電源電路設置於距離微晶片處理器及各電子零件之最遠處，並可透過電磁屏蔽單元減少干擾，提高電路測試之準確度。

請參閱第1圖，其係為本發明之具電磁干擾防護功能之模組化電路測試板示意圖。圖中包含第一板體1及第二板體2，且第1板體又分為第一板面11及第二板面12，第二板體又分為第一板部21及第二板部22。第一板面11設有第一處理器111、第一傳輸介面112及第二傳輸介面113，且第一處理器111儲存有第一控制程式。第二板體2設有第三傳輸介面23對應於第二傳輸介面113，且第二板體2上劃分有複數個電路區域24及分布於各電路區域24的複數個插孔25。

在本實施例中，劃分於第一板部21的電路區域24至少包含輸入/輸出(I/O)電路區域241、中央處理器電路區域242、電源電路區域243，且電源電路區域243的周緣設有電磁屏蔽單元2431。劃分於第二板部22之電路區域24係至少包含顯示電路區域244、供電電路區域245及接地電路區域246，且其中供電電路區域245更區分為3伏特供電電路區域2451、3.5伏特供電電路區域2452、5伏特供電電路區域2453及10伏特供電電路區域2454，但並不以此為限。第一板部21的電路區域24亦可根據需要增減，且第二板部22的電路區域24更可依據需要設計為時間電路區域、聲音電路區域或馬達電路區域等不同電路區域其中之一或組合，且第一板部21與第二板部22電性連接。

請參閱第2圖，其係為本發明之第二板體仰視圖，圖中，複數個插孔25設於第一板面21及第二板面22，且各插孔25之間依據需要設有導體251電性連接。本實施例之第二板體2的各電路區域24及插孔25的排列方式，僅為其中一種態樣，但不以此為限，亦可根據需求設計不同尺寸的第二板體2，以及不同的電路區域24及插孔25之分布方式及連接關係。

請參閱第3A圖及第3B圖，其係為本發明之第一處理器示意圖一及本發明之第一處理器示意圖二。第3A圖中，第一處理器111包含晶片1111、晶片座1112，且晶片1111設置於晶片座1112的一面上，晶片座1112的另一面設有複數個針腳1113(如第3B圖所示)，藉以將晶片座1112連同晶片1111插設於第一板面11上。本實施例僅為其中一種微晶片(單晶片)處理器態樣，且在本實施例中係以二十八支針腳1113表示，但並不以此為限。

請參閱第4圖，其係為本發明之第一板體之側視圖。圖中，第一板體1具有第一板面11及第二板面12，第一板面11設有第一處理器111、第一傳輸介面112及第二傳輸介面113，且第二板面2設有第二處理器121、第四傳輸介面122及第五傳輸介面123，且第二處理器121儲存有第二控制程式。

在本實施例中，第一處理器111及第二處理器121係分別以不同規格之晶片及晶片座表示，且第五傳輸介面123係設置於對應於第三傳輸介面23位置處，為使第二傳輸介面113及第五傳輸介面123之規格分別都能與第三傳輸介面23相容，本實施例之第二傳輸介面113及第五傳輸介面123之規格係為相同，但並不以此為限，亦能藉由電路設計於第二板體2設置不同的傳輸介面與第一板體1連接，達到使第一板體1與第二板體2及各電路區域電性連接之目的。

復請參閱第1圖。當要進行LED時序控制之電路測試時，首先，藉由第一傳輸介面112對第一處理器111的第一晶片1111寫入第一控制程式，並將第一板面11及第二板體2藉由第二傳輸介面113及第三傳輸介面23連接在一起。其中，第一板面11上更設有至少一被動元件114，以利第一處理器111運作，在本實施例的被動元件114係以電容及電阻表示，但並不以此為限。

中央處理器電路區域242上設置有一中央處理器31，電源電路區域243連接一外部電源(圖未示)，顯示電路區域244上設置有至少一發光二極體41，並以一單芯線42將發光二極體41與3伏特供電電路區域2451電性連接。其中，中央處理器31及發光二極體41均係插設於所對應的電路區域24之插孔25。

當電源電路區域243導入電力時，第一處理器111的針腳1113根據第一晶片1111內之第一控制程式發出第一控制訊號，使中央處理器31進行運算，並根據運算結果對發光二極體41發出控制指令，3伏特供電電路區域2451藉單芯線42對發光二極體41提供電力，且藉由第一板面21及第二板面22電性連接使中央處理器31控制發光二極體41明滅，即完成電路測試。

當想要修正第一控制程式內容時，僅需藉由第一傳輸介面112連接外部裝置，對第一晶片1111進行改寫即可修正第一控制程式之內容，進而調整電路測試效果。

若有需要使用第二處理器121進行電路測試時，僅須使第二傳輸介面113及第三傳輸介面23分離，再將第五傳輸介面123與第三傳輸介面23連接，即可以第二處理器121所儲存有的第二控制程式以相同手段進行電路測試。

在本實施例中，當進行電路測試時，由於電源電路區域243是設置於距離第一處理器111最遠位置處，且電元電路區域243的周緣設有電磁屏蔽單元2431，因此可以將電力所產生的電磁干擾大幅降低，使電路測試更為準確。

藉由本發明之電路測試板之設計，在第一板面11上設置第一傳輸介面112，藉以在不需將第一晶片1111重複插拔的狀態下即能改寫第一控制程式，以維持第一晶片1111的執行效能。並在第二板體2上將各電路以模組化方式規劃出不同的電路區域24，可以使設置於第二板體2上的各電子零件之間不需透過單芯線42接收或傳遞指令即能根據第一控制指令運作，除了使第二板體2上的線路整齊劃一之外，亦能大幅降低單芯線42的使用。再者，藉由第二板面12的設置，更可以使本發明之電路測試板的運用更為靈活及廣泛。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

1‧‧‧第一板體

11‧‧‧第一板面

111‧‧‧第一處理器

1111‧‧‧晶片

1112‧‧‧晶片座

1113‧‧‧針腳

112‧‧‧第一傳輸介面

113‧‧‧第二傳輸介面

114‧‧‧被動元件

12‧‧‧第二板面

121‧‧‧第二處理器

122‧‧‧第四傳輸介面

123‧‧‧第五傳輸介面

2‧‧‧第二板體

21‧‧‧第一板部

22‧‧‧第二板部

23‧‧‧第三傳輸介面

24‧‧‧電路區域

241‧‧‧輸入/輸出電路區域

242‧‧‧中央處理器電路區域

243‧‧‧電源電路區域

2431‧‧‧電磁屏蔽單元

244‧‧‧顯示電路區域

245‧‧‧供電電路區域

2451‧‧‧3伏特供電電路區域

2452‧‧‧3.5伏特供電電路區域

2453‧‧‧5伏特供電電路區域

2454‧‧‧10伏特供電電路區域

246‧‧‧接地電路區域

25‧‧‧插孔

31‧‧‧中央處理器

41‧‧‧發光二極體

42‧‧‧單芯線

第1圖係為本發明之具電磁干擾防護功能之模組化電路測試板示意圖；
第2圖係為本發明之第二板體仰視圖；
第3A圖係為本發明之第一處理器示意圖一；
第3B圖係為本發明之第一處理器示意圖二；以及
第4圖係為本發明之第一板體之側視圖。

1‧‧‧第一板體

11‧‧‧第一板面

111‧‧‧第一處理器

112‧‧‧第一傳輸介面

113‧‧‧第二傳輸介面

114‧‧‧被動元件

12‧‧‧第二板面

123‧‧‧第五傳輸介面

2‧‧‧第二板體

21‧‧‧第一板部

22‧‧‧第二板部

23‧‧‧第三傳輸介面

24‧‧‧電路區域

241‧‧‧輸入/輸出電路區域

242‧‧‧中央處理器電路區域

243‧‧‧電源電路區域

2431‧‧‧電磁屏蔽單元

244‧‧‧顯示電路區域

245‧‧‧供電電路區域

2451‧‧‧3伏特供電電路區域

2452‧‧‧3.5伏特供電電路區域

2453‧‧‧5伏特供電電路區域

2454‧‧‧10伏特供電電路區域

246‧‧‧接地電路區域

25‧‧‧插孔

31‧‧‧中央處理器

41‧‧‧發光二極體

42‧‧‧單芯線

Claims (9)

1. 一種具電磁干擾防護功能之模組化電路測試板，其包含：
   一第一板體，係至少具有一第一板面及一第二板面，其中該第一板面係至少設置有：
   一第一傳輸介面，係連接一外部裝置以接收一第一控制程式；
   一第一處理器，係與該第一傳輸介面電信連接，且該第一處理器接收並儲存該第一控制程式，並發出至少一第一控制訊號；及
   一第二傳輸介面，係與該第一處理器電性連接；以及
   一第二板體，係包含一第三傳輸介面，該第二板體藉由該第三傳輸介面連接該第二傳輸介面，使該第二板體與該第一板體電性連接，該第二板體係具有：
   複數個電路區域，各該電路區域係分別電性連接該第一板面；及
   複數個插孔，係分別設置於各該電路區域，且各該電路區域內之各該插孔係藉由至少一導體相互連接；
   其中，該複數個電路區域係至少包含一電源電路區域，用以連接一外部電源，藉以提供電力予該第一板體及該第二板體，且該電源電路區域之周緣係設置一電磁屏蔽單元，用以遮蔽該電源電路區域所產生之電磁干擾。
2. 如申請專利範圍第1項所述之具電磁干擾防護功能之模組化電路測試板，其中該第一處理器係具有複數個第一針腳，藉以傳送該第一控制訊號。
3. 如申請專利範圍第1項所述之具電磁干擾防護功能之模組化電路測試板，其中該第二板體係包含一第一板部及一第二板部，該電源電路區域係設置於該第一板部，且該電源電路區域係與該第二板部電性連接，藉以對該第二板部提供電力。
4. 如申請專利範圍第3項所述之具電磁干擾防護功能之模組化電路測試板，其中該第二板部之該電路區域係至少包含有顯示電路、時間電路、聲音電路及馬達電路其中之一或其組合。
5. 如申請專利範圍第4項所述之具電磁干擾防護功能之模組化電路測試板，其中該第二板部之該複數個插孔之其中之一或部分係插設有至少一被動元件對應該電路區域，且該被動元件係根據該第一控制訊號作動。
6. 如申請專利範圍第5項所述之具電磁干擾防護功能之模組化電路測試板，其中該第二板面係至少設置有：
   一第四傳輸介面，係連接該外部裝置以接收一第二控制程式；及
   一第二處理器，係與該第四傳輸介面電信連接，且該第二處理器接收並儲存該第二控制程式，並發出至少一第二控制訊號。
7. 如申請專利範圍第6項所述之具電磁干擾防護功能之模組化電路測試板，其中該第二板面更設有一第五傳輸介面，當該第二傳輸介面未與該第三傳輸介面連接時，該第五傳輸介面連接該第三傳輸介面，使該第二板面與該第二板體電性連接。
8. 如申請專利範圍第7項所述之具電磁干擾防護功能之模組化電路測試板，其中該第二板部之該複數個插孔之其中之一或部分係插設有至少一被動元件對應該電路區域，且該被動元件係根據該第二控制訊號作動。
9. 如申請專利範圍第6項所述之具電磁干擾防護功能之模組化電路測試板，其中該第二處理器係具有複數個第二針腳，藉以傳送該第二控制訊號。