TWI403887B - 顯示卡及其運作方法 - Google Patents

Description

顯示卡及其運作方法

本發明係揭露一種顯示卡及運作方法，尤指一種根據外部輸入電壓源是否全部就緒來判斷是否提供工作電壓至圖形處理器之顯示卡及運作方法。

一般顯示卡需搭配特定規格的主機板與電源供應器，以使顯示卡包含的圖形處理器(Graphics Processing Unit，GPU)可以正常運作。請參閱第1圖，其為一般顯示卡供應其圖形處理器電源的簡略示意圖。如第1圖所示，顯示卡100係接收電源供應器120所供應之一轉換電壓源V1與主機板110之所供應之一參考電壓源V2，並根據轉換電壓源V1與參考電壓源V2來產生供應於顯示卡100所包含之圖形處理器130的核心電壓源V3。一般來說，轉換電壓源V1的電壓值係為12伏特，參考電壓源V2的電壓值係為3.3伏特。主機板110係藉由其所包含之一PCI-E介面將電源供應器120所輸入之一電壓源V4轉換為參考電壓源V2，且一般來說，電壓源V4的電壓值可為12伏特、5伏特、或3.3伏特。

然而，由於市面上電源供應器的規格差異甚大，當電源供應器120以不同規格的電源供應器實施時，轉換電壓源V1與參考電壓源V2進入顯示卡100的時序會出現落差；甚者，當參考電壓源V2較轉換電壓源V1較晚進入顯示卡100時，會造成核心電壓源V3無法及時被產生並供應至圖形處理器130，並使得圖形處理器130無法正確運作。上述的時序落差主要是由於不同電源供應器在電源供應時序上的誤差，使得一般的顯示卡會受到不同規格之電源供應器的限制而無法順利使其所包含之圖形處理器運作或是正確運作。

本發明係揭露一種可配合不一致時序之輸入電壓源來維持運作的顯示卡。該顯示卡包含一電源處理模組、一圖形處理器、及一電源邏輯電路。該電源處理模組係用來接收外部所輸入之一第一電源及一第二電源，並根據該第一電源及該第二電源產生一第三電源。該圖形處理器係用來根據該第三電源維持運作。該電源邏輯電路係用來判斷該第一電源及該第二電源是否就緒，並根據該第一電源及該第二電源是否就緒來控制該電源處理模組產生該第三電源以供應於該圖形處理器。該第一電源係由一電源供應器所提供，用來當作該第三電源的轉換電壓源。該第二電源係由一主機板所提供，用來當作轉換該第三電源時的參考電壓源。

本發明另揭露一種顯示卡的運作方法。該方法包含當一顯示卡之一電源處理模組耦接於一第一電源與一第二電源時，偵測該顯示卡是否安裝有一電源邏輯電路；當該顯示卡安裝有該電源邏輯電路時，該電源邏輯電路判斷該轉換電壓源及該參考電壓源是否皆就緒；當該轉換電壓源及該參考電壓源至少其中之一尚未就緒時，該電源邏輯電路使該圖形處理器暫停運作，直到該轉換電壓源及該參考電壓源皆就緒為止；及當該轉換電壓源及該參考電壓源皆就緒時，該電源邏輯電路致能該電源處理模組，且該電源處理模組產生一核心電壓源以供應給該顯示卡所包含之一圖形處理器，以運作該圖形處理器。該電源邏輯電路係用來判斷該第一電源及該第二電源是否就緒，並根據該第一電源及該第二電源是否就緒來控制該電源處理模組產生該第三電源以供應於該圖形處理器。

為了解決一般顯示器受限於不同規格之電源供應器在電源供應時序上的誤差，本發明係揭露一種配備有電源邏輯電路的顯示卡。本發明在顯示卡中所配備的電源邏輯電路可用來正確的判斷顯示卡中的圖形處理器所需的輸入電壓源是否就緒，並根據判斷結果決定是否產生並供應圖形處理器所需的核心電壓源，使得即使顯示卡與不同規格的電源供應器配合，也不會因為電源供應器所提供之輸入電壓源之間的時序差而造成圖形處理器無法運作或是無法正確運作。

請參閱第2圖，其為根據本發明之一第一實施例，在一顯示卡200中以一及邏輯閘(AND Gate)實施一電源邏輯電路來偵測參考電壓源V2的簡略示意圖。如第2圖所示，顯示卡200係包含一電源處理模組150、一及邏輯閘210、及圖形處理器130，且顯示卡200可直接用來替換第1圖所示之顯示卡100以與電源供應器120與主機板110共同運作。電源處理模組150係包含一電壓設定模組160、一脈衝寬度調變控制器170、及一電源處理器180。電壓設定模組160係接收參考電壓源V2，並根據參考電壓源V2提示脈衝寬度調變控制器170如何調整電源處理器180產生核心電壓源V3。電源處理器180係根據脈衝寬度調變控制器170的指示與轉換電壓源V1來產生圖形處理器130所需要的核心電壓源V3。在第2圖中，及邏輯閘210係用來專門偵測參考電壓源V2是否就緒，且當及邏輯閘210偵測到參考電壓源V2就緒時，係產生一致能訊號至電源處理模組150之一致能訊號端，以開啟脈衝調變寬度控制器170根據電壓設定模組160所接收之參考電壓源V2指示電源處理器180產生核心電壓源V3的程序。在第2圖所示之實施例中，只要參考電壓源V2已就緒，則電源處理器180就會直接產生核心電壓源V3以供應給圖形處理器130；在參考電壓源V2因為需要透過主機板110產生而較易比轉換電壓源V1晚到達顯示卡200的狀況下，可確保顯示卡200之運作或是正確的運作。

請參閱第3圖，其為根據本發明之一第二實施例，在一顯示卡300中以一及邏輯閘實施一電源邏輯電路來同時偵測轉換電壓源V1及參考電壓源V2的簡略示意圖。如第3圖所示，顯示卡300與第2圖所示之顯示卡200的主要差異處係為及邏輯閘210除了偵測參考電壓源V2以外，亦會同時偵測轉換電壓源V1，使得及邏輯閘210只會在轉換電壓源V1及參考電壓源V2同時就緒的情況下才會發出一致能訊號至電源處理模組150之一致能訊號端，以開啟脈衝調變寬度控制器170根據電壓設定模組160所接收之參考電壓源V2指示電源處理器180產生核心電壓源V3的程序。與第2圖所示之第一實施例相較，第3圖所示之第二實施例可在不論轉換電壓源V1及參考電壓源V2兩者孰先到達顯示卡300的條件下確保核心電壓源V3被正確的產生並被供應至圖形處理器130。

請參閱第4圖，其為根據本發明之一第三實施例，所揭露之一電源邏輯電路410的示意圖，其中電源邏輯電路410可用來替換第3圖所示之及邏輯閘210。如第4圖所示，電源邏輯電路410係包含一第一N型電晶體(npn Bipolar Junction Transistor，npn BJT)430、一第一N型場效電晶體(N-type MOSFET)440、一第二N型電晶體430、一第二N型場效電晶體450、電阻462、464、466、468、及電容482、484。

第一N型電晶體430之基極係耦接於參考電壓源V2。第一N型場效電晶體450之閘極係耦接於第一N型電晶體430之集極，並透過電阻468耦接於一待機(Standby)電源VSB。第一N型場效電晶體450之汲極係透過電阻466耦接於參考電壓源V2。第二N型電晶體420之基極係透過電阻462耦接於轉換電壓源V1。第二N型電晶體420之集極係透過電阻464耦接於參考電壓源V2。

第二N型場效電晶體440之閘極係耦接於第二N型雙載子電晶體420之集極。第二N型場效電晶體440之汲極係耦接於第一N型場效電晶體450之汲極。上述電源處理模組150之致能訊號端係耦接於第一N型場效電晶體450之汲極，且當該致能訊號端係處於高電位時，電源邏輯電路410係判斷轉換電壓源V1及參考電壓源V2為已就緒。請注意，待機電壓源VSB係為一持續存在之電壓源。

在本發明之一較佳實施例中，上述轉換電壓源V1之電壓值為12伏特，參考電壓源V2之電壓值為3.3伏特，且待機電壓源VSB之電壓值係為3伏特。電源邏輯電路410所包含之各電阻或電容係用來作為電流保護或延遲平衡之用，且其作用為熟習本發明相關領域者所週知，故此處不再多加贅述。

電源邏輯電路410之運作方式係分為兩種情況簡述如下。第一種情況係為轉換電壓源V1已就緒，而參考電壓源V2未就緒。此時，由於待機電壓源VSB係處於高電位，且參考電壓源V2係處於低電位，因此第一N型雙載子電晶體430會因基極處於低電位被關閉，且第一N型場效電晶體450會因為閘極處於高電位而被開啟，並進而拉低致能訊號端的電位。除此以外，由於轉換電壓V1係處於高電位，故第二N型雙載子電晶體420會因為基極處於高電位而被開啟，且第二N型場效電晶體440會因為閘極處於低電位而被關閉，而拉高致能訊號端的電位。請注意，致能訊號端的電位處於高電位的條件係包含第一N型場效電晶體450及第二N型場效電晶體440同時被關閉，且耦接於電阻466的參考電壓源466處於高電位；除此以外的其他狀況，致能訊號端皆會被判定處於低電位。以上述的狀況來說，由於第一N型場效電晶體450被開啟，因此致能訊號端必定處於低電位。但是當接下來參考電壓源V2由未就緒狀態轉為已就緒狀態時，第一N型雙載子電晶體430會由關閉轉為開啟，第一N型場效電晶體450會因為閘極電位被拉低而被關閉，使得致能訊號端因為滿足第一N型場效電晶體450及第二N型場效電晶體440皆被關閉且參考電壓源V2處於高電位的兩個條件而處於高電位；此時，電源處理模組150會因為致能訊號端處於高電位而開啟供應核心電壓源V3至圖形處理器130的程序。

在上述電源邏輯電路410運作的第二種狀況中，轉換電壓源V1係尚未就緒，且參考電壓源V2係處於已就緒狀態。此時，由於轉換電壓源V1尚未就緒，且參考電壓源V2已就緒，因此第二N型雙載子電晶體420會因為基極處於低電位而被關閉，並連帶使得第二N型場效電晶體440會因為閘極處於高電位而被開啟，進而拉低致能訊號端的電位，並使致能訊號端處於低電位。接下來，當轉換電壓源V1由未就緒狀態進入已就緒狀態時，第二N型雙載子電晶體420會因基極電位被拉升而被開啟，第二N型場效電晶體440會因閘極電位被拉低而被關閉；再者，之前轉換電壓源V1尚未就緒時，第一N型雙載子電晶體430會因基極被處於高電位之參考電壓源V2拉升而開啟，且第一N型場效電晶體450會因閘極之電位被待機電壓源VSB及已開啟之第一N型雙載子電晶體拉低而被關閉；在第一N型場效電晶體450及第二N型場效電晶體430皆被關閉，且參考電壓源V2處於高電位的狀況下，致能訊號端會被拉升至高電位，並進而使電源處理模組150開啟供應核心電壓源V3至圖形處理器130的程序。

請參閱第5圖，其為根據本發明之一第四實施例所揭露之一電源邏輯電路510的示意圖，其中電源邏輯電路510可用來替換第3圖所示之及邏輯閘210。電源邏輯電路510係包含一第一P型雙載子電晶體530、一第一N型場效電晶體550、一第二P型雙載子電晶體520、一第二N型場效電晶體540、一第一P型場效電晶體570、一第二P型場效電晶體560、及電阻562、564、566、568、572。第一P型雙載子電晶體530之射極係透過電阻568耦接於待機電壓源VSB。第一N型場效電晶體550之閘極係耦接於第一P型雙載子電晶體530之射極。第一N型場效電晶體550之汲極係透過電阻566耦接於參考電壓源V2。第二P型雙載子電晶體520之射極係透過電阻564耦接於待機電壓源VSB。第二N型場效電晶體540之閘極係耦接於第二P型雙載子電晶體520之射極。第二N型場效電晶體540之汲極係耦接於第一N型場效電晶體550之汲極。第一P型場效電晶體570之汲極係耦接於第一P型雙載子電晶體530之基極。第一P型場效電晶體570之閘極係耦接於參考電壓源V2。第一P型場效電晶體570之源極係耦接於待機電壓源VSB。第二P型場效電晶體560之汲極係耦接於第二P型雙載子電晶體520之基極。第二P型場效電晶體520之閘極係耦接於轉換電壓源V1。第二P型場效電晶體520之源極係耦接於待機電壓源VSB。與第4圖所述之實施例相同，一致能訊號端係耦接於第一N型場效電晶體550之汲極，且當該致能訊號端係處於高電位時，電源邏輯電路510係判斷轉換電壓源V1及參考電壓源V2為已就緒。電源邏輯電路510所包含之各電阻係用來作為電流保護之用，且其作用為熟習本發明相關領域者所週知，故此處不再多加贅述。

電源邏輯電路510的運作方式亦以第4圖中所提及的兩種狀況加以描述。在第一種狀況中，轉換電壓源V1已就緒，且參考電壓源V2尚未就緒。由於參考電壓源V2未就緒，且待機電壓源VSB係位於高電位，因此第一P型場效電晶體570會被開啟，第一P型雙載子電晶體530被關閉，第一N型場效電晶體550被開啟，而使得致能訊號端的電位無法達到高電位。當之後參考電壓源V2由未就緒狀態轉為已就緒狀態時，第一P型場效電晶體570會被關閉，第一P型雙載子電晶體530會被開啟，第一N型場效電晶體550會被關閉；除此以外，之前轉換電壓源V1已就緒時，第二P型場效電晶體560被關閉，第二P型雙載子電晶體520被開啟，使得第二N型場效電晶體540被關閉；如此一來，致能訊號端的電位會在第一N型場效電晶體550及第二N型場效電晶體540皆被關閉且參考電壓源V2位於高電位的條件下被拉升為高電位，並進而使電源處理模組150開啟供應核心電壓源V3至圖形處理器130的程序。

在第二種狀況中，轉換電壓源V1未就緒，且參考電壓源V2已就緒。此時，由於轉換電壓源V1未就緒，且待機電壓源VSB已就緒，此時第二P型場效電晶體560會被開啟，第二P型雙載子電晶體520會被關閉，且第二N型場效電晶體540會被開啟，使得致能訊號端的電位被拉低而無法達到高電位。接著，當轉換電壓源V1由未就緒狀態轉為已就緒狀態時，第二P型場效電晶體560會被關閉，第二P型雙載子電晶體520會被開啟，且第二N型場效電晶體540會被關閉；再者，由於先前轉換電壓源V1尚未就緒之時參考電壓源V2已就緒，因此第一P型場效電晶體570會被關閉，第一P型雙載子電晶體530會被開啟，且第一N型場效電晶體550會被關閉；如此一來，在第一N型場效電晶體550與第二N型場效電晶體540同時被關閉，且參考電壓源V2已就緒的狀態下，致能訊號端會被拉升至高電位，並進而使電源處理模組150開啟供應核心電壓源V3至圖形處理器130的程序。

請參閱第6圖，其為根據本發明之一第五實施例，所揭露之一電源邏輯電路610的示意圖，其中電源邏輯電路610可用來替換第3圖中所示之及邏輯閘210。如第6圖所示，電源邏輯電路610係包含一第一P型雙載子電晶體630、一第一P型場效電晶體650、一第一二極體670、一第二P型雙載子電晶體620、一第二P型場效電晶體640、一第二二極體660、及電阻662、664、666、668、676、672、674。第一P型雙載子電晶體630之射極係透過電阻676耦接於待機電壓源VSB。第一P型場效電晶體650之閘極係耦接於耦接於第一P型雙載子電晶體630之射極。第一P型場效電晶體650之源極係透過電阻668耦接參考電壓源V2。第一二極體670之正偏端係耦接於第一P型雙載子電晶體630之基極。第一二極體670之負偏端係透過電阻672耦接於參考電壓源V2。第二P型雙載子電晶體620之射極係透過電阻666耦接於待機電壓源VSB。第二P型場效電晶體640之閘極係耦接於第二P型雙載子電晶體620之射極。第二P型場效電晶體640之源極係耦接於第一P型場效電晶體650之源極。第二二極體660之正偏端係耦接於第二P型雙載子電晶體620之基極。第二二極體660之負偏端係透過電阻662耦接於轉換電壓源V1。致能訊號端係耦接於第一P型場效電晶體650之源極。當該致能訊號端係處於高電位時，電源邏輯電路610係判斷轉換電壓源V1及參考電壓源V2為已就緒。電源邏輯電路610所包含之各電阻係用來作為電流保護之用，且其作用為熟習本發明相關領域者所週知，故此處不再多加贅述。

電源邏輯電路610之運作方式亦以上述之二種不同情況來描述如下。在第一種狀況中，轉換電壓源V1已就緒，且參考電壓源V2尚未就緒。因為參考電壓源V2未就緒，且待機電源VSB處於高電位，第一二極體670會因正偏壓而導通，第一P型雙載子電晶體630係被開啟，且第一P型場效電晶體650係被開啟，而使得致能訊號端之電位被拉低而無法達到高電位。接著當參考電壓源V2由未就緒轉為已就緒時，第一二極體670會因逆偏壓而不導通，第一P型雙載子電晶體630會被關閉，且第一P型場效電晶體650亦被關閉；除此以外，由於之前參考電壓源V2未就緒時，轉換電壓源V1已就緒，因此第二二極體660會因逆偏壓而不導通，第二P型雙載子電晶體620被關閉，且第二P型場效電晶體640被關閉；如此一來，第一P型場效電晶體650與第二P型場效電晶體640會同時被關閉，加上此時參考電壓源V2已就緒，使得致能訊號端會被拉升至高電位，並進而使電源處理模組150開啟供應核心電壓源V3至圖形處理器130的程序。

在第二種狀況中，轉換電壓源V1未就緒，且參考電壓源V2已就緒。由於轉換電壓源V1未就緒，且待機電壓源V3係處於高電位，因此第二二極體660會因正偏壓而導通，第二P型雙載子電晶體620會被開啟，且第二P型場效電晶體640亦會被開啟，使得致能訊號端無法達到高電位。接著當轉換電壓源V1由未就緒狀態轉為已就緒時，第二二極體660會因逆偏壓而不導通，第二P型雙載子電晶體620會被關閉，且第二P型場效電晶體640亦被關閉；再者，由於當之前轉換電壓源V1未就緒時，參考電壓源V2已就緒，因此第一二極體670會因逆偏壓而不導通，第一P型雙載子電晶體630會被關閉，且第一P型場效電晶體650亦被關閉；如此一來，第一P型場效電晶體650與第二P型場效電晶體640係同時被關閉，再加上因為參考電壓源V2處於已就緒狀態，致能訊號端會被拉升至高電位，並進而使電源處理模組150開啟供應核心電壓源V3至圖形處理器130的程序。

請參閱第7圖，其為根據本發明之一第六實施例所揭露之一電源邏輯電路710的示意圖，其中電源邏輯電路710係可用來替換第3圖所示之及邏輯閘210。如第7圖所示，電源邏輯電路710係包含一第一N型雙載子電晶體720、一第二N型雙載子電晶體730、一N型場效電晶體740、電阻762、764、766、768、772、及電容782。第一N型雙載子電晶體720之集極係透過電阻764耦接於待機電源VSB。第一N型雙載子電晶體720之基極係透過電阻762耦接於轉換電壓源V1。第二N型雙載子電晶體730之基極係透過電阻768耦接於參考電壓源V2。第二N型雙載子電晶體730之集極係耦接於第一N型雙載子電晶體720之射極。N型場效電晶體740之汲極係透過電阻766耦接於參考電壓源V2。N型場效電晶體740之閘極係耦接於第一N型雙載子電晶體720之集極。致能訊號端係耦接於N型場效電晶體740之汲極。當該致能訊號端係處於高電位時，電源邏輯電路710係判斷轉換電壓源V1及參考電壓源V2為已就緒。電源邏輯電路710所包含之各電阻或電容係用來作為電流保護或延遲平衡之用，且其作用為熟習本發明相關領域者所週知，故此處不再多加贅述。

電源邏輯電路710的運作方式亦以之前各圖中所提及的兩種狀況加以描述。在第一種狀況中，轉換電壓源V1已就緒，且參考電壓源V2尚未就緒。由於參考電壓源V2未就緒，且待機電源VSB係處於高電位，因此第二N型雙載子電晶體730會被關閉；由於轉換電壓源V1已就緒，因此第一N型雙載子電晶體720會被開啟；雖然第一N型雙載子電晶體720被開啟，但因為第二N型雙載子電晶體730被關閉，N型場效電晶體740之閘極的電壓失去往接地端的通路而使得N型場效電晶體740之閘極處於高電位，並使得N型場效電晶體740被開啟，且致能訊號端之電位也會因此下滑而無法達到高電位。之後當參考電壓源V2由未就緒轉為已就緒時，第一N型雙載子電晶體730會被開啟；由於之前第二N型雙載子電晶體720已被開啟，N型場效電晶體740之閘極的電位會被下拉而處於低電位，並進而使得N型場效電晶體740被關閉；如此一來，致能訊號端之電位會被拉升至高電位，並使電源處理模組150開啟供應核心電壓源V3至圖形處理器130的程序。

在第二種狀況中，轉換電壓源V1未就緒，且參考電壓源V2已就緒。由於參考電壓源V2已就緒，因此第二N型雙載子電晶體730會被開啟；由於轉換電壓源V1未就緒，因此第一N型雙載子電晶體720會被關閉。儘管第二N型雙載子電晶體730被開啟，且待機電源VSB係處於高電位，但是由於第一N型雙載子電晶體720被關閉，因此N型場效電晶體740會因為閘極處於高電位而被開啟，並進而使得致能訊號端之電位被下拉而無法達到高電位。接著，當轉換電壓源V1由未就緒之狀態轉為已就緒時，第一N型雙載子電晶體720會被開啟；由於第一N型雙載子電晶體720與第二N型雙載子電晶體730被同時開啟，N型場效電晶體740會因為閘極電位被下拉而關閉；如此一來，致能訊號端之電位會被拉升至高電位，並使電源處理模組150開啟供應核心電壓源V3至圖形處理器130的程序。

請注意，雖然第4圖至第7圖所揭露之各電源邏輯電路可用來替換第3圖所示之及邏輯閘210，但是當不需考慮轉換電壓源V1是否就緒的條件時，第4圖至第7圖所揭露之各電源邏輯電路係可等效於第2圖所示之及邏輯閘210。除此以外，相較於第2圖與第3圖所示之及邏輯閘210，第4圖至第7圖所揭露之各電源邏輯電路所需的成本相對較低。然而，將第2圖至第7圖所揭露之及邏輯閘或電源邏輯電路置換成可判定轉換電壓源V1及參考電壓源V2是否同時就緒或是僅判定參考電壓源V2是否已就緒的其他電源邏輯電路，仍應視為本發明之實施例。

請參閱第8圖，其為根據本發明上述各實施例所揭露之顯示卡的運作方法流程圖。如第8圖所示，該方法係包含下列步驟：

步驟802：當一顯示卡之一電源處理模組耦接於一轉換電壓源與一參考電壓源時，偵測該顯示卡是否安裝有本發明所揭露之電源邏輯電路；當該顯示卡安裝有本發明所揭露之電源邏輯電路時，執行步驟804，否則執行步驟812；

步驟804：該電源邏輯電路判斷該轉換電壓源及該參考電壓源是否皆就緒；當該轉換電壓源及該參考電壓源至少其中之一尚未就緒時，執行步驟806；當該轉換電壓源及該參考電壓源皆就緒時，執行步驟808；

步驟806：該電源邏輯電路使該圖形處理器暫停運作，並繼續執行步驟804以等待該轉換電壓源及該參考電壓源皆就緒；

步驟808：該電源邏輯電路致能一電源處理模組；

步驟810：該電源處理模組產生一核心電壓源供應給該顯示卡所包含之一圖形處理器，以運作該圖形處理器；

步驟812：確認該轉換電壓源與該參考電壓源二者就緒之一時間差是否超過一臨界時間；當該時間差係超過該臨界時間時，執行步驟814，否則執行步驟816；

步驟814：停止該圖形處理器之運作；及

步驟816：該電源處理模組產生該核心電壓源供應給該圖形處理器，以運作該圖形處理器。

步驟802至810係為第2圖至第7圖中所述之顯示卡的運作方式總結，故不再重複敘述其技術特徵。步驟812至步驟816係為顯示卡未安裝本發明之電源邏輯電路時的應對方式，以確保顯示卡正確的運作。請注意，將第8圖中所示各步驟加以排列或組合所產生之其他實施例，仍應視為本發明之範疇。

本發明係揭露一種可配合不一致時序之輸入電壓源來維持運作的顯示卡，藉由判定具有不一致時序的輸入電壓源是否同時就緒或個別就緒，可以確保顯示卡正確的供應核心電壓源給圖形處理器，使其運作或維持其正確運作。相較於先前技術中一般未針對輸入電壓源間具有不一致之時序而使得顯示卡可能無法正確的及時產生核心電壓源，並使圖形處理器無法運作或無法正確的運作的情況，本發明所揭露之顯示卡明顯的改進了其缺點，並使得顯示卡可以與不同規格的電源供應器配合而不致發生上述圖形處理器無法運作或無法正確運作的狀況。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、200、300．．．顯示卡

110．．．主機板

120．．．電源供應器

130．．．圖形處理器

150．．．電源處理模組

160．．．電壓設定模組

170．．．脈衝寬度調變

210．．．控制器及邏輯閘

180．．．電源處理器

410、510、610、710．．．電源邏輯電路

420、430、720、730．．．N型雙載子電晶體

560、570、640、650．．．P型場效電晶體

440、450、540、550、740．．．N型場效電晶體

482、484、782．．．電容

520、530、620、630．．．P型雙載子電晶體

660、670．．．二極體

802、804、806、808、810、812、814、816．．．步驟

462、464、466、468、562、564、566、568、572、662、664、666、668、676、672、674、762、764、766、768、772．．．電阻

第1圖為一般顯示卡供應其圖形處理器電源的簡略示意圖。

第2圖為根據本發明之實施例，在顯示卡中以及邏輯閘實施電源邏輯電路來偵測轉換電壓源或參考電壓源是否就緒的簡略示意圖。

第3圖為根據本發明之一第二實施例，在一顯示卡中以一及邏輯閘實施一電源邏輯電路來同時偵測轉換電壓源及參考電壓源的簡略示意圖。

第4圖至第7圖為根據本發明之實施例，所揭露之複數個電源邏輯電路的示意圖，其中該複數個電源邏輯電路係藉由偵測轉換電壓源及參考電壓源是否就緒來決定是否啟動顯示卡產生核心電壓源供應給圖形處理器的程序。

第8圖為根據本發明各實施例所揭露之顯示卡的運作方法流程圖。

300．．．顯示卡

130．．．圖形處理器

170．．．脈衝寬度調變控制器

180．．．電源處理器

150．．．電源處理模組

160．．．電壓設定模組

210．．．及邏輯閘

Claims (9)

1. 一種可配合不一致時序之輸入電壓源來維持運作的顯示卡，包含：一電源處理模組，用來接收外部所輸入之一第一電源及一第二電源，並根據該第一電源及該第二電源產生一第三電源；一圖形處理器，用來根據該第三電源維持運作；及一電源邏輯電路，用來判斷該第一電源及該第二電源是否就緒，並根據該第一電源及該第二電源是否就緒來控制該電源處理模組產生該第三電源以供應於該圖形處理器；其中該第一電源係由一電源供應器所提供，用來當作該第三電源的轉換電壓源；其中該第二電源係由一主機板所提供，用來當作轉換該第三電源時的參考電壓源。
2. 如請求項1所述之顯示卡，其中該電源邏輯電路係為一及邏輯閘(AND Gate)，且該及邏輯閘之一第一輸入端及一第二輸入端係各自耦接於該第二電源；其中當該第二電源係就緒時，該及邏輯閘係控制該電源處理模組產生該第三電源以供應於該圖形處理器。
3. 如請求項1所述之顯示卡，其中該電源邏輯電路係包含：一第一N型電晶體(npn Bipolar Junction Transistor，npn BJT)，其基極係耦接於該第二電源；一第一N型場效電晶體(N-type MOSFET)，其閘極係耦接於該第一N型電晶體之集極及一待機電源，且該第一N型場效電晶體之汲極係耦接於該第二電源；一第二N型電晶體，其基極係耦接於該第一電源，且該第二N型電晶體之集極係耦接於該第二電源；及一第二N型場效電晶體，其閘極係耦接於該第二N型雙載子電晶體之集極，且該第二N型場效電晶體之汲極係耦接於該第一N型場效電晶體之汲極；其中一致能(Enable)訊號端係耦接於該第一N型場效電晶體之汲極，且當該致能訊號端係處於高電位時，該電源邏輯電路係判斷該第一電源及該第二電源為已就緒。
4. 如請求項1所述之顯示卡，其中該電源邏輯電路係包含：一第一P型雙載子電晶體，其射極係耦接於一待機電源；一第一N型場效電晶體，其閘極係耦接於該第一P型雙載子電晶體之射極，且該第一N型場效電晶體之汲極係耦接於該第二電源；一第二P型雙載子電晶體，其射極係耦接於該待機電源；一第二N型場效電晶體，其閘極係耦接於該第二P型雙載子電晶體之射極，且該第二N型場效電晶體之汲極係耦接於該第一N型場效電晶體之汲極；一第一P型場效電晶體，其汲極係耦接於該第一P型雙載子電晶體之基極，該第一P型場效電晶體之閘極係耦接於該第二電源，且該第一P型場效電晶體之源極係耦接於該待機電源；及一第二P型場效電晶體，其汲極係耦接於該第二P型雙載子電晶體之基極，該第二P型場效電晶體之閘極係耦接於該第一電源，且該第二P型場效電晶體之源極係耦接於該待機電源；其中一致能訊號端係耦接於該第一N型場效電晶體之汲極，且當該致能訊號端係處於高電位時，該電源邏輯電路係判斷該第一電源及該第二電源為已就緒。
5. 如請求項1所述之顯示卡，其中該電源邏輯電路係包含：一第一P型雙載子電晶體，其射極係耦接於一待機電源；一第一P型場效電晶體，其閘極係耦接於耦接於該第一P型雙載子電晶體之射極，且該第一P型場效電晶體之源極係耦接於該第二電源；一第一二極體，其正偏端係耦接於該第一P型雙載子電晶體之基極，且該第一二極體之負偏端係耦接於該第二電源；一第二P型雙載子電晶體，其射極係耦接於該待機電源；一第二P型場效電晶體，其閘極係耦接於該第二P型雙載子電晶體之射極，且該第二P型場效電晶體之源極係耦接於該第一P型場效電晶體之源極；及一第二二極體，其正偏端係耦接於該第二P型雙載子電晶體之基極，且該第二二極體之負偏端係耦接於該第一電源；其中一致能訊號端係耦接於該第一P型場效電晶體之源極，且當該致能訊號端係處於高電位時，該電源邏輯電路係判斷該第一電源及該第二電源為已就緒。
6. 如請求項1所述之顯示卡，其中該電源邏輯電路係為一及邏輯閘，且該及邏輯閘之一第一輸入端及一第二輸入端係各自耦接於該第一電源及該第二電源；其中當該第一電源及該第二電源係皆就緒時，該及邏輯閘係控制該電源處理模組產生該第三電源以供應於該圖形處理器。
7. 如請求項1所述之顯示卡，其中該電源邏輯電路係包含：一第一N型雙載子電晶體，其集極係耦接於一待機電源，且該第一N型雙載子電晶體之基極係耦接於該第一電源；一第二N型雙載子電晶體，其基極係耦接於該第二電源，且該第二N型雙載子電晶體之集極係耦接於該第一N型雙載子電晶體之射極；及一N型場效電晶體，其汲極係耦接於該第二電源，且該N型場效電晶體之閘極係耦接於該第一N型雙載子電晶體之集極；其中一致能訊號端係耦接於該N型場效電晶體之汲極，且當該致能訊號端係處於高電位時，該電源邏輯電路係判斷該第一電源及該第二電源為已就緒。
8. 一種顯示卡的運作方法，包含：當一顯示卡之一電源處理模組耦接於一第一電源與一第二電源時，偵測該顯示卡是否安裝有一電源邏輯電路；當該顯示卡安裝有該電源邏輯電路時，該電源邏輯電路判斷該轉換電壓源及該參考電壓源是否皆就緒；當該轉換電壓源及該參考電壓源至少其中之一尚未就緒時，該電源邏輯電路使該圖形處理器暫停運作，直到該轉換電壓源及該參考電壓源皆就緒為止；及當該轉換電壓源及該參考電壓源皆就緒時，該電源邏輯電路致能該電源處理模組，且該電源處理模組產生一核心電壓源以供應給該顯示卡所包含之一圖形處理器，以運作該圖形處理器；其中該電源邏輯電路係用來判斷該第一電源及該第二電源是否就緒，並根據該第一電源及該第二電源是否就緒來控制該電源處理模組產生該第三電源以供應於該圖形處理器。
9. 如請求項8所述之方法，另包含：當該顯示卡未安裝有該電源邏輯電路時，確認該轉換電壓源與該參考電壓源二者就緒之一時間差是否超過一臨界時間；當該時間差超過該臨界時間時，停止該圖形處理器之運作；及當該時間差未超過該臨界時間時，該電源處理模組產生該核心電壓源給該圖形處理器，以運作該圖形處理器。