TWI396384B - 具動態電源供應軌道選擇之靜態脈衝匯流排電路及方法 - Google Patents

具動態電源供應軌道選擇之靜態脈衝匯流排電路及方法 Download PDF

Info

Publication number
TWI396384B
TWI396384B TW096132645A TW96132645A TWI396384B TW I396384 B TWI396384 B TW I396384B TW 096132645 A TW096132645 A TW 096132645A TW 96132645 A TW96132645 A TW 96132645A TW I396384 B TWI396384 B TW I396384B
Authority
TW
Taiwan
Prior art keywords
power supply
bus
circuit
voltage
bus repeater
Prior art date
Application number
TW096132645A
Other languages
English (en)
Other versions
TW200832915A (en
Inventor
Harmander Singh Deogun
Robert Matthew Senger
Rahul M Rao
Kevin John Nowka
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200832915A publication Critical patent/TW200832915A/zh
Application granted granted Critical
Publication of TWI396384B publication Critical patent/TWI396384B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

具動態電源供應軌道選擇之靜態脈衝匯流排電路及方法
本發明概言之係關於電子介面匯流排電路，且更特定而言係關於一具有動態電源供應軌道選擇之脈衝匯流排電路及運作方法。
隨著微處理器系統應用於筆記型電腦、個人數位助理(PDA)及其他經設計用於可攜式電池運作式應用之電子電器中，納含多個大型並行匯流排之低功率電子系統已日趨流行。由於大型計算系統部署之日益增加連同處理能力之增強以及由此引起之功率消耗增大致使企業及社會操作彼等系統之成本普遍增加，故一般而言，功率消耗亦係一日趨重要之問題。
隨著電路運作頻率及晶粒/電路大小之增大及運作電壓之降低，在高密度電子裝置中匯流排轉發器對互連內部電路必然呈增加之比例。隨著電路技術之發展，有必要使用轉發器來將傳播延遲及信號扭曲維持於一可容許位準。然而，包括大量匯流排轉發器可增加含大量轉發器之裝置之靜止匯流排功率消耗，乃因經由該等轉發器提供之電源供應漏電流路徑數量之增加，即使當該等轉發器不起作用時。由於附加驅動元件包括於該匯流排上，因而該動態匯流排功率消耗亦增加。
業已實施用於降低由介面匯流排所消耗之功率之一匯流排轉發器解決方案係一"靜態脈衝匯流排"。該靜態脈衝匯流排具有合意之特性，因為其可減少由於中間匯流排線耦合電容而引起之信號延遲及功率消耗。靜態脈衝匯流排電路藉由傳播脈衝而非位準而運作，且該等脈衝對每一組並行匯流排區段均係單向，從而減少用於為該中間匯流排線耦合電容充電之能量。一段時間內存在一脈衝表示該特定匯流排線上邏輯狀態之一變化，且不存在一脈衝則表示邏輯狀態無變化。當兩個寄生耦合匯流排線在相同方向上轉換時，耦合電容之效應為零。當僅一條匯流排線轉換時，該效應係非脈衝匯流排設計中所出現之該等匯流排線上之反向轉換(此係最差情形)所產生之效應的一半。為克服上述之最差情形之切換條件，標準匯流排亦已增加了該等轉發器中之電流驅動需求，從而導致經由該較大裝置之漏電流增加。
因此，由於已降低有效中間位元線電容引起的動態功率消耗減少及動態漏電流電流減少，靜態脈衝匯流排設計係合意。然而，儘管靜態脈衝匯流排設計可降低匯流排轉發器電路之功率消耗，但由於新興電子裝置中所需匯流排轉發器數目之增加，其功率消耗依然相當大。
因此，需要提供一種可進一步減少由漏電流及動態功率消耗所引起之匯流排功率消耗之靜態脈衝匯流排架構。
於一方法及設備中達成減少一靜態脈衝匯流排轉發器電路中匯流排功率消耗之目的。該方法係運作該設備之一方法，該設備係一包括複數個匯流排轉發器之匯流排介面電路。
該等匯流排轉發器對應於每一匯流排線上轉發器級聯中之奇偶數位置組織為間隔轉發器組。一第一(偶數)組匯流排轉發器在該第一組中該等匯流排轉發器之該等電源供應軌道之其中一者上具有一可選擇電源供應電壓。該電源供應電壓係根據該匯流排轉發器之信號輸入狀態進行選擇，使得當該轉發器接收一脈衝時，在將該(相對極性)輸出脈衝中繼至下一匯流排轉發器時該電源供應電壓增大。可藉由一類比選擇器選擇該電源供應電壓，該類比選擇器具有一耦合至該轉發器輸入端之選擇輸入端。該第二(奇數)組轉發器因可於該第一組轉發器中選擇之較低電源供應軌道運作。
該第二組轉發器亦可包括位於該電源供應軌道上之一可選擇電源供應電壓，該電源供應軌道相對於該第一組轉發器中具有可選擇電壓之電源供應軌道。若如此，則該第一組轉發器具有一第二電源供應軌道(相對於該可選擇電壓電源供應軌道)，該第二電源供應軌道設定為該第二組轉發器處可選擇電壓中之較高電壓。
從下文特定而言對本發明較佳實施例之說明將明瞭本發明之上述及其他目標、特徵及優點，該較佳實施例圖解說明於附圖中。
現參照該等圖式，且特定而言參照圖1，顯示一匯流排電路之一示意圖，該匯流排電路係採用根據本發明之一方法及設備。藉由如圖所示之一靜態脈衝匯流排電路將一資料信號自一輸入節點DATA IN傳送至一輸出節點DATA OUT。由反相器I1、I2至IN 、IN＋1 所表示之一反相器級聯轉發由脈衝發生器12提供之一脈衝匯流排信號，該脈衝發生器因應一鎖存器10A根據來自輸入節點DATA IN之時脈信號clk進行鎖存之資料信號中之變化而產生脈衝。由於藉由反相器I1、I2至IN 、IN＋1 之反相，在所示電路中脈衝之極性在相鄰級中相對。雖然該闡釋性實施例將匯流排轉發器顯示為反相器I1、I2至IN 、IN＋1 ，但本發明涵蓋，本發明之其他實施例中可將其他電路用作匯流排轉發器。該資料信號藉由反轉觸發器14在介面之相對端重構，且藉由鎖存器10B根據時脈信號clk鎖存該資料信號。
在所繪示之實施例中，自電源供應VDL 靜態地提供由反相器I1與IN 所例示之奇數反相器之第一電源供應軌道，而偶數反相器I2及IN＋1 兩端之電源供應電壓經選擇器16A至16Z動態地選擇並施加於反相器I2及IN＋1 之第一電源供應軌道。所有反相器I1、I2至IN 、IN＋1 之第二電源供應軌道連接至一第三電源供應值，其在所示電路中係接地。當偶數級反相器I2與IN＋1 之輸入端出現一下降電壓脈衝時，提供至反相器I2與IN＋1 之正供應軌道自電源供應電壓VDL 升壓至電源供應VDH 之電壓位準。其結果係，在脈衝傳播期間反相器I2與IN＋1 在反相器I2與IN＋1 之輸出端產生正脈衝之延遲減少，但在脈衝傳播完畢後，電源供應電壓位準迅速地恢復至一較低位準。在所繪示實施例中，奇數反相器(例如I1與IN )兩端之電源供應電壓係固定在VDL 。VDL 通常選擇為約0.7 VDH ，在本發明中在動態功率消耗方面此已顯示為較標準靜態脈衝匯流排電路產生約35%之電力節約且可增加12－15%之效能。本發明之介面匯流排亦可在匯流排不起作用時減少約65%之靜態功率消耗。
本發明藉由降低連接反相器I1、I2至IN 、IN＋1 之每一位元線區段與其他攜載其他資料位元之並行位元線區段(未顯示)之間的耦合電容效應來減少功率消耗，如通常於靜態脈衝匯流排中所獲得。然而，所繪示電路可藉由將該匯流排每隔一級(例如反相器I1與IN 之輸出端)維持於脈衝之間一已降低之電壓位準來進一步減少功率消耗，從而可減少用於在接收一脈衝時將彼等反相器切換至該相對供應軌道之所需能量。此外，由於給向反相器I1與IN 提供一已降低之正電源供應VDL ，故在反相器I1與IN 之輸入端接收一升高之正脈衝時，反相器I1與IN 中之PMOS裝置P1被進一步驅動至切斷狀態，從而允許更快地打開NMOS裝置Nl，從而減少交叉傳導能量且藉此降低總功率消耗，同時減少匯流排延遲。藉由減少交叉傳導能量，且亦藉由降低與該靜態匯流排電壓相關聯之所儲存能量兩者，降低電壓亦可額外帶來降低由切換匯流排轉發器級而產生之電源供應電流尖峰量值之優點。當匯流排不起作用時，存在於遍及反相器I1、I2至IN 、IN＋1 兩端之電源供應電壓之減小相應地降低功率消耗，且由於存在於該匯流排區段上之已降低靜態電壓位準，任何沿連接至偶數反相器(例如反相器I2、IN＋1 )之輸出端的匯流排區段出現之附加漏電流源亦將具有降低之電流。
現參照圖2，圖1電路中的信號圖解說明於一時間－電壓圖中。脈衝發生器12之輸入圖解說明為PG IN且藉由在時脈信號clk之上升緣來鎖存Data IN信號而自該Data IN信號獲得。信號PG Out係脈衝發生器12之輸出且可施加於級聯式反相器鏈I1－IN＋1 。該等信號位於反相器I1、I2及IN＋1 之輸出端並分別地表示為I1 Out、I2 Out及IN＋1 Out。如圖中可見，信號I1 Out及IN＋1 Out係具有一靜止值VDL 及一脈衝峰值零之下降電壓脈衝。信號I2 Out具有一靜止值零及一脈衝峰值VDH 。信號T Out係反轉觸發器14輸出端處之經重構資料信號。
現參照圖3，其揭示一根據本發明另一實施例之匯流排電路。所繪示實施例類似於圖1電路之實施例，且因此下文將僅闡述其不同之處。與圖1之實施例相對，由反相器I1、I2至IN 、IN＋1 提供之匯流排轉發器級均具有一可選擇電源供應軌道電壓。附加選擇器18A至18Z在一繪示為接地與VSH 之第三與第四電源供應電壓之間選擇。在圖3之電路中，反相器I1與IN 輸出端處之靜止電壓大於圖1電路中之靜止電壓，或在其他條件下，選擇性地為I1與IN 減小電源供應電壓之量值，正如在圖1電路與圖3電路二者中減小提供到反相器I2與IN＋1 之電源供應電壓量值。選擇器18A至18Z之選擇輸入端連接至對應反相器I1與IN 之輸入端，從而當在彼等反相器之輸入端接收一脈衝時，連接至彼等反相器中之電晶體Nl之(較低)電源供應軌道降至零。當該反相器輸入端處之脈衝終止時，該電源供應軌道可選擇地恢復至VSH 。
反相器I2與IN＋1 之較低電源供應軌道連接至一第四電源供應VSH ，而非如圖1之電路中接地。所得電路與圖1之電路具有類似之優點，且將上述關於圖1之電路之優點延伸至所有匯流排轉發器級，並將所有匯流排轉發器級處之靜態匯流排電壓降至一靜態電壓VDL －VSH 。舉例而言，由於一零值閘極脈衝峰值電壓，反相器I2與IN＋1 之電晶體Nl將以一電源供應電壓VSH 進一步被驅動至切斷狀態，從而允許反相器I2與IN＋1 之電晶體P1更快地將該匯流排充電至電壓VDH 並減少反相器I2與IN＋1 中之交叉傳導切換能量。圖3之電路具有一較圖1之電路更低之靜態與動態功率消耗，代價係複雜度、電路區域及對一第四電源供應輸出之額外需求增加。
現參照圖4，圖3電路中之信號圖解說明於一時間－電壓圖中。脈衝發生器12之輸入圖解說明為PGIN且可藉由在時脈信號clk之上升緣將該Data IN信號進行鎖存而自該Data IN信號獲得。信號PG Out係脈衝發生器12之輸出且施加於級聯式反相鏈I1－IN＋1 。反相器I1、I2及IN＋1 輸出端處之信號分別表示為I1 Out、I2 Out及IN＋1 Out。由圖中可見，信號I1 Out與IN＋1 Out係具有一靜止值VDL 及一脈衝峰值零之下降電壓脈衝。信號I2 Out具有一靜止值VSH 及一脈衝峰值VDH 。信號T Out係反轉觸發器14輸出端處之重構資料信號。
儘管本文已參照本發明之較佳實施例詳細展示及說明了本發明，然而，熟習此項技術者應瞭解，在不脫離本發明之精神及範疇的前提下，可對本發明在形式和細節上做前述及其它改變。
10A．．．鎖存器
10B．．．鎖存器
12．．．脈衝發生器
14．．．反轉觸發器
16A．．．選擇器
16Z．．．選擇器
I1．．．反相器
I2．．．反相器
IN ．．．反相器
IN＋1 ．．．反相器
隨附申請專利範圍中列述了據信為本發明所特有之新穎特徵。然而，藉由結合該等隨附圖式閱讀下文對一闡釋性實施例之詳細說明，將更易瞭解本發明自身、其一較佳使用模式、其他目標及其優點，其中相同參考編號表示相同組件，且：圖1係根據本發明一實施例之一匯流排之一示意圖。
圖2係繪示圖1之匯流排中各信號關係之一時間－電壓圖。
圖3係根據本發明一實施例之一匯流排之一示意圖。
圖4係繪示圖3之匯流排中各信號關係之一時間－電壓圖。
10A．．．鎖存器
10B．．．鎖存器
12．．．脈衝發生器
14．．．反轉觸發器
16A．．．選擇器
16Z．．．選擇器
I1．．．反相器
I2．．．反相器
IN ．．．反相器
IN＋1 ．．．反相器

Claims (25)

  1. 一種匯流排電路，其包含：複數個奇數匯流排轉發器電路，其用於接收及轉發脈衝；複數個偶數匯流排轉發器電路，其用於接收及轉發脈衝，其間隔地連接於該等奇數匯流排轉發器電路之間，其中該等奇數匯流排轉發器電路之一輸出端連接至該等偶數匯流排轉發器電路一對應者之一輸入端，且該等偶數匯流排轉發器電路之一輸出端連接至該等奇數匯流排轉發器電路一相應下一者之一輸入端，且其中該複數個匯流排轉發器電路至少一者之該等匯流排轉發器電路具有一可選擇電壓電源供應軌道，其中該可選擇電壓根據該等匯流排轉發器電路之該輸入之一邏輯狀態而設定於該匯流排轉發器電路中，從而可藉由減少通過該等匯流排轉發器電路之漏電流而降低該匯流排電路之功率消耗。
  2. 如請求項1之匯流排電路，其中該複數個匯流排轉發器電路之該至少一者之該等匯流排轉發器包含一選擇器，該選擇器具有一連接至該等匯流排轉發器電路之該輸入端之選擇輸入端，且其中該選擇器具有一連接至一具有一第一電源供應電壓值之第一電源供應之第一輸入端，一連接至一具有一低於該第一電源供應電壓值之第二電源供應電壓值之第二電源供應之第二輸入端。
  3. 如請求項2之匯流排電路，其中該匯流排轉發器電路包 含：反相器，其具有一提供該等匯流排轉發器電路之該輸入之輸入端、一提供該等匯流排轉發器電路之該輸出之輸出端；一第一電源供應軌道連接，其連接至該選擇器之一輸出端；及一第二電源供應軌道連接，其連接至一第三電源供應。
  4. 如請求項2之匯流排電路，其中該複數個匯流排轉發器電路之該至少一者係該複數個偶數匯流排轉發器電路，且其中該複數個奇數匯流排轉發器電路具有一連接至該第二電源供應之第一電源供應軌道連接。
  5. 如請求項1之匯流排電路，其中該複數個偶數匯流排轉發器電路之兩者均具有一可選擇電壓電源供應軌道，其中該等匯流排轉發器電路處之該可選擇電壓係根據該等匯流排轉發器電路之該輸入之一邏輯狀態設定，且其中該複數個偶數匯流排轉發器電路之該可選擇電壓電源供應軌道係一與該複數個奇數匯流排轉發器電路之該可選擇電壓電源供應軌道相對之電源供應軌道。
  6. 如請求項5之匯流排電路，其中該等匯流排轉發器電路包含一選擇器，其具有一連接至該匯流排轉發器電路之該輸入端之選擇輸入端，其中在該複數個奇數轉發器電路中該選擇器具有一連接至一具有一第一電源供應電壓值之第一電源供應之第一輸入端，一連接至一具有一低於該第一電源供應電壓值之第二電源供應電壓值之第二電源供應之第二輸入端，且其中在該複數個偶數轉發器電路中，該選擇器具有一連接至一具有一第三電源供應 電壓值之第三電源供應之第一輸入端，一連接至具有一低於該第三電源供應電壓值之第四電源供應電壓值之第四電源供應之第二輸入端。
  7. 如請求項6之匯流排電路，其中該等匯流排轉發器電路具有一第一電源供應軌道及一用於連接至一低於提供至該第一電源供應軌道之電壓之第二電源供應軌道，且其中在該複數個奇數匯流排轉發器電路中，該第一電源供應軌道連接至該選擇器之一輸出端且該第二電源供應軌道連接至該第三電源供應。
  8. 如請求項7之匯流排電路，其中在該複數個偶數匯流排轉發器電路中，該第二電源供應軌道連接至該選擇器之一輸出端且該第一電源供應軌道連接至該第二電源供應。
  9. 如請求項8之匯流排電路，其中該等匯流排轉發器電路包含：一反相器，其具有一提供該匯流排轉發器電路之該輸入之輸入端、一提供該匯流排轉發器電路之該輸出之輸出端；一第一電源供應軌道連接及一第二電源供應軌道連接，且其中在該複數個奇數匯流排轉發器中，該第一電源供應軌道連接連接至該選擇器之該輸出端且該第二電源供應軌道連接連接至該第三電源供應，且其中在該複數個偶數匯流排轉發器中，該第一電源供應軌道連接連接至該第二電源供應且該第二電源供應軌道連接連接至該選擇器之該輸出端。
  10. 一種運作一匯流排以將一數位信號傳輸為一匯流排輸入 之方法，其包含：藉由一系列間隔連接之複數個偶數匯流排轉發器及複數個奇數匯流排轉發器來轉發該數位信號之一脈衝表示；在該複數個偶數匯流排轉發器與該複數個奇數匯流排轉發器之至少一者中在至少兩個電源供應電壓中選擇一電源供應軌道電壓，其中根據該數位信號到達該匯流排轉發器時一邏輯值實施該選擇，從而藉由減少通過該等匯流排轉發器之漏電流來降低功率消耗。
  11. 如請求項10之方法，其中當該數位信號之該值指示一主動脈衝已自一先前匯流排轉發器到達時，該選擇選擇該至少兩個電源供應電壓中之一較大者。
  12. 如請求項11之方法，其中當該數位信號之該值指示該主動脈衝業已終止時，該選擇進一步選擇該至少兩個電源供應電壓中之一較小者。
  13. 如請求項10之方法，其中該選擇將介於一第一電源供應電壓與一第二電源供應電壓之間的該電源供應軌道電壓選擇為該複數個奇數匯流排轉發器之一上部電源供應軌道，其中該第一電源供應電壓大於該第二電源供應電壓。
  14. 如請求項13之方法，其進一步包含將該第二電源供應電壓提供為該複數個偶數匯流排轉發器之一上部電源供應軌道。
  15. 如請求項12之方法，其中該選擇進一步將介於一第三電 源供應電壓與一第四電源供應電壓之間的該電源供應軌道電壓選擇為該複數個偶數匯流排轉發器之一較低電源供應軌道，其中該第三電源供應電壓大於該第四電源供應電壓。
  16. 如請求項15之方法，其進一步包含將該第三電源供應電壓提供為該複數個奇數匯流排轉發器之一較低電源供應軌道。
  17. 一種匯流排電路，其包含：複數個級聯式脈衝匯流排轉發器電路；及位於該等匯流排轉發器電路中至少每隔一個電路內之構件，該構件用於當一脈衝正自該等匯流排轉發器電路中之該至少每隔一個電路之一輸入端轉發時動態地升高該匯流排轉發器電路之一電源供應電壓量值，且當該脈衝業已轉發時降低該電源供應電壓量值，從而可藉由減少通過該等匯流排轉發器電路之漏電流而降低該匯流排電路之功率消耗。
  18. 如請求項17之匯流排電路，其中用於動態地提高一電源供應電壓量值之該構件包含位於該複數個級聯式匯流排轉發器電路中之構件，該構件用於當正在該匯流排轉發器電路處轉發該脈衝時動態地提高該複數個級聯式匯流排轉發器電路之一電源供應電壓量值。
  19. 如請求項17之匯流排電路，其中用於動態地提高一電源供應電壓量值之該構件包含位於該複數個級聯式匯流排轉發器電路中之每隔一個電路內之構件，該構件用於當 該脈衝正於該每一間隔匯流排轉發器電路中轉發時動態地升高該複數個級聯式匯流排轉發器電路之一電源供應電壓量值。
  20. 一種電子電路，其包含：複數個級聯式反相器，其包含：一第一電晶體，其具有一連接至一第一電源供應軌道之第一溝道連接；一第二電晶體，其具有一耦合至一第二電源供應軌道之第一溝道連接及一連接至該第一電晶體之一第二溝道連接之第二溝道連接；及一第一複數個選擇器，其具有一連接至一具有一第一電源供應電壓之第一電源供應之第一輸入端、一連接至一具有一低於該第一電源供應電壓之第二電源供應電壓之第二電源供應之第二輸入端，其中該選擇器選擇性地將該等級聯式反相器之每隔一者之反相器之一對應者之該第一電源供應軌道耦合至該第一電源供應與該第二電源供應兩者，且其中該等選擇器具有一連接至該對應反相器一輸入端之選擇輸入端。
  21. 如請求項20之電子電路，其中所有反相器中電源供應除該等反相器之該每隔一者外之該第一電源供應軌道連接至該第二電源供應。
  22. 如請求項20之電子電路，其進一步包含一第二複數個選擇器，其具有一連接至一具有一第三電源供應電壓之第三電源供應之第一輸入、一連接至一具有一低於該第三電源供應電壓之第四電源供應電壓之第四電源供應之第 二輸入端，其中該選擇器選擇性地將所有反相器中除電源供應該等反相器之該每隔一者外之一對應者之該第二電源供應軌道耦合至該第三電源供應及該第四電源供應兩者，且其中該第二複數個選擇器具有一連接至該對應反相器一輸入端之選擇輸入端。
  23. 如請求項22之電子電路，其中所有反相器中除該等反相器之該每隔一者外之該第一電源供應軌道連接至該電源供應。
  24. 如請求項23之電子電路，其中該等反相器之該每隔一者之該第二電源供應軌道連接於該第三電源供應。
  25. 如請求項22之電子電路，其中該等反相器之該每隔一者之該第二電源供應軌道連接至該第三電源供應。
TW096132645A 2006-09-01 2007-08-31 具動態電源供應軌道選擇之靜態脈衝匯流排電路及方法 TWI396384B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/469,578 US7882370B2 (en) 2006-09-01 2006-09-01 Static pulsed bus circuit and method having dynamic power supply rail selection

Publications (2)

Publication Number Publication Date
TW200832915A TW200832915A (en) 2008-08-01
TWI396384B true TWI396384B (zh) 2013-05-11

Family

ID=38713494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096132645A TWI396384B (zh) 2006-09-01 2007-08-31 具動態電源供應軌道選擇之靜態脈衝匯流排電路及方法

Country Status (8)

Country Link
US (1) US7882370B2 (zh)
EP (1) EP2062148B1 (zh)
JP (1) JP4603089B2 (zh)
KR (1) KR101091213B1 (zh)
AT (1) ATE472772T1 (zh)
DE (1) DE602007007491D1 (zh)
TW (1) TWI396384B (zh)
WO (1) WO2008025682A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201314939D0 (en) 2013-08-21 2013-10-02 Advanced Risc Mach Ltd Power signal interface
US20150277530A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Dynamic power supply unit rail switching

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255853B1 (en) * 1997-09-29 2001-07-03 Texas Instruments Incorporated Integrated circuit having dynamic logic with reduced standby leakage current
US20030038653A1 (en) * 1998-05-26 2003-02-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device including logic gate that attains reduction of power consumption and high-speed operation
US6900666B2 (en) * 2002-04-12 2005-05-31 University Of Rochester Dual threshold voltage and low swing domino logic circuits
US20060023519A1 (en) * 2004-07-27 2006-02-02 Seouk-Kyu Choi Method of operating a semiconductor device and the semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088141B2 (en) * 2004-10-14 2006-08-08 International Business Machines Corporation Multi-threshold complementary metal-oxide semiconductor (MTCMOS) bus circuit and method for reducing bus power consumption via pulsed standby switching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255853B1 (en) * 1997-09-29 2001-07-03 Texas Instruments Incorporated Integrated circuit having dynamic logic with reduced standby leakage current
US20030038653A1 (en) * 1998-05-26 2003-02-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device including logic gate that attains reduction of power consumption and high-speed operation
US6900666B2 (en) * 2002-04-12 2005-05-31 University Of Rochester Dual threshold voltage and low swing domino logic circuits
US20060023519A1 (en) * 2004-07-27 2006-02-02 Seouk-Kyu Choi Method of operating a semiconductor device and the semiconductor device

Also Published As

Publication number Publication date
US20080069558A1 (en) 2008-03-20
KR20090045363A (ko) 2009-05-07
TW200832915A (en) 2008-08-01
JP4603089B2 (ja) 2010-12-22
ATE472772T1 (de) 2010-07-15
JP2010501950A (ja) 2010-01-21
KR101091213B1 (ko) 2011-12-07
EP2062148A1 (en) 2009-05-27
WO2008025682A1 (en) 2008-03-06
US7882370B2 (en) 2011-02-01
DE602007007491D1 (de) 2010-08-12
EP2062148B1 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
US7521978B2 (en) Clock driver
US6617902B2 (en) Semiconductor memory and holding device
US6788122B2 (en) Clock controlled power-down state
US20050280442A1 (en) Semiconductor integrated circuit
US6946867B2 (en) Data output circuit and data output method
US20080001628A1 (en) Level conversion circuit
TWI396384B (zh) 具動態電源供應軌道選擇之靜態脈衝匯流排電路及方法
US6417790B1 (en) Low-power data serializer
US7295056B2 (en) Level shift circuit
US7924086B2 (en) Boosting circuit
US20080030250A1 (en) Flip-flop circuit
US6310493B1 (en) Semiconductor integrated circuit
CN114095004A (zh) 驱动电路
Fahim et al. Low-power high-performance arithmetic circuits and architectures
US6738273B2 (en) Charge pump drive signal recovery circuit
CN107404316B (zh) 信号复用装置
Deogun et al. A dual-VDD boosted pulsed bus technique for low power and low leakage operation
US6605972B1 (en) Integrated circuit with switched capacitor network for recycling power
JPH10190479A (ja) 並列／直列変換器
TWI408665B (zh) 閘極驅動電路
KR100452636B1 (ko) 반도체 메모리 장치용 클럭 발생기
US6577162B2 (en) Step-up circuit
Berwal et al. Low power conditional pulse control with Transmission Gate Flip-Flop
CN117037667A (zh) 栅极驱动电路及显示面板
CN115657788A (zh) 高速多相时钟产生电路、串行器及电子设备

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees