TWI394371B - 應用於驅動電路的緩衝器以及應用於負載裝置的驅動方法 - Google Patents

應用於驅動電路的緩衝器以及應用於負載裝置的驅動方法 Download PDF

Info

Publication number
TWI394371B
TWI394371B TW98103212A TW98103212A TWI394371B TW I394371 B TWI394371 B TW I394371B TW 98103212 A TW98103212 A TW 98103212A TW 98103212 A TW98103212 A TW 98103212A TW I394371 B TWI394371 B TW I394371B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
control circuit
signal
slew rate
Prior art date
Application number
TW98103212A
Other languages
English (en)
Other versions
TW201031116A (en
Inventor
Yaw Guang Chang
Chin Feng Hsu
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Priority to TW98103212A priority Critical patent/TWI394371B/zh
Publication of TW201031116A publication Critical patent/TW201031116A/zh
Application granted granted Critical
Publication of TWI394371B publication Critical patent/TWI394371B/zh

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

應用於驅動電路的緩衝器以及應用於負載裝置的驅動方法
本發明係有關於一種驅動電路緩衝器及其方法，尤指一種包含一個用來提供適當驅動能力之迴轉率控制電路的驅動電路緩衝器及其方法。
一般而言，驅動電路包含一緩衝器作為其最後一級，用來提供適當驅動能力來驅動耦合於該緩衝器之負載。然而，負載值會隨著不同的結構、材料以及輸入訊號而改變，以及該緩衝器之輸出訊號會隨著不同的負載而改變，因此，假若該緩衝器之輸出訊號必須要符合下列標準，如行動產業處理器介面(MIPI)的標準(舉例來說，其迴轉率(slew rate)不能超過一預定值)，則該緩衝器之輸出訊號便不能毫無限制的隨著負載變化。
因此，本發明的目的之一在於提供一種驅動電路緩衝器，其可在不受到負載變化影響的情況下提供一個適當的輸出訊號。
本發明之一實施例提供一種用於一驅動電路的緩衝器。該緩衝器包含一第一電晶體、一第二電晶體以及一迴轉率控制電路。該第一電晶體用以提供一電流至一輸出端。該第二電晶體則用以從該輸出端汲取一電流。該迴轉率控制電路用以依據該輸入訊號來控制複數個控制訊號中至少一個控制訊號的迴轉率，以控制該第一電晶體以及該第二電晶體的導通或關閉運作。該調控電路用以防止該第一電晶體以及該第二電晶體同時導通。
本發明之另一實施例提供一種用於一負載裝置的驅動方法。該驅動方法包含：(a)提供一第一電晶體，用以提供一電流至一輸出端；(b)提供一第二電晶體，用以從該輸出端汲取一電流；(c)根據該輸入訊號來控制該第一電晶體以及該第二電晶體至少其中之一的迴轉率以產生一輸出訊號輸入至該負載裝置；以及(d)防止該第一電晶體以及該第二電晶體同時導通。
根據以上所述，該輸出訊號之迴轉率可被良好的控制，因此可提供一個具有合適迴轉率的輸出訊號。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖為本發明之一實施例中一驅動電路之一緩衝器100的電路示意圖。如第1圖所示，緩衝器100包含一第一電晶體101、一第二電晶體103、一迴轉率控制電路105以及一調控電路107。第一電晶體101用以提供一電流I1 至一輸出端109，而第二電晶體103則用以從輸出端109汲取一電流I2 。在此例中，一負載裝置(未顯示於圖中)係耦接於輸出端109，如此一來，輸出端109提供一負載電流至該負載裝置。迴轉率控制電路105根據輸入訊號In來控制複數個控制訊號CS1 以及CS2 其中至少一個控制訊號的迴轉率，以控制第一電晶體101以及第二電晶體103的導通或關閉運作。請注意， 輸入訊號In可從調控電路107或其他來源得到，其取決於調控電路107的結構。
在此一實施例中，假若電晶體101及103同時導通，一個大電流將會從預定電位Vcc流至接地電位，如此一來，第一電晶體101以及第二電晶體103可能會因此受損，因此，調控電路107便用以防止第一電晶體101以及第二電晶體103同時導通。在此一實施例中，第一電晶體101為一P型金氧半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)，其源極耦合至一預定電位，以及第二電晶體103為一N型金氧半導體場效電晶體，其汲極耦合至第一電晶體101之汲極，以及其源極耦合至一接地電位。
第2圖為第1圖中所示之驅動電路中緩衝器之詳細結構實施例的電路示意圖。請注意，第2圖所示之結構僅作為範例說明之用，並非用來侷限本發明之範疇。在此實施例中，迴轉率控制電路105係為一延遲電路，其包含複數個電阻201、203以及複數個電容205、207，使得從調控電路107來的輸入訊號In可被延遲以據此控制複數個控制訊號InP以及InN(亦即第1圖中所示之控制訊號CS1 以及CS2 )其中至少一個控制訊號的迴轉率。除此之外，本實施例中之調控電路107包含複數個反相器209、211、一P型金氧半導體場效電晶體213以及一N型金氧半導體場效電晶體215。反相器209用以反相一原始訊號OS來產生一反相原始訊號IOS，而反相器211則用以將反相原始訊號IOS反相以產生一輸入訊號In。P型金氧半導體場效電晶體213之汲極耦接於P型金氧半導體場效電晶體101之閘極，此外，P型金氧半導體場效電晶體213的源極耦接於一特定電位以及其閘極則接收反相原始訊號IOS。N型金氧半導體場效電晶體215之汲極耦接於N型金氧半導體場效電晶體103之閘極，此外，N型金氧半導體場效電晶體215的源極耦接於一接地電位以及其閘極則接收反相原始訊號IOS。
第3圖為第2圖所示之實施例中訊號關係的示意圖。請同時參照第2圖及第3圖以便能更加清楚地了解本發明的技術特徵。如第3圖所示，原始訊號OS被反相器209反相來產生反相原始訊號IOS，所以反相原始訊號IOS具有一個反相於原始訊號OS的相位，而反相原始訊號IOS接著被再次反相來產生輸入訊號In，因此，輸入訊號In便具有與原始訊號OS相同的相位。接下來，迴轉率控制電路105延遲輸入訊號In來分別產生控制訊號InP及InN至電晶體101及103。如第3圖所示，控制訊號InP及InN分別具有複數個延遲區段X1 、X2 及Y1 、Y2 。電晶體101及103由控制訊號InP及InN所控制，因此，輸出訊號OUT便根據電晶體101及103的運作而產生。
如第3圖所示，區段Z1 、Z2 的迴轉率分別對應區段X1 、Y1 的迴轉率；同樣地，區段Z3 、Z4 的迴轉率亦分別對應區段X2 、Y2 的迴轉率。因此，藉由控制控制訊號InP及InN之迴轉率，便可控制好輸出訊號OUT的迴轉率。然而請注意，迴轉率控制電路105並不受限於以一延遲電路(例如一RC電路)來加以實現，其他可達成相同功能的電路亦屬本發明之範疇。對於控制訊號InP及InN而言，時段K1 ~K4之實線及虛線分別顯示存在P型金氧半導體場效電晶體213與N型金氧半導體場效電晶體215及沒有P型金氧半導體場效電晶體213與N型金氧半導體場效電晶體215的電壓曲線，如第3圖所示，很明顯可看出實線的上升及下降速率都快於虛線，因此，P型金氧半導體場效電晶體與N型金氧半導體場效電晶體確實可幫助電晶體101、103更加快速地導通/關閉。
另外特別的是，P型金氧半導體場效電晶體213與N型金氧半導體場效電晶體215皆由反相原始訊號IOS所控制，而反相原始訊號IOS並沒被迴轉率控制電路105所延遲，因此，P型金氧半導體場效電晶體213與N型金氧半導體場效電晶體215可較電晶體101、103更早被導通/關閉。所以端點X及Y的電壓可被快速的提升至Vcc或降至接地電位，以及電晶體101、103可快速地關閉，因此便可防止電晶體101、103被同時導通。
第4圖為第1圖中所示之驅動電路中緩衝器的另一個詳細結構實施例的電路圖。與第2圖所示之實施例來做比較，迴轉率控制電路401包含一N型金氧半導體場效電晶體403及一P型金氧半導體場效電晶體405，用來取代電阻以及電容。熟知此項技藝者可輕易了解到，依據金氧半導體場效電晶體所對應的尺寸，金氧半導體場效電晶體可同樣達到原本RC延遲電路的功能，故該RC延遲電路便可以被加以替換。在一實施例中，N型金氧半導體場效電晶體403及P型金氧半導體場效電晶體係為具有長通道長度的金氧半導體場效電晶體以取代該RC延遲電路。
也就是說，N型金氧半導體場效電晶體403及P型金氧半導體場效電晶體405可藉由調整其尺寸大小去控制端點X及Y的迴轉率。舉例來說，N型金氧半導體場效電晶體403可用於控制端點X的訊號上升速度，如此可產生輸出訊號OUT之上升邊緣。另外，P型金氧半導體場效電晶體405可用於控制端點Y的訊號下降速度，如此可產生輸出訊號OUT之下降邊緣。此外，第4圖所示之緩衝器400另包含一致能電路407，用以致能(enable)或去能(disable)迴轉率控制電路401以及一控制電路(其包含有P型金氧半導體場效電晶體409、N型金氧半導體場效電晶體411以及反相器413、415)。在此例中，致能電路407包含一致能訊號產生器417、一反相器419、複數個開關裝置421、423、一反或(NOR)閘425以及一反及(NAND)閘427。
致能訊號產生器417產生一致能訊號EN，反相器419產生一反相致能訊號IEN，以及開關裝置421、423則根據致能訊號EN來運作。反或閘425接收反相原始訊號IOS以及反相致能訊號IEN，並具有一輸出端耦接於P型金氧半導體場效電晶體409之閘極。反及閘427接收反相原始訊號IOS以及致能訊號EN，並具有一輸出端耦接於N型金氧半導體場效電晶體411之閘極。迴轉率控制電路401以及包含P型金氧半導體場效電晶體409、N型金氧半導體場效電晶體411以及反相器413、415之調控電路可藉由此結構而利用致能訊號EN使其致能或去能。
除此之外，為了提供高負載足夠的驅動能力，第1圖及第2圖所示之電晶體101、103或第4圖所示之電晶體402、404的金氧半導體場效電晶體類型可進行適當的選用，以使得這些電晶體能夠提供大電流。在一實施例中，第1圖及第2圖所示之電晶體101、103或者第4圖所示之電晶體402、404為長通道寬度的金氧半導體場效電晶體。如熟知此項技藝者所知，金氧半導體場效電晶體的電流與其通道寬長比(W/L )成正比(如一電流方程式所示：Id=1/2 u Cox(W/L )(Vgs -Vt )/2)，因此，金氧半導體場效電晶體的通道寬長比越大，就能提供較大的電流以及迴轉率。
綜上所述，輸出訊號之迴轉率可被良好地控制，因此便可提供一個具有合適迴轉率的輸出訊號。除此之外，即使當輸出訊號用於一高負載時，因為使用了長通道寬度或長通道長度的金氧半導體場效電晶體，輸出訊號並不容易被影響。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
101、103、213、215、402、403、404、405、409、411．．．電晶體
105、401．．．迴轉率控制電路
107．．．調控電路
109．．．輸出端
201、203．．．電阻
205、207．．．電容
209、211、413、415、419．．．反相器
407．．．致能電路
417．．．致能訊號產生器
421、423．．．開關裝置
425．．．反或閘
427．．．反及閘
第1圖為本發明之一實施例中一驅動電路之一緩衝器的電路示意圖。
第2圖為第1圖中所示之驅動電路中緩衝器之詳細結構實施例的電路示意圖。
第3圖為第2圖所示之實施例中訊號關係的示意圖。
第4圖為第1圖中所示之驅動電路中緩衝器之另一詳細結構實施例的電路示意圖。
101、103．．．電晶體
105．．．迴轉率控制電路
107．．．調控電路
109．．．輸出端

Claims (14)

  1. 一種應用於一驅動電路之緩衝器，包含：一第一電晶體，用以提供一電流至一輸出端；一第二電晶體，耦接於該第一電晶體，用以從該輸出端汲取一電流；一迴轉率控制電路，耦接於該第一電晶體、該第二電晶體以及一輸入訊號，用以依據該輸入訊號來控制複數個控制訊號中至少一個控制訊號的迴轉率，以控制該第一電晶體以及該第二電晶體的導通或關閉運作；一調控電路，耦接於該第一電晶體以及該第二電晶體，用以防止該第一電晶體以及該第二電晶體同時導通；以及一致能電路，用以致能或去能該迴轉率控制電路以及該調控電路，包含：一致能訊號產生器，用以產生一致能訊號，其中該迴轉率控制電路僅根據該致能訊號決定被致能或被去能；至少一開關元件，耦接於該迴轉率控制電路、該致能訊號產生器以及該輸入訊號之間，用以決定該迴轉率控制電路以及該致能訊號產生器間是否導通，以及該迴轉率控制電路是否能接收該輸入訊號。
  2. 如申請專利範圍第1項所述之緩衝器，其中該第一電晶體為一第一P型金氧半導體場效電晶體，其源極耦接至一預定電位；該第 二電晶體為一第一N型金氧半導體場效電晶體，其汲極耦接至該第一P型金氧半導體場效電晶體之汲極，以及其源極耦接至一接地電位。
  3. 如申請專利範圍第2項所述之緩衝器，其中該調控電路包含：一第一反相器，用以反相一原始訊號來產生一反相原始訊號；一第二反相器，用以反相該反相原始訊號來產生該輸入訊號；一第二P型金氧半導體場效電晶體，其汲極耦接於該第一P型金氧半導體場效電晶體之閘極，其源極耦接於一特定電位以及其閘極用以接收該反相原始訊號；以及一第二N型金氧半導體場效電晶體，其汲極耦接於該第一N型金氧半導體場效電晶體之閘極，其源極耦接於一接地電位以及其閘極用以接收該反相原始訊號。
  4. 如申請專利範圍第3項所述之緩衝器，其中該致能電路包含：一第三反相器，耦接於該致能訊號產生器，用以產生一反相致能訊號；至少一個開關裝置，耦接於該迴轉率控制電路以及該致能訊號產生器，用以根據該致能訊號來運作；一反或閘，用以接收該反相原始訊號以及該反相致能訊號，該反或閘具有一輸出端耦接於該第二P型金氧半導體場效電晶體之閘極；以及一反及閘，用以接收該反相原始訊號以及該致能訊號，該反 及閘具有一輸出端耦接於該第二N型金氧半導體場效電晶體之閘極。
  5. 如申請專利範圍第1項所述之緩衝器，其中該迴轉率控制電路係為一延遲電路，用以延遲該輸入訊號來產生一延遲輸入訊號以控制該第一電晶體以及該第二電晶體。
  6. 如申請專利範圍第5項所述之緩衝器，其中該迴轉率控制電路係為一RC延遲電路。
  7. 如申請專利範圍第1項所述之緩衝器，其中該迴轉率控制電路包含：一第三N型金氧半導體場效電晶體，其汲極耦接於該第一P型金氧半導體場效電晶體之閘極以及其源極耦接於一接地電位；以及一第三P型金氧半導體場效電晶體，其汲極耦接於該第一N型金氧半導體場效電晶體之閘極以及其源極耦接於一預定電位。
  8. 如申請專利範圍第1項所述之緩衝器，另包含：一第一反相器，用以反相一原始訊號來產生一反相原始訊號；以及一第二反相器，用以反相該反相原始訊號來產生該輸入訊號。
  9. 一種應用於一負載裝置之驅動方法，包含：(a)提供一第一電晶體，用以提供一電流至一輸出端；(b)提供一第二電晶體，用以從該輸出端汲取一電流；(c)使用一迴轉率控制電路根據一輸入訊號來控制該第一電晶體以及該第二電晶體中至少其中之一的迴轉率，以產生一輸出訊號輸入至該負載裝置；(d)防止該第一電晶體以及該第二電晶體同時導通；(e)使用一致能訊號產生器產生一致能訊號來致能或失能該迴轉率控制電路，其中該迴轉率控制電路僅根據該致能訊號控制被致能或被失能；以及(f)於該致能訊號產生器、該迴轉率控制電路以及該輸入訊號間提供至少一開關元件以決定該該致能訊號產生器以及該迴轉率控制電路間是否導通，以及決定該迴轉率控制電路是否能接收該輸入訊號。
  10. 如申請專利範圍第9項所述之驅動方法，其中該第一電晶體為一第一P型金氧半導體場效電晶體，其源極耦接至一預定電位；以及該第二電晶體為一第一N型金氧半導體場效電晶體，其汲極耦接至該第一P型金氧半導體場效電晶體之汲極以及其源極耦接至一接地電位。
  11. 如申請專利範圍第10項所述之驅動方法，其中步驟(d)使用一調 控電路，其包含：一第一反相器，用以反相一原始訊號來產生一反相原始訊號；一第二反相器，用以反相該反相原始訊號來產生該輸入訊號；一第二P型金氧半導體場效電晶體，其汲極耦接於該第一P型金氧半導體場效電晶體之閘極，其源極耦接於一特定電位以及其閘極用以接收該反相原始訊號；以及一第二N型金氧半導體場效電晶體，其汲極耦接於該第一N型金氧半導體場效電晶體之閘極，其源極耦接於一接地電位以及其閘極用以接收該反相原始訊號。
  12. 如申請專利範圍第9項所述之驅動方法，其中步驟(c)利用一延遲電路，用以延遲該輸入訊號來產生一延遲輸入訊號以控制該第一電晶體以及該第二電晶體。
  13. 如申請專利範圍第12項所述之驅動方法，其中步驟(c)所使用之該延遲電路係為一RC延遲電路。
  14. 如申請專利範圍第9項所述之驅動方法，其中該迴轉率控制電路包含：一第三N型金氧半導體場效電晶體，其汲極耦接於該第一P型金氧半導體場效電晶體之閘極以及其源極耦接於一接地電位；以及一第三P型金氧半導體場效電晶體，其汲極耦接於該第一N 型金氧半導體場效電晶體之閘極以及其源極耦接於一預定電位。
TW98103212A 2009-02-02 2009-02-02 應用於驅動電路的緩衝器以及應用於負載裝置的驅動方法 TWI394371B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98103212A TWI394371B (zh) 2009-02-02 2009-02-02 應用於驅動電路的緩衝器以及應用於負載裝置的驅動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98103212A TWI394371B (zh) 2009-02-02 2009-02-02 應用於驅動電路的緩衝器以及應用於負載裝置的驅動方法

Publications (2)

Publication Number Publication Date
TW201031116A TW201031116A (en) 2010-08-16
TWI394371B true TWI394371B (zh) 2013-04-21

Family

ID=44854410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98103212A TWI394371B (zh) 2009-02-02 2009-02-02 應用於驅動電路的緩衝器以及應用於負載裝置的驅動方法

Country Status (1)

Country Link
TW (1) TWI394371B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049863B2 (en) * 2004-07-13 2006-05-23 Skyworks Solutions, Inc. Output driver circuit with reduced RF noise, reduced power consumption, and reduced load capacitance susceptibility

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049863B2 (en) * 2004-07-13 2006-05-23 Skyworks Solutions, Inc. Output driver circuit with reduced RF noise, reduced power consumption, and reduced load capacitance susceptibility

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Matano, T.; Takai, Y.; Takahashi, T.; Sakito, Y.; Fujii, I.; Takaishi, Y.; Fujisawa, H.; Kubouchi, S.; Narui, S.; Arai, K.; Morino, M.; Nakamura, M.; Miyatake, S.; Sekiguchi, T.; Koyama, K.; , "A 1-Gb/s/pin 512-Mb DDRII SDRAM using a digital DLL and a slew-rate-controlled output buffer," Solid-State Circuits, IEEE Journal of , vol.38, no.5, pp. 762- 768, May 2003 *
全文Yang, L.; Yuan, J.S.; , "Output buffer design for low noise and load adaptability," Circuits, Devices and Systems, IEE Proceedings - , vol.152, no.2, pp. 146- 150, 8 April 2005 *

Also Published As

Publication number Publication date
TW201031116A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
US11876510B2 (en) Load driver
US8754679B2 (en) Low current power-on reset circuit and method
US11128285B2 (en) Input/output circuit and method
US10715132B2 (en) Gate driver circuit of power transistor, and motor driver circuit
JP3905401B2 (ja) 半導体集積回路
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
JP2011211836A (ja) スイッチングデバイス駆動装置および半導体装置
US10903840B2 (en) Pad tracking circuit for high-voltage input-tolerant output buffer
JP5211889B2 (ja) 半導体集積回路
US11722132B2 (en) Semiconductor integrated circuit device and semiconductor system including the same
US20140167823A1 (en) Power on reset (por) circuit
US9292024B2 (en) Power gating circuit
US20200195250A1 (en) Level shifter and driver circuit including the level shifter
US20150381161A1 (en) Glitch suppression in an amplifier
TWI394371B (zh) 應用於驅動電路的緩衝器以及應用於負載裝置的驅動方法
TWI707528B (zh) 開關控制電路
JP2018085883A (ja) ゲート駆動装置
JP2017041139A (ja) Ｌｄｏ回路
JP3684210B2 (ja) Ｃｍｏｓ出力バッファー回路
WO2018152719A1 (zh) 方波产生方法及方波产生电路
CN101807909B (zh) 应用于驱动电路的缓冲器以及应用于负载装置的驱动方法
CN112134553B (zh) 开关控制电路与开关电路
WO2013054465A1 (ja) 絶縁ゲート型デバイスの駆動回路
KR101231125B1 (ko) Cmos 트랜지스터의 pmos 트랜지스터 게이트 전압 제어 회로
JP2024010787A (ja) ゲート駆動回路及び半導体装置