TWI390672B - 具有双載子接面電晶體之相變材料（ｐｃｍ）記憶體裝置、及用於製造此裝置之方法 - Google Patents
具有双載子接面電晶體之相變材料（ｐｃｍ）記憶體裝置、及用於製造此裝置之方法 Download PDFInfo
- Publication number
- TWI390672B TWI390672B TW097104204A TW97104204A TWI390672B TW I390672 B TWI390672 B TW I390672B TW 097104204 A TW097104204 A TW 097104204A TW 97104204 A TW97104204 A TW 97104204A TW I390672 B TWI390672 B TW I390672B
- Authority
- TW
- Taiwan
- Prior art keywords
- heating element
- pcm
- central axis
- emitter
- bjt
- Prior art date
Links
- 239000012782 phase change material Substances 0.000 title claims description 103
- 238000000034 method Methods 0.000 title claims description 45
- 238000010438 heat treatment Methods 0.000 claims description 125
- 239000000758 substrate Substances 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 31
- 239000011800 void material Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 229910000618 GeSbTe Inorganic materials 0.000 description 3
- 229910005900 GeTe Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000009834 vaporization Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Bipolar Transistors (AREA)
Description
本發明的實施例涉及電子記憶體裝置領域，以及更尤其涉及相變材料(PCM)記憶體裝置及其製造方法。
例如動態隨機存取記憶體之電子記憶體裝置的記憶體單元典型地使用多個電子零件以保存資料。例如，為了儲存資料，在此種記憶體單元中典型地使用例如電晶體、二極體、及/或電容器之電子元件之組合以儲存或者不儲存電荷。如果電荷被儲存在此種記憶體單元中，則可以顯示邏輯"1"，以及如果沒有電荷被儲存在此種記憶體單元中，則可以顯示邏輯"0"。
一種用於儲存資料的替代方式為：使用由相變材料(PCM)製之記憶體單元。PCM為一種材料，其可以藉由提高或者降低溫度而置於至少兩種物理狀態中：結晶狀態、與非結晶狀態。藉由改變PCM材料的物理狀態，亦可以改變材料某些特徵、例如電阻。可以使用此種性質以形成由PCM所製成的記憶體單元(在此處稱為“PCM單元”)。
此種記憶體單元典型地須要例如：開關、與加熱元件之額外零件，以便作用為記憶體單元。使用開關以驅動此提供記憶體單元所需熱之加熱元件，以改變記憶體單元中PCM的物理狀態。不幸的是，因為此等額外零件的存在，這些記憶體裝置傾向於大，且其在晶片實體(chip real estate)上會留下相對較大的痕跡。因此，截至目前為止，其作為電子記憶體裝置的使用受到限制。
根據本發明的各種實施例，提供了用於製造高度緊密PCM記憶體裝置之新的方法。所述方法可以包括：在基板上形成雙載子接面電晶體(BJT)結構，此包括在基板上產生BJT結構的基極、與在基板相對基極上產生BJT結構的射極。然後可以在BJT結構的射極上建構加熱元件，其中，加熱元件包括此種材料，而在當被提供來自射極電流時會產生熱。然後，可以相對於BJT結構之加熱元件上製成相變材料(PCM)單元。
在一些實施例中，建構加熱元件的步驟可以包括：在射極上建構加熱元件，以致於加熱元件的中心軸與BJT結構的中心軸相同，BJT結構的中心軸是BJT結構的射極和基極的共同中心軸。對於這些實施例，建構PCM單元的步驟可以包括：在加熱元件上構建PCM單元，以致於PCM單元的中心軸不對準加熱元件的中心軸。然而，在替代實施例中，PCM單元可以構建在加熱元件上，以致於PCM單元的中心軸與加熱元件的中心軸相同。
在一些實施例中，BJT結構可以在氧化物層內形成。對於這些實施例，加熱元件的建構可以包括：回蝕BJT的射極以去除射極的一部份，因而形成空區(void)，以及在空區中建構加熱元件。電性接觸可以形成在被回蝕的射極的表面上的空區的底部，並且加熱元件的建構可以包括在電性接觸上建構加熱元件。
在一些實施例中，藉由在空區內成長間隔件、至少在所成長的間隔件之頂上沈積加熱元件材料以形成：具有加熱孔的環形加熱元件，並且將氧化物沈積到加熱孔中，而以氧化物填充加熱孔，可以在空區內構造加熱元件。對於這些實施例，加熱元件材料可包括TiN和TaN中的至少一種。
在一些實施例中，加熱元件的建構可以包括：將加熱元件材料沈積到藉由回蝕操作而產生的空區中，以加熱材料填充空區，形成塊形加熱元件，該塊形加熱元件不具有孔。對於此等實施例，加熱元件材料包括鎢。
在一些實施例中，PCM單元的構建可以包括：在PCM單元上構建電極。對於此等實施例，該方法更包括：以氧化物層遮蓋PCM單元和電極，並且在氧化物層中形成耦接到電極的通孔。第一金屬1 (M1)層可以在氧化物層上被圖案化，包括將圖案化的M1層耦接到通孔。在一些實施例中，BJT結構的形成可以包括：在基板上產生n-型基極以及在n-型基極上產生p-型射極。
根據本發明的各種實施例，提供了一種裝置，其包括雙載子接面電晶體(BJT)結構、環形加熱元件、以及PCM單元。尤其是，BJT結構具有：設置在基板之上的基極、與設置在基板之相對基極之頂上之射極。環形加熱元件設置在BJT結構的射極上，其中，加熱元件包括一種材料，其當被提供來自射極的電流時會產生熱。PCM單元設置在BJT結構之相對加熱元
件上。
在一些實施例中，環形加熱元件可以具有填充有氧化物的加熱孔。對於此等實施例，加熱元件可以具有與BJT結構的中心軸相同的中心軸，BJT結構的中心軸是BJT結構的射極和基極的共同中心軸。在一些實施例中，PCM單元可以具有與加熱元件的中心軸不對準的中心軸。在一些實施例中，BJT結構可以具有：n-型基極、與設置在n-型基極之上的p-型射極。
根據一些可替代的實施例，提供了一種裝置，該裝置包括BJT結構、塊形加熱元件、以及PCM單元。對於這些實施例，BJT結構具有：設置在基板頂上的基極、與設置在基板相對基極頂上之射極。塊形加熱元件設置在BJT結構的射極上、並且包括此種材料，而當其被提供來自射極電流時會產生熱。PCM單元設置在BJT結構之相對加熱元件上。
在一些實施例中，塊形加熱元件沒有孔。對於這些實施例，加熱元件可以具有與BJT結構的中心軸相同的中心軸，BJT結構的中心軸是BJT結構的射極和基極的共同中心軸。在一些實施例中，PCM單元可以具有與加熱元件的中心軸相同的中心軸。在一些實施例中，BJT結構可以包括：n-型基極、以及設置在n-型基極之上的p-型射極。
其他特性被認為是本發明的實施例之特徵，而在所附申請專利範圍中說明。
本發明此等實施例藉由以下詳細說明並參考所附圖式而可以容易地瞭解。為了方便說明，類似參考號碼代表類似結構元件。本發明之實施例藉由舉例說明，而並非藉由在所附圖式中之圖式之限制而說明。
在以下詳細說明中，參考形成此說明一部份之所附圖式，其中類似參考號碼代表類似部件，以及其中顯示可以實施本發明之說明實施例。應瞭解，可以使用其他實施例，且可以作結構或邏輯改變，而不會偏離本發明之範圍。因此，以下詳細說明其意義並非為限制，以及此根據本發明實施例之範圍是有所附申請專利範圍與其等同物而界定。
此說明可以使用“在一實施例中”、“在此等實施例中”、“一些實施例”、“在各種實施例中”，其可以各指一個或更多個相同或不同的實施例。此外，
關於本發明的實施例所使用之專用語“包含”、“包括”、“具有”為同義詞。
片語“A/B”意義為A或B。為了本發明的目的，片語“A及/或B”的意義為“(A)、(B)或(A和B)”。片語“A、B和C中的至少一個”的意義為“(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)”。片語“(A)B”的意義為“(B)或(AB)”，即，A是可選擇元素。
根據本發明的各種實施例，提供製過程而在基板結構上形成一個或更多個PCM記憶體裝置，此所產生PCM記憶體裝置為高度緊密，並且具有堆疊式結構，這種堆疊式結構在晶片實體上留下相當小的涵蓋面積。這些PCM記憶體裝置可以包括：與加熱元件耦接的PCM單元、以及與加熱元件耦接以向加熱元件提供電流的BJT。在以下說明中將更詳細地說明本發明的各種實施例之此等與其他觀點。
參考第1圖，其說明根據本發明的各種實施例堆疊式PCM記憶體裝置。PCM記憶體裝置10包括：PCM單元12、加熱元件14、以及BJT 16。在一些實施例中，PCM單元12可被使用作為記憶體裝置中的記憶體單元。PCM單元12可以由相變材料構成，該相變材料可以在至少兩種不同物理狀態(例如：晶態和非晶態)之間轉換。這種材料之例包括例如GeTe、GeSbTe等。對於此等實施例，BJT 16可以為PNP-型BJT(或者NPN-型BJT)，使用作為對加熱元件14供應電流的開關，加熱元件14在當以電流供應時，將PCM單元10之至少一部份加熱。
在下文中，說明在基板上製造兩個堆疊式PCM記憶體裝置的過程。然而，應注意，這些相同的過程也可使用在可替代的實施例中，以便在基板上製造單個堆疊式PCM記憶體裝置或者三個或更多個PCM記憶體裝置。在以下全部說明中所使用之單詞“構建”、“構造”、“形成”、“產生”和“製造”、除非另外說明是可以互換，因此其為同義的。
現在參考第2圖以說明根據本發明的各種實施例在基板上形成兩個PNP-型BJT的過程。在一些實施例中，過程20可以與第14圖中的過程100和第26圖中的過程200組合使用，以便形成在第36圖(第36圖說明記憶體單元陣列的平面圖)中所說明的記憶體單元之陣列300的記憶體單元。另外參考第3圖到第13圖以說明過程20，此等圖一般為在過程20之不同
階段之基板結構之側視圖。更特定而言，第3圖到第13圖(以及第15圖到第25圖和第26圖到第35圖)一般為被處理以形成在第36圖中說明兩個記憶體單元之基板之側視圖(即，第36圖的AA'或BB'透視圖)。當在方塊22中提供P-摻雜矽基板(“P-基板”)時，可以開始過程20。在一些實施例中，P-基板可以設置在另一基板之頂上。然後，在方塊24中，可以藉由氧化物(Ox)沈積而在P-基板之頂上形成第一氧化物層。然後，在方塊26中，可以在P-基板相對之氧化物層上沈積第一硬遮罩之層。在一些示例中，第一硬遮罩(或者簡稱為"HM")可以是第一氮化物HM。第3圖說明所產生的基板結構，包括：P-基板60、第一氧化物層62、以及第一HM 64。
然後在方塊28中，可以在第一HM 64上沈積一層光阻(PR)66，如第4圖所說明。然後在方塊30中，可將PR 66圖案化，如第5A圖所說明(第5B圖說明第5A圖的PR 66和HM 64的俯視圖)。其次，可以如第6圖所說明在方塊32實施蝕刻操作以產生空區，在此空區隨後可產生BJT的基極。該蝕刻操作可以去除第一HM 64和第一氧化物層62的沒有被圖案化的PR 66所保護或覆蓋的部份。因此，形成空區68。然後，在方塊34可以去除圖案化的PR 66，如第7圖說明。其次，在方塊36中可以執行選擇性n-型磊晶成長，其造成空區68被n-型磊晶70填充，如第8圖所示。n-型磊晶70也可以覆蓋第一HM64。在方塊38中，執行化學機械拋光(CMP)操作，以去除第一HM 64上過量的磊晶70，如第9圖所示。因此，為將要製造的兩個BJT結構，而形成兩個n-型基極72。
其次，可以形成用於建構兩個BJT結構的p-型射極。為了形成所述射極，可以藉由在方塊40中執行氧化物沈積操作、在方塊42中執行HM沈積操作、在方塊44中執行PR沈積操作、在方塊46中執行PR圖案化操作、以及在方塊48中執行蝕刻操作、而在n-型基極72上產生空區76。方塊40、42、44、46和48對應於且鏡像於方塊24、26、28、30和32，且因此將不進一步說明。在第10A圖中說明所產生之基板結構，其包括：第二氧化物層63、第二HM65、圖案化PR 78、以及空區76，在空區76可產生用於建構BJT結構的p-型射極。第10B圖說明第10A圖的圖案PR 78的俯視圖。第10B圖亦說明兩個n-型基極72和可以被類似地形成用於另外n-型基極
72。然後，在方塊50可以去除圖案PR 78，如同於第11圖中說明。
然後，在方塊52中可執行選擇性p-型磊晶(epi)成長操作，其造成空區76被p-型磊晶78填充，如第12圖說明。此所產生P-型磊晶78亦可以覆蓋第二HM 65。為了去除第二HM 65頂上所形成的過量p-型磊晶，在方塊54中可執行CMP操作。在第13圖說明所產生之基板結構，其包括兩個PNP-型BJT結構82。這兩個PNP型BJT結構82包括：p-型射極80、n-型基極72、以及p-型集極(即，P-基板60)。雖然過程20用於形成PNP-型BJT結構，但是在替代實施例中，過程20可以被稍微修改，以形成NPN-型BJT結構而非PNP-型BJT結構。例如，藉由以N-基板來替代開始的P-基板，且以p-型磊晶替代在方塊36中使用的n-型磊晶等，而形成NPN-型BJT結構。
一旦已經建構BJT結構82，可以使用至少兩個替代過程，以便以在第13圖的BJT結構82上，建構與堆疊加熱元件和PCM單元。如同將進一步說明，在第一過程中，可以在BJT結構82上建構和堆疊環形加熱元件，而在第二過程中，可以在BJT結構82上建構與和堆疊塊形加熱元件。
第14圖是根據本發明的各個實施例的過程，用於在BJT結構上建構和堆疊環形加熱元件，以及用於構建PCM單元並將其耦接到環形加熱元件。在一些實施例中，過程100可以使用第13圖的BJT結構82來執行。當如第15圖所說明，對BJT結構82的射極80執行選擇性回蝕操作，以去除射極80的至少頂部部份時，可以在方塊102處開始過程100。因此，形成空區130，在空區130處可隨後構造環形加熱元件。
在方塊104中可執行矽化操作，以便在空區130的底部以及射極80的頂表面上形成矽化物層(“矽化物”)132，如同第16圖中所說明。形成的矽化物132可以是導電的，並且可以作為用於將要建構於在矽化物132之頂上的射極80和環形加熱元件的電性接觸。其次，在方塊108中可執行間隔件成長操作，此導致在矽化物132頂上的空區130中、並且靠著第二氧化物層63和第二HM 65形成間隔件134。注意，間隔件134具有寬的基底並且朝著空區130的開口逐漸變窄。
然後，在方塊110中可執行加熱元件材料的沈積，使得在第二HM 65、
間隔件134和矽化物132之頂上形成加熱元件材料層136，如第18圖所說明。加熱元件材料層133可以由例如TiN、TaN等之當電流施加到材料上時可生熱的材料組成。在沈積加熱元件材料層136之後，可以形成加熱孔138。在方塊112中可執行氧化物填充操作，以用氧化物140或者其他絕熱材料填充加熱孔138，如同於第19圖中所說明。在方塊114中可以藉由CMP操作來去除第二HM 65之頂上的過量的氧化物140和過量的加熱元件材料層136。在第20圖中說明此所產生之基板結構。尤其是，第20圖顯示直接設置在矽化物132上方並與其耦接(即，接觸)的兩個環形加熱元件142，其進一步耦接到BJT結構82的p-型射極。環形加熱元件142包括以氧化物144填充的加熱孔138。
然後在方塊116中可執行PCM和頂部電極層的沈積。在第21圖中說明所產生之基板結構。尤其是，第21圖說明位於環形加熱元件142、氧化物144、和第二HM 65之上的PCM層146、以及位於PCM層146之上的頂部電極層148。在各種實施例中，PCM層146可以由GeTe、GeSbTe等構成。
然後在方塊118中可將PCM層146和頂部電極層148圖案化，以形成PCM單元150和頂部電極152，如第22圖中所示。雖然沒有說明，但是如果從第22圖的基板結構的上方觀看，PCM單元150和頂部電極152可具有矩形、圓形或任何其他形狀型式。注意，PCM單元150從環形加熱元件142有所偏移。也就是說，雖然環形加熱元件142的中心軸143可以與各BJT結構82的中心軸143(即，射極80和基極72的共同軸)相同，但是PCM單元150的中心軸151可以不對準各環形加熱元件142的中心軸143。這可以有利地允許更有效地加熱PCM單元150。也就是說，當加熱元件142被BJT結構82的射極80驅動時，PCM單元150的中心部份可有利地在PCM單元150的外部部份被加熱之前而首先被加熱。因此，第2說明根據各種實施例的具有環形加熱元件142的兩個堆疊式PCM記憶體裝置。
在方塊120中可以進一步實施氧化物遮蓋操作，以在頂部電極152和PCM單元150上沈積氧化物覆蓋層154，如第23圖所示。然後在方塊122中可在氧化物覆蓋層154上執行通孔形成操作，以便在氧化物覆蓋層154
中並在頂部電極152之頂上產生通孔156。然後可在方塊124中執行第一金屬(M1)層沈積操作，使得M1層158沈積在氧化物覆蓋層154上，如同於第24圖中所示。最後，M1層158可以被圖案化，以形成圖案化的M1層160，如第25圖所示。在一些實施例中，圖案化的M1層160可以是記憶體裝置的位線。
第26圖是根據本發明的各種實施例的一各替代過程，用於在BJT結構上建構和堆疊塊形加熱元件、以及用於構建PCM單元、並將其耦接到塊形加熱元件。在一些實施例中，過程200可以使用第13圖的BJT結構82來執行。當如同如第27圖中所示，在BJT結構82的射極80上執行選擇性回蝕操作、以去除射極80的至少頂部部份時，過程200可以在方塊202開始。因此，可形成空區130，在空區130可以隨後建構塊形加熱元件。
在方塊204中可執行矽化操作，以在空區130的底部和射極80的頂表面上形成矽化物層(“矽化物”)132，如第28圖中所說明。形成的矽化物132可以是導電的，並且可以作為用於將要建構在矽化物132之頂上的射極80和環形加熱元件的電性接觸。
然後可以在方塊208中沈積塊加熱元件材料230，以填充空區130，如第29圖所示。如銅進一步說明，塊加熱元件材料230也可沈積在第二HM 65之上與頂上。在一些實施例中，塊加熱元件材料230可以由：鎢、或者其他型式的回應於電流而產生熱的加熱元件材料構成。然後可以在方塊210中執行CMP操作，以去除第二HM 65上方的過量的塊加熱元件材料230。因此，可以在矽化物132之頂上形成沒有孔或空區的塊形加熱元件232，如同於第30圖中所示。
然後，可以在方塊212中執行PCM和頂部電極層的沈積。在第31圖中說明所產生之基板結構。尤其是，第31圖說明：位於塊形加熱元件232和第二HM65之頂上的PCM層246、以及位於PCM層246之上的頂部電極層248。在各種實施例中，PCM層可以由GeTe、GeSbTe等構成。
然後，可以在方塊214中可以將PCM層246和頂部電極層248圖案化，以形成PCM單元250和頂部電極252，如同於第32圖中所示。從第32圖的基板結構的上方觀之，PCM單元250和頂部電極252可具有矩形、圓形、
或任何其他形狀型式。注意，與前面所述的PCM單元250被從環形加熱元件142偏移的情況(參見第22圖)不同，PCM單元250可以被形成為對準各塊形加熱元件232和BJT結構82(例如，射極80和基極72)並直接位於其上。也就是說，在此情況中，PCM單元250可以與各塊形加熱元件232以及其各BJT結構82具有相同的中心軸251(即，由各塊形加熱元件232、射極80、以及基極72所共用的共同中心軸)。此種堆疊式結構可以在晶片實體上產生相對較小的痕跡。因此，第32圖說明根據各種實施例的具有塊形加熱元件232的兩個堆疊式PCM記憶體裝置。
還可在方塊216中進一步實施氧化物遮蓋操作，以在頂部電極252和PCM單元250上沈積氧化物覆蓋層254，如同第33圖中所示。然後，可在方塊218中在氧化物覆蓋層254上執行通孔形成操作，以在氧化物覆蓋層254中並在頂部電極252之頂上產生通孔256。然後，可在方塊220中執行第一金屬(M1)層沈積操作，使得M1層258沈積在氧化物覆蓋層254上，如同於第34圖中所示。最後，M1層258可以被圖案化，以形成圖案化的M1層260，如第35圖所示。在一些實施例中，圖案化的M1層260可以是記憶體裝置的位元線。
雖然在此圖示與說明特定實施例，但是熟習此技術與其他技術人士瞭解，可以廣泛種類之替代及/或等同執行方式，以取代所圖示與說明特定實施例，而不會偏離本發明之範圍。本申請案之用意在於包括在此所討論實施例之任何調整或變化。因此，其顯示且用意為：本發明之各種實施例僅受限於申請專利範圍與其等同物。
10‧‧‧相變材料(PCM)記憶體裝置
12‧‧‧PCM單元
14‧‧‧加熱元件
16‧‧‧雙載子接面電晶體(BJT)
20‧‧‧過程
22、24、26‧‧‧方塊
28、30、32‧‧‧方塊
34、36、38‧‧‧方塊
40、42、44‧‧‧方塊
46、48、50‧‧‧方塊
52、54‧‧‧方塊
60‧‧‧P-基板
62‧‧‧第一氧化物層
63‧‧‧第二氧化物層
64‧‧‧第一硬遮罩(HM)
65‧‧‧第二硬遮罩(HM)
66‧‧‧光阻(PR)
68‧‧‧空區
70‧‧‧磊晶
72‧‧‧n-型基極
76‧‧‧空區
78‧‧‧圖案化光阻(PR)
80‧‧‧射極
82‧‧‧BJT結構
100‧‧‧過程
102、104、108‧‧‧方塊
110、112、114‧‧‧方塊
116、118、120‧‧‧方塊
122、124‧‧‧方塊
130‧‧‧空區
132‧‧‧矽化物層
134‧‧‧間隔件
136‧‧‧加熱元件材料層
138‧‧‧加熱孔
140‧‧‧氧化物
142‧‧‧環形加熱元件
143‧‧‧中心軸
144‧‧‧氧化物
146‧‧‧PCM層
148‧‧‧頂部電極層
150‧‧‧PCM單元
151‧‧‧中心軸
152‧‧‧頂部電極
154‧‧‧氧化物覆蓋層
156‧‧‧通孔
158‧‧‧M1層
160‧‧‧M1層
200‧‧‧過程
202、204、208‧‧‧方塊
210、212、214‧‧‧方塊
216、218、220‧‧‧方塊
230‧‧‧加熱元件材料
232‧‧‧塊形加熱元件
246‧‧‧PCM層
248‧‧‧頂部電極層
250‧‧‧PCM單元
251‧‧‧中心軸
252‧‧‧頂部電極
254‧‧‧氧化物覆蓋層
256‧‧‧通孔
258‧‧‧M1層
260‧‧‧M1層
300‧‧‧陣列
第1圖顯示根據本發明的各種實施例的堆疊式PCM記憶體裝置；第2圖為流程圖、其說明根據本發明的各種實施例、用於形成雙載子接面電晶體(BJT)之過程；第3圖至第13圖說明根據本發明的各種實施例第2圖的不同階段處理後的基板結構；第14圖為流程圖、其說明根據本發明各種實施例用於在BJT結構上形成環形加熱元件、以及用於形成PCM單元並將其耦接到環形加熱元件之過程；
第15圖至第25圖顯示根據本發明的各種實施例在第14圖過於之不同階段後之基板結構；第26圖為流程圖、其說明根據本發明各種實施例用於在BJT結構上形成塊形加熱元件、以及用於形成PCM單元並將其耦接到環形加熱元件的過程，第27圖至第35圖顯示根據本發明的各種實施例在第26圖過程之不同階段後之基板結構；以及第36圖顯示根據本發明的各種實施例的記憶體單元之陣列的俯視圖。
10‧‧‧相變材料(PCM)記憶體裝置
12‧‧‧PCM單元
14‧‧‧加熱元件
16‧‧‧雙載子接面電晶體(BJT)
Claims (17)
- 一種用於製造具有至少一双載子接面電晶體之相變材料記憶體裝置的方法，包括：在基板上形成雙載子接面電晶體(BJT)結構，包括在該基板上形成該BJT結構的基極、和在該基板之該基極上形成該BJT結構之射極；在該BJT結構的該射極上形成加熱元件，使得該加熱元件的中心軸實質上對準該BJT結構的中心軸，該BJT結構的該中心軸是該BJT結構的該射極和該基極的共同中心軸；在該BJT結構之相對加熱元件上形成相變材料(PCM)單元，使得該PCM單元的中心軸實質上並未對準該加熱元件的該中心軸；以及形成一位元線，使得該位元線的中心軸實質對準該PCM單元的中心軸。
- 如申請專利範圍第1項所述之方法，其中該形成BJT結構的步驟包括：在氧化物層內形成該BJT結構。
- 如申請專利範圍第2項所述之方法，其中，該形成該加熱元件的步驟包括：回蝕該BJT結構的該射極，以去除該射極的一部份，以便形成空區，且在該空區中形成該加熱元件。
- 如申請專利範圍第3項所述之方法，更包括：在被回蝕的射極的表面上的該空區內形成電性接觸，並且該形成加熱元件的步驟包括：在該電接觸上形成該加熱元件。
- 如申請專利範圍第3項所述之方法，其中形成該加熱元件的步驟包括：在該空區內成長間隔件、至少在所成長的該間隔件上沈積加熱元件材料，以形成具有加熱孔的環形加熱元件，以及將氧化物沈積，而以該氧化物填充該加熱孔。
- 如申請專利範圍第5項所述之方法，其中該加熱元件材料包括TiN和TaN 的至少其中之一。
- 如申請專利範圍第3項所述之方法，其中形成該加熱元件的步驟包括：將加熱元件材料沈積到該空區中，以形成塊形加熱元件，該塊形加熱元件並無孔。
- 如申請專利範圍第7項所述之方法，其中該加熱元件材料包括鎢。
- 如申請專利範圍第1項所述之方法，進一步包含：在該PCM單元上建構電極。
- 如申請專利範圍第9項所述之方法，更包括：在該PCM單元和該電極上沈積氧化物層，並在該氧化物層中形成耦接到該電極的通孔。
- 如申請專利範圍第10項所述之方法，形成該位元線更包括：在該氧化物層及該通孔上沈積一導電層，並在該通孔上圖案化該導電層以形成該位元線。
- 如申請專利範圍第1項所述之方法，其中該形成PCM單元的步驟包括：在該基板上產生n-型基極、以及在該n-型基極上產生p-型射極。
- 一種具有至少一双載子接面電晶體之相變材料記憶體裝置，包括：一雙載子接面電晶體(BJT)結構，其具有設置在基板上之一基極、以及設置在該基極上之一射極；一加熱元件，其設置在該射極上，使得該加熱元件的中心軸實質上對準該BJT結構的中心軸，該BJT結構的該中心軸是該BJT結構的該射極和該基極的共同中心軸； 一相變材料(PCM)單元，其設置在該加熱元件上，使得該PCM單元的中心軸實質上並不對準該加熱元件的該中心軸；以及一位元線，電性耦合至該PCM單元，使得該位元線的中心軸實質對準該PCM單元的中心軸。
- 如申請專利範圍第13項所述之相變材料記憶體裝置，其中該加熱元件為具有以一介電材料填充之加熱孔的一環形加熱元件。
- 如申請專利範圍第13項所述之相變材料記憶體裝置，其中該基極為一n-型基極，而該射極為一p-型射極。
- 如申請專利範圍第13項所述之相變材料記憶體裝置，其中該加熱元件包括此種材料，而當其被從該射極供應電流時會產生熱。
- 如申請專利範圍第13項所述之相變材料記憶體裝置，進一步包含：一電極，設置於該PCM單元之上；以及一通孔結構，設置於該電極上，且該通孔結構配置為電性耦合至該PCM單元的該位元線。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US88813907P | 2007-02-05 | 2007-02-05 | |
| US12/024,986 US7834341B2 (en) | 2007-02-05 | 2008-02-01 | Phase change material (PCM) memory devices with bipolar junction transistors and methods for making thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200849480A TW200849480A (en) | 2008-12-16 |
| TWI390672B true TWI390672B (zh) | 2013-03-21 |
Family
ID=39675371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097104204A TWI390672B (zh) | 2007-02-05 | 2008-02-04 | 具有双載子接面電晶體之相變材料（ｐｃｍ）記憶體裝置、及用於製造此裝置之方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7834341B2 (zh) |
| TW (1) | TWI390672B (zh) |
| WO (1) | WO2008097910A2 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8030128B1 (en) * | 2007-04-23 | 2011-10-04 | Marvell International Ltd. | Method to form high density phase change memory (PCM) top contact every two bits |
| TWI354387B (en) * | 2007-11-16 | 2011-12-11 | Ind Tech Res Inst | Phase-change memory element and method for fabrica |
| US8217380B2 (en) * | 2008-01-09 | 2012-07-10 | International Business Machines Corporation | Polysilicon emitter BJT access device for PCRAM |
| US8269208B2 (en) * | 2008-03-07 | 2012-09-18 | Ovonyx, Inc. | Memory device |
| KR20100043470A (ko) * | 2008-10-20 | 2010-04-29 | 주식회사 하이닉스반도체 | 상변화 메모리 소자의 하부 전극 콘택 구조 및 그 제조 방법 |
| US20100308296A1 (en) * | 2009-06-09 | 2010-12-09 | Agostino Pirovano | Phase change memory cell with self-aligned vertical heater |
| US9246093B2 (en) * | 2009-07-01 | 2016-01-26 | Micron Technology, Inc. | Phase change memory cell with self-aligned vertical heater and low resistivity interface |
| US8148230B2 (en) * | 2009-07-15 | 2012-04-03 | Sandisk 3D Llc | Method of making damascene diodes using selective etching methods |
| US8546778B2 (en) | 2011-05-04 | 2013-10-01 | Micron Technology, Inc. | Resistance variable memory cells and methods |
| US8766235B2 (en) | 2012-03-08 | 2014-07-01 | Micron Technology, Inc. | Bipolar junction transistors and memory arrays |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597031B2 (en) * | 2001-12-18 | 2003-07-22 | Mitsubishi Denki Kabushiki Kaisha | Ovonic unified memory device and magnetic random access memory device |
| DE60306893T2 (de) | 2003-05-07 | 2007-02-01 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren zur Herstellung einer elektrischen Speichereinrichtung mit Auswahltransistoren für Speicherelemente sowie entsprechend hergestellte Speichereinrichtung |
| US7391642B2 (en) * | 2005-01-25 | 2008-06-24 | Intel Corporation | Multilevel programming of phase change memory cells |
| US7606056B2 (en) * | 2005-12-22 | 2009-10-20 | Stmicroelectronics S.R.L. | Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array thereby manufactured |
| EP1845567A1 (en) | 2006-04-11 | 2007-10-17 | STMicroelectronics S.r.l. | Phase-change memory device and manufacturing process thereof. |
-
2008
- 2008-02-01 US US12/024,986 patent/US7834341B2/en active Active
- 2008-02-04 WO PCT/US2008/052924 patent/WO2008097910A2/en active Application Filing
- 2008-02-04 TW TW097104204A patent/TWI390672B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20080185570A1 (en) | 2008-08-07 |
| WO2008097910A3 (en) | 2008-11-27 |
| WO2008097910A2 (en) | 2008-08-14 |
| WO2008097910A9 (en) | 2008-10-09 |
| TW200849480A (en) | 2008-12-16 |
| US7834341B2 (en) | 2010-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI390672B (zh) | 具有双載子接面電晶體之相變材料（ｐｃｍ）記憶體裝置、及用於製造此裝置之方法 | |
| CN102522374B (zh) | 一种具有柱状底电极相变化存储装置及其制造方法 | |
| US7001846B2 (en) | High-density SOI cross-point memory array and method for fabricating same | |
| US8981347B2 (en) | Memory cell that includes a sidewall collar for pillar isolation and methods of forming the same | |
| CN101461071B (zh) | 纵向相变存储器单元及其制造方法 | |
| US7541252B2 (en) | Methods of fabricating a semiconductor device including a self-aligned cell diode | |
| CN102142442B (zh) | 半导体器件及其形成方法 | |
| US8288750B2 (en) | Phase change memory device with air gap | |
| JP5227455B2 (ja) | 不揮発性メモリデバイスを製作する方法 | |
| KR100780964B1 (ko) | 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법 | |
| CN101840928B (zh) | 带有自对准存储元件的多晶硅柱双极晶体管 | |
| JP2010503194A (ja) | 抵抗スイッチングデバイスの製造方法および該方法で得られるデバイス | |
| US20060176724A1 (en) | Phase change memory device | |
| KR20110080166A (ko) | 감소된 박리를 나타내는 탄소계 메모리 소자와 상기 소자를 형성하는 방법 | |
| TW201010152A (en) | Memory array with diode driver and method for fabricating the same | |
| US20130009125A1 (en) | Low resistance semiconductor device | |
| JP2008172218A (ja) | メモリデバイス、特に、トランジスタを備えた相変化ランダムアクセスメモリデバイス、およびメモリデバイスを形成する方法 | |
| JP2012533885A (ja) | 犠牲材を使用してダマシンダイオードを作る方法 | |
| KR20120031015A (ko) | 라운딩된 코너들을 구비한 복수의 필러들을 갖는 교차 지점 불휘발성 메모리 장치 및 제조 방법 | |
| US6890819B2 (en) | Methods for forming PN junction, one-time programmable read-only memory and fabricating processes thereof | |
| JP2006040981A (ja) | 高密度ｓｏｉクロスポイントメモリアレイおよびそれを製造するための方法 | |
| TWI532138B (zh) | 具有導電結構的半導體元件及其形成方法 | |
| TWI786588B (zh) | 半導體元件及其形成方法 | |
| US20130240820A1 (en) | Phase change random access memory and fabrication method of heating electrode for the same | |
| US20160104746A1 (en) | Methods of fabricating a variable resistance memory device using masking and selective removal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |