TWI389497B - 資料流回復 - Google Patents

資料流回復 Download PDF

Info

Publication number
TWI389497B
TWI389497B TW094116904A TW94116904A TWI389497B TW I389497 B TWI389497 B TW I389497B TW 094116904 A TW094116904 A TW 094116904A TW 94116904 A TW94116904 A TW 94116904A TW I389497 B TWI389497 B TW I389497B
Authority
TW
Taiwan
Prior art keywords
bit
data stream
dtx
individual data
reordering
Prior art date
Application number
TW094116904A
Other languages
English (en)
Other versions
TW200610309A (en
Inventor
喬格立 費伯立斯 維拉敦 克立爾
Original Assignee
晨星軟體研發（深圳）有限公司
晨星法國有限公司
晨星半導體股份有限公司
開曼晨星半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星軟體研發（深圳）有限公司, 晨星法國有限公司, 晨星半導體股份有限公司, 開曼晨星半導體公司 filed Critical 晨星軟體研發（深圳）有限公司
Publication of TW200610309A publication Critical patent/TW200610309A/zh
Application granted granted Critical
Publication of TWI389497B publication Critical patent/TWI389497B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H03M13/2714—Turbo interleaver for 3rd generation partnership project [3GPP] universal mobile telecommunications systems [UMTS], e.g. as defined in technical specification TS 25.212
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H03M13/2796—Two or more interleaving operations are performed jointly, e.g. the first and second interleaving operations defined for 3GPP UMTS are performed jointly in a single interleaving operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Description

資料流回復
本發明係關於一種資料回復方法及處理器。更特定言之，本發明係關於一種在一接收器處回復已藉由一傳輸器交錯及發送之資料的方法。
無線通信系統利用位元重新排序技術(亦已知為交錯)以改善傳輸鏈路之效能。若所接收之信號已受到一錯誤符號序列或錯誤符號段之影響，則使用交錯機制將於整個所接收之資料流上散佈此等錯誤且因此使接收器易於成功地回復所傳輸之資訊。在接收器處，要求根據位元之原始次序重新排列該等位元，以致可正確地執行資料之進一步處理。
在交錯機制中，於傳輸器處，根據排列γ交錯/重新排序一待傳輸之位元序列x1 ,x2 ,...,xN ，使得傳輸序列xr ( 1 ) ,xr ( 2 ) ,...xr ( N ) 。在接收器處，首先需要在交錯之後評估傳輸符號序列。一旦獲得此序列 r ( 1 ) , r ( 2 ) ,......, r ( N ) ，便需移除藉由傳輸器引入之該排列。為對所交錯之接收序列重新排序及獲得所傳輸資訊 r ( 1 ) , r ( 2 ) ,......, r ( N ) 之序列評估，完整序列需儲存於記憶體中。
提供多媒體服務之通信系統需要能夠組合/多工傳輸來自不同服務源(例如，一可能之源可與一語音訊號相關聯且第二源可對應於封包資料)之資料流。接收器隨後需分離此等不同資料流使得可充分對其進行處理。
在習知全球行動電信系統(UMTS)中，不同傳送通道(TrCH)之資訊資料流係藉由傳輸器加以編碼及組合在一起以使用衆多實體通道(PhCH)加以傳輸。可使用不同傳送通道以傳輸不同類型之資訊。
在將所有TrCH組合/多工傳輸在一起之前關於每一TrCH之資訊自身交錯該資訊。當已多工傳輸該等TrCH之後，可將DTX(不連續傳輸)位元添加至經多工傳輸之資料流。當TrCH組合之位元數少於實體通道(PhCH)中可用於傳輸之位元數時，將該等DTX位元添加至待傳輸之資料流。藉由傳輸器以零功率發送此等位元，以降低對系統中之其他用戶的干擾程度。因此，此等位元不向接收器提供關於傳輸資料之任何有用之資訊，且可將其自處理鏈移除。隨後根據第二交錯以特定排列交錯經多工傳輸之資料。
接收器必須能夠自資料流移除DTX之交錯與分離兩個階段。
習知接收器工作如下：步驟1 接收藉由傳輸器傳輸之一位元序列v(1),v(2),....,v(P)之評估(1),(2),......,(P )並將其儲存於一緩衝器中。
步驟2 使用儲存於該緩衝器中之值(1),(2),......,( P )可移除藉由排列引入之位元重新排序之效應。所傳輸序列u(1),u(2),....,u(P)之評估之所得序列(1),(2),......,( P )儲存於一緩衝器中。應注意，此緩衝器需不同於第一步驟中所用之緩衝器且此緩衝器將含有藉由傳輸器發送之所接收DTX位元型式。
步驟3 接收器必須隨後依次處理對應於每一傳送通道之資料。接收器將首先經歷步驟2中所界定之緩衝器中對應於第一TrCH之部分且將移除藉由傳輸器引入之位元重新排序。隨後將每一TrCH之重新排序位元儲存於第三記憶體緩衝器中。在此處理階段中移除DTX位元。應注意，此最終緩衝器需足夠大以儲存用於涵蓋完全TTI之不同訊框的不同傳輸通道之所接收資料流。亦應注意，此第三記憶體緩衝器係共用於不同TrCH之間。需於每一所接收訊框(意即，在UMTS系統中為每10 ms)中重複此程序。
當使用如上所述之多重交錯方案時，習知接收器需要用於每一重新排序階段之獨立記憶體空間。此為十足之記憶體增強器。諸如此等接收器之習知接收器(意即需要用於每一階段之獨立記憶體的接收器)係揭示於第6624767號美國專利及WO 02/30000中。
本發明之一目的在於降低多重交錯方案所需之記憶體空間數量。
根據本發明之第一態樣，其提供一種自一複合資料流回復複數個個別資料流之方法，該複合資料流係藉由關於該等個別資料流自身對其進行第一位元重新排序，組合該等個別資料流及對該等經組合之個別資料流進行第二位元重新排序以形成該複合資料流而形成。該方法包括；對於複合資料流中之當前位元位置來執行以下步驟：(a)應用第二位元重新排序之一逆過程；(b)識別當前位元屬於哪一個個別資料流；(c)將該當前位元儲存於一分配給該所識別之個別資料流的記憶體空間中，其中根據第一位元重新排序將該當前位元置於該記憶體空間內；且對於複合資料流中之每一位元位置來執行步驟(a)至(c)。
本發明之一優點在於：需要單一個別記憶體空間來執行位元重新排序之多個階段。
本方法亦可包括在第一位元重新排序之前將第一DTX位元添加至資料流之步驟。隨後可在步驟(b)與(c)之間自資料流移除該等第一DTX位元。
可在組合個別資料之後將第二DTX位元添加至資料流。隨後可在步驟(b)與(c)之間自資料流移除該等第二DTX位元。
根據本發明之第二態樣，其提供一種自一複合資料流回復複數個個別資料流之處理器，該複合資料流係已藉由關於該等個別資料流自身對其進行第一位元重新排序，組合該等個別資料流及對該等經組合個別資料流進行第二位元重新排序以形成該複合資料流而形成，該處理器經配置以：對於複合資料流中之當前位元位置來執行以下步驟：(a)應用第二位元重新排序之一逆過程；(b)識別該當前位元屬於哪一個個別資料流；(c)將該當前位元儲存於一分配給該已識別之個別資料流的記憶體空間，其中根據第一位元重新排序而將該當前位元置於該記憶體空間內；且對於複合資料流中之每一位元位置來執行步驟(a)至(c)。
本發明亦可包含一包含如上所界定之處理器的接收器。
圖1描述在UMTS標準中藉由基地台(或節點B)執行之不同訊號格式化階段。衆多不同傳送通道(TrCH)1、2...M之資訊資料流係編碼及組合在一起以使用衆多實體通道(PhCH)加以傳輸。可使用不同傳送通道來傳輸不同類型之資訊。
待傳輸於每一TrCH中之資料在所有TrCH多工傳輸在一起之前經歷衆多步驟。在步驟11處，將一CRC(循環冗餘檢查)附加至每一通道中之資料位元。在步驟12處，發生TrBk串連(Concatenation)/編碼塊分割發生。通道編碼及速率匹配分別發生於步驟13及14處。在步驟15處，可將第一DTX位元添加至資料；下文中對此進行更詳細地闡述。隨後在步驟16處將該等資料交錯於每一TrCh中且在步驟17處將其分割成射頻訊框。
在於步驟19處之第二DTX位元交錯之前在步驟18中組合/多工傳輸來自每一TrCh 1、2...之資料。隨後在步驟20處將該等資料分割成衆多實體通道。隨後在於步驟22處將此等資料映射至實體通道上之前在步驟21處將其交錯。隨後在PhCH 3及4上傳輸該等資料。
對於不同TrCH獨立執行直至及包含"射頻訊框分割"17之處理階段。執行此等處理階段之速率可隨著不同傳送通道而變化。舉例而言，在UMTS中，可視所傳送之資訊類型每10、20、40或80 ms重複此等過程。處理不同TrCH之資訊的速率被稱為傳送時間間隔(TTI)。定期執行(每10 ms訊框)始於且包括"TrCH多工傳輸"18之處理階段且其執行於來自所有TrCH之聚集之資料流上。
自圖1可見，訊號格式化包含位元重新排序"第一交錯"(步驟16)及"第二交錯"(步驟22)之兩個階段，以及一旨在將來自不同TrCH之經編碼資料元素組合成單一資料流"TrCH多工傳輸"(步驟18)的處理階段。在接收器側，需要執行位元重新排序及組合階段之逆過程。藉由解交錯所接收之資料來移除位元重新排序。需要解多工階段以獨立地回復來自經組合資料流的與每一TrCH相關聯之資料。
圖2更詳細地展示對待傳輸之訊號所執行的不同交錯及TrCH多工傳輸階段。為說明起見，已選擇分別具有10 ms及40 ms TTI之兩個TrCH。為改良清晰度，假設於單一實體通道上傳輸資料序列且因此已省略"實體通道分割"階段20，儘管可使用多個PhCH。
對於TrCH i(i＝通道指數)，資料30係由N個位元所組成：hi(1)、hi(2)、...hi(Ni)，其中h為資料位元。將此等資料交錯(步驟16)衆多訊框31中，該等訊框各自由K個位元所組成。經交錯之訊框31含有以下資料：q1(3),q1(7),....,q1(K1＋2)用於第一傳送通道之第三訊框。
在步驟18中，來自每一TrCH之訊框被一起多工傳輸。在TrCH多工傳輸階段18之後，可於步驟19中添加第二DTX位元35。當來自TrCH組合之位元數小於PhCH中之可用位元數時，將此等位元添加至資料流以傳輸。所得資料流32表示如下：u(1),u(2),....,u(P)
P等於實體通道上所傳輸之位元數。由於第二DTX位元可包含於資料流中：
其中M為經多工傳輸之總TrCH數，K(i)對應於在實體通道上於一訊框期間來自具指數i之傳送通道所傳輸之位元數。
在步驟21，第二交錯階段中，將排列T應用於資料序列。T為自整數區間{1,...,P}運作至整數區間{1,...,P}之雙射函數(Bijection function)。(其逆函數標記為T－ 1 。)所得序列33：v(1),v(2),...,v(P)
係傳輸於PhCH上。
圖3示意性地顯示UMTS中所使用之接收器100之組件。藉由傳輸器發送之交錯資料(v(1),v(2),...,v(P))係藉由連接至射頻濾波器101之天線110加以接收。使用藉由本機振盪器(LO)103及混頻器102提供之頻率基準，而將來自射頻濾波器101之電訊號轉換成基頻訊號。隨後使用基頻(BB)濾波器104及類比數位轉換器(ADC)105將所得類比訊號轉換成數位訊號。解調變區塊106包含耙型接收器(rake receiver)107、解交錯單元108及通道解碼/CRC檢查單元109。將數位訊號傳遞至耙型接收器107。隨後將來自耙型接收器107之軟決策傳遞至模組108，其含有一經配置以如上文所界定一般進行運作之處理器。模組108解交錯接收自傳輸器之交錯訊號。隨後將該訊號傳遞至模組109，其解碼每一傳送通道且完成CRC檢查。
現將描述藉由接收器100之模組108執行之接收一資料訊框的處理程序。
步驟1 對於在PhCH上傳輸之第K個所接收之資料評估(k)(1<＝k<＝P)，計算當前位元位置之逆排列T－ 1 (k)。因為此等計算對於每一訊框而言皆相同，故應儲存該等計算，而非迅速(on－the－fly)產生該等計算。此外，可隨著對所接收之資料評估的接收(而非儲存)來對其進行依次處理，直至已接收一完整訊框為止。
步驟2 隨後執行以下計算以識別當前資料評估屬於哪一個傳送通道：TrCHIndex＝1 LastTrCHPosition＝K(1) ttiMemoryOffset＝T－ 1 (k) while(TrCHIndex<＝M)and(T－ 1 (k)>lastTrCHPosition) TrCHIndex＝TrCHIndex＋1 ttiMemoryOffset＝ttiMemoryOffset－lastTrCHPosition LastTrCHPosition＝lastTrChPosition＋K(TrCHIndex) end
在此計算結束時，可確定正被處理之資料評估是否為第2個DTX位元。若T－ 1 (k)>lastTrCHPosition，則當前資料評估為第2個DTX位元。在此狀況下，丟棄樣本且不對其執行進一步處理。應注意，在將彼等樣本儲存於記憶體中之前將其丟棄。因此，彼等第2個DTX位元之存在並不增加接收器之記憶要。若正被處理之樣本不對應於第2個DTX位元，則需要將其儲存。
步驟3 使用在步驟2中所執行之計算已知：正被處理之樣本屬於具有等於TrCHIndex之指數的TrCH。因此，在步驟2中執行之計算允許同時移除藉由第2個交錯階段引入之位元重新排序、第2個DTX位元之識別及丟棄，及樣本所屬之傳送通道的識別。一旦已識別當前樣本之傳送通道識別碼，便將該樣本儲存於已分配給特定傳送通道之記憶體空間。應注意，此記憶體空間將與用於第3個操作之習知接收器所使用之記憶體具有相同大小。此記憶體空間被稱為TTI記憶體。
樣本將在已分配給特定TrCH之記憶體空間內所處之位置可與通信系統所使用之特定第1交錯方案相適應。舉例而言，在其中第1個位元重新排序階段基於區塊交錯演算法之UMTS中，可將屬於相同無線電訊框之樣本置於連續空間中。舉例而言，對於TrCH i而言，來自第一訊框之位元將置於具有自1變化至K(i)之指數的位置中，來自第二訊框之樣本將置於K(i)＋1至2*K(i)之位置中，等等。
圖4說明藉由在UMTS中對於具40 ms TTI之TrCH界定之第一交錯階段執行的位元重新排序，且描述在用於儲存TTI記憶體40中之資料的接收器100中之一可能之配置。如上所述，資料30交錯若干訊框中，如圖4所示之31a、31b、31c及31d。此等訊框隨後被傳輸至接收器100(藉由虛線說明的)。來自每一訊框之位元係儲存於TTI記憶體40中之特置放置40a、40b、40c及40d中。應注意，此僅為衆多可能記憶組織中的一者。其將(例如)可能設計一考慮到藉由傳輸器引入之任何行間排列之TTI緩衝器的記憶配置。
隨後當自TTI記憶體讀取資料樣本用於進一步處理(例如在UMTS中的速率匹配)時，將移除第一位元重新排序階段之效應。
該系統可經延伸從而以第一交錯完成之方式有效地處理變化。舉例而言，在UMTS中，亦可於第一交錯階段期間引入DTX位元。稱為第一DTX位元交錯之此處理階段允許對待交錯整個TTI之DTX位元的數目進行控制。圖5中描述第一DTX位元交錯。
圖5中之類似參考與圖2中的參考相對應。交錯每一TrCH之第一DTX位元41及42之數目可隨每一訊框而變化。與TrCH i相關聯之整個TTI上的總位元數等於N(i)。在一特定訊框期間待藉由TrCH i傳輸之位元(不包括第一DTX位元)的數目等於K(i,f)。TrCH i之資料流中的訊框f中所引入之第一DTX位元數等於：－k(i,f)，此數目將表示為D(i,f)。
類似於對第二DTX位元35所進行的處理，本發明允許在存在儲存第一DTX位元41、42的任何需要之前將其丟棄。當第一DTX位元41、42存在於格式化資料流中時，可將本發明之步驟2修改如下：步驟2 TrCHIndex＝1 LastTrCHPosition＝K(1,f) LastTrChPositionWithDtx＝K(1,f)＋D(1,f) ttiMemoryOffset＝T－ 1 (k) while(TrCHIndex<＝M)and(T－ 1 (k)>lastTrCHPositionWithDtx) TrCHIndex＝TrCHIndex＋1 ttiMemoryOffset＝ttiMemoryOffset－lastTrCHpositionwithDTx LastTrCHPosition＝lastTrChPosition ＋K(TrCHIndex,f) ＋D(TrCHIndex－1,f) LastTrChPositionWithDtx＝lastTrChPositionWithDtx ＋K(TrChIndex,f) ＋D(TrChIndex,f) end if(T－ 1 (k)>lastTrCHPositionWithDtx) discard 2n d DTX sample else if(T－ 1 (k)>LastTrCHPosition) discard 1s t DTX sample end end
此演算法以圖表形式展示於圖6中。在步驟60處，初始化用於計算之變數。此等變數包含：將被首先測試之傳送通道之指數、用於此給定TrCH(包括第一DTX位元的此TrCH)的最後接收位元在訊框中的位置，以及用於此TrCH(不包括第一DTX位元之此TrCH)的最後有用位元之位置。亦初始化TTI記憶體中將寫入當前位元(除非後來發現該位元為DTX位元)之位置。步驟61檢查：(1)當前位元不屬於正被測試之TrCH，及(2)當前TrCH並非待測試之最後TrCH。若兩個條件均正確，則在步驟62處更新不同變數，以致可測試下一TrCH。亦更新用於當前位元之TTI記憶體位置。
若兩個條件中至少一者錯誤，則將執行步驟63之計算以確定當前樣本是否為第二DTX位元。若發現其為第二DTX位元，則將丟棄該位元而不將其寫入記憶體中。然而，若該位元並非第二DTX位元，則執行步驟64之計算以確定該位元是否為第一DTX位元。若發現其為第一DTX位元，則丟棄該當前位元而不將其寫入記憶體中。然而，若該位元並非第一DTX位元，則將該位元寫入TTI記憶體中。變數TrCHIndex之值指示此位元屬於哪一個TrCH。且變數ttiMemoryOffset指示當前位元在分配給編號為TrCHIndex之TrCH的TTI記憶體之部分中的位置。
圖7展示對上述過程之綜述。於200處計算逆排列T－ 1 (k)，其對應於上述之步驟1。在201處，接收器識別當前樣本屬於哪一個TrCH，且其亦識別任何第一及第二DTX位元。分別在203及202處丟棄第一及第二DTX位元。201、202及203對應於上述之步驟2。
在204處，將每一資料樣本寫入TTI記憶體40中。如205處示意性展示的，將對應於每一TrCH之資料儲存於TTI記憶體中之特置放置中。隨後可於206處讀取儲存於TTI記憶體中之資訊，206將具有移除如上所述之第一位元重新排序階段之效應。
1,2．．．傳送通道
3,4．．．實體通道
30．．．資料
31．．．訊框
31a．．．訊框
31b．．．訊框
31c．．．訊框
31d．．．訊框
32．．．所得資料流
33．．．所得序列
35．．．第二DTX位元
40．．．TTI記憶體
40a,40b,40c,40d．．．TTI記憶體中特置放置
41,42．．．第一DTX位元
100．．．接收器
101．．．射頻濾波器
102．．．混頻器
103．．．本機振盪器
104．．．基頻濾波器
105．．．類比數位轉換器
106．．．數位解調變區塊
107．．．耙型接收器
108．．．解交錯單元
109．．．通道解碼/CRC檢查單元
110．．．天線
圖1展示傳輸器中之資料處理。
圖2更詳細地展示傳輸器中之資料處理。
圖3展示接收器組件之示意圖。
圖4展示接收器中之記憶體之組織。
圖5展示第一DTX位元之交錯。
圖6以圖表顯示用於接收器中之演算法。
圖7為接收器中之處理的示意圖。

Claims (12)

  1. 一種自一複合資料流回復複數個個別資料流之方法，該複合資料流已藉由對該等個別資料流關於其自身進行第一位元重新排序、組合該等個別資料流以及對該等經組合個別資料流進行第二位元重新排序以形成該複合資料流而形成，該方法包括：對於該複合資料流中之一當前位元位置來執行以下步驟：(a)應用該第二位元重新排序之一逆過程；(b)識別該當前位元屬於哪一個個別資料流；(c)將該當前位元儲存於一已分配給該經識別之個別資料流的記憶體空間中，其中根據該第一位元重新排序而將該當前位元置放於該記憶體空間內；及對於該複合資料流中之每一位元位置來執行步驟(a)至(c)。
  2. 如請求項1之方法，其中在該第一位元重新排序之前將第一DTX位元添加至該資料流。
  3. 如請求項2之方法，進一步包括一步驟，其中在步驟(b)與(c)之間將該等第一DTX位元自該資料流移除。
  4. 如請求項1之方法，其中在組合該等個別資料流之後將第二DTX位元添加至該資料流。
  5. 如請求項4之方法，進一步包括一步驟，其中在步驟(b)與(c)之間將該等第二DTX位元自該資料流移除。
  6. 一種用於自一複合質料流回復複數個個別資料流之處理器，該複合資料流已藉由對該等個別資料流關於其自身進行第一位元重新排序、組合該等個別資料流以及對該等經組合個別資料流進行第二位元重新排序以形成該複合資料流而形成，該處理器經配置：以對於該複合資料流中之一當前位元位置來執行以下步驟：(a)應用該第二位元重新排序之一逆過程；(b)識別該當前位元屬於哪一個個別資料流；(c)將該當前位元儲存於一已分配給該經識別個別資料流的記憶體空間中，其中根據該第一位元重新排序而將該當前位元置放於該記憶體空間內；及對於該複合資料流中之每一位元位置來執行步驟(a)至(c)。
  7. 如請求項6之處理器，其中在該第一位元重新排序之前將第一DTX位元添加至該資料流。
  8. 如請求項7之處理器，進一步包括一步驟，其中在步驟(b)與(c)之間將該等第一DTX位元自該資料流移除。
  9. 如請求項6之處理器，其中在組合該等個別資料流之後將第二DTX位元添加至該資料流。
  10. 如請求項9之處理器，進一步包括一步驟，其中在步驟(b)與(c)之間將該等第二DTX位元自該資料流移除。
  11. 一種包含一如請求項6至10中任一項之處理器的無線電接收器。
  12. 一種包含一如請求項11之接收器的行動電話。
TW094116904A 2004-06-03 2005-05-24 資料流回復 TWI389497B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP04253298A EP1603247B1 (en) 2004-06-03 2004-06-03 Data stream recovery

Publications (2)

Publication Number Publication Date
TW200610309A TW200610309A (en) 2006-03-16
TWI389497B true TWI389497B (zh) 2013-03-11

Family

ID=34930370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094116904A TWI389497B (zh) 2004-06-03 2005-05-24 資料流回復

Country Status (9)

Country Link
US (1) US7916754B2 (zh)
EP (1) EP1603247B1 (zh)
KR (1) KR101057955B1 (zh)
CN (1) CN100547943C (zh)
AT (1) ATE368963T1 (zh)
DE (1) DE602004007897T2 (zh)
ES (1) ES2290634T3 (zh)
TW (1) TWI389497B (zh)
WO (1) WO2005119929A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505478B2 (en) * 2002-10-02 2009-03-17 Marvell International Ltd. Method and apparatus of de-multiplexing data

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996069B2 (en) * 2000-02-22 2006-02-07 Qualcomm, Incorporated Method and apparatus for controlling transmit power of multiple channels in a CDMA communication system
FR2805688A1 (fr) * 2000-02-28 2001-08-31 Mitsubishi Electric France Procede d'equilibrage de canaux de transport au sein d'un canal composite, dispositif et station de base correspondants
US6624767B1 (en) * 2000-09-06 2003-09-23 Qualcomm, Incorporated Data buffer structure for asynchronously received physical channels in a CDMA system
US7187708B1 (en) * 2000-10-03 2007-03-06 Qualcomm Inc. Data buffer structure for physical and transport channels in a CDMA system
US6798826B1 (en) * 2000-11-06 2004-09-28 Qualcomm Incorporated Method and apparatus for performing reverse rate matching in a CDMA system
US7385949B1 (en) * 2001-06-05 2008-06-10 Broadcom Corporation System and method for de-interleaving data in a wireless receiver
US6983166B2 (en) * 2001-08-20 2006-01-03 Qualcomm, Incorporated Power control for a channel with multiple formats in a communication system
GB2381170A (en) * 2001-10-19 2003-04-23 Ipwireless Inc Method and arrangement for asynchronous processing of CCTrCH data
FR2834152B1 (fr) * 2001-12-26 2004-04-30 Nortel Networks Ltd Procede de traitement de symboles numeriques dans un systeme de communication et emetteur et recepteur pour la mise en oeuvre du procede
US7463702B2 (en) * 2002-11-12 2008-12-09 Agere Systems Inc. System and method for one-pass blind transport format detection

Also Published As

Publication number Publication date
EP1603247A1 (en) 2005-12-07
CN1961494A (zh) 2007-05-09
TW200610309A (en) 2006-03-16
US20070233890A1 (en) 2007-10-04
EP1603247B1 (en) 2007-08-01
ES2290634T3 (es) 2008-02-16
KR20070021236A (ko) 2007-02-22
CN100547943C (zh) 2009-10-07
US7916754B2 (en) 2011-03-29
WO2005119929A1 (en) 2005-12-15
ATE368963T1 (de) 2007-08-15
DE602004007897D1 (de) 2007-09-13
KR101057955B1 (ko) 2011-08-18
DE602004007897T2 (de) 2008-04-17

Similar Documents

Publication Publication Date Title
JP3899088B2 (ja) 移動通信システムにおける伝送率整合のための逆多重化器及び多重化器の制御装置及び方法
US7697487B2 (en) Physical layer processing for a wireless communication system using code division multiple access
JP3657254B2 (ja) 符号分割多重接続移動通信システムで符号化およびレートマッチング装置および方法
US7793189B2 (en) Error control apparatus
KR100811184B1 (ko) 아우터 인코더 및 그 방법
KR20000068230A (ko) 정보데이터 다중화 전송시스템과 그 다중화장치 및 분리장치와,에러정정 부호화장치 및 복호장치
JPH06205054A (ja) 誤り訂正連接符号化方式
JP3435135B2 (ja) レート・マッチングを行う方法及び装置、逆レート・マッチングを行う装置、及び電気通信システムの基地局及び移動局
KR100532325B1 (ko) 터보 복호기의 입력 제어 방법 및 장치
WO2000064058A1 (fr) Codeur et decodeur
KR100784283B1 (ko) 트랜스포트 채널의 버퍼링없이 디레이트 매칭을 수행하는방법과 장치
WO2002099994A1 (en) System and method for interleaving data in a wireless transmitter
TWI389497B (zh) 資料流回復
JP4119421B2 (ja) 移動通信システムにおける相互に異なる伝送時間間隔を有するチャンネルを多重化する伝送率整合方法及び装置
US6532564B1 (en) Encoder for multiplexing blocks of error protected bits with blocks of unprotected bits
EP1817860B1 (en) Tfci decoding apparatus and method
JP2002503909A (ja) 直交速度依存型ウォルシ・カバリング・コードを使用する速度決定を実行するための方法および装置
WO2004019498A1 (en) Convolutional decoder and method for decoding demodulated values

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees