KR101057955B1 - 데이터 스트림 복구방법 및 프로세서 - Google Patents

데이터 스트림 복구방법 및 프로세서 Download PDF

Info

Publication number
KR101057955B1
KR101057955B1 KR1020067025433A KR20067025433A KR101057955B1 KR 101057955 B1 KR101057955 B1 KR 101057955B1 KR 1020067025433 A KR1020067025433 A KR 1020067025433A KR 20067025433 A KR20067025433 A KR 20067025433A KR 101057955 B1 KR101057955 B1 KR 101057955B1
Authority
KR
South Korea
Prior art keywords
bit
data stream
dtx
individual data
current bit
Prior art date
Application number
KR1020067025433A
Other languages
English (en)
Other versions
KR20070021236A (ko
Inventor
크릴 그레고리 패브리스 밸래돈
Original Assignee
엠스타 세미콘덕터, 인코퍼레이티드
엠스타 프랑스 에스에이에스
엠스타 소프트웨어 알앤디 (센젠) 리미티드
엠스타 세미콘덕터인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠스타 세미콘덕터, 인코퍼레이티드, 엠스타 프랑스 에스에이에스, 엠스타 소프트웨어 알앤디 (센젠) 리미티드, 엠스타 세미콘덕터인크 filed Critical 엠스타 세미콘덕터, 인코퍼레이티드
Publication of KR20070021236A publication Critical patent/KR20070021236A/ko
Application granted granted Critical
Publication of KR101057955B1 publication Critical patent/KR101057955B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H03M13/2714—Turbo interleaver for 3rd generation partnership project [3GPP] universal mobile telecommunications systems [UMTS], e.g. as defined in technical specification TS 25.212
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H03M13/2796—Two or more interleaving operations are performed jointly, e.g. the first and second interleaving operations defined for 3GPP UMTS are performed jointly in a single interleaving operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Liquid Crystal Substances (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Sorption Type Refrigeration Machines (AREA)
  • Image Input (AREA)

Abstract

본 발명은 복합 데이터 스트림으로부터 복수의 개별 데이터 스트림을 복구하기 위한 방법 및 프로세서를 제공한다. 복합 데이터 스트림은 그들 자신에 관해 개별 데이터 스트림을 1차 인터리빙하고, 이들 개별 데이터 스트림을 결합하며, 복합 데이터 스트림을 형성하기 위해 결합된 개별 데이터 스트림을 2차 인터리빙함으로써 형성되고 있다. 프로세서는, 복합 데이터 스트림에서의 현재의 비트 위치에 대해, (a) 2차 인터리빙의 역을 적용하는 단계, (b) 현재의 비트가 어느 개별 데이터 스트림에 속하는지를 식별하는 단계, (c) 현재의 비트가 첫번째 불연속 송신(DTX) 비트인지를 판단하여 현재의 비트가 첫번째 불연속 송신(DTX) 비트이면 그 현재의 비트를 메모리에 기록하지 않고 폐기하는 단계, (d) 1차 인터리빙에 따라 현재의 비트가 메모리 공간 내에 위치되어 있는 식별된 개별 데이터 스트림에 할당된 메모리 공간에 현재의 비트를 저장하는 단계를 수행하고, 복합 데이터 스트림의 비트 위치마다 단계 (a)∼(c)를 수행하도록 배치된다.

Description

데이터 스트림 복구방법 및 프로세서 {DATA STREAM RECOVERY}
본 발명은, 데이터 복구방법 및 프로세서에 관한 것으로, 특히 인터리브되어 송신기에 의해 전송된 데이터를 수신기에서 복구하기 위한 방법에 관한 것이다.
무선통신 시스템은, 전송 링크의 성능을 향상시키기 위해, 인터리빙(interleaving: 주기억 장치를 구성할 때 한 기억 장치 모듈 내의 연속적인 기억 장치 소자들에 연속적으로 주소를 붙이지 않고, 일정한 수의 배수만큼 거리를 두고 배정하는 방법)으로서도 알려진 비트 리오더링 수법(bit re-ordering technique: 비트 순서 변경 수법)을 이용한다. 수신한 신호가 에러 심벌의 스퀀스 또는 버스트에 의한 영향을 받는 경우, 인터리빙 매커니즘의 이용에 의해 수신한 데이터의 전 스트림을 가로질러 이들 에러를 퍼뜨림으로써, 수신기가 송신된 정보를 성공적으로 복구하기 쉬워진다. 수신기에서는, 그 데이터의 후속의 처리가 정확히 수행될 수 있도록 그들의 원래의 순서에 따라 비트를 재배치할 필요가 있다.
인터리빙 매커니즘에 있어서는, 송신기에서는 송신되는 비트의 시퀀스(
Figure 112011005622584-pct00001
)가 치환계수(permutation)
Figure 112011005622584-pct00002
에 따라 인터리브/기록되어 시퀀스(
Figure 112011005622584-pct00003
)가 송신된다. 수신기에서는, 먼저 인터리빙 후에 송신된 심벌의 시퀀스를 예측하는 것이 필요하다. 일단 이 시퀀스(
Figure 112011005622584-pct00004
)가 얻어지면, 송신기에 의해 도입된 치환계수를 제거할 필요가 있다. 인터리브된 수신 시퀀스를 리오더링하여 송신된 정보(
Figure 112011005622584-pct00005
)의 시퀀스를 예측하기 위해서, 완전한 시퀀스를 메모리 내에 저장해 둘 필요가 있다.
멀티미디어 서비스를 제공하는 통신 시스템은, 다른 서비스 소스(예컨대 하나의 가능한 소스가 음성 신호와 관련될 수 있고 두번째 소스가 패킷 데이터에 대응될 수 있는 소스)로부터 입력되는 데이터 스트림을 결합/다중화하는 것이 필요하다. 그래서, 수신기는 이들 다른 데이터 스트림이 적절하게 처리될 수 있도록 그들을 분리하는 것이 필요하다.
통상의 UMTS(Universal Mobile Telecommunications System: 국제이동전화(GSM) 방식을 바탕으로 비동기식(W-CDMA) 기술방식을 이용하는 개인통신 서비스)에서는, 다른 트랜스포트 채널(transport channel: TrCHs)의 정보 데이터 스트림은 다수의 물리적 채널(physical channel: PhCHs)을 이용해 송신되도록 하기 위해 송신기에 의해 코드화되어 서로 결합된다. 다른 트랜스포트 채널이 다른 형태의 정보를 송신하기 위해 사용될 수도 있다.
각 트랜스포트 채널(TrCH)의 정보는, 모든 트랜스포트 채널(TrCH)이 서로 결합되어 다중화되기 전에 그 자신에 관해 먼저 인터리브된다. 트랜스포트 채 널(TrCH)이 다중화된 경우에는, DTX(discontinuous transmission: 불연속 송신) 비트가 다중화된 데이터 스트림에 가산되어도 좋다. 트랜스포트 채널(TrCH)의 조합으로부터의 비트의 수가 송신을 위해 물리적 채널(PhCH)에서 이용가능한 채널의 수보다 적을 때 DTX 비트가 송신되는 데이터의 스트림에 가산된다. 이들 비트는 당해 시스템의 다른 사용자로의 간섭 레벨을 줄이기 위해 제로의 전력으로 송신기에 의해 전송된다. 따라서, 그들은 송신되는 데이터 상의 어느 유용한 정보도 수신기에 제공하지 않아 처리 사슬(processing chain)로부터 제거될 수 있다. 그 후, 다중화된 데이터는 특별한 치환계수를 갖는 2차 인터리빙(secondary interleaving)에 따라 인터리브된다.
수신기는 데이터 스트림으로부터의 DTX를 인터리빙하는 스테이지 및 분리하는 스테이지를 제거할 수 있어야 한다.
통상의 수신기는 다음과 같이 작용한다:
스텝 1
송신기에 의해 송신된 비트의 시퀀스(
Figure 112006089490101-pct00006
)의 예측(
Figure 112006089490101-pct00007
)이 수신되어 버퍼 내에 저장된다.
스텝 2
버퍼 내에 저장된 값(
Figure 112011005622584-pct00008
)을 이용해서, 치환에 의해 도입되는 비트 리오더링의 영향을 제거할 수 있다. 송신된 시퀀스(
Figure 112011005622584-pct00009
)의 예측의 결과로서 생긴 시퀀스(
Figure 112011005622584-pct00010
)는 버퍼 내에 저장된다. 주의해야 할 것은, 이 버퍼가 첫번째 스텝(스텝 1)에서 사용된 버퍼와 달라야 할 필요가 있고, 이 버퍼는 송신기에 의해 전송되는 DTX 비트의 수신된 버전을 포함해야 한다는 점이다.
스텝 3
그 후, 수신기는 각 트랜스포트 채널에 대응하는 데이터를 교대로 처리하지 않으면 안된다. 수신기는, 먼저 제1의 트랜스포트 채널(TrCH)에 대응해서 스텝 2에서 정의된 버퍼 내의 섹션을 조사하고, 송신기에 의해 도입되는 비트 리오더링를 제거한다. 그 후, 각 트랜스포트 채널(TrCH)의 리오더링된 비트는 제3의 메모리 버퍼 내에 저장된다. DTX 비트는 이 처리 스테이지 중에 제거된다. 주의해야 할 것은, 이 최종 버퍼가 충분한 TTI를 커버하는 다른 프레임에 대해 다른 트랜스포트 채널의 수신된 데이터 스트림을 저장하기에 충분할만큼 클 필요가 있다는 점이다. 뿐만 아니라 주의해야 할 것은, 이 제3의 메모리가 다른 트랜스포트 채널(TrCH) 사이에서 공유되고 있다는 점이다. 이 절차는 수신된 프레임마다(즉, UMTS 시스템에서 10ms마다) 반복될 필요가 있다.
상술한 바와 같은 다중 인터리빙 방식이 사용될 때, 통상의 수신기는 비트 리오더링의 스테이지마다 분리된 메모리 공간을 필요로 한다. 이것은 아주 메모리 집약적이다. 이들, 즉 스테이지마다 분리된 메모리를 필요로 하는 것과 같은 통상의 수신기는 미국 특허 6624767호 및 WO 02/300000호에 개시되어 있다.
본 발명의 목적은, 다중 인터리빙 방식에 의해 요구되는 메모리 공간의 양을 줄이는데 있다.
본 발명의 제1국면(aspect)에 따르면, 첫번째 DTX(discontinuous transmission: 불연속 송신) 비트를 복수의 개별 데이터 스트림에 가산하고, 그들 자신에 관해 복수의 개별 데이터 스트림을 1차 인터리빙하며, 이들 개별 데이터 스트림을 결합하고, 복합 데이터 스트림을 형성하기 위해 결합된 개별 데이터 스트림을 2차 인터리빙함으로써 형성되는 복합 데이터 스트림으로부터 복수의 개별 데이터 스트림을 복구하기 위한 방법으로,
복합 데이터 스트림에서의 현재의 비트 위치에 대해, (a) 2차 인터리빙의 역을 적용하는 단계, (b) 현재의 비트가 어느 개별 데이터 스트림에 속하는지를 식별하는 단계, (c) 현재의 비트가 첫번째 불연속 송신(DTX) 비트인지를 판단하여 현재의 비트가 첫번째 불연속 송신(DTX) 비트이면 그 현재의 비트를 메모리에 기록하지 않고 폐기하는 단계, (d) 1차 인터리빙에 따라 현재의 비트가 메모리 공간 내에 위치되어 있는 식별된 개별 데이터 스트림에 할당된 메모리 공간에 현재의 비트를 저장하는 단계를 수행하고,
복합 데이터 스트림의 비트 위치마다 단계 (a)∼(d)를 수행하는 데이터 스트림 복구방법이 제공된다.
본 발명의 이점은, 인터리빙의 다중 스테이지를 수행하는데 단일의 메모리 공간이 필요하게 된다는 점이다.
또, 이 방법은 1차 인터리빙 전에 첫번째 DTX 비트를 데이터 스트림에 가산하는 단계를 갖추어도 좋다. 그 후, 첫번째 DTX 비트는 스텝 (b)와 (c) 사이에 데이터 스트림으로부터 제거되어도 좋다.
두번째 DTX 비트는 개별 데이터를 결합한 후에 데이터 스트림에 가산되어도 좋다. 그 후, 두번째 DTX 비트는 스텝 (b)와 (c) 사이에 데이터 스트림으로부터 제거되어도 좋다.
본 발명의 제2국면에 따르면, 첫번째 DTX(불연속 송신) 비트를 복수의 개별 데이터 스트림에 가산하고, 그들 자신에 관해 복수의 개별 데이터 스트림을 1차 인터리빙하며, 이들 개별 데이터 스트림을 결합하고, 복합 데이터 스트림을 형성하기 위해 결합된 개별 데이터 스트림을 2차 인터리빙함으로써 형성되는 복합 데이터 스트림으로부터 복수의 개별 데이터 스트림을 복구하기 위한 프로세서로,
복합 데이터 스트림에서의 현재의 비트 위치에 대해, (a) 2차 인터리빙의 역을 적용하는 단계, (b) 현재의 비트가 어느 개별 데이터 스트림에 속하는지를 식별하는 단계, (c) 현재의 비트가 첫번째 불연속 송신(DTX) 비트인지를 판단하여 현재의 비트가 첫번째 불연속 송신(DTX) 비트이면 그 현재의 비트를 메모리에 기록하지 않고 폐기하는 단계, (d) 1차 인터리빙에 따라 현재의 비트가 메모리 공간 내에 위치되어 있는 식별된 개별 데이터 스트림에 할당된 메모리 공간에 현재의 비트를 저장하는 단계를 수행하고,
복합 데이터 스트림의 비트 위치마다 단계 (a)∼(d)를 수행하도록 배치된 프로세서가 제공된다.
또, 본 발명은 상술한 바와 같은 프로세서를 포함하는 수신기를 갖추어도 좋다.
본 발명에 따른 프로세서 및 프로세스의 일례는 첨부도면을 참조해서 설명된다.
도 1은 송신기에서의 데이터 처리를 나타낸 도면이다.
도 2는 송신기에서의 데이터 처리를 더 상세히 나타낸 도면이다.
도 3은 수신기의 구성부품의 개략도이다.
도 4는 수신기에서의 메모리의 조직을 나타낸 도면이다.
도 5는 첫번째 DTX 비트의 삽입을 나타낸 도면이다.
도 6은 수신기에서 사용되는 알고리즘을 도표로 나타낸 도면이다.
도 7은 수신기에서의 처리의 개략도이다.
도 1은 UMTS 표준에 있어서 기지국(base station; 또는 노드 B)에 의해 수행되는 다른 신호 포맷팅 스테이지(signal formatting stage)를 나타내고 있다. 다수의 다른 트랜스포트 채널(TrCH; 1, 2, …, M)의 정보 데이터 스트림은, 다수의 물리적 채널(PhCH)을 이용해서 송신되도록 하기 위해 코드화되어 서로 결합된다. 다른 형태의 정보를 송신하기 위해 다른 트랜스포트 채널이 사용될 수 있다.
각 트랜스포트 채널(TrCH)에서 송신되는 데이터는 모든 트랜스포트 채널(TrCH)이 서로 다중화되기 전에 다수의 스텝을 행한다. 스텝 11에서는, CRC(Cycle Redundancy Check: 순환잉여검사)가 각 채널에서의 데이터 비트에 첨부된다. 스텝 12에서는, TrBk 연결(concatenation)/코드 블록 분할이 일어난다. 채널 코드화 및 속도 정합은 스텝 13 및 14에서 각각 일어난다. 스텝 15에서는, 첫번째 DTX 비트가 그 데이터에 가산되어도 좋은데, 이에 대해서는 이후에 더 상세히 설명하기로 한다. 그 후, 데이터는 스텝 16에서 각 TrCh에서 인터리브되고, 스텝 17에서 무선 프레임(radio frame)으로 분할된다.
각 TrCh(1,2, …)로부터의 데이터는, 스텝 19에서 두번째 DTX 비트의 삽입 전에 스텝 18에서 결합/다중화된다. 그 후, 데이터는 20에서 다수의 물리적 채널 로 분할된다. 그 후, 이들 데이터는 그들이 스텝 22에서 물리적 채널 상으로 사상되기 전에 스텝 21에서 인터리브된다. 그 후, 데이터는 PhCH(3, 4) 상에 송신된다.
'무선 프레임 분할' 17까지 또는 '무선 프레임 분할' 17을 포함하는 처리 스테이지는 다른 TrCH에 대해 독립적으로 수행된다. 이들 처리 스테이지가 수행될 때의 속도는 다른 트랜스포트 채널에 의하여 바뀔 수 있다. 예컨대, UMTS에서는, 이들 처리는 전송되는 정보의 형태에 따라 10, 20, 40 또는 80ms마다 반복될 수 있다. 다른 TrCH의 정보가 처리될 때의 속도는 TTI(Transport Time Interval)라고 부른다. 'TrCH 다중화' 18까지 또는 'TrCH 다중화' 18을 포함하는 처리 스테이지는 정규적으로(10ms 프레임마다) 수행되고, 모든 TrCH로부터의 합계 데이터 스트림 상에서 동작한다.
도 1로부터 볼 수 있는 바와 같이, 신호 포매팅(signal formatting)은 비트 리오더링의 두 스테이지인 '1차 인터리빙(1st interleaving)'(스텝 16) 및 '2차 인터리빙(2nd interleaving)'(스텝 21)뿐만 아니라, 다른 TrCH로부터의 부호화된 데이터 요소를 단일의 데이터 스트림에 결합할 때에 도움이 되는 처리 스테이지인 'TrCH 다중화'(스텝 18)도 포함하고 있다. 수신기 측에서는, 비트 리오더링과 결합 스테이지의 역이 수행되는 것이 필요하게 된다. 비트 리오더링는 수신된 데이터를 디인터리빙(de-interleaving)함으로써 제거된다. 디멀티플렉싱 스테이지(de-multiplexing stage)는 결합된 데이터 스트림으로부터 각 TrCH와 관계된 데이터를 따로따로 복구하기 위해 필요하게 된다.
도 2는 송신되는 신호에 대해 수행되는 다른 인터리빙 및 TrCH 다중화 스테이지를 더 상세히 나타내고 있다. 설명을 위해, 10ms와 40ms의 TTI를 각각 갖는 2개의 TrCH을 선택한다. 설명을 보다 더 명료하게 하기 위해, 데이터 시퀀스가 단일의 물리적인 채널에 송신되고, 결과로서 '물리적인 채널 분할' 스테이지(20)가 생략되었지만, 다수의 PhCH가 사용될 수도 있다고 가정한다.
TrCH i(i = 채널 인덱스)에 대해, 데이터(30)는 N비트, hi(1), hi(2), …, hi(Ni)(여기서, h는 데이터 비트이다)로 이루어진다. 인터리브된 프레임(31)은, 제1의 트랜스포트 채널의 세번째 프레임에 대해, 데이터
q1(3), q1(7), …, q1(K1+2)
를 포함한다.
스텝 18에서는, 각 TrCH로부터의 프레임이 함께 다중화된다. TrCH 다중화 스테이지(스텝 18) 다음에, 스텝 19에서 두번째 DTX 비트(35)가 가산되어도 좋다. 이들 비트는, TrCH의 조합으로부터의 비트의 수가 PhCH에 있어서 이용가능한 비트의 수보다 적을 때, 송신되는 데이터의 스트림에 가산된다. 결과로서 얻어지는 데이터 스트림(32)은,
u(1), u(2), …, u(P)
로서 나타내어진다.
P는 물리적인 채널 상으로 송신되는 비트의 수 ti와 같다. 두번째 DTX 비트가 데이터 스트림에 포함되어도 좋기 때문에,
Figure 112006089490101-pct00011
이다. 여기서, M은 다중화되어 있는 TrCH의 총수이다. K(i)는 물리적인 채널 상에서의 하나의 프레임 중에 송신되는 인덱스 i를 갖는 트랜스포트 채널로부터의 비트의 수에 상당한다.
스텝 21, 2차 인터리빙 스테이지에서는, 치환(permutation; T)이 데이터 시퀀스에 부가된다. T는 정수 공간 {1, …, P}로부터 정수 공간 {1, …, P}로 작용하는 전단사 함수(bijection function)이다. (그 역은 T- 1라고 한다.) 이 결과로서 얻어지는 시퀀스(33):
v(1), v(2), …, v(P)
는 PhCH 상으로 송신된다.
도 3은 UMTS에서 사용되는 수신기(100)의 구성부품을 개략적으로 나타내고 있다. 송신기에 의해 송신된 인터리브 데이터(v(1), v(2), …, v(P))는 RF 필터(101)에 접속되어 있는 안테나(110)에 의해 수신된다. RF 필터(101)로부터의 전기신호는 국부발진기(LO; 103) 및 믹서(102)에 의해 제공되는 주파수 기준을 이용해서 기저대역(base-band: BB) 신호로 변환된다. 결과로서 얻어지는 아날로그 신호는 기저대역(BB) 필터 및 아날로그/디지탈 변환기(ADC; 105)를 이용해서 디지탈 신호로 변환된다. 복조 블록(106)은 레이크(RAKE) 수신기(107), 디인터리빙부(108) 및 채널 디코딩/CRC 검사부(109)를 포함하고 있다. 디지탈 신호는 레이크 수신기(107)로 넘겨진다. 레이크 수신기(107)로부터의 매끄러운 결정(soft decision)은 상술한 바와 같이 작용하도록 배치된 프로세서를 포함하고 있는 모듈(108)로 넘겨진다. 모듈(108)은 송신기로부터 수신된 인터리브 신호를 디인터리브한다. 그 후, 이 신호는 각 트랜스포트 채널을 디코드하여 CRC 검사를 완료하는 모듈(109)로 넘겨진다.
데이터의 프레임의 수신을 위해 수신기(100)의 모듈(108)에 의해 수행되는 처리에 대해 설명하기로 한다.
스텝 1
PhCH 상으로 송신된 데이터의 k번째 수신 예측,
Figure 112006089490101-pct00012
에서는, 현재의 비트 위치의 역치환 T-1(k)이 계산된다. 이들 계산은 프레임마다 동일하기 때문에, 즉시 발생되기 보다는 저장될 수 있다. 게다가, 그들은 완전한 프레임이 수신될 때까지 저장되기 보다는 수신되기 때문에 수신 데이터 예측을 하나씩 처리할 수 있다.
스텝 2
그 후, 현재의 데이터 예측이 속하는 트랜스포트 채널이 어느 것인지를 식별하기 위해 다음과 같은 계산이 수행된다:
Figure 112006089490101-pct00013
이 계산의 끝에서, 처리되고 있는 데이터 예측이 두번째 DTX 비트인지 아닌지를 판단하는 것이 가능하게 된다. T-1(k) > lastTrCHPosition이면, 현재의 데이터 예측은 두번째 DTX 비트이다. 이 경우, 샘플은 폐기되고, 이것에 의해 수행되는 후속의 처리는 없다. 이들 샘플은 메모리에 저장되기 전에 폐기된다는 점에 주의해야 한다. 따라서, 이들 두번째 DTX 비트의 존재는 수신기의 메모리 요구를 증가시키지 않는다. 처리되고 있는 샘플이 두번째 DTX 비트에 대응하지 않는 경우에는, 저장할 필요가 있다.
스텝 3
스텝 2 중에 수행되는 계산을 이용함으로써, 처리되고 있는 샘플이 TrCHIndex와 같은 인덱스를 갖는 TrCH에 속한다는 것은 알려져 있다. 따라서, 스텝 2에서 수행되는 계산은, 2차 인터리빙 스테이지에 의해 도입되는 비트 리오더링, 두번째 DTX 비트의 식별 및 폐기, 및 샘플이 속하는 트랜스포트 채널의 식별의 동시 제거를 가능하게 한다. 일단 현재의 샘플의 트랜스포트 채널 일치가 식별되면, 그 샘플은 주어진 트랜스포트 채널에 할당된 메모리 공간에 저장된다. 이 메모리 공간은 제3의 작업(operation)을 위해 통상의 수신기에서 사용되는 메모리와 같은 사이즈의 것이라는 점에 주의해야 한다. 이 메모리 공간은 TTI 메모리라고 부른다.
그 샘플이 주어진 트랜스포트 채널(TrCH)에 할당된 메모리 공간 내에 배치되는 위치는 통신 시스템에 의해 이용되는 특정의 1차 인터리빙 방식에 적용될 수 있다. 예컨대, 1차 비트 리오더링 스테이지가 블록 인터리빙 알고리즘에 기초를 두고 있는 UMTS에서는, 동일한 무선 프레임에 속하는 샘플을 연속적인 공간에 둘 수 있다. 예컨대, TrCHi에 있어서는, 첫번째 프레임으로부터의 비트를 1로부터 K(i)까지 변화하는 인덱스를 갖는 위치에 두고, 2번째 프레임으로부터의 샘플을 위치 K(i)+1 ∼ 2*K(i) 등에 배치할 수 있다.
도 4는 40ms TTI를 갖는 TrCH에 대해 UMTS에서 정의된 1차 인터리빙 스테이지에 의해 수행되는 비트 리오더링를 설명하고, 데이터를 TTI 메모리(40)에 저장하기 위한 수신기(100)에서의 하나의 가능한 구성을 나타내고 있다. 상술한 바와 같이, 데이터(30)는 도 4에 있어서 31a, 31b, 31c 및 31d로서 나타낸 다수의 프레임으로 인터리브된다. 그 후, 이들 프레임은 수신기(100)로 송신된다(점선으로 나타냄). 각 프레임으로부터의 비트는 TTI 메모리(40) 내의 특별한 위치 40a, 40b, 40c 및 40d에 저장된다. 이것은 다수의 가능한 메모리 구성 중의 하나일 뿐이라는 점을 이해해야 한다. 예컨대, 송신기에 의해 도입되는 어느 열간 치환(inter-column permutation)을 고려하는 TTI 버퍼의 메모리 구성을 설계하는 것이 가능하게 된다.
1차 비트 리오더링의 효과는, 후속의 처리(예컨대 UMTS에서의 속도 정합)를 위해 TTI 메모리로부터 독출될 때 제거된다.
이 시스템은 1차 인터리빙 처리가 행해지는 방법으로 변형에 의해 효과적으로 범위를 확대할 수 있다. 예컨대, UMTS에서는 DTX 비트도 또한 1차 인터리빙 스테이지 중에 도입될 수 있다. 첫번째 DTX 비트의 삽입이라 불리는 이 처리 스테이지는, DTX 비트의 수의 조절이 전 TTI를 가로질러 삽입되도록 해 준다. 첫번째 DTX 비트의 삽입은 도 5에 나타내어져 있다.
도 5에서의 유사한 참조번호는 도 2에서의 참조번호에 대응한다. 각 TrCH에 대해 삽입된 첫번째 DTX 비트(41, 42)의 수는 프레임마다 바뀔 수 있다. TrCH i와 관련된 전 TTI를 가로지르는 비트의 총수는 N(i)와 같다. 특별한 프레임(f) 중에 첫번째 DTX 비트를 제외하고 TrCH i에 의해 송신되는 비트의 수는 K(i, f)와 같다. TrCH i의 데이터 스트림에 있어서 프레임(f)에 도입된 첫번째 DTX 비트의 수는
Figure 112006089490101-pct00014
이 수는 D(i, f)로서 표시된다.
와 같다.
두번째 DTX 비트(35)에 의해 행해지는 처리와 마찬가지로, 본 발명은 첫번째 DTX 비트(41, 42)가 저장되어야 할 어떤 필요성이 생기기 전에 폐기되도록 해 준다. 첫번째 DTX 비트(41, 42)가 포맷된 데이터 스트림 내에 존재할 때, 본 발명의 스텝 2는 다음과 같이 변형될 수 있다.
스텝 2
TrCHIndex = 1
Figure 112006089490101-pct00015
이 알고리즘은 도 6에 도식적으로 나타내어져 있다. 스텝 60에서 계산을 위해 사용되는 변수가 초기화된다. 이들 변수는, 먼저 시험될 수 있는 트랜스포트 채널의 인덱스뿐만 아니라, 이 주어진 TrCH에 대해 최종 수신된 비트(이것은 첫번째 DTX 비트를 포함한다)의 프레임 내의 위치 및 이 TrCH에 대해 최종 이용가능한 비트(이것은 첫번째 DTX 비트를 포함하지 않는다)의 위치를 포함하고 있다. 또, 현재의 비트가 기록될 수 있는 TTI 메모리 내의 위치도 (이 비트가 다음에 DTX 비트라는 것을 인식하는 한) 초기화된다. 스텝 61은, (1) 현재의 비트가 시험되고 있는 TrCH에 속하지 않는다는 점, 및 (2) 현재의 TrCH가 시험되는 최종 TrCH가 아니라는 점을 검사한다. 양 조건이 올바르면, 다음의 TrCH을 시험할 수 있도록 스텝 62에서 다른 변수가 업데이트된다. 또한, 현재의 비트에 대한 TTI 메모리 위치도 업데이트된다.
2가지 조건 중 적어도 하나가 잘못되면, 현재의 샘플이 두번째 DTX 비트인지 아닌지를 결정하기 위해 스텝 63의 계산이 수행된다. 두번째 DTX 비트라고 인식되면, 이 비트는 메모리에 기록되지 않고 폐기된다. 그렇지만, 이 비트가 두번째 DTX 비트가 아니면, 그 비트가 첫번째 DTX 비트인지 아닌지를 결정하기 위해 스텝 64의 계산이 수행된다. 첫번째 DTX 비트라고 인식되면, 현재의 비트는 메모리에 기록되지 않고 폐기된다. 그렇지만, 이 비트가 첫번째 DTX 비트가 아니면, 그 비트는 TTI 메모리 내에 기록된다. 변수 TrCHIndex의 값은 이 비트가 속하는 TrCH가 어느 것인지를 가리킨다. 그리고 변수 ttiMemoryOffset는 TrCHIndex의 값으로 되는 TrCH에 할당된 TTI 메모리의 섹션에서의 현재의 비트의 위치를 가리킨다.
도 7은 상술한 처리의 개요를 나타낸다. 역치환 T- 1(k)는, 상술한 스텝 1에 대응하는 200에서 계산된다. 201에서는, 수신기가 현재의 샘플이 속하는 것이 어느 TrCH인지를 식별하고, 또 첫번째 및 두번째 DTX 비트를 식별한다. 이들 첫번째 및 두번째 DTX 비트는 203 및 202에서 각각 폐기된다. 201, 202 및 203은 상술한 스텝 2에 대응한다.
204에서는 각 데이터 샘플이 TTI 메모리(40) 내에 기록된다. 205에서 개략적으로 나타낸 바와 같이, 각 TrCH에 대응하는 데이터가 TTI 메모리 내의 특별한 위치에 저장된다. 그 후, TTI 메모리 내에 저장된 정보는, 상술한 바와 같이 1차 비트 리오더링 스테이지를 제거하는 효과를 갖는 206에서 독출될 수 있다.

Claims (12)

  1. 첫번째 DTX(discontinuous transmission: 불연속 송신) 비트를 복수의 개별 데이터 스트림에 가산하고, 그들 자신에 관해 복수의 개별 데이터 스트림을 1차 인터리빙하며, 이들 개별 데이터 스트림을 결합하고, 복합 데이터 스트림을 형성하기 위해 결합된 개별 데이터 스트림을 2차 인터리빙함으로써 형성되는 복합 데이터 스트림으로부터 복수의 개별 데이터 스트림을 복구하기 위한 방법으로,
    복합 데이터 스트림에서의 현재의 비트 위치에 대해, (a) 2차 인터리빙의 역을 적용하는 단계, (b) 현재의 비트가 어느 개별 데이터 스트림에 속하는지를 식별하는 단계, (c) 현재의 비트가 첫번째 불연속 송신(DTX) 비트인지를 판단하여 현재의 비트가 첫번째 불연속 송신(DTX) 비트이면 그 현재의 비트를 메모리에 기록하지 않고 폐기하는 단계, (d) 1차 인터리빙에 따라 현재의 비트가 메모리 공간 내에 위치되어 있는 식별된 개별 데이터 스트림에 할당된 메모리 공간에 현재의 비트를 저장하는 단계를 수행하고,
    복합 데이터 스트림의 비트 위치마다 단계 (a)∼(d)를 수행하는 것을 특징으로 하는 데이터 스트림 복구방법.
  2. 제1항에 있어서, 두번째 불연속 송신(DTX) 비트가 개별 데이터를 결합한 후에 데이터 스트림에 가산되는 것을 특징으로 하는 데이터 스트림 복구방법.
  3. 제2항에 있어서, 두번째 불연속 송신(DTX) 비트가 스텝 (b)와 (c) 사이에 데이터 스트림으로부터 제거되는 단계를 더 갖춘 것을 특징으로 하는 데이터 스트림 복구방법.
  4. 첫번째 DTX(불연속 송신) 비트를 복수의 개별 데이터 스트림에 가산하고, 그들 자신에 관해 복수의 개별 데이터 스트림을 1차 인터리빙하며, 이들 개별 데이터 스트림을 결합하고, 복합 데이터 스트림을 형성하기 위해 결합된 개별 데이터 스트림을 2차 인터리빙함으로써 형성되는 복합 데이터 스트림으로부터 복수의 개별 데이터 스트림을 복구하기 위한 프로세서로,
    복합 데이터 스트림에서의 현재의 비트 위치에 대해, (a) 2차 인터리빙의 역을 적용하는 단계, (b) 현재의 비트가 어느 개별 데이터 스트림에 속하는지를 식별하는 단계, (c) 현재의 비트가 첫번째 불연속 송신(DTX) 비트인지를 판단하여 현재의 비트가 첫번째 불연속 송신(DTX) 비트이면 그 현재의 비트를 메모리에 기록하지 않고 폐기하는 단계, (d) 1차 인터리빙에 따라 현재의 비트가 메모리 공간 내에 위치되어 있는 식별된 개별 데이터 스트림에 할당된 메모리 공간에 현재의 비트를 저장하는 단계를 수행하고,
    복합 데이터 스트림의 비트 위치마다 단계 (a)∼(d)를 수행하도록 배치된 것을 특징으로 하는 프로세서.
  5. 제4항에 있어서, 두번째 불연속 송신(DTX) 비트가 개별 데이터를 결합한 후에 데이터 스트림에 가산되는 것을 특징으로 하는 프로세서.
  6. 제5항에 있어서, 두번째 불연속 송신(DTX) 비트가 스텝 (b)와 (c) 사이에 데이터 스트림으로부터 제거되는 단계를 더 갖춘 것을 특징으로 하는 프로세서.
  7. 제4항 내지 제6항 중 어느 한 항에 따른 프로세서를 포함하여 구성된 것을 특징으로 하는 무선 수신기.
  8. 제7항에 따른 수신기를 포함하여 구성된 것을 특징으로 하는 셀룰러 전화 핸드셋.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020067025433A 2004-06-03 2005-05-13 데이터 스트림 복구방법 및 프로세서 KR101057955B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04253298.6 2004-06-03
EP04253298A EP1603247B1 (en) 2004-06-03 2004-06-03 Data stream recovery
PCT/EP2005/052211 WO2005119929A1 (en) 2004-06-03 2005-05-13 Data stream recovery

Publications (2)

Publication Number Publication Date
KR20070021236A KR20070021236A (ko) 2007-02-22
KR101057955B1 true KR101057955B1 (ko) 2011-08-18

Family

ID=34930370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067025433A KR101057955B1 (ko) 2004-06-03 2005-05-13 데이터 스트림 복구방법 및 프로세서

Country Status (9)

Country Link
US (1) US7916754B2 (ko)
EP (1) EP1603247B1 (ko)
KR (1) KR101057955B1 (ko)
CN (1) CN100547943C (ko)
AT (1) ATE368963T1 (ko)
DE (1) DE602004007897T2 (ko)
ES (1) ES2290634T3 (ko)
TW (1) TWI389497B (ko)
WO (1) WO2005119929A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505478B2 (en) * 2002-10-02 2009-03-17 Marvell International Ltd. Method and apparatus of de-multiplexing data

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996069B2 (en) * 2000-02-22 2006-02-07 Qualcomm, Incorporated Method and apparatus for controlling transmit power of multiple channels in a CDMA communication system
FR2805688A1 (fr) * 2000-02-28 2001-08-31 Mitsubishi Electric France Procede d'equilibrage de canaux de transport au sein d'un canal composite, dispositif et station de base correspondants
US6624767B1 (en) * 2000-09-06 2003-09-23 Qualcomm, Incorporated Data buffer structure for asynchronously received physical channels in a CDMA system
US7187708B1 (en) * 2000-10-03 2007-03-06 Qualcomm Inc. Data buffer structure for physical and transport channels in a CDMA system
US6798826B1 (en) * 2000-11-06 2004-09-28 Qualcomm Incorporated Method and apparatus for performing reverse rate matching in a CDMA system
US7385949B1 (en) * 2001-06-05 2008-06-10 Broadcom Corporation System and method for de-interleaving data in a wireless receiver
US6983166B2 (en) * 2001-08-20 2006-01-03 Qualcomm, Incorporated Power control for a channel with multiple formats in a communication system
GB2381170A (en) * 2001-10-19 2003-04-23 Ipwireless Inc Method and arrangement for asynchronous processing of CCTrCH data
FR2834152B1 (fr) * 2001-12-26 2004-04-30 Nortel Networks Ltd Procede de traitement de symboles numeriques dans un systeme de communication et emetteur et recepteur pour la mise en oeuvre du procede
US7463702B2 (en) * 2002-11-12 2008-12-09 Agere Systems Inc. System and method for one-pass blind transport format detection

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
3GPP TS 25.212 V.5.0.0 "Multiplexing and channel coding(FDD)", 2002.03. *
3GPP TS 25.212 V.5.0.0 "Multiplexing and channel coding(FDD)", 2002.03.) *

Also Published As

Publication number Publication date
WO2005119929A1 (en) 2005-12-15
CN1961494A (zh) 2007-05-09
TWI389497B (zh) 2013-03-11
KR20070021236A (ko) 2007-02-22
CN100547943C (zh) 2009-10-07
US7916754B2 (en) 2011-03-29
US20070233890A1 (en) 2007-10-04
TW200610309A (en) 2006-03-16
DE602004007897D1 (de) 2007-09-13
DE602004007897T2 (de) 2008-04-17
ATE368963T1 (de) 2007-08-15
EP1603247B1 (en) 2007-08-01
ES2290634T3 (es) 2008-02-16
EP1603247A1 (en) 2005-12-07

Similar Documents

Publication Publication Date Title
US7697487B2 (en) Physical layer processing for a wireless communication system using code division multiple access
JP3899088B2 (ja) 移動通信システムにおける伝送率整合のための逆多重化器及び多重化器の制御装置及び方法
US20050286612A1 (en) De-interleaver, mobile communication terminal, and de-interleaving method
JP3435135B2 (ja) レート・マッチングを行う方法及び装置、逆レート・マッチングを行う装置、及び電気通信システムの基地局及び移動局
US20010024451A1 (en) Processing methods and devices for sending information symbols over multiplexed channels, and corresponding processing methods and devices for reception
EP1183796B1 (en) Time-slot partitioning in a tdma system
KR100784283B1 (ko) 트랜스포트 채널의 버퍼링없이 디레이트 매칭을 수행하는방법과 장치
KR101057955B1 (ko) 데이터 스트림 복구방법 및 프로세서
JP4119421B2 (ja) 移動通信システムにおける相互に異なる伝送時間間隔を有するチャンネルを多重化する伝送率整合方法及び装置
EP1188259A1 (en) Multi-user time slots for tdma
EP1817860B1 (en) Tfci decoding apparatus and method
KR100686013B1 (ko) 이동통신 시스템에서의 전송 채널 다중화 방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 8