TWI389117B - 用於產生運作在低供應電壓的電壓參考之浮動閘極類比電壓位準轉換電路及方法 - Google Patents

用於產生運作在低供應電壓的電壓參考之浮動閘極類比電壓位準轉換電路及方法 Download PDF

Info

Publication number
TWI389117B
TWI389117B TW094122154A TW94122154A TWI389117B TW I389117 B TWI389117 B TW I389117B TW 094122154 A TW094122154 A TW 094122154A TW 94122154 A TW94122154 A TW 94122154A TW I389117 B TWI389117 B TW I389117B
Authority
TW
Taiwan
Prior art keywords
floating gate
voltage
coupled
during
tunnel
Prior art date
Application number
TW094122154A
Other languages
English (en)
Other versions
TW200615952A (en
Inventor
William H Owen
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of TW200615952A publication Critical patent/TW200615952A/zh
Application granted granted Critical
Publication of TWI389117B publication Critical patent/TWI389117B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Control Of Electrical Variables (AREA)

Description

用於產生運作在低供應電壓的電壓參考之浮動閘極類比電壓位準轉換電路及方法 相關申請案交互參照
本申請案係關於共同未決美國專利申請案，序號為10/338,189，標題是“用於程式設計的差動雙浮動閘極電路和方法”(“Differential Dual Floating Gate Circuit and Method for Programming”)，它由William H.Owen在2003年1月7日申請並由本申請案的受讓人所擁有。序號為10/338,189的專利申請案係於此結合作為參考。
本發明大致上係關於電子學，尤其關於一種用於產生電壓參考的可編程浮動閘極電路。
自從八十年代初期開始使用以來，可編程類比浮動閘極電路係已經使用於僅僅需要於時間上適度的絕對電壓精確性之應用之中，例如於時間上100－200mV的絕對電壓精確性。傳統上這種元件用於在浮動閘極上提供長時間的非揮發性的電荷儲存。浮動閘極是導電材料的島，它與基質電隔離但是電容性耦合到該基質。典型地，形成MOS(金氧半導體)電晶體閘極的浮動閘極通常用來讀取在浮動閘極上的電荷位準，而不會從中引起任何的電荷泄漏。
現有技術中用於將電荷引入到浮動閘極以及從浮動閘極移去電荷的各種裝置都是已知的。一旦浮動閘極在特殊的電荷位準上被編程，其基本上永久地保持在這個位準上，這是因為浮動閘極被充當用於對浮動閘極放電的障礙的絕緣材料所包圍。電荷典型地利用熱電子注入或電子隧道效應耦合到浮動閘極。典型地藉由暴露於輻射(紫外光，X－射線)、雪崩注入或Fowler－Nordheim電子隧道效應將電荷從浮動閘極上移去。對從冷導體發射出來的電子的利用在R.H.Fowler和Dr.L.Nordheim在Royal Soc.Proc.第119(1928)卷上發表的標題是“Electron Emission in Intense Electric Fields ”的文章上第一次作出描述。通過一個氧化層在電子隧道效應中對這種現象的使用在M.Lenzlinger和E.H.Snow在Journal of Applied Physics第1期第40卷(1969年1月)上發表的標題是“Fowler －Nordheim Tunneling into Thermally Grown SiO 2 ”的文章上進行了描述，以上文章在此結合作為參考。這樣的類比浮動閘極電路例如被用在數位非揮發性儲存元件中以及包括電壓參考、Vcc檢測和開機重置電路的類比非揮發性電路中。
浮動閘極類比電壓(FGA)參考的輸出電壓Vo能典型地設定成0和8V直流之間的任何電壓。例如，FGA參考能夠按需要精確地設定成Vo＝100mV。然而，為了使該參考適當地工作在例如1V的非常低的電源電壓Vcc上，內部的MOS閘極電壓需要小於~1V，以便使MOS電晶體能夠在高增益、低電流預臨限值區域中操作。使用厚氧化物浮動閘極電可抹除可編程唯讀記憶體(EEPROM)構成的這些元件處理限制在晶片上可以產生多大的負電壓，藉由使用雙傳導電子隧道效應FGA參考設定運作，就難以在設定操作期間直接將浮動閘極的電壓設為負的或接近0V，如序號為No.10/338,189的專利申請案中所描述的。因此，在設定操作之後，浮動閘極的電壓位準的轉換下降可用來使浮動閘極在設定操作期間被精確地設定到更多的正電壓，然後轉換下降到一個具有低電源電壓Vcc的用於讀取操作的低電壓。
浮動閘極位準轉換衆所周知地係用於編程和抹除EEPROM記憶體單元的技術。直接寫入EEPROM記憶體單元使用位於位元線和浮動閘極之間的耦合電容器以及位於字元線和浮動閘極之間的聚2－聚1電容，在對單元編程之後耦合浮動閘極成負電壓。例如參考美國專利號4,752,912。當對直接寫入EEPROM單元編程時，位元線為大約14V，字元線為＋20V，聚1撤銷選定線為－3V，並且浮動閘極設定為大約＋8.5V。編程之後，浮動閘極電容性地耦合下降到位線上14V的大約70%(－9.8V)以及字元線上20V的大約10%(－2V)，並且耦合上升到撤銷選定線上的差7V的10%(＋.7V)，以便使浮動閘極以大約－3.5V的電壓位準結束。在讀取操作期間內，這種通過數伏特關斷浮動閘極電晶體是為了確保沒有電流流過編程EEPROM單元。負編程浮動閘極的數伏特餘裕幫助確保所有的編程單元甚至具有單元到單元的變數以及在許多寫周期之後也能關斷。
各種的浮動閘極位準轉換電路已企圖藉由在操作期間內將等價的輸入電晶體的臨限值下移，以便允許數位和類比電路在低Vcc下操作。在一種解決方案中，浮動閘極位準轉換電路有一個具有2個耦合電容器輸入的浮動閘極。浮動閘極上的電荷位準利用紫外線曝光最初設定成0V。然後，將正Vbias提供給輸入到浮動閘極的第二電容器。該正Vbias將浮動閘極電晶體的電壓提升到接近Vt(臨限值電壓)，這降低了第一耦合電容所需要的用來導通電晶體的DC電壓。這樣如所示地藉由第一耦合電容器有效地“降低”浮動閘極電晶體的Vt，這就允許電路工作在低輸入和電源電壓上。
在另一個解決方案中，浮動閘極MOS元件稱為FGUVMOS元件(浮動閘極紫外線金氧半導體)，浮動閘極藉由將電路暴露在紫外光下來設定，其具有提供給所有信號輸入的~Vcc/2。一旦以這種方式設置，FGUVMOS元件有低的“有效Vt”並且可以在非常低的電源電壓下運作。然而，FGUVMOS元件需要一個很長(許多分鐘)的紫外曝光時間來設定每個產品，對於製造精確的電壓參考和在低Vcc下運作的比較器是不實用的。
因此，需要提供一種浮動閘極位準轉換電路和方法，用以產生一個能在低電源電壓下運作的更為精確的電壓參考。
本發明係敘述一種浮動閘極電壓位準轉換電路，其係藉由提供一個電路使得在SET操作期間內浮動閘極精確地設定到高的正電壓並且其後藉由使用一個低Vcc移位下降到用於READ操作的低電壓，來產生一個能夠在低Vcc下運作的電壓參考。浮動閘極電壓位準轉換電路包括具有兩個浮動閘極的差動放大器(或差動級)，第一浮動閘極(fgr)和第二浮動閘極(fg1)，其中第二浮動閘極電容性耦合到READ電壓或Vshift電壓。浮動閘極電壓位準轉換電路以兩種主要狀態來操作，即SET操作和READ操作。在SET操作期間內，當浮動閘極精確地設定為正電壓時，第二浮動閘極的C1p電容器連接的是正Vshift電壓，而不是接地電壓。當設定成所需電壓時，差動放大器的輸出典型地在第二浮動閘極電壓(Vfg1)的上下擺動1V或更多的電壓。在READ操作期間內，第二浮動閘極的C1p電容器連接到接地電壓，因此fg1上的電壓轉換下降到低電壓。
在一個實施例中，浮動閘極電壓位準轉換電路產生一個能在低Vcc上運作的電壓參考，藉由在SET操作期間內將電壓轉換電容器(C1p)連接到電壓Vshift和在READ操作期間內將C1p連接到接地電壓，由此來引起在第二浮動閘極上的電壓Vfg1轉換下降。在另外一個可以選擇的實施例中，浮動閘極電壓位準轉換電路產生一個能在低Vcc上運作的電壓參考，藉由在SET操作期間內將電容器(C1和C1p)連接到電壓Vshift電壓並且其後在READ操作期間內將電容器連接到接地電壓，以導致在第二浮動閘極上的電壓轉換下降。
廣義地敘述，浮動閘極電壓位準轉換電路係包括用於儲存電荷的第一浮動閘極；用於儲存電荷的第二浮動閘極；一個電壓轉換電容器，具有耦合到第二浮動閘極的第一端以及第二端；和一個差動放大器，耦合在第一浮動閘極和第二浮動閘極之間，用於在SET操作期間使第一浮動閘極上電荷位準調整作為第二浮動閘極上的電壓函數；其中，在SET操作期間，電壓轉換電容器耦合到第一預定電壓；其中，在READ操作期間，電壓轉換電容器的第二端耦合到第二預定電壓。
關於本發明的其他結構和方法將在以下的詳細描述中公開。這些內容的意義不是要定義本發明。本發明由申請專利範圍來定義。本發明的這些和其他的實施例、特性、觀點和優點將會利用以下的描述，附加的申請專利範圍和相應的附圖變得更好理解。
現在參考圖1，其係顯示在設定(SET)模式中的簡化原理圖，其係描述浮動閘極電壓位準轉換電路的第一實施例，該電路包括一個具有兩個浮動閘極輸入，第一浮動閘極輸入fgr 110和第二浮動閘極輸入fg1 120的差動放大器，用於產生一個電壓參考。起初，浮動閘極電壓轉換電路100用於在高電壓SET模式期間內將浮動閘極精確地設定為類比電壓參考。接著，在設定類比電壓參考之後，在讀取(READ)模式期間浮動閘極電壓轉換電路100轉換下降該類比電壓參考，其中浮動閘極電壓位準轉換電路100被配置成具有嵌入電壓參考或精密電壓參考電路的精密電壓比較器電路。差動放大器130包括一組加強模式電晶體，第一電晶體T10 131a，第二電晶體T11 1311，第三電晶體T8 132a和第四電晶體T9 132b。另外，該差動放大器130進一步耦合到Vcc 133、電流源電晶體T17 136和放大器140，其中T 17的閘極連接鏡電壓Vm 135，並且放大器140用於產生一個Vout信號150。
電晶體T8 132a和T9 132b較佳地是NMOS電晶體，並且藉由佈線相當好地匹配，電晶體T10 131a和T11 131b較佳地是PMOS電晶體，並且藉由佈線相當好地匹配。NMOS電晶體T8 132a和T9 132b的源極在節點20耦合到一起。NMOS電晶體T8 132a的漏極耦合到節點22，且它的閘極是浮動閘極fgr 110。NMOS電晶體T9 132b的漏極耦合到節點21，且它的閘極是浮動閘極fg1 120。PMOS電晶體T10 131a耦合公共漏極、公共閘極到節點22，它的源極耦合到節點23。PMOS電晶體T11 131b的閘極耦合到節點22。它的漏極耦合到節點21，並且它的源極耦合到節點23。電源電壓Vcc 133耦合到節點23，且典型地是3到5伏。製造該浮動閘極電壓轉換電路100的適當的半導體製造過程是CMOS EEPROM(互補的金氧半導體和電可抹除可編程唯讀記憶體)過程。
在位準移位的雙浮動閘極參考中，浮動閘極被初始設定成一個比讀取運作中所期望的低電源電壓要高的電壓。但是在SET操作期間內，DC偏壓(也就是Vshift 123)被提供給耦合到fg1 120的電容器。於是在READ操作期間內藉由將耦合電容器接地來降低在浮動閘極fg1 120上的電壓Vfg1。在讀取操作期間內，差動放大器設定在Vfgr~Vfg1，由於Vfg1是較低的，這就引起Vfgr接著以及Vo低於初始設定。在精密類比電壓參考中，非常期望使位準移位耦合電容器接地，而不是連接到另外一個電壓，其中該電壓可能非常精確和穩定，因此它不會影響Vout 150的精確性和穩定性。不同于現有技術的地方是在程式設計期間Vbias是接地的並且在電路的正常運作期間內提供偏置電壓來降低臨限值。
在READ操作期間內參考的輸出電壓Vout 150與在第一浮動閘極輸入fgr和第二浮動閘極輸入fg1 120上的電荷位準差成正比例。浮動閘極fgr 110連接兩個位於浮動閘極輸入fgr 110和Kelvin Sense 155之間的電容器Cr 111和Crp 112。Cr 111和Crp 112電容器的組合也可被稱為控制電容器。浮動閘極fg1 120連接兩個電容器C1 121和C1p 122。在這個實施例中，C1p 122電容器也可被稱作電壓轉換電容器。電容器Cr 111和C1 121能夠由N＋/閘極氧化物/聚電容器組成。電容器Crp 112和C1p 122能夠由聚2/聚氧化物/聚1電容器組成。每單位面積上聚1－N＋閘極氧化物電容是遠遠大於每單位面積上聚1－聚2電容的，這是因為聚1－聚2氧化物是遠遠厚於聚1－N＋閘極氧化物。在一個示意性的厚氧化物隧道效應過程中，閘極氧化物大約是250，而聚1－聚2氧化物大約是1250。在這個過程中，閘極氧化物電容大約是1.4fF/u2，而聚1－聚2電容大約是0.28fF/u2。
如果利用由聚2覆蓋著的聚1來佈置浮動閘極，以便該閘極氧化物面積等於該聚1－聚2面積，那麼C1p 122和Crp 112是全部浮動閘極電容的17%。然而，聚1－聚2電容的一個較高的百分比，例如25%，可藉由在場效應區上佈置附加的聚1－聚2重疊面積來獲得，而不是佈置在N＋閘極區域上的聚1的頂部。
浮動閘極電壓位準轉換電路100用於產生一個電壓參考，以便能在非常低的Vcc電壓133下運作，例如1V或更小。在編程操作期間內，fg1 120能夠被精確設定在2V到5V的電壓範圍內。在編程操作期間內，Vcc 133典型地是在6到8V的範圍內而fg1 120被設定在2V到5V的範圍內，這就允許差動放大器的輸出在Vfg1的上下擺動1V或者更大，並同時設定在期望的最終電壓。如果Vfg1太低了，放大器可以“降到最低點”並且不能夠被設定到期望電壓。這就是為什麼期望使SET0＝Vfg1>2V，以便允許該差動放大器有低於Vfg1的足夠的電壓餘量用來在編程操作期間內適當地進行設定。在一個實施例中，在讀取操作期間內，Vfg1電壓典型地小於1V以使Vcc 133在低壓下運作。
用於該差動放大器的最小電源電壓Vccmin是Vds＋Vds＋Vtp，其中Vds是N通道浮動閘極電晶體132A和132b以及電流鏡電晶體T17的漏極飽和電壓，而Vtp是P通道負載電晶體131a和131b的臨限值電壓。使用典型的值Vt~0.5V和Vds~0.2V，Vccmin是0.9V。然而，如果Vfg1~Vds＋Vtn，僅僅能獲得這個最小的操作電壓。使用Vt~0.5V和Vds~0.2V，這就意味著Vfg1需要被設定成~0.7V用於在Vccmin＝0.9V操作。例如，如果Vfg1較高，例如2V，在節點21的電壓是2V－Vtn＝1.5V並且最小電源電壓是1.5V＋Vds＋Vtp＝2.2V。在READ期間內，能夠藉由使用具有25%耦合率的C1p的位準轉換電路來獲得Vfg1＝0.7V，這是藉由以Vshift＝Vcc＝8V設定Vfg1＝2.7V來實現的。在SET操作期間內，C1p電容器122連接Vshift 123而不是地124。在SET操作期間內Vshift 123保持在8V。在SET操作之後，在READ操作期間內C1p電容器122連接地124，使耦合Vfg1的容性下降。在這個實施例中，Vfg1耦合降低25%×8V＝－2V以便在READ期間內使Vfg1＝0.7V，這使得差動放大器130在READ期間內在1V或更小的電壓下操作。
這就使得在SET操作期間內將浮動閘極精確設在較高電壓，然後轉換下降到較低電壓以便使放大器在READ操作期間內在低Vcc下操作。
下面在表1中示出了用於SET和READ模式的參數的一些示意性的值：
浮動閘極電壓位準轉換電路100還包括一個形成於浮動閘極fgr 110和在節點16處的編程電極Epr 116之間的編程隧道元件Tpr 114；一個形成於浮動閘極fgr 110和在節點17處的抹除電極Eer 115之間的抹除隧道元件Ter 113；和一個耦合在浮動閘極fgr和節點18之間的控制電容器Cfgr。該控制電容器Cfgr與圖1－3所示的Cr 111和Crp 112電容器的組合相對應。該控制電容器Cfgr耦合到第一浮動閘極110，用於控制作為輸入設定電壓160的函數的第一浮動閘極上的電荷位準，其中在SET模式期間內該設定電壓藉由控制電容器Cfgr耦合到第一浮動閘極。
浮動閘極電壓位準轉換電路100還包括一個形成於浮動閘極fg1 120和在節點16處的編程電極Ep1 127之間的可編程隧道元件Tp1 126，和一個形成於浮動閘極fg1 120和在節點28處的抹除電極Ee1 128之間的抹除隧道元件Te1 125。較佳地，在SET模式期間內編程電極Epr 116和Ep1 127接收負電壓，並且在SET模式期間內抹除電極Eer 115和Ee1 128接收正電壓。另外，隧道元件Tpr 114，Tp1 126，Ter 113和Te1 125較佳地是相當好地匹配的Fowler－Nordheim隧道元件，以作為它們的晶片佈線的結果。
隧道元件Tp1 126和Te1 125在雙傳導下運作，藉由允許電子穿過和關斷浮動閘極fg1120來改變浮動閘極fg1120上的電荷位準，以便將節點28和16之間的電壓除一半。當隧道電流流過隧道元件Te1 125和Tp1 126時，發生雙傳導，這發生在電壓差動(Vx－Vp1)是至少兩個隧道電壓的時候。隧道元件Ter 113和Tpr 114在雙傳導下運作，藉由允許電子穿過和關斷浮動閘極fgr 110來改變浮動閘極fgr 110上的電荷位準，以便將節點17和16之間的電壓除一半。當隧道電流流過隧道元件Ter 113和Tpr 114時，發生雙傳導，這發生在電壓差動(Vefb－Vp1)是至少兩個隧道電壓的時候。編程電極Epr 116和Ep1 127都連接節點16，該節點連接電流源165。
為了設定fg1 120上的電壓，電壓Vx 180耦合在節點27並連接浮動閘極電壓位準轉換電路100中的電晶體T15 175的閘極，以便將Vfg1設定成Vx－1Vt－1TV，其中1Vt是電晶體T15 175的臨限值電壓並且1TV是抹除隧道元件Te1 125的隧道電壓。
在SET模式期間內，位準移位190、電晶體T13 170和隧道元件Ter 113提供反饋路徑。當Vout 150變高時，負反饋路徑使得Vfgr變高。隨著Vfgr的上升，電晶體132a(T8)中的電流上升直到與電晶體132b(T9)中的電流相匹配。在這點上差動電路130設定在這點上，其中在這一點上電晶體T8 132a，T9 132b，T10 131a和T11 131b的電流相匹配並且Vfgr＝Vfg1。
圖2示出了一個在READ模式中描述浮動閘極電壓位準轉換電路100的第一實施例的簡化方塊圖，其中該電路包括具有兩個浮動閘極輸入的差動放大器130，第一浮動閘極輸入fgr 110和第二浮動閘極輸入fg1 120。在READ操作期間內電容器C1p 122連接到接地端124，其處理過程在下面將參考圖4A－B進行描述。
在圖3中，其係顯示一個描述浮動閘極電壓位準轉換電路200的第二實施例的方塊圖，該電路包括利用具有兩個浮動閘極輸入fgr 110和fg1 120的差動放大器130來實現的電壓參考電路。在這個實施例中，在SET操作期間內電容器C1 210和C1p 211都連接Vshift 212。在這個實施例中，C1 210和C1p 211電容器的並聯組合也可被稱為一個電壓轉換電容器。接著電容器C1 210和C1p 211連接接地端213或低電壓電位以便在READ操作期間內轉換下降Vfg1電壓。在這種情況下，從Vshift 212到fg1 120的耦合接近100%因此這種移位下降可能幾乎等於Vshift 212。例如，如果在SET操作期間內Vshift＝2V並且Vfg1設定成2.7V，那麼在讀取期間內Vfg1可能約為2.7V－2V＝0.7V。使用具有17%到25%的比率的C1p的優勢是Vshift 212電壓電源為了達到與100% Vshift相同的位準移位精確性，其精度可以是低於4到5倍。除此之外，在SET操作期間內將Vshift 212與Vcc 133直接相連是很方便的，這樣不需要額外的輸入引腳或片裝電壓參考電路來實現一個精確且可重放的位準移位。
現在翻到圖4A，其係顯示一個流程圖400，描述設定和讀取浮動閘極的處理步驟，用於從一個浮動閘極電壓轉換位準電路，例如浮動閘極電壓位準轉換電路100，200或300中產生低電壓參考。圖5顯示浮動閘極電路100，200或300和處理過程400的一種硬體實現方式，接下來圖6－8描述時序圖。雖然處理過程400參考浮動閘極電壓位準轉換電路100或浮動閘極電路500進行描述，但是它也可用於浮動閘極電壓位準轉換電路100，200，300或500中的任何一個。處理過程400執行兩個主要操作，SET操作310和READ操作350。在SET操作310期間內，電容器C1p 122連接到Vshift 123而不是接地端124。在SET操作310期間內Vshift 123保持在正電壓上。在SET操作310之後，電容器C1p 122連接接地端124，使耦合的Vfg1電容性下降。在這個例子中，delta Vfg1＝25%*Vshift。例如，如果在SET操作期間內Vshift＝8V並且Vfg1＝2.7V，然後在READ操作期間內Vfg1＝2.7V－(0.25*8V)＝2V。這就可使在SET操作310期間內將浮動閘極精確地設定為高電壓並且接著轉換下降到低電壓，以便使放大器能在低Vcc電壓上運作。
在步驟315中，處理過程400在SET模式之初藉由將Vcc設定為等於Vccset，在一個實例中例如是8V來啟動浮動閘極電路500，在圖6－8中被描述為時間t0。在某個點上的浮動閘極電路500之後接收輸入設定電壓，例如VsetΦ，並且來自浮動閘極電路500中的Vx信號在節點27接收並被輸入電晶體T15的閘極。另外Vcc設定為＋8V，HV＋斜坡上升到一個大約為＋22V的較高正電壓，該電壓導通電流源I2和I2r。最終，電荷泵Ipr導通使得這些電流源開始產生它們相應的電流。其後，依據該處理過程剩餘的步驟330－347的較佳實施方式，如圖6－8所描述的，浮動閘極電路500能夠在約30mSec中將Vfgr設定為約Vfg1的0.5mV。
在步驟320中，處理過程400將C1p電容器122與Vcc133相連並且將Vshift 123設定為Vcc 133。在步驟330中，處理過程400設定Set0＝2.7V，以及Vset＝2.5V。在步驟335中，浮動閘極電壓位準轉換電路100引起浮動閘極電路500中的隧道元件Ter 113，Tpr 114，Te1 124和Tp1 125或相應的部分在電壓差動控制下以雙傳導模式運作，其中該電壓差動在相應的浮動閘極抹除和編程電極之間用於改變浮動閘極fgr 110和fg1 120上的電荷位準。當隧道電流流過Ter 113和Tpr 114或Te1 124和Tp1 125時，發生雙傳導。當電壓差動(Vefb－Vp1)至少是兩個隧道電壓或大約22V時，隧道電流流過Ter 113和Tpr 114，並且當電壓差動(Vx－Vp1)至少是兩個隧道電壓時，隧道電流流過Te1 124和Tp1 125。
在步驟340中，浮動閘極電路100中的處理過程400將Vfgr 110與Vfg 1120進行比較並且產生輸出電壓Vout 150，該輸出電壓是Vfgr 110和Vfg1 120之間的差的函數。處理過程400判斷浮動閘極電壓位準轉換電路100是否設定到穩定狀態條件下，即Vfgr 110大約等於Vfg1 120。如果判斷結果是浮動閘極電壓位準轉換電路100沒有達到穩定狀態，浮動閘極電路100就使Vefb和Vp1之間電壓差動的改變為Vout 150的函數，並且浮動閘極電路100重複步驟330至步驟345直到浮動閘極電路100設定到穩定狀態條件下，即Vfgr 110大約等於Vfg1 120。當浮動閘極電壓位準轉換電路100在步驟347中達到穩定狀態時，浮動閘極電壓位準轉換電路100就被關斷。作為處理過程400的結果，浮動閘極fgr 110和fg1 120的每一個都設置在時間上實質地保持相等的電荷位準上。
如圖4B所描述的在READ操作350中，在步驟355中，處理過程400在浮動閘極電壓位準轉換電路中啟動一個讀取電路，並且設定Vcc＝Vccread。在步驟360中，處理過程400將C1p 122與接地端124相連，其中Vfg1電壓120和Vout電壓150被轉換下降25%×Vccset。在步驟365中對Vout電壓150進行測量，由於在這個例子中是2V轉換，因此這個電壓應該是非常接近0.500V的數位。在步驟370中，處理過程400藉由Vout(預期)減去Vout(測量)來計算Vdelta的值，其數學表達是Vdelta＝Vout(desired)－Vout(measured)。在步驟375中，處理過程將在步驟370中計算的Vdelta加上Vset的值。如果在步驟380中沒有獲得期望的Vout值，處理過程400就以新Vset電壓回到SET操作310的步驟315，並且重複步驟315到380直到獲得所預期的Vout精確性。
參數Vdelta是Vout精確性的測量，其依靠特殊應用中所允許的Vo精確性容限來選擇。例如，所期望的Vout可以選擇在0.5000V，其具有用於Vdelta的＋/－0.0001V容限位準。
較佳地，浮動閘極電路500用以下的方式引起雙傳導。電流源I2r導通並且分別開始拉升Vefb(節點25)。例如，Vefb在小於0.5mSec中斜坡上升到大約18V。負電流源Ipr導通並且將Vp1(節點16)拉至負的。分別地，在這個例子中，電荷泵Ipr在大約2mSec中逐漸的使Vp1斜坡下降到大概－11V。電流源Ipr控制流過浮動閘極電路500中的隧道效應元件Ter，Tpr，Te1和Tp1的隧道電流。
浮動閘極電路500接收一個Vx信號(節點27)，其中該信號是由另一個追蹤電路500的電路產生的高電壓DC信號，以便將fg1設定成一個預定的電壓。用於產生Vx信號的這種電路的一個適當實例在共同受讓的申請序號10/338,189中進行了描述。信號Vx導通電晶體T15，拉升Ve1(節點28)到低於Vx的1個Vt。當Vp1斜坡下降到Vp1和Ve1之間的差是2隧道電壓的這一點時，隧道電流流過隧道效應元件Te1和Tp1。一旦隧道電流流過Te1和Tp1，在浮動閘極fg1(節點14)上的電壓等於Vx－Vt－1TV，其中1Vt是電晶體T15的臨限值電壓並且1TV是穿越隧道元件Te1的隧道電壓。在浮動閘極fg1上的電壓由Vx直接控制。
浮動閘極電路500產生一個由來自電路430的反饋所控制的Vefb信號。Vefb(節點25)導通電晶體T13，拉升Ver(節點17)到低於Vefb的1Vt。當Vp1(節點16)斜坡下降到Vp1和Ver之間的差是2個隧道電壓的這一點時，隧道電流流過隧道效應元件Ter和Tpr，並且fgr(節點15)上的電壓由Vefb直接控制。I2r繼續拉升Vefb直到Vefb達到Vout＋1TV＋1Vt，其中1TV是穿越隧道元件TF1的隧道電壓並且1Vt是電晶體T14的臨限值電壓。當至少一個隧道電壓穿越TF1時，隧道電流就流過TF1，並且TF1和電晶體T14起到位準轉換元件的作用，以便Vefb由Vout(節點19)直接控制。
圖6－8的電壓波形描述在步驟330到347期間內電路500是如何運作。隧道元件Te1和Tp1的雙傳導發生在大約0.5mSec之後，最好如圖6所示。這個時間之前，Vfg1是0V。然而，一旦隧道電流流過隧道元件Te1和Tp1，Vfg1由Vx所控制。另一方面，隧道元件Ter和Tpr的雙傳導發生在大約1.5mSec的些許延遲之後，如在圖6－8中的t1 所示。在時間t1 之前Vout＝ΦV，Vefb由I2r拉升並且斜坡上升到大約18V，Vfgr不由Vebf控制。一旦隧道電流在時間t1 上流過隧道元件Ter，Tpr和TF1：反饋電路430檢測到Vfgr不等於Vfg1；Vout是Vfgr和Vfg1之差的函數；Vefb跟隨Vout；Vfgr跟隨Vefb。如圖7和8中時間t1 到時間t2 所示的下一個大約2.0mSec的時間，Vfgr隨著Vefb的上升和下降而振盪以作為負反饋環路的函數。其後，負反饋環路分別引起差動和增益級432和434來設定穩定狀態條件，其中電路430除了在來自於電荷泵Ipr的大約30mV的雜訊耦合到該電路430的情況之外都停止振盪，如圖7和8所示，並開始於時間t2 。
在時間t1 之初，增益級434中的電流源Igt產生一個遠遠大於由電流源I2r所產生的電流。因此，增益級434能夠藉由下沈所有來自電流源I2r的電流來控制Vout，其中這些電流經由T14和TF1流到Vout。另外，增益級434中的補償電容器C3足夠大以便確保反饋回路穩定並且在小於大約1mSec的時間內進行設定。由穿越電晶體T14的Vt所引起的Vefb中的位準移位大約與T13中的壓降相匹配。由穿越隧道元件TF1的隧道電壓所引起的Vefb中的位準轉換大約與穿越隧道元件Ter的電壓相匹配，以便當設定差動和增益級時，Vfgr和Vfg1大致相同。在圖8中可以看見，Vfgr，Vfg1和Vout在時間t2 之初設定，但是除了來自電流源Ipr的大約30mV的雜訊耦合浮動閘極fgr和fg1的情況之外。
再次參考圖5，一旦浮動閘極電路500在步驟340中設定以便使Vfgr大約等於Vfg1，那麼浮動閘極電路500在步驟347中關斷。關斷浮動閘極電路500使抹除和編程電極上的電壓斜坡下降到接地電位，如圖7和8中時間t3 之初所示。步驟347可在時間t3 藉由簡單的同時切斷在浮動閘極電路500中的電流和電壓源來執行。然而，一旦Vefb和Vp1斜坡回到φV，可能對Vfgr有較大的衝擊。正如以上所解釋的，當產生Vp1的負電荷泵是ON時，來自電荷泵Ipr上的雜訊限制了將Vfgr設定為等於Vfg1的精確性。這就意味著在Vefb和Vp1斜坡下降到地電位之初，Vfgr可能不等於Vfg1。當斜坡下降開始時，如果Vfgr不等於Vfg1，那麼在Vp1和Verb達到φV之後，Vfgr將不會等於Vfg1。此外，在斜坡下降期間內，連續的流過隧道元件Te1和Tp1以及Ter和Tpr的電流典型地不是相同的。這會進一步影響在浮動閘極fgr和fg1上的最終電荷位準。
為了克服這個限制並從而在Verb和Vp1斜坡下降到地的期間內保持浮動閘極fgr和fg1上的相同電荷位準，在這個時間期間內，在抹除和程式隧道元件中的電流必須是相同的。為了使在這些隧道元件中的電流保持相同，穿越每個隧道元件的電壓必須是相同的，這意味著Vefb和Vx斜坡下降到φV的比率必須與Vp1斜坡上升到φV的比率相同。隧道元件的特性也必須匹配的相當好。
在步驟347中浮動閘極電路500用以下的較佳方式關斷。一旦浮動閘極電路500中的反饋電路430已穩定了一個時間，並且顯然設定Vfgr和Vfg1的精確性主要由電荷泵雜訊進一步的限制，如t2 之初所示，Ipr在t3 被切斷以便消除電荷泵雜訊。然而，將HV＋以及電流源I2r開啟著以便電路500中的反饋電路一直有源並且繼續控制Vx，並且電路500中的反饋回路一直有源並且繼續控制Vefb。在當負電荷泵關斷的這一點上，隨著電容器Cpr放電，隧道電流連續流過隧道元件Ter，Te1，Tpr和Tp1，它將Vp1拉升回到φV。這個隧道電流和電容由於Cpr來決定在Vp1上的斜坡率。
在浮動閘極電路500中的反饋驅動Vefb以便Vfgr進入第一級軌道，Vfg1。隨著浮動閘極電路500斜坡上升到Vp1，浮動閘極fgr上的電壓電容性地向上耦合。反饋電路430檢測Vfg1的向上移動並且Vefb藉由反饋回路斜坡下降到φV。當Vefb斜坡下降並且Vp1斜坡上升到φV時，隧道元件Ter和Tpr中的隧道電流由於Fowler－Nordheim隧道元件的陡坡特性快速地減少。因為反饋回應時間直接根據抹除隧道元件中的電流而定，因此當Vefb斜坡下降到地電位時，反饋電路回應慢下來。隨著隧道電流的減少，斜坡率和反饋回應次數都降下來並且Vfgr逐漸地接近Vfg1。
例如，圖8顯示了Vfgr彙集到大約Vfg1的0.5mV的30mSec的設定模式時間，並且藉由允許大於30mV的斜坡下降時間甚至可關於Vfg1降Vfgr設定地更精確。在允許Vfgr彙集到Vfg1上一段藉由所期望的精確性的位準來確定的時間之後，HV＋電壓電源以及I2r電流源，能夠在例如時間t4 上被關斷，不會影響浮動閘極fgr和fg1上的電荷。另外，Vcc可以被關斷。
反饋電路的回應應該充分緩慢以確保Vfgr總是稍高於Vfg1，因此反饋電路430繼續使Vefb斜坡下降。如果Vfgr低於Vfg1並且反饋切換Vefb的方向是斜坡的，那麼該反饋系統將緩慢的啟動振盪並且Vfgr將從Vfg1發散而不是收歛到Vfg1。在Vefb和Vp1向接地端斜坡下降了少數伏之後，Vfgr非常接近Vfg1，Vefb和Vp1藉由關斷HV＋可儘快地斜坡下降到φV，如圖10中時間t4 所示，這是因為在隧道元件Ter和Tpr中的電流是很低的，所以它不再影響在浮動閘極fgr上的電荷。電容器Cpr必須小心地設定以便確保當Vp1向地電位上升時，藉由差動級432，增益級434，TF1位準轉換和Ter元件到浮動閘極fgr的反饋路徑能夠斜坡下降Vefb並且使得Vfgr越來越接近Vfg1。如果電容器Cpr太小了，Vp1上升的非常快，藉由反饋路徑的延遲會引起Vefb斜坡下降得非常慢，並且Vfgr將會上升到Vfg1之上而不是彙集到Vfg1。如果Cpr太大了，反饋路徑的回應太快並且Vefb斜坡下降的太多，以至於Vfgr可能產生引起電路緩慢地振盪的負尖峰。如果允許反饋電路430振盪，Vfgr將趨向發散而不是朝Vfg1彙集。因此，將Cpr設計為反饋回應時間比Cpr的放電率稍微慢些。較佳地Cpr應該設定成大約2.4pf。
在設定模式的末端，在時間t4 ，浮動閘極fgr和fg1將連續無限期地儲存在設定模式期間內對其編程的電荷位準，可能遭受電荷耗損，例如，由於非陷波電子或介電鬆弛超時，不需要將任何外部的電源提供給浮動閘極電路500。另外，雖然在這個實施例中描述的Vfgr被設定成大約等於Vfg1，但在本發明的另外一個實施例中本領域的普通技術人員可以理解，能夠將浮動閘極電路500配置成使Vfgr設定成作為Vfg1的某些其他函數的電壓。
正如以上所描述的，一旦在SET模式期間內設定浮動閘極fgr，浮動閘極電路500就可以在讀取模式期間內被配置成為電壓參考電路或具有嵌入式電壓參考的比較器電路。同樣，一旦在SET模式期間內設定浮動閘極fg1和fgr，浮動閘極電路500就可以在讀取模式期間內被配置成為電壓參考電路或具有嵌入式電壓參考的比較器電路。當浮動閘極電路500被配置成為電壓參考時，在節點19它提供一個精確的電壓參考。這是因為在浮動閘極電路500中當高電壓斜坡下降時，任何通過隧道元件到相應的浮動閘極fgr和fg1的偏移是公共模式並且不能改變在兩個浮動閘極之間的電壓差，因此不能改變在節點19處的電壓參考。
在圖6－8中，顯示了Vout，Vp1，Vefb(電路500)，Vfgr和Vfg1的電壓波形，方法340的特殊實現方式在以下相關的這些附圖中討論。圖6－8所示的四個波形的每個都是相同的，僅僅這些波形的某些電壓軸為了描述特殊的細節而被改變了。較佳地，Vfg1設定成2.7V，以便在設定模式的結論上Vfg1＝Vfgr＝2.7V。然而，Vfg1可以設定成任何電壓以在設定模式期間內設定，Vfgr。在以下的實例中，在設定模式期間內Vfg1設定成2.7V。在圖6－8所描述的電路的實現方式中：Vin＝2.50V,Vcc＝＋8V,HV＋大約是22V，I2r大約是6nA，Ipr大約是12nA，Itr大約是5nA；並且Igr大約是20nA。
電壓轉換電容器Cfg1耦合在浮動閘極fg1和節點32之間。電壓轉換電容器Cfg1與用作浮動閘極電壓位準轉換電路第一實施例的圖1－2所示的Clp電容器122相一致，並且與用作浮動閘極電壓位準轉換電路第二實施例的圖3所示的C1電容器210和C1p電容器211的組合相一致。在設定模式期間內電壓轉換電容器Cfg1的底板耦合到預定電壓。電晶體T15使得它的漏極在節點26耦合到高電壓電源HV＋，它的源極耦合到節點28，並且它的閘極耦合到節點27的Vx。
在設定模式期間內藉由將電極Epr取負和電極Eer取正來設定浮動閘極fgr上的電壓，以便在節點17的電壓減去節點16的電壓是兩個隧道電壓或大約是22V。在22V上的雙傳導電流典型地為大約1到2毫微安培。一種可選方式是創建一個穿越電極Epr和電極Eer的足夠的電壓差動，以用來產生從節點16到節點17大約5nA的電流。在這兩種情況的任一種中，隧道元件都是導電的，也就是，隧道元件是處於“雙傳導”。藉由以雙傳導運作，浮動閘極fgr上的電壓能夠在一段所需的時間內穩定在DC電壓位準上，以便使電路500以受控方式結束設定模式處理，以使浮動閘極fgr上的電壓設定到一個非常精確的位準。以雙傳導運作是精確地設置浮動閘極fgr上的電壓的關鍵，其中該雙傳導具有經過至少一個隧道元件所進行的反饋。
在雙傳導中，隧道元件Ter和Tpr與佈線相當好地匹配，藉由允許電子穿過和關斷浮動閘極fgr來改變浮動閘極fgr上的電荷位準，以便將節點17和16之間的電壓除一半。因此，浮動閘極電壓，也就是節點15的電壓，是Vfgr＝Vnode16＋(Vnode17－Vnode16)/2，是在節點17的電壓和節點16的電壓之間的一半。在這些條件下，雙傳導電流典型地對節點15充電或放電，典型地在少於1mSec中，具有小於1.0pF電容。當這個產生時，浮動閘極電壓直接地“追蹤”節點17和16上的電壓並且在幾個mSec中設定在是這兩個電壓之間的一半的一個DC電壓上。因此，根據位於電極Eer和Epr的電壓值，Vfgr可被設定成正或負電壓或0V。例如，如果抹除和程式隧道元件Ter和Tpr的隧道電壓大約是11V，並且電極Eer的電壓設定成大約＋16V以及電極Epr的電壓設定成大約－6V，那麼Vfgr設定為大約＋5V，即兩個電壓之間的中點。如果Eer的電壓設定為大約＋11V並且Epr的電壓設定為大約－11V，那麼Vfgr將是大約φV。
如之前所描述的，在設定模式期間內電路40對浮動閘極fgr和fg1編程。相應地，隧道元件Tp1和Te1同樣地在雙傳導中運作，藉由允許電子穿過和關斷浮動閘極fg1來改變在浮動閘極fg1上的電荷位準，以便將節點28和16之間的電壓除一半。
分支電路430將在浮動閘極fgr上的電壓Vfgr與在浮動閘極fg1上的電壓Vfg1進行比較，在節點19產生一個輸出電壓Vout，這是在浮動閘極fgr和fg1上的電壓之間的差的函數。電路430較佳地包括差動放大器(或差動級)432，該差動放大器較佳地配置成使得非反相輸入耦合到浮動閘極fg1和反相輸入耦合到浮動閘極fgr。分支電路430進一步包括具有耦合到節點20的一個輸入的增益級434和在節點19的輸出端436。差動級432比較在其輸入端接收到的電壓並且典型地藉由50到100的放大因素來放大它們的差。然後該增益級434進一步藉由另外一個50到100的因數放大它們的差。另外，在設定模式的結論上，電路430理論上設定到一個穩定狀態條件，以便使Vfgr＝Vfg1。
熟習該項技術者從上述的描述中可以理解，本發明的實施例的主要技術可以用各種形式來實現。因此，雖然已經結合特殊的實例描述了本發明的實施例，但本發明實施例的真正範圍不應該局限於此，其他的改變，不管是說明書明確提出的，還是說明書暗示的，有經驗的專業人員在對圖式、說明書和隨後的申請專利範圍研讀後都會理解。
110．．．第一浮動閘極輸入fgr
120．．．第二浮動閘極輸入fg1
100．．．浮動閘極電壓轉換電路
130．．．差動放大器
131a．．．第一電晶體T10
131b．．．第二電晶體T11
132a．．．第三電晶體T8
132b．．．第四電晶體T9
133．．．Vcc
140．．．放大器
135．．．鏡電壓Vm
150．．．Vout信號
20．．．節點
22．．．節點
21．．．節點
23．．．節點
111．．．電容器Cr
112．．．電容器Crp
121,122．．．電容器C1，C1p
16．．．節點
116．．．編程電極Epr
114．．．編程隧道元件Tpr
17．．．節點
115．．．抹除電極Eer
113．．．抹除隧道元件Ter
18．．．節點
127．．．編程電極Ep1
126．．．可編程隧道元件Tp1
28．．．節點
128．．．抹除電極Ee1
125．．．抹除隧道元件Te1
140．．．放大器
160．．．輸入設定電壓
165．．．電流源
170．．．電晶體T13
175．．．電晶體T15
180．．．電壓Vx
190．．．位準移位
210．．．電容器C1
211．．．C1p
212．．．Vshift
213．．．接地端
Te1和Tp1．．．隧道效應元件
434．．．增益級
500．．．浮動閘極電路
430．．．反饋電路
432．．．差動放大器
436．．．輸出端
圖1係示出依據本發明的浮動閘極電壓位準轉換電路的第一實施例在SET模式下的簡化原理圖，該電路包括一個具有兩個浮動閘極輸入的差動放大器，用於產生一個電壓參考。
圖2係示出依據本發明的浮動閘極電壓位準轉換電路的第一實施例在READ模式下的簡化原理圖，該電路包括一個具有兩個浮動閘極輸入的差動放大器，用於產生一個電壓參考。
圖3是示出依據本發明的浮動閘極電壓位準轉換電路的第二實施例的簡化原理圖，該電路包括一個具有兩個浮動閘極的差動放大器，用於產生一個電壓參考。
圖4A－4B是示出依據本發明執行浮動閘極電壓位準轉換的處理過程的流程圖。
圖5是示出依據本發明的一種差動雙浮動閘極電路的典型實現方式的原理圖。
圖6是時序圖，其係描述與圖4中所描述的方法實現方式相關的各種電壓波形與時間的關係曲線。
圖7是時序圖，描述了與圖4中所描述的方法實現方式相關的各種電壓波形與時間的關係曲線。
圖8是時序圖，描述了與圖4中所描述的方法實現方式相關的各種電壓波形與時間的關係曲線。
在圖中所使用的參考符號或名稱係用來表示某些元件、觀點或其中的特徵，其中在多個圖中所採用的相同參考符號表示相同的元件、觀點或特徵。
110．．．第一浮動閘極輸入fgr
120．．．第二浮動閘極輸入fg1
100．．．浮動閘極電壓轉換電路
130．．．差動放大器
131a．．．第一電晶體T10
131b．．．第二電晶體T11
132a．．．第三電晶體T8
132b．．．第四電晶體T9
133．．．Vcc
140．．．放大器
135．．．鏡電壓Vm
150．．．Vout信號
20．．．節點
21．．．節點
22．．．節點
23．．．節點
111．．．電容器Cr
112．．．電容器Crp
121,122 ．．．電容器C1，C1p
16．．．節點
116．．．編程電極Epr
114．．．編程隧道元件Tpr
17．．．節點
115．．．抹除電極Eer
113．．．抹除隧道元件Ter
18．．．節點
127．．．編程電極Ep1
126．．．可編程隧道元件Tp1
28．．．節點
128．．．抹除電極Ee1
125．．．抹除隧道元件Te1
140．．．放大器
160．．．輸入設定電壓
165．．．電流源
170．．．電晶體T13
175．．．電晶體T15
180．．．電壓Vx
190．．．位準移位

Claims (16)

  1. 一種浮動閘極電壓位準轉換電路，包括：一個用於儲存電荷的第一浮動閘極；一個用於儲存電荷的第二浮動閘極；一個電壓轉換電容器，其係具有耦合到第二浮動閘極的第一端以及第二端；及一個差動放大器，其係耦合在第一浮動閘極和第二浮動閘極之間，用於在設定(SET)操作期間使第一浮動閘極上的電荷位準調整作為第二浮動閘極上的電壓的函數；其中，在SET操作期間，電壓轉換電容器的第二端係耦合到第一預定電壓；其中，在讀取(READ)操作期間，電壓轉換電容器的第二端係耦合到第二預定電壓。
  2. 如申請專利範圍第1項所述的浮動閘極電壓位準轉換電路，其中第二預定電壓包括接地電壓。
  3. 如申請專利範圍第1項所述的浮動閘極電壓位準轉換電路，其中第二預定電壓包括一個參考電壓。
  4. 如申請專利範圍第1項所述的浮動閘極電壓位準轉換電路，進一步包括耦合到所述第一浮動閘極的第一和第二隧道元件，在耦合到所述第一隧道元件的第一隧道電極和耦合到所述第二隧道元件的第二隧道電極之間的電壓差控制下，以雙傳導模式來運作，在所述SET操作期間內用來調整在所述第一浮動閘極上的電荷位準。
  5. 一種浮動閘極電壓位準轉換電路，包括： 用於儲存電荷的第一浮動閘極；耦合到第一浮動閘極的控制電容器，其係用於控制在第一浮動閘極上的電荷位準以作為一個輸入設定電壓的函數，該輸入設定電壓在SET操作期間內藉由控制電容器耦合到第一浮動閘極；用於儲存電荷的第二浮動閘極；電壓轉換電容器(C1p)，其係具有耦合到第二浮動閘極的第一端和在SET操作期間內耦合到第一預定電壓(Vfirst)，在READ操作期間內耦合到第二預定電壓(Vsecond)的第二端；以及耦合在所述第一浮動閘極和所述第二浮動閘極之間的一個反饋電路，用於在SET操作期間內使第一浮動閘極上電荷位準得到調整直至第一浮動閘極上電壓是第二浮動閘極上電壓的預定函數為止。
  6. 如申請專利範圍第5項所述的浮動閘極電壓位準轉換電路，其中，在READ操作期間內，電壓轉換電容器耦合到第二電壓電位，使得在第二浮動閘極上電壓係電容性下移到一個低電壓。
  7. 如申請專利範圍第5項所述的浮動閘極電壓位準轉換電路，其中第二預定電壓包括接地電壓。
  8. 如申請專利範圍第5項所述的浮動閘極電壓位準轉換電路，其中第二預定電壓包一個括參考電壓。
  9. 如申請專利範圍第5項所述的浮動閘極電壓位準轉換電路，進一步包括耦合到第一浮動閘極的第一和第二隧 道元件，在耦合到所述第一隧道元件的第一隧道電極和耦合到所述第二隧道元件的第二隧道電極之間的電壓差控制下，以雙傳導模式來運作，在所述SET操作期間內用來調整在所述第一浮動閘極上的電荷位準。
  10. 如申請專利範圍第5項所述的浮動閘極電壓位準轉換電路，進一步包括第三電容器(C1)，其係連接在第二浮動閘極和地電位之間，使得第二浮動閘極上的電壓轉換與(Vfirst -Vsecond )*{C1p/(C1+C1p)}成比例。
  11. 如申請專利範圍第5項所述的浮動閘極電壓位準轉換電路，其中反饋電路包括：一個差動級，其係包括第一，第二，第三和第四電晶體，所述的每個電晶體具有閘極以及第一和第二端，其中所述第一浮動閘極是所述第一電晶體的閘極，所述第二浮動閘極是所述第二電晶體的閘極，所述第一和第二電晶體的第一端耦合在一起，所述第一和第三電晶體的第二端耦合在一起並且進一步耦合到所述第三和第四電晶體的閘極，所述第二和第四電晶體的第二端耦合在一起，並且所述第三和第四電晶體的第一端耦合在一起並連接一個電壓源；及一個增益級，其係包括第五電晶體，具有閘極以及第一和第二端，一個增益級電流源，和一個補償電容器，其中所述第五電晶體的閘極耦合到所述第二和第四電晶體的第二端，所述第五電晶體的第一端耦合到所述第三和第四電晶體的第一端，所述補償電容器耦合在所述第五電晶體 的閘極和第二端之間，並且所述第五電晶體的第二端耦合到所述增益級電流源。
  12. 一種操作具有耦合到差動放大器的第一浮動閘極和第二浮動閘極的浮動閘極電壓位準轉換電路的方法，包括：在SET操作期間內，將第一預定電壓耦合到第二浮動閘極；在SET操作期間內，使第一浮動閘極上的電壓位準調整作為第二浮動閘極上電壓的函數；以及在READ操作期間內，將第二預定電壓耦合到第二浮動閘極，使得第二浮動閘極上的電壓位準得到調整。
  13. 如申請專利範圍第12項所述的方法，其中第二預定電壓包括接地電壓。
  14. 如申請專利範圍第12項所述的方法，進一步包括在耦合到所述第一隧道元件的第一隧道電極和耦合到所述第二隧道元件的第二隧道電極之間的電壓差控制下，使耦合到所述第一浮動閘極的第一和第二隧道元件以雙傳導模式來運作，用來在所述SET操作期間內調整在所述第一浮動閘極上的電荷位準。
  15. 如申請專利範圍第12項所述的方法，進一步包括將Vset電壓耦合到控制電容器之第一端，其中控制電容器之第二端耦合到所述第一浮動閘極。
  16. 如申請專利範圍第15項所述的方法，其係進一步包括測量一個Vdelta電壓，該Vdelta電壓施加到用於一個或多個重複SET操作的Vset電壓上，以獲得輸出電壓(Vout) 期望的設定精確性，其中Vdelta的值等於Vout(測量的)減去Vout(期望的)。
TW094122154A 2004-07-01 2005-06-30 用於產生運作在低供應電壓的電壓參考之浮動閘極類比電壓位準轉換電路及方法 TWI389117B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/884,234 US7113017B2 (en) 2004-07-01 2004-07-01 Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage

Publications (2)

Publication Number Publication Date
TW200615952A TW200615952A (en) 2006-05-16
TWI389117B true TWI389117B (zh) 2013-03-11

Family

ID=35513238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094122154A TWI389117B (zh) 2004-07-01 2005-06-30 用於產生運作在低供應電壓的電壓參考之浮動閘極類比電壓位準轉換電路及方法

Country Status (3)

Country Link
US (4) US7113017B2 (zh)
CN (1) CN100468567C (zh)
TW (1) TWI389117B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7113017B2 (en) * 2004-07-01 2006-09-26 Intersil Americas Inc. Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage
US7429888B2 (en) * 2004-01-05 2008-09-30 Intersil Americas, Inc. Temperature compensation for floating gate circuits
JP4241466B2 (ja) * 2004-03-29 2009-03-18 日本電気株式会社 差動増幅器とデジタル・アナログ変換器並びに表示装置
US7728713B2 (en) * 2005-05-06 2010-06-01 Intelleflex Corporation Accurate persistent nodes
DE102005043201A1 (de) * 2005-09-09 2007-03-15 Degussa Ag Fällungskieselsäuren mit einer besonderen Porengrößenverteilung
US7352228B2 (en) * 2006-05-03 2008-04-01 Texas Instruments Incorporated Method and apparatus of a level shifter circuit with duty-cycle correction
US7576609B1 (en) * 2008-02-21 2009-08-18 Himax Technologies Limited Preamplifier for receiver and method thereof
US7750717B2 (en) * 2008-07-25 2010-07-06 Texas Instruments Incorporated Single supply level shifter circuit for multi-voltage designs, capable of up/down shifting
US8791418B2 (en) * 2008-12-08 2014-07-29 Micron Technology, Inc. Increasing the spatial resolution of dosimetry sensors
AU2009327308A1 (en) * 2008-12-17 2011-06-30 Fpinnovations A method to control the dispersibility and barrier properties of dried nanocrystalline cellulose in solutions of different pH and ionic strength
JP2010226703A (ja) * 2009-02-27 2010-10-07 Renesas Electronics Corp レベルシフト回路及びこれを備えたスイッチ回路
US8446188B2 (en) * 2009-05-15 2013-05-21 Qualcomm, Incorporated Systems and methods for producing a predetermined output in a sequential circuit during power on
CN103493375A (zh) * 2011-05-13 2014-01-01 松下电器产业株式会社 信号电位变换电路
US8818005B2 (en) 2011-05-17 2014-08-26 Fairchild Semiconductor Corporation Capacitor controlled switch system
CN102403902B (zh) * 2011-11-16 2014-02-05 无锡华润上华科技有限公司 一种应用于功率因数校正器中的高压大电流驱动电路
TWI481194B (zh) * 2012-02-10 2015-04-11 Richtek Technology Corp 浮接閘驅動器電路以及在浮接閘驅動器電路中為單端準位平移器改善抗雜訊能力的電路與方法
WO2013157915A1 (en) * 2012-04-16 2013-10-24 Intel Corporation Voltage level shift with charge pump assist
US9165644B2 (en) 2012-05-11 2015-10-20 Axon Technologies Corporation Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse
US8953362B2 (en) 2012-05-11 2015-02-10 Adesto Technologies Corporation Resistive devices and methods of operation thereof
US9001553B1 (en) 2012-11-06 2015-04-07 Adesto Technologies Corporation Resistive devices and methods of operation thereof
FR3042876B1 (fr) * 2015-10-27 2017-12-15 STMicroelectronics (Alps) SAS Detection de perturbations d'une alimentation
KR102367787B1 (ko) * 2016-06-30 2022-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 동작 방법
CN109308090B (zh) * 2017-07-26 2020-10-16 中芯国际集成电路制造(上海)有限公司 稳压电路和方法
US10782420B2 (en) 2017-12-18 2020-09-22 Thermo Eberline Llc Range-extended dosimeter
US10692570B2 (en) * 2018-07-11 2020-06-23 Sandisk Technologies Llc Neural network matrix multiplication in memory cells
US11959937B2 (en) * 2019-12-06 2024-04-16 Keithley Instruments, Llc Triaxial power and control systems and methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750115A (en) * 1972-04-28 1973-07-31 Gen Electric Read mostly associative memory cell for universal logic
US4752912A (en) * 1985-05-14 1988-06-21 Xicor, Inc. Nonvolatile electrically alterable memory and method
US4935702A (en) * 1988-12-09 1990-06-19 Synaptics, Inc. Subthreshold CMOS amplifier with offset adaptation
US5059920A (en) * 1988-12-09 1991-10-22 Synaptics, Incorporated CMOS amplifier with offset adaptation
US4980859A (en) * 1989-04-07 1990-12-25 Xicor, Inc. NOVRAM cell using two differential decouplable nonvolatile memory elements
US4953928A (en) * 1989-06-09 1990-09-04 Synaptics Inc. MOS device for long-term learning
US5095284A (en) * 1990-09-10 1992-03-10 Synaptics, Incorporated Subthreshold CMOS amplifier with wide input voltage range
US5166562A (en) * 1991-05-09 1992-11-24 Synaptics, Incorporated Writable analog reference voltage storage device
US5875126A (en) * 1995-09-29 1999-02-23 California Institute Of Technology Autozeroing floating gate amplifier
US5721702A (en) * 1995-08-01 1998-02-24 Micron Quantum Devices, Inc. Reference voltage generator using flash memory cells
US5903487A (en) * 1997-11-25 1999-05-11 Windbond Electronics Corporation Memory device and method of operation
US6297689B1 (en) * 1999-02-03 2001-10-02 National Semiconductor Corporation Low temperature coefficient low power programmable CMOS voltage reference
EP1058270B1 (en) 1999-06-04 2007-03-21 STMicroelectronics S.r.l. Biasing stage for biasing the drain terminal of a nonvolatile memory cell during the read phase
JP3933817B2 (ja) 1999-06-24 2007-06-20 富士通株式会社 不揮発性メモリ回路
US6515903B1 (en) * 2002-01-16 2003-02-04 Advanced Micro Devices, Inc. Negative pump regulator using MOS capacitor
US7113017B2 (en) * 2004-07-01 2006-09-26 Intersil Americas Inc. Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage
US6898123B2 (en) * 2003-01-07 2005-05-24 Intersil Americas Inc. Differential dual floating gate circuit and method for programming
US6847551B2 (en) * 2003-01-28 2005-01-25 Xicor, Inc. Apparatus for feedback using a tunnel device
US6914812B2 (en) * 2003-01-28 2005-07-05 Intersil America Inc. Tunnel device level shift circuit

Also Published As

Publication number Publication date
US7345523B2 (en) 2008-03-18
TW200615952A (en) 2006-05-16
US20070013431A1 (en) 2007-01-18
CN100468567C (zh) 2009-03-11
CN1755833A (zh) 2006-04-05
US20070013430A1 (en) 2007-01-18
US7432744B2 (en) 2008-10-07
US7113017B2 (en) 2006-09-26
US7345522B2 (en) 2008-03-18
US20070013415A1 (en) 2007-01-18
US20060001470A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
TWI389117B (zh) 用於產生運作在低供應電壓的電壓參考之浮動閘極類比電壓位準轉換電路及方法
US6894928B2 (en) Output voltage compensating circuit and method for a floating gate reference voltage generator
EP1588377B1 (en) Differential dual floating gate circuit and method for programming
US6914812B2 (en) Tunnel device level shift circuit
EP1588374B1 (en) Floating gate analog voltage feedback circuit
US6829164B2 (en) Differential floating gate circuit and method for programming
US6815983B2 (en) Analog floating gate voltage sense during dual conduction programming
US6847551B2 (en) Apparatus for feedback using a tunnel device
US6867622B2 (en) Method and apparatus for dual conduction analog programming

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees