TWI384307B

TWI384307B - 液晶顯示器

Info

Publication number: TWI384307B
Application number: TW098112230A
Authority: TW
Inventors: Ching Huan Lin; Hsiang Lin Lin; Shih Chia Hsu; Sheng Chao Liu; Kuang Hsiang Liu
Original assignee: Au Optronics Corp
Priority date: 2009-04-13
Filing date: 2009-04-13
Publication date: 2013-02-01
Also published as: TW201037438A; US20100259701A1; US8294651B2

Description

液晶顯示器

本發明是有關於一種平面顯示器，且特別是有關於一種單一晶穴間距(single cell gap)之半穿反液晶顯示器。

液晶顯示器大致可被分為穿透式、反射式，以及半穿反式三大類。其中，能夠同時運用背光源以及外界光源的半穿反液晶顯示器(transflective LCD)適合應用於手機(mobile phone)、個人數位助理(personal digital assistant,PDA)和電子書(e-Book)等攜帶型電子產品上，因此逐漸受到各方矚目。

一般而言，半穿反液晶顯示器又可被分為單一晶穴間距(single cell gap)之半穿反液晶顯示器與雙重晶穴間距(dual cell gap)之半穿透半反射式液晶顯示器兩大類。其中，由於單一晶穴間距之半穿反液晶顯示器在製作上較雙重晶穴間距之半穿反射式液晶顯示器簡單，且製作成本也較低。因此，單一晶穴間距之半穿反液晶顯示器隨即成為各類攜帶式電子產品的應用首選。

然而，現今單一晶穴間距之半穿反液晶顯示器所面臨的最大問題係在於各畫素之穿透區的穿透伽瑪曲線與反射區的反射伽瑪曲線並不匹配，而如此將會使得單一晶穴間距之半穿反液晶顯示器的穿透顯示效果與反射顯示效果無法同時達到最佳化。

有鑒於此，本發明提供一種單一晶穴間距的半穿反液晶顯示器，其穿透顯示效果與反射顯示效果可以同時達到最佳化。

本發明提供一種液晶顯示器，其包括顯示面板與電壓供應裝置。所述顯示面板包括多條掃描線、多條大體與所述多條掃描線垂直設置的資料線，以及多個畫素。所述多個畫素分別與對應的資料線以及掃描線電性連接，且以矩陣方式排列。每一畫素包括共用配線與補償配線，其中所述共用配線用以接收一共用電壓；而所述補償配線用以接收一穩定電壓。所述電壓供應裝置耦接每一畫素的補償配線，用以持續且對應地供應所述穩定電壓給每一畫素的補償配線。

本發明係透過電壓供應裝置持續供應/施加一個穩定電壓給位於每一畫素之反射區內的補償配線之方式來改變每一畫素之反射區的電壓夾差，藉此來調整各畫素之反射區的反射伽瑪曲線，並使之與穿透區的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

應瞭解的是，上述一般描述與以下具體實施方式僅為例示性及闡釋性的，其並不得以限制本發明所欲主張之範圍。

現將詳細參考本發明之幾個示範性實施例，在附圖中說明所述幾個示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。

【第一示範性實施例】

圖1繪示為本發明第一示範性實施例之單一晶穴間距之半穿反液晶顯示器100的局部示意圖。請參照圖1，單一晶穴間距之半穿反液晶顯示器100包括顯示面板101與電壓供應裝置103，其中顯示面板101為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器100更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第一示範性實施例僅繪示出與本發明相關之部件來進行說明。

顯示面板101包括多條掃描線G2與G3(僅繪示出2條掃描線以方便做說明)、多條大體與掃描線G2與G3垂直設置的資料線D1與D2(僅繪示出2條資料線以方便做說明)，以及位於顯示面板101之顯示區AA內的多個畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ (僅繪示出4個畫素以方便做說明)。

畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 分別會與對應的資料線以及掃描線電性連接，且以矩陣方式排列。舉例來說，畫素P₂₁ 分別與資料線D1與掃描線G2電性連接；畫素P₂₂ 分別與資料線D2與掃描線G2電性連接；畫素P₃₁ 分別與資料線D1與掃描線G3電性連接；而畫素P₃₂ 分別與資料線D2與掃描線G3電性連接。另外，畫素P₂₁ 表示為顯示面板101中第2列畫素中的第1個畫素；畫素P₂₂ 表示為顯示面板101中第2列畫素中的第2個畫素；畫素P₃₁ 表示為顯示面板101中第3列畫素中的第1個畫素；而畫素P₃₂ 表示為顯示面板101中第3列畫素中的第2個畫素。

每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 包括共用配線CE₂ 與補償配線CL。共用配線CE₂ 舉例係位於各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之穿透區TA內，用以接收共用電壓Vcom。補償配線CL舉例係位於各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA內，用以對應地接收並傳遞穩定電壓VS1與/或VS2，換句話說，各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL傳遞的是穩定電壓VS1與/或VS2。除此之外，每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 更包括畫素電晶體T、第一液晶電容C_LC1 、儲存電容C_ST 、第一電容C₁ 、第二液晶電容C_LC2 ，以及第二電容C₂ 。由於所有畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 的電路結構與耦接關係皆類似，故以下僅以單一畫素來進行說明。

以畫素P₂₁ 為例，畫素電晶體T之閘極耦接掃描線G2，而畫素電晶體T之源極則耦接至資料線D1。一般而言，與畫素電晶體T之汲極電性連接之畫素電極(pixel electrode)與用以接收共用電壓Vcom的共用電極CE₁ 之間會形成第一液晶電容C_LC1 ，而與共用配線CE₂ 之間會形成儲存電容C_ST 。

第一液晶電容C_LC1 之第一端耦接畫素電晶體T之汲極，而第一液晶電容C_LC1 之第二端則耦接至共用電極CE₁ 。儲存電容C_ST 之第一端耦接畫素電晶體T之汲極，而儲存電容C_ST 之第二端則耦接至共用配線CE₂ 。其中，畫素電晶體T、第一液晶電容C_LC1 以及儲存電容C_ST 位於畫素P₂₁ 之穿透區TA內。雖然第一實施例係以半穿反液晶顯示器為例，然而並不侷限，本發明之主要元件配置可應用於穿透式液晶顯示器或反射式液晶顯示器，用以改善色偏現象(color washout)。另外，第一液晶電容C_LC1 與儲存電容C_ST 之共用電壓Vcom並不侷限於相同，可視需求調整為不同。

另外，第一電容C₁ 之第一端耦接畫素電晶體T之汲極。第二液晶電容C_LC2 之第一端耦接第一電容C₁ 的第二端，而第二液晶電容C_LC2 之第二端則耦接至共用電極CE₁ 。第二電容C₂ 之第一端耦接第一電容C₁ 的第二端，而第二電容C₂ 之第二端則耦接至補償配線CL。其中，第一電容C₁ 、第二液晶電容C_LC2 以及第二電容C₂ 位於畫素P₂₁ 之反射區RA內。

於第一示範性實施例中，電壓供應裝置103耦接每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與/或VS2給每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 的補償配線CL。

更清楚來說，電壓供應裝置103具有多個電壓供應單元103_1與103_2(亦即每一列畫素搭配一個電壓供應單元)。當採用列反轉(row inversion)的驅動方式來驅動顯示面板101時，則第1個電壓供應單元103_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及相位差180度的第一與第二時脈訊號CK與XCK(例如由時序控制器所產生，但並不限制於此)，而提供例如負極性的穩定電壓VS1(亦即VS-)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。

另外，第2個電壓供應單元103_2會依據第2個掃描訊號SS2以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如正極性的穩定電壓VS2(亦即VS+)給第3列畫素中之每一畫素P₃₁ 與P₃₂ 的補償配線CL。其中，第一與第二時脈訊號CK與XCK的工作週期(duty cycle)實質上為掃描訊號SS1或SS2的致能期間(通常掃描訊號SS1與SS2的致能期間相同)。

圖2A與圖2B分別繪示為第一示範性實施例之電壓供應單元103_1與103_2的電路圖。請合併參照圖2A與圖2B，電壓供應單元103_1與103_2皆包括第一N型電晶體N₁ 、第三電容C₃ 、第二N型電晶體N₂ 、第三N型電晶體N₃ 、第四電容C₄ ，以及第四N型電晶體N₄ 。由於電壓供應單元103_1與103_2的電路結構與耦接關係皆類似，故以下僅以單一電壓供應單元來進行說明。

以電壓供應單元103_1為例，第一N型電晶體N₁ 的閘極耦接第1條掃描線G1以接收掃描訊號SS1，而第一N型電晶體N₁ 的源極用以接收第一時脈訊號CK。第三電容C₃ 之第一端耦接第一N型電晶體N₁ 之汲極，而第三電容C₃ 之第二端則耦接至共用配線CE₂ 。第二N型電晶體N₂ 之閘極耦接第一N型電晶體N₁ 之汲極，第二N型電晶體N₂ 之源極用以接收正極性的穩定電壓VS+，而第二N型電晶體N₂ 之汲極則耦接至第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。電壓供應單元103_2可仿照上述說明了解其元件設置及訊號接收方式，在此不贅述。

第三N型電晶體N₃ 之閘極耦接第1條掃描線G1以接收掃描訊號SS1，而第三N型電晶體N₃ 之源極則用以接收第二時脈訊號XCK。第四電容C₄ 之第一端耦接第三N型電晶體N₃ 之汲極，而第四電容C₄ 之第二端則耦接至共用電極CE₁ 。第四N型電晶體N₄ 之閘極耦接第三N型電晶體N₃ 之汲極，第四N型電晶體N₄ 之源極用以接收負極性的穩定電壓VS-，而第四N型電晶體N₄ 之汲極則耦接至第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。雖然上述電晶體N₁ ~N₄ 係以N型電晶體為例，但並不侷限，可視設計變更為P型電晶體，並佐以調整其對應的閘極控制訊號以及源汲接受訊號，以達到電壓供應單元103_1或電壓供應單元103_2欲提供之功能及作用。

圖3繪示為第一示範性實施例之電壓供應單元103_1與103_2的操作時序圖。請合併參照圖1~圖3，從圖3中可清楚看出，當掃描訊號SS1致能時，電壓供應單元103_1內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK處於禁能的狀態，而第二時脈訊號XCK處於致能的狀態。因此，電壓供應單元103_1內的第二N型電晶體N₂ 會被截止，而第四N型電晶體N₄ 會被導通。如此一來，電壓供應單元103_1即會於一個畫面期間(frame period)FP都提供負極性的穩定電壓VS1(亦即VS-)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元103_2內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK處於致能的狀態，而第二時脈訊號XCK處於禁能的狀態。因此，電壓供應單元103_2內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元103_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS2(亦即VS+)給第3列畫素中之每一畫素P₃₁ 與P₃₂ 的補償配線CL。

基於上述可知，由於電壓供應裝置103會持續且對應地提供/施加一個穩定電壓VS1與VS2給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL，藉以來改變每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的電壓夾差，進而調整各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器100的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於電壓供應裝置103會持續且對應地提供/施加一個穩定電壓VS1與VS2給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL。因此，各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器100整體的串音(cross-talk)現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第二示範性實施例】

圖4繪示為本發明第二示範性實施例之單一晶穴間距之半穿反液晶顯示器400的局部示意圖。請參照圖4，單一晶穴間距之半穿反液晶顯示器400包括單一晶穴間距顯示面板401與電壓供應裝置103，其中顯示面板401為液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器400更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第二示範性實施例僅繪示出與本發明相關之部件來進行說明。

顯示面板401包括多條掃描線G1與G2(僅繪示出2條掃描線以方便做說明)、多條大體與掃描線G1與G2垂直設置的資料線D1與D2(僅繪示出2條資料線以方便做說明)，以及位於顯示面板401之顯示區AA內的多個畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ (僅繪示出4個畫素以方便做說明)。

畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 分別會與對應的資料線以及掃描線電性連接，且以矩陣方式排列。舉例來說，畫素P₁₁ 分別與資料線D1與掃描線G1電性連接；畫素P₁₂ 分別與資料線D2與掃描線G1電性連接；畫素P₂₁ 分別與資料線D1與掃描線G2電性連接；而畫素P₂₂ 分別與資料線D2與掃描線G2電性連接。另外，畫素P₁₁ 表示為顯示面板401中第1列畫素中的第1個畫素；畫素P₁₂ 表示為顯示面板401中第1列畫素中的第2個畫素；畫素P₂₁ 表示為顯示面板401中第2列畫素中的第1個畫素；而畫素P₂₂ 表示為顯示面板401中第2列畫素中的第2個畫素。

每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 包括共用配線CE₂ 與補償配線CL。共用配線CE₂ 舉例係位於各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之穿透區TA內，用以接收共用電壓Vcom。補償配線CL舉例係位於各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA內，用以對應地接收穩定電壓VS1與VS2。除此之外，每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 更包括畫素電晶體T、第一液晶電容C_LC1 、儲存電容C_ST 、第一電容C₁ 、第二液晶電容C_LC2 ，以及第二電容C₂ 。由於所有畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 的電路結構與耦接關係皆類似，故而以下僅以單一畫素來進行說明。

以畫素P₁₁ 為例，畫素電晶體T之閘極耦接掃描線G1，而畫素電晶體T之源極則耦接至資料線D1。一般而言，與畫素電晶體T之汲極電性連接之畫素電極(pixel electrode)與用以接收共用電壓Vcom的共用電極CE₁ 之間會形成第一液晶電容C_LC1 ，而與共用配線CE₂ 之間會形成儲存電容C_ST 。

第一液晶電容C_LC1 之第一端耦接畫素電晶體T之汲極，而第一液晶電容C_LC1 之第二端則耦接至共用電極CE₁ 。儲存電容C_ST 之第一端耦接畫素電晶體T之汲極，而儲存電容C_ST 之第二端則耦接至共用配線CE₂ 。其中，畫素電晶體T、第一液晶電容C_LC1 以及儲存電容C_ST 位於畫素P₁₁ 之穿透區TA內。雖然第二實施例係以半穿反液晶顯示器為例，然而並不侷限，本發明之主要元件配置可應用於穿透式液晶顯示器或反射式液晶顯示器，用以改善色偏現象(color washout)。另外，第一液晶電容C_LC1 與儲存電容C_ST 之共用電壓Vcom並不侷限於相同，可視需求調整為不同。

另外，第一電容C₁ 之第一端耦接畫素電晶體T之汲極。第二液晶電容C_LC2 之第一端耦接第一電容C₁ 的第二端，而第二液晶電容C_LC2 之第二端則耦接至共用電極CE₁ 。第二電容C₂ 之第一端耦接第一電容C₁ 的第二端，而第二電容C₂ 之第二端則耦接至補償配線CL。其中，第一電容C₁ 、第二液晶電容C_LC2 以及第二電容C₂ 位於畫素P₁₁ 之反射區RA內。

於第二示範性實施例中，電壓供應裝置103耦接每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與VS2給每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 的補償配線CL。

更清楚來說，電壓供應裝置103具有多個電壓供應單元103_1與103_2(亦即每一列畫素搭配一個電壓供應單元)。當採用列反轉(row inversion)的驅動方式來驅動顯示面板401時，則第1個電壓供應單元103_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及相位差180度的第一與第二時脈訊號CK與XCK(例如由時序控制器所產生，但並不限制於此)，而提供例如正極性的穩定電壓VS1(亦即VS+)給第1列畫素中之每一畫素P₁₁ 與P₁₂ 的補償配線CL。

另外，第2個電壓供應單元103_2會依據第2個掃描訊號SS2以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如負極性的穩定電壓VS2(亦即VS-)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。其中，第一與第二時脈訊號CK與XCK的工作週期(duty cycle)實質上為掃描訊號SS1或SS2的致能期間(通常掃描訊號SS1與SS2的致能期間相同)。

於第二示範性實施例中，電壓供應單元103_1與103_2的電路結構與第一示範性實施例相同，故在此並不再加以贅述之。

另外，圖5繪示為第二示範性實施例之電壓供應單元103_1與103_2的操作時序圖。請合併參照圖2A、圖2B、圖4以及圖5，從圖5中可清楚看出，當掃描訊號SS1致能時，電壓供應單元103_1內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK處於致能的狀態，而第二時脈訊號XCK處於禁能的狀態。因此，電壓供應單元103_1內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元103_1即會於一個畫面期間(frame period)FP都提供正極性的穩定電壓VS1(亦即VS+)給第1列畫素中之每一畫素P₁₁ 與P₁₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元103_2內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK處於禁能的狀態，而第二時脈訊號XCK處於致能的狀態。因此，電壓供應單元103_2內的第二N型電晶體N₂ 會被截止，而第四N型電晶體N₄ 會被導通。如此一來，電壓供應單元103_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS2(亦即VS-)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。

基於上述可知，由於電壓供應裝置103會持續且對應地提供/施加一個穩定電壓VS1與VS2給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL，藉以來改變每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的電壓夾差，進而調整各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器400的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於電壓供應裝置103會持續且對應地提供/施加一個穩定電壓VS1與/或VS2給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL。因此，各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA內的補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器400整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第三示範性實施例】

圖6繪示為本發明第三示範性實施例之單一晶穴間距之半穿反液晶顯示器600的局部示意圖。請參照圖6，單一晶穴間距之半穿反液晶顯示器600包括單一晶穴間距顯示面板101與電壓供應裝置603，其中顯示面板101為液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器600更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第三示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第三示範性實施例中，顯示面板101的結構與第一示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應裝置603耦接每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與VS2給每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 的補償配線CL。

更清楚來說，電壓供應裝置603具有多個電壓供應單元603_1與603_2(亦即每一列畫素搭配一個電壓供應單元)。當採用列反轉(row inversion)的驅動方式來驅動顯示面板101時，則第1個電壓供應單元603_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及第一與第二時脈訊號CK1與CK2(例如由時序控制器所產生，但並不限制於此)，而提供例如正極性的穩定電壓VS1(亦即VS+)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。

另外，第2個電壓供應單元603_2會依據第2個掃描訊號SS2以及第一與第二時脈訊號CK1與CK2，而提供例如負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之每一畫素P₃₁ 與P₃₂ 的補償配線CL。其中，第一時脈訊號CK1的工作週期實質上為掃描訊號SS1或SS2的致能期間(通常掃描訊號SS1與SS2的致能期間相同)，而第二時脈訊號CK2則持續維持在致能的狀態。

圖7A與圖7B分別繪示為第三示範性實施例之電壓供應單元603_1與603_2的電路圖。請合併參照圖7A與圖7B，電壓供應單元703-1與703-2皆包括第一N型電晶體N₁ 、第二N型電晶體N₂ 、第三電容C₃ 、第三N型電晶體N₃ 、第四N型電晶體N₄ ，以及第五N型電晶體N₅ 。由於電壓供應單元603_1與603_2的電路結構與耦接關係皆類似，故以下僅以單一電壓供應單元來進行說明。

以電壓供應單元603_1為例，第一N型電晶體N₁ 的閘極與源極耦接在一起，以接收第二時脈訊號CK2。第二N型電晶體N₂ 的閘極耦接第一N型電晶體N₁ 之汲極，第二N型電晶體N₂ 的源極用以接收正極性的穩定電壓VS+，而第二N型電晶體N₂ 的汲極則耦接至第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。第三N型電晶體N₃ 的閘極耦接第1條掃描線G1以接收掃描訊號SS1，而第三N型電晶體N₃ 的源極則用以接收第一時脈訊號CK1。

第三電容C₃ 的第一端耦接第三N型電晶體N₃ 之汲極，而第三電容C₃ 的第二端則耦接至共用配線CE₂ 。第四N型電晶體N₄ 的閘極耦接第三N型電晶體N₃ 之汲極，第四N型電晶體N₄ 的源極用以接收負極性的穩定電壓VS-，而第四N型電晶體N₄ 的汲極則耦接至第二N型電晶體N₂ 的閘極。第五N型電晶體N₅ 的閘極耦接第三N型電晶體N₃ 之汲極，第五N型電晶體N₅ 的源極用以接收負極性的穩定電壓VS-，而第五N型電晶體N₅ 的汲極則耦接至第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。雖然上述電晶體N₁ ~N₅ 係以N型電晶體為例，但並不侷限，可視設計變更為P型電晶體，並佐以調整其對應的閘極控制訊號以及源汲接受訊號，以達到電壓供應單元603_1或電壓供應單元603_2欲提供之功能及作用。

圖8繪示為第三示範性實施例之電壓供應單元603_1與603_2的操作時序圖。請合併參照圖6~圖8，從圖8中可清楚看出，當掃描訊號SS1致能時，電壓供應單元603_1內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於禁能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元603_1內的第四與第五N型電晶體N₄ 與N₅ 會被截止，而第二N型電晶體N₂ 會被導通。如此一來，電壓供應單元603_1即會於一個畫面期間FP都提供正極性的穩定電壓VS1(亦即VS+)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元603_2內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元603_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元603_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之每一畫素P₃₁ 與P₃₂ 的補償配線CL。

基於上述可知，由於電壓供應裝置603會持續且對應地提供/施加一個穩定電壓VS1與/或VS2給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL，藉以來改變每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的電壓夾差，進而調整各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器600的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於電壓供應裝置603會持續且對應地提供/施加一個穩定電壓VS1與VS2給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL。因此，各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器600整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第四示範性實施例】

圖9繪示為本發明第四示範性實施例之單一晶穴間距之半穿反液晶顯示器900的局部示意圖。請參照圖9，單一晶穴間距之半穿反液晶顯示器900包括單一晶穴間距顯示面板401與電壓供應裝置603，其中顯示面板401為液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器900更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第四示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第四示範性實施例中，顯示面板401的結構與第二示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應裝置603耦接每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與/或VS2給每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 的補償配線CL。

更清楚來說，電壓供應裝置603具有多個電壓供應單元603_1與603_2(亦即每一列畫素搭配一個電壓供應單元)。當採用列反轉(row inversion)的驅動方式來驅動顯示面板401時，則第1個電壓供應單元603_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及第一與第二時脈訊號CK1與CK2(例如由時序控制器所產生，但並不限制於此)，而提供例如負極性的穩定電壓VS1(亦即VS-)給第1列畫素中之每一畫素P₁₁ 與P₁₂ 的補償配線CL。

另外，第2個電壓供應單元603_2會依據第2個掃描訊號SS2以及第一與第二時脈訊號CK1與CK2，而提供例如正極性的穩定電壓VS2(亦即VS+)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。其中，第一時脈訊號CK1的工作週期實質上為掃描訊號SS1或SS2的致能期間(通常掃描訊號SS1與SS2的致能期間相同)，而第二時脈訊號CK2則持續維持在致能的狀態。

於第四示範性實施例中，電壓供應單元603_1與603_2的電路結構與第三示範性實施例相同，故在此並不再加以贅述之。

另外，圖10繪示為第四示範性實施例之電壓供應單元603_1與603_2的操作時序圖。請合併參照圖7A、圖7B、圖9以及圖10，從圖10中可清楚看出，當掃描訊號SS1致能時，電壓供應單元603_1內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元603_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，此外，第二N型電晶體N₂ 並不會被導通。如此一來，電壓供應單元603_1即會於一個畫面期間FP都提供負極性的穩定電壓VS1(亦即VS-)給第1列畫素中之每一畫素P₁₁ 與P₁₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元603_2內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於禁能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元603_2內的第四與第五N型電晶體N₄ 與N₅ 會被截止，此外，第二N型電晶體N₂ 會被導通。如此一來，電壓供應單元603_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS2(亦即VS+)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。

基於上述可知，由於電壓供應裝置603會持續且對應地提供/施加一個穩定電壓VS1與/或VS2給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL，藉以來改變每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的電壓夾差，進而調整各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器900的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於電壓供應裝置603會持續且對應地提供/施加一個穩定電壓VS1與VS2給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA內的補償配線CL。因此，各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器900整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第五示範性實施例】

圖11繪示為本發明第五示範性實施例之單一晶穴間距之半穿反液晶顯示器1100的局部示意圖。請參照圖11，單一晶穴間距之半穿反液晶顯示器1100包括顯示面板101與電壓供應裝置1103，其中顯示面板101為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器1100更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第五示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第五示範性實施例中，顯示面板101的結構與第一示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應裝置1103耦接每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與/或VS2給每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 的補償配線CL。

更清楚來說，電壓供應裝置603具有多個電壓供應單元1103_1與1103_2(亦即每一列畫素搭配一個電壓供應單元)。當採用列反轉(row inversion)的驅動方式來驅動顯示面板101時，則第1個電壓供應單元1103_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如正極性的穩定電壓VS1(亦即VS+)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。

另外，第2個電壓供應單元1103_2會依據第2個掃描訊號SS2、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之每一畫素P₃₁ 與P₃₂ 的補償配線CL。其中，第一、第二以及第三時脈訊號CK1、CK2與XCK2的工作週期實質上為掃描訊號SS1或SS2的致能期間(通常掃描訊號SS1與SS2的致能期間相同)。

圖12A與圖12B分別繪示為第五示範性實施例之電壓供應單元1103_1與1103_2的電路圖。請合併參照圖12A與圖12B，電壓供應單元1103_1與1103_2皆包括第一N型電晶體N₁ 、第二N型電晶體N₂ 、第三電容C₃ 、第三N型電晶體N₃ 、第四N型電晶體N₄ 、第五N型電晶體N₅ ，以及第六N型電晶體N₆ 。由於電壓供應單元1103_1與1103_2的電路結構與耦接關係皆類似，故以下僅以單一電壓供應單元來進行說明。

以電壓供應單元1103_1為例，第一N型電晶體N₁ 的閘極與源極耦接在一起，以接收第二時脈訊號CK2。第二N型電晶體N₂ 的閘極耦接第一N型電晶體N₁ 之汲極，第二N型電晶體N₂ 的源極用以接收正極性的穩定電壓VS+，而第二N型電晶體N₂ 的汲極則耦接至第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。

第六N型電晶體N₆ 的閘極與源極耦接在一起，以接收第三時脈訊號XCK2，而第六N型電晶體N₆ 的汲極則耦接至第一N型電晶體N₁ 之汲極。第三N型電晶體N₃ 的閘極耦接第1條掃描線G1以接收掃描訊號SS1，而第三N型電晶體N₃ 的源極則用以接收第一時脈訊號CK1。第三電容C₃ 的第一端耦接第三N型電晶體N₃ 之汲極，而第三電容C₃ 的第二端則耦接至共用配線CE₂ 。

第四N型電晶體N₄ 的閘極耦接第三N型電晶體N₃ 之汲極，第四N型電晶體N₄ 的源極用以接收負極性的穩定電壓VS-，而第四N型電晶體N₄ 的汲極則耦接至第二N型電晶體N₂ 的閘極。第五N型電晶體N₅ 的閘極耦接第三N型電晶體N₃ 之汲極，第五N型電晶體N₅ 的源極用以接收負極性的穩定電壓VS-，而第五N型電晶體N₅ 的汲極則耦接至第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。

圖13繪示為第五示範性實施例之電壓供應單元1103_1與1103_2的操作時序圖。請合併參照圖11~圖13，從圖13中可清楚看出，當掃描訊號SS1致能時，電壓供應單元1103_1內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於禁能的狀態，而第三時脈訊號XCK2處於致能的狀態。因此，電壓供應單元1103_1內的第四與第五N型電晶體N₄ 與N₅ 會被截止，此外，第二N型電晶體N₂ 會被導通。如此一來，電壓供應單元1103_1即會於一個畫面期間FP都提供正極性的穩定電壓VS1(亦即VS+)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元1103_2內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於致能的狀態，而第三時脈訊號XCK2處於禁能的狀態。因此，電壓供應單元1103_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元1103_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之每一畫素P₃₁ 與P₃₂ 的補償配線CL。

基於上述可知，由於電壓供應裝置1103會持續且對應地提供/施加一個穩定電壓VS1與VS2給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL，藉以來改變每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的電壓夾差，進而調整各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器1100的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於電壓供應裝置1103會持續且對應地提供/施加一個穩定電壓VS1與VS2給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL。因此，各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器1100整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第六示範性實施例】

圖14繪示為本發明第六示範性實施例之單一晶穴間距之半穿反液晶顯示器1400的局部示意圖。請參照圖14，單一晶穴間距之半穿反液晶顯示器1400包括顯示面板401與電壓供應裝置1103，其中顯示面板401為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器1400更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第六示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第六示範性實施例中，顯示面板401的結構與第二示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應裝置1103耦接每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與VS2給每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 的補償配線CL。

更清楚來說，電壓供應裝置1103具有多個電壓供應單元1103_1與1103_2(亦即每一列畫素搭配一個電壓供應單元)。當採用列反轉(row inversion)的驅動方式來驅動顯示面板401時，則第1個電壓供應單元1103_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如負極性的穩定電壓VS1(亦即VS-)給第1列畫素中之每一畫素P₁₁ 與P₁₂ 的補償配線CL。

另外，第2個電壓供應單元1103_2會依據第2個掃描訊號SS2、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如正極性的穩定電壓VS2(亦即VS+)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。其中，第一、第二以及第三時脈訊號CK1、CK2與XCK2的工作週期實質上為掃描訊號SS1或SS2的致能期間(通常掃描訊號SS1與SS2的致能期間相同)。

於第六示範性實施例中，電壓供應單元1103_1與1103_2的電路結構與第五示範性實施例相同，故在此並不再加以贅述之。

另外，圖15繪示為第六示範性實施例之電壓供應單元1103_1與1103_2的操作時序圖。請合併參照圖12A、圖12B、圖14以及圖15，從圖15中可清楚看出，當掃描訊號SS1致能時，電壓供應單元1103_1內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於致能的狀態，而第三時脈訊號XCK2處於禁能的狀態。因此，電壓供應單元1103_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，此外，第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元1103_1即會於一個畫面期間FP都提供負極性的穩定電壓VS1(亦即VS-)給第1列畫素中之每一畫素P₁₁ 與P₁₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元1103_2內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於禁能的狀態，而第三時脈訊號XCK2處於致能的狀態。因此，電壓供應單元1103_2內的第四與第五N型電晶體N₄ 與N₅ 會被截止，此外，第二N型電晶體N₂ 會被導通。如此一來，電壓供應單元1103_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS2(亦即VS+)給第2列畫素中之每一畫素P₂₁ 與P₂₂ 的補償配線CL。

基於上述可知，由於電壓供應裝置1103會持續且對應地提供/施加一個穩定電壓VS1與VS2給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL，藉以來改變每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的電壓夾差，進而調整各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器1400的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於電壓供應裝置1103會持續且對應地提供/施加一個穩定電壓VS1與VS2給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL。因此，各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器1400整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第七示範性實施例】

圖16繪示為本發明第七示範性實施例之單一晶穴間距之半穿反液晶顯示器1600的局部示意圖。請參照圖16，單一晶穴間距之半穿反液晶顯示器1600包括顯示面板1601以及由第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置，其中顯示面板1601為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器1600更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第七示範性實施例僅繪示出與本發明相關之部件來進行說明。

顯示面板1601包括多條掃描線G2與G3(僅繪示出2條掃描線以方便做說明)、多條大體與掃描線G2與G3垂直設置的資料線D1與D2(僅繪示出2條資料線以方便做說明)，以及位於顯示面板1601之顯示區AA內的多個畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ (僅繪示出4個畫素以方便做說明)。

畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 分別會與對應的資料線以及掃描線電性連接，且以矩陣方式排列。舉例來說，畫素P₂₁ 分別與資料線D1與掃描線G2電性連接；畫素P₂₂ 分別與資料線D2與掃描線G2電性連接；畫素P₃₁ 分別與資料線D1與掃描線G3電性連接；而畫素P₃₂ 分別與資料線D2與掃描線G3電性連接。另外，畫素P₂₁ 表示為顯示面板1601中第2列畫素中的第1個畫素；畫素P₂₂ 表示為顯示面板1601中第2列畫素中的第2個畫素；畫素P₃₁ 表示為顯示面板1601中第3列畫素中的第1個畫素；而畫素P₃₂ 表示為顯示面板1601中第3列畫素中的第2個畫素。

每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 包括共用配線CE₂ 與補償配線CL。共用配線CE₂ 舉例係位於各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之穿透區TA內，用以接收共用電壓Vcom。補償配線CL舉例係位於各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA內，用以分別接收穩定電壓VS1~VS4。除此之外，每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 更包括畫素電晶體T、第一液晶電容C_LC1 、儲存電容C_ST 、第一電容C₁ 、第二液晶電容C_LC2 ，以及第二電容C₂ 。由於所有畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 的電路結構與耦接關係皆類似，故以下僅以單一畫素來進行說明。

第一液晶電容C_LC1 之第一端耦接畫素電晶體T之汲極，而第一液晶電容C_LC1 之第二端則耦接至共用電極CE₁ 。儲存電容C_ST 之第一端耦接畫素電晶體T之汲極，而儲存電容C_ST 久第二端則耦接至共用配線CE₂ 。其中，畫素電晶體T、第一液晶電容C_LC1 以及儲存電容C_ST 位於畫素P₂₁ 之穿透區TA內。

於第七示範性實施例中，第一子電壓供應裝置1603耦接每一列畫素中之所有奇畫素P₂₁ 與P₃₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與/或VS2給畫素P₂₁ 與P₃₁ 的補償配線CL。另外，第二子電壓供應裝置1605耦接每一列畫素中之所有偶畫素P₂₂ 與P₃₂ 的補償配線CL，用以持續且分別對應地供應穩定電壓VS3與/或VS4給畫素P₂₂ 與P₃₂ 的補償配線CL。此處奇畫素指的是奇數畫素行的畫素，偶畫素指的是偶數畫素行的畫素。

更清楚來說，第一子電壓供應裝置1603具有多個電壓供應單元1603_1與1603_2。當採用行反轉(column inversion)的驅動方式來驅動顯示面板1601時，則第1個電壓供應單元1603_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及相位差180度的第一與第二時脈訊號CK與XCK(例如由時序控制器所產生，但並不限制於此)，而提供例如正極性的穩定電壓VS1(亦即VS+)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

另外，第2個電壓供應單元1603_2會依據第2個掃描訊號SS2以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如正極性的穩定電壓VS2(亦即VS+)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。其中，第一與第二時脈訊號CK與XCK的工作週期(duty cycle)實質上為單一晶穴間距之半穿反液晶顯示器1600的一個畫面期間(frame period)。

除此之外，第二子電壓供應裝置1605具有多個電壓供應單元1605_1與1605_2。當採用行反轉(column inversion)的驅動方式來驅動顯示面板1601時，則第1個電壓供應單元1605_1會依據第1個掃描訊號SS1以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如負極性的穩定電壓VS3(亦即VS-)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。另外，第2個電壓供應單元1605_2會依據第2個掃描訊號SS2以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如負極性的穩定電壓VS4(亦即VS-)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。

圖17A與圖17B分別繪示為第七示範性實施例之電壓供應單元1603_1與1603_2的電路圖。請合併參照圖17A與圖17B，電壓供應單元1603_1與1603_2皆包括第一N型電晶體N₁ 、第三電容C₃ 、第二N型電晶體N₂ 、第三N型電晶體N₃ 、第四電容C₄ ，以及第四N型電晶體N₄ 。由於電壓供應單元1603_1與1603_2的電路結構與耦接關係皆類似，故以下僅以單一電壓供應單元來進行說明。

以電壓供應單元1603_1為例，第一N型電晶體N₁ 的閘極耦接第1條掃描線G1以接收掃描訊號SS1，而第一N型電晶體N₁ 的源極用以接收第一時脈訊號CK。第三電容C₃ 之第一端耦接第一N型電晶體N₁ 之汲極，而第三電容C₃ 之第二端則耦接至共用配線CE₂ 。第二N型電晶體N₂ 之閘極耦接第一N型電晶體N₁ 之汲極，第二N型電晶體N₂ 之源極用以接收正極性的穩定電壓VS+，而第二N型電晶體N₂ 之汲極則耦接至第2列畫素中之奇畫素P₂₁ 的補償配線CL。

第三N型電晶體N₃ 之閘極耦接第1條掃描線G1以接收掃描訊號SS1，而第三N型電晶體N₃ 之源極則用以接收第二時脈訊號XCK。第四電容C₄ 之第一端耦接第三N型電晶體N₃ 之汲極，而第四電容C₄ 之第二端則耦接至共用配線CE₂ 。第四N型電晶體N₄ 之閘極耦接第三N型電晶體N₃ 之汲極，第四N型電晶體N₄ 之源極用以接收負極性的穩定電壓VS-，而第四N型電晶體N₄ 之汲極則耦接至第2列畫素中之奇畫素P₂₁ 的補償配線CL。雖然上述電晶體N₁ ~N₄ 係以N型電晶體為例，但並不侷限，可視設計變更為P型電晶體，並佐以調整其對應的閘極控制訊號以及源汲接受訊號，以達到電壓供應單元1603_1或電壓供應單元1603_2欲提供之功能及作用。

圖17C與圖17D分別繪示為第七示範性實施例之電壓供應單元1605_1與1605_2的電路圖。請合併參照圖17C與圖17D，電壓供應單元1605_1與1605_2皆包括第一N型電晶體N₁ 、第三電容C₃ 、第二N型電晶體N₂ 、第三N型電晶體N₃ 、第四電容C₄ ，以及第四N型電晶體N₄ 。由於電壓供應單元1605_1與1605_2的電路結構與耦接關係皆類似，故以下僅以單一電壓供應單元來進行說明。

以電壓供應單元1605_1為例，第一N型電晶體N₁ 的閘極耦接第1條掃描線G1以接收掃描訊號SS1，而第一N型電晶體N₁ 的源極用以接收第一時脈訊號CK。第三電容C₃ 之第一端耦接第一N型電晶體N₁ 之汲極，而第三電容C₃ 之第二端則耦接至共用配線CE₂ 。第二N型電晶體N₂ 之閘極耦接第一N型電晶體N₁ 之汲極，第二N型電晶體N₂ 之源極用以接收負極性的穩定電壓VS-，而第二N型電晶體N₂ 之汲極則耦接至第2列畫素中之偶畫素P₂₂ 的補償配線CL。

第三N型電晶體N₃ 之閘極耦接第1條掃描線G1以接收掃描訊號SS1，而第三N型電晶體N₃ 之源極則用以接收第二時脈訊號XCK。第四電容C₄ 之第一端耦接第三N型電晶體N₃ 之汲極，而第四電容C₄ 之第二端則耦接至共用配線CE₂ 。第四N型電晶體N₄ 之閘極耦接第三N型電晶體N₃ 之汲極，第四N型電晶體N₄ 之源極用以接收正極性的穩定電壓VS+，而第四N型電晶體N₄ 之汲極則耦接至第2列畫素中之偶畫素P₂₂ 的補償配線CL。

圖18A繪示為第七示範性實施例之電壓供應單元1603_1與1603_2的操作時序圖。請合併參照圖16、圖17A、圖17B以及圖18A，從圖18A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元1603_1內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK處於致能的狀態，而第二時脈訊號XCK處於禁能的狀態。因此，電壓供應單元1603_1內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1603_1即會於一個畫面期間FP都提供正極性的穩定電壓VS1(亦即VS+)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元1603_2內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK仍處於致能的狀態，而第二時脈訊號XCK仰處於禁能的狀態。因此，電壓供應單元1603_2內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1603_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS2(亦即VS+)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。

圖18B繪示為第七示範性實施例之電壓供應單元1605_1與1605_2的操作時序圖。請合併參照圖16、圖17C、圖17D以及圖18B，從圖18B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元1605_1內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK處於致能的狀態，而第二時脈訊號XCK處於禁能的狀態。因此，電壓供應單元1605_1內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1605_1即會於同一個畫面期間FP都提供負極性的穩定電壓VS3(亦即VS-)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元1605_2內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK仍處於致能的狀態，而第二時脈訊號XCK仍處於禁能的狀態。因此，電壓供應單元1605_2內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1605_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS4(亦即VS-)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置會持續且對應地提供1施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL，藉以來改變每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的電壓夾差，進而調整各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃ 2之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器1600的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL。因此，各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器1600整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第八示範性實施例】

圖19繪示為本發明第八示範性實施例之單一晶穴間距之半穿反液晶顯示器1900的局部示意圖。請參照圖19，單一晶穴間距之半穿反液晶顯示器1900包括顯示面板1901以及由第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置，其中顯示面板1901為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器1900更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第八示範性實施例僅繪示出與本發明相關之部件來進行說明。

顯示面板1901包括多條掃描線G1與G2(僅繪示出2條掃描線以方便做說明)、多條大體與掃描線G1與G2垂直設置的資料線D1與D2(僅繪示出2條資料線以方便做說明)，以及位於顯示面板1901之顯示區AA內的多個畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ (僅繪示出4個畫素以方便做說明)。

畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 分別會與對應的資料線以及掃描線電性連接，且以矩陣方式排列。舉例來說，畫素P₁₁ 分別與資料線D1與掃描線G1電性連接；畫素P₁₂ 分別與資料線D2與掃描線G1電性連接；畫素P₂₁ 分別與資料線D1與掃描線G2電性連接；而畫素P₂₂ 分別與資料線D2與掃描線G2電性連接。另外，畫素P₁₁ 表示為顯示面板1901中第1列畫素中的第1個畫素；畫素P₁₂ 表示為顯示面板1901中第1列畫素中的第2個畫素；畫素P₂₁ 表示為顯示面板1901中第2列畫素中的第1個畫素；而畫素P₂₂ 表示為顯示面板1901中第2列畫素中的第2個畫素。

每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 包括共用配線CE₂ 與補償配線CL。共用配線CE₂ 舉例係位於各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之穿透區TA內，用以接收共用電壓Vcom。補償配線CL舉例係位於各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA內，用以分別對應地接收穩定電壓VS1~VS4。除此之外，每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 更包括畫素電晶體T、第一液晶電容C_LC1 、儲存電容C_ST 、第一電容C₁ 、第二液晶電容C_LC2 ，以及第二電容C₂ 。由於所有畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 的電路結構與耦接關係皆類似，故以下僅以單一畫素來進行說明。

第一液晶電容C_LC1 之第一端耦接畫素電晶體T之汲極，而第一液晶電容C_LC1 之第二端則耦接至共用電極CE₁ 。儲存電容C_ST 之第一端耦接畫素電晶體T之汲極，而儲存電容C_ST 之第二端則耦接至共用配線CE₂ 。其中，畫素電晶體T、第一液晶電容C_LC1 以及儲存電容C_ST 位於畫素P₁₁ 之穿透區TA內。

於第八示範性實施例中，第一子電壓供應裝置1603耦接每一列畫素中之所有奇畫素P₁₁ 與P₂₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與VS2給畫素P₁₁ 與P₂₁ 的補償配線CL。另外，第二子電壓供應裝置1605耦接每一列畫素中之所有偶畫素P₁₂ 與P₂₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS3與VS4給畫素P₁₂ 與P₂₂ 的補償配線CL。

更清楚來說，第一子電壓供應裝置1603具有多個電壓供應單元1603_1與1603_2。當採用行反轉(column inversion)的驅動方式來驅動顯示面板1901時，則第1個電壓供應單元1603_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及相位差180度的第一與第二時脈訊號CK與XCK(例如由時序控制器所產生，但並不限制於此)，而提供例如正極性的穩定電壓VS1(亦即VS+)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

另外，第2個電壓供應單元1603_2會依據第2個掃描訊號SS2以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如正極性的穩定電壓VS2(亦即VS+)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。其中，第一與第二時脈訊號CK與XCK的工作週期(duty cycle)實質上為單一晶穴間距之半穿反液晶顯示器1900的一個畫面期間。

除此之外，第二子電壓供應裝置1605具有多個電壓供應單元1605_1與1605_2。當採用行反轉(column inversion)的驅動方式來驅動顯示面板1901時，則第1個電壓供應單元1605_1會依據第1個掃描訊號SS1以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如負極性的穩定電壓VS3(亦即VS-)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。另外，第2個電壓供應單元1605_2會依據第2個掃描訊號SS2以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如負極性的穩定電壓VS4(亦即VS-)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

於第八示範性實施例中，電壓供應單元1603_1、1603_2、1605_1與1605_2的電路結構與第七示範性實施例相同，故在此並不再加以贅述之。

另外，圖20A繪示為第八示範性實施例之電壓供應單元1603_1與1603_2的操作時序圖。請合併參照圖17A、圖17B、圖19以及圖20A，從圖20A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元1603_1內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK處於致能的狀態，而第二時脈訊號XCK處於禁能的狀態。因此，電壓供應單元1603_1內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1603_1即會於一個畫面期間FP都提供正極性的穩定電壓VS1(亦即VS+)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元1603_2內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK仍處於致能的狀態，而第二時脈訊號XCK仍處於禁能的狀態。因此，電壓供應單元1603_2內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1603_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS2(亦即VS+)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

圖20B繪示為第八示範性實施例之電壓供應單元1605_1與1605_2的操作時序圖。請合併參照圖17C、圖17D、圖19以及圖20B，從圖20B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元1605_1內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK處於致能的狀態，而第二時脈訊號XCK處於禁能的狀態。因此，電壓供應單元1605_1內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1605_1即會於同一個畫面期間FP都提供負極性的穩定電壓VS3(亦即VS_)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元1605_2內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK仍處於致能的狀態，而第二時脈訊號XCK仍處於禁能的狀態。因此，電壓供應單元1605_2內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1605_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS4(亦即VS-)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL，藉以來改變每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的電壓夾差，進而調整各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器1900的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA內的補償配線CL。因此，各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA內的補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器1900整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第九示範性實施例】

圖21繪示為本發明第九示範性實施例之單一晶穴間距之半穿反液晶顯示器2100的局部示意圖。請參照圖21，單一晶穴間距之半穿反液晶顯示器2100包括顯示面板1601以及由第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置，其中顯示面板1601為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器2100更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第九示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第九示範性實施例中，顯示面板1601的結構與第七示範性實施例相同，故在此並不再加以贅述之。另外，第一子電壓供應裝置2103耦接每一列畫素中之所有奇畫素P₂₁ 與P₃₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與VS2給畫素P₂₁ 與P₃₁ 的補償配線CL。另外，第二子電壓供應裝置2105耦接每一列畫素中之所有偶畫素P₂₂ 與P₃₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS3與VS4給畫素P₂₂ 與P₃₂ 的補償配線CL。

更清楚來說，第一子電壓供應裝置2103具有多個電壓供應單元2103_1與2103_2。當採用行反轉(column inversion)的驅動方式來驅動顯示面板1601時，則第1個電壓供應單元2103_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及第一與第二時脈訊號CK1與CK2(例如由時序控制器所產生，但並不限制於此)，而提供例如負極性的穩定電壓VS1(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

另外，第2個電壓供應單元2103_2會依據第2個掃描訊號SS2以及第一與第二時脈訊號CK1與CK2，而提供例如負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。其中，第一時脈訊號CK1的工作週期實質上為單一晶穴間距之半穿反液晶顯示器2100的一個畫面期間，而第二時脈訊號CK2則持續維持在致能的狀態。

除此之外，第二子電壓供應裝置2105具有多個電壓供應單元2105_1與2105_2。當採用行反轉(column inversion)的驅動方式來驅動顯示面板1601時，則第1個電壓供應單元2105_1會依據第1個掃描訊號SS1以及第一與第二時脈訊號CK1與CK2，而提供例如正極性的穩定電壓VS3(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。另外，第2個電壓供應單元2105_2會依據第2個掃描訊號SS2以及第一與第二時脈訊號CK1與CK2，而提供例如正極性的穩定電壓VS4(亦即VS+)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。

圖22A與圖22B分別繪示為第九示範性實施例之電壓供應單元2103_1與2103_2的電路圖。請合併參照圖22A與圖22B，電壓供應單元2103_1與2103_2皆包括第一N型電晶體N₁ 、第二N型電晶體N₂ 、第三電容C₃ 、第三N型電晶體N₃ 、第四N型電晶體N₄ ，以及第五N型電晶體N₅ 。由於電壓供應單元2103_1與2103_2的電路結構與耦接關係皆類似，故以下僅以單一電壓供應單元來進行說明。

以電壓供應單元2103_1為例，第一N型電晶體N₁ 的閘極與源極耦接在一起，以接收第二時脈訊號CK2。第二N型電晶體N₂ 的閘極耦接第一N型電晶體N₁ 之汲極，第二N型電晶體N₂ 的源極用以接收正極性的穩定電壓VS+，而第二N型電晶體N₂ 的汲極則耦接至第2列畫素中之奇畫素P₂₁ 的補償配線CL。第三N型電晶體N₃ 的閘極耦接第1條掃描線G1以接收掃描訊號SS1，而第三N型電晶體N₃ 的源極則用以接收第一時脈訊號CK1。

第三電容C₃ 的第一端耦接第三N型電晶體N₃ 之汲極，而第三電容C₃ 的第二端則耦接至共用配線CE₂ 。第四N型電晶體N₄ 的閘極耦接第三N型電晶體N₃ 之汲極，第四N型電晶體N₄ 的源極用以接收負極性的穩定電壓VS-，而第四N型電晶體N₄ 的汲極則耦接至第二N型電晶體N₂ 的閘極。第五N型電晶體N₅ 的閘極耦接第三N型電晶體N₃ 之汲極，第五N型電晶體N₅ 的源極用以接收負極性的穩定電壓VS-，而第五N型電晶體N₅ 的汲極則耦接至第2列畫素中之奇畫素P₂₁ 的補償配線CL。

圖22C與圖22D分別繪示為第九示範性實施例之電壓供應單元2105_1與2105_2的電路圖。請合併參照圖22C與圖22D，電壓供應單元2105_1與2105_2皆包括第一N型電晶體N₁ 、第二N型電晶體N₂ 、第三電容C₃ 、第三N型電晶體N₃ 、第四N型電晶體N₄ ，以及第五N型電晶體N₅ 。由於電壓供應單元2105_1與2105_2的電路結構與耦接關係皆類似，故以下僅以單一電壓供應單元來進行說明。

以電壓供應單元2105_1為例，第一N型電晶體N₁ 的閘極與源極耦接在一起，以接收第二時脈訊號CK2。第二N型電晶體N₂ 的閘極耦接第一N型電晶體N₁ 之汲極，第二N型電晶體N₂ 的源極用以接收負極性的穩定電壓VS-，而第二N型電晶體N₂ 的汲極則耦接至第2列畫素中之偶畫素P₂₂ 的補償配線CL。第三N型電晶體N₃ 的閘極耦接第1條掃描線G1以接收掃描訊號SS1，而第三N型電晶體N₃ 的源極則用以接收第一時脈訊號CK1。

第三電容C₃ 的第一端耦接第三N型電晶體N₃ 之汲極，而第三電容C₃ 的第二端則耦接至共用配線CE₂ 。第四N型電晶體N₄ 的閘極耦接第三N型電晶體N₃ 之汲極，第四N型電晶體N₄ 的源極用以接收負極性的穩定電壓VS-，而第四N型電晶體N₄ 的汲極則耦接至第二N型電晶體N₂ 的閘極。第五N型電晶體N₅ 的閘極耦接第三N型電晶體N₃ 之汲極，第五N型電晶體N₅ 的源極用以接收正極性的穩定電壓VS＋，而第五N型電晶體N₅ 的汲極則耦接至第2列畫素中之偶畫素P₂₂ 的補償配線CL。

圖23A繪示為第九示範性實施例之電壓供應單元2103_1與2103_2的操作時序圖。請合併參照圖21、圖22A、圖22B以及圖23A，從圖23A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2103_1內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2103_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2103_1即會於一個畫面期間FP都提供負極性的穩定電壓VS1(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2103_2內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1仍處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2103_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2103_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。

另外，圖23B繪示為第九示範性實施例之電壓供應單元2503_1與2503_2的操作時序圖。請合併參照圖21、圖22C、圖22D以及圖23B，從圖23B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2105_1內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2105_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2105_1即會於同一個畫面期間FP都提供正極性的穩定電壓VS3(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2105_2內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1仍處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2105_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2105_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS4(亦即VS+)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL，藉以來改變每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的電壓夾差，進而調整各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器2100的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL。因此，各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器2100整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第十示範性實施例】

圖24繪示為本發明第十示範性實施例之單一晶穴間距之半穿反液晶顯示器2400的局部示意圖。請參照圖24，單一晶穴間距之半穿反液晶顯示器2400包括顯示面板1901以及由第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置，其中顯示面板1901為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器2400更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第十示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第十示範性實施例中，顯示面板1901的結構與第八示範性實施例相同，故在此並不再加以贅述之。另外，第一子電壓供應裝置2103耦接每一列畫素中之所有奇畫素P₁₁ 與P₂₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與/或VS2給畫素P₁₁ 與 P₂₁ 的補償配線CL。第二子電壓供應裝置2105耦接每一列畫素中之所有偶畫素P₁₂ 與P₂₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS3與VS4給畫素P₁₂ 與P₂₂ 的補償配線CL。

更清楚來說，第一子電壓供應裝置2103具有多個電壓供應單元2103_1與2103_2。當採用行反轉(column inversion)的驅動方式來驅動顯示面板1901時，則第1個電壓供應單元2103_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及第一與第二時脈訊號CK1與CK2(例如由時序控制器所產生，但並不限制於此)，而提供例如負極性的穩定電壓VS1(亦即VS-)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

另外，第2個電壓供應單元2103_2會依據第2個掃描訊號SS2以及第一與第二時脈訊號CK1與CK2，而提供例如負極性的穩定電壓VS2(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。其中，第一時脈訊號CK1的工作週期實質上為單一晶穴間距之半穿反液晶顯示器2100的一個畫面期間，而第二時脈訊號CK2則持續維持在致能的狀態。

除此之外，第二子電壓供應裝置2105具有多個電壓供應單元2105_1與2105_2。採用行反轉(column inversion)的驅動方式來驅動顯示面板1901時，則第1個電壓供應單元2105_1會依據第1個掃描訊號SS1以及第一與第二時脈訊號CK1與CK2，而提供例如正極性的穩定電壓VS3(亦即VS+)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。另外，第2個電壓供應單元2105_2會依據第2個掃描訊號SS2以及第一與第二時脈訊號CK1與CK2，而提供例如正極性的穩定電壓VS4(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

於第十示範性實施例中，電壓供應單元2103_1、2103_2、2105_1以及2105_2的電路結構與第九示範性實施例相同，故在此並不再加以贅述之。

另外，圖25A繪示為第十示範性實施例之電壓供應單元2103_1與2103_2的操作時序圖。請合併參照圖22A、圖22B、圖24以及圖25A，從圖25A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2103_1內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2103_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2103_1即會於一個畫面期間FP都提供負極性的穩定電壓VS1(亦即VS_)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2103_2內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1仍處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2103_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2103_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS2(亦即VS_)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

另外，圖25B繪示為第十示範性實施例之電壓供應單元2105_1與2105_2的操作時序圖。請合併參照圖22C、圖22D、圖24以及圖25B，從圖25B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2105_1內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2105_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2105_1即會於同一個畫面期間FP都提供正極性的穩定電壓VS3(亦即VS+)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2105_2內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1仍處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2105_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2105_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS4(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL，藉以來改變每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的電壓夾差，進而調整各畫素P11、P12、P21與P22之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器2400的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與 P₂₂ 之補償配線CL。因此，各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器2400整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第十一示範性實施例】

圖26繪示為本發明第十一示範性實施例之單一晶穴間距之半穿反液晶顯示器2600的局部示意圖。請參照圖26，單一晶穴間距之半穿反液晶顯示器2600包括顯示面板1601以及由第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置，其中顯示面板1601為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器2600更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第十一示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第十一示範性實施例中，顯示面板1601的結構與第七示範性實施例相同，故在此並不再加以贅述之。另外，第一子電壓供應裝置2603耦接每一列畫素中之奇畫素P₂₁ 與P₃₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與VS2給畫素P₂₁ 與P₃₁ 的補償配線CL。第二子電壓供應裝置2605耦接每一列畫素中之偶畫素P₂₂ 與P₃₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS3與VS4給畫素P₂₂ 與P₃₂ 的補償配線CL。

更清楚來說，第一子電壓供應裝置2603具有多個電壓供應單元2603_1與2603_2。當採用行反轉(column inversion)的驅動方式來驅動顯示面板1601時，則第1個電壓供應單元2603_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如負極性的穩定電壓VS1(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

另外，第2個電壓供應單元2603_2會依據第2個掃描訊號SS2、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。其中，第一時脈訊號CK1的工作週期實質上為單一晶穴間距之半穿反液晶顯示器2600的一個畫面期間，而第二與第三時脈訊號CK2與XCK2的工作週期實質上為掃描訊號SS1或SS2的致能期間(通常掃描訊號SS1與SS2的致能期間相同)。

除此之外，第二子電壓供應裝置2605具有多個電壓供應單元2605_1與2605_2。當採用行反轉(column inversion)的驅動方式來驅動顯示面板1601時，則第1個電壓供應單元2605_1會依據第1個掃描訊號SS1、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如正極性的穩定電壓VS3(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。另外，第2個電壓供應單元2605_2會依據第2個掃描訊號SS2、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如正極性的穩定電壓VS4(亦即VS+)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。

圖27A與圖27B分別繪示為第十一示範性實施例之電壓供應單元2603_1與2603_2的電路圖。請合併參照圖27A與圖27B，電壓供應單元2603_1與2603_2皆包括第一N型電晶體N₁ 、第二N型電晶體N₂ 、第三電容C₃ 、第三N型電晶體N₃ 、第四N型電晶體N₄ 、第五N型電晶體N₅ ，以及第六N型電晶體N₆ 。由於電壓供應單元2603_1與2603_2的電路結構與耦接關係皆類似，故以下僅以單一電壓供應單元來進行說明。

以電壓供應單元2603_1為例，第一N型電晶體N₁ 的閘極與源極耦接在一起，以接收第二時脈訊號CK2。第二N型電晶體N₂ 的閘極耦接第一N型電晶體N₁ 之汲極，第二N型電晶體N₂ 的源極用以接收正極性的穩定電壓VS+，而第二N型電晶體N₂ 的汲極則耦接至第2列畫素中之奇畫素P₂₁ 的補償配線CL。

第四N型電晶體N₄ 的閘極耦接第三N型電晶體N₃ 之汲極，第四N型電晶體N₄ 的源極用以接收負極性的穩定電壓VS-，而第四N型電晶體N₄ 的汲極則耦接至第二N型電晶體N₂ 的閘極。第五N型電晶體N₅ 的閘極耦接第三N型電晶體N₃ 之汲極，第五N型電晶體N₅ 的源極用以接收負極性的穩定電壓VS-，而第五N型電晶體N₅ 的汲極則耦接至第2列畫素中之奇畫素P₂₁ 的補償配線CL。

圖27C與圖27D分別繪示為第十一示範性實施例之電壓供應單元2605_1與2605_2的電路圖。請合併參照圖27C與圖27D，電壓供應單元2605_1與2605_2皆包括第一N型電晶體N₁ 、第二N型電晶體N₂ 、第三電容C₃ 、第三N型電晶體N₃ 、第四N型電晶體N₄ 、第五N型電晶體N₅ ，以及第六N型電晶體N₆ 。由於電壓供應單元2605_1與2605_2的電路結構與耦接關係皆類似，故以下僅以單一電壓供應單元來進行說明。

以電壓供應單元2605_1為例，第一N型電晶體N₁ 的閘極與源極耦接在一起，以接收第二時脈訊號CK2。第二N型電晶體N₂ 的閘極耦接第一N型電晶體N₁ 之汲極，第二N型電晶體N₂ 的源極用以接收負極性的穩定電壓VS-，而第二N型電晶體N₂ 的汲極則耦接至第2列畫素中之偶畫素P₂₂ 的補償配線CL。

第四N型電晶體N₄ 的閘極耦接第三N型電晶體N₃ 之汲極，第四N型電晶體N₄ 的源極用以接收負極性的穩定電壓VS-，而第四N型電晶體N₄ 的汲極則耦接至第二N型電晶體N₂ 的閘極。第五N型電晶體N₅ 的閘極耦接第三N型電晶體N₃ 之汲極，第五N型電晶體N₅ 的源極用以接收正極性的穩定電壓VS+，而第五N型電晶體N₅ 的汲極則耦接至第2列畫素中之偶畫素P₂₂ 的補償配線CL。

圖28A繪示為第十一示範性實施例之電壓供應單元2603_1與2603_2的操作時序圖。請合併參照圖26、圖27A、圖27B以及圖28A，從圖28A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2603_1內的第三N型電晶體N₃ 會被導通。由於此時第一與第三時脈訊號CK1與XCK2處於致能的狀態，而第二時脈訊號CK2處於禁能的狀態。因此，電壓供應單元2603_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2603_1即會於一個畫面期間FP都提供負極性的穩定電壓VS1(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2603_2內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於致能的狀態，而第三時脈訊號XCK2處於禁能的狀態。因此，電壓供應單元2603_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2603_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。

另外，圖28B繪示為第十一示範性實施例之電壓供應單元2605_1與2605_2的操作時序圖。請合併參照圖26、圖27C、圖27D以及圖28B，從圖28B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2605_1內的第三N型電晶體N₃ 會被導通。由於此時第一與第三時脈訊號CK1與XCK2處於致能的狀態，而第二時脈訊號CK2處於禁能的狀態。因此，電壓供應單元2605_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2605_1即會於同一個畫面期間FP都提供正極性的穩定電壓VS3(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2605_2內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於致能的狀態，而第三時脈訊號XCK2處於禁能的狀態。因此，電壓供應單元2605_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2605_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS4(亦即VS+)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL，藉以來改變每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的電壓夾差，進而調整各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器2600的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL。因此，各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器2600整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第十二示範性實施例】

圖29繪示為本發明第十二示範性實施例之單一晶穴間距之半穿反液晶顯示器2900的局部示意圖。請參照圖29，單一晶穴間距之半穿反液晶顯示器2900包括顯示面板1901以及由第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置，其中顯示面板1901為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器2900更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第十二示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第十二示範性實施例中，顯示面板1901的結構與第八示範性實施例相同，故在此並不再加以贅述之。另外，第一子電壓供應裝置2603耦接每一列畫素中之所有奇畫素P₁₁ 與P₂₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與/或VS2給畫素P₁₁ 與P₂₁ 的補償配線CL。另外，第二子電壓供應裝置2605耦接每一列畫素中之所有偶畫素P₁₂ 與P₂₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS3與/或VS4給畫素P₁₂ 與P₂₂ 的補償配線CL。

更清楚來說，第一子電壓供應裝置2603具有多個電壓供應單元2603_1與2603_2。當採用行反轉(column inversion)的驅動方式來驅動顯示面板1901時，則第1個電壓供應單元2603_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如負極性的穩定電壓VS1(亦即VS-)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

另外，第2個電壓供應單元2603_2會依據第2個掃描訊號SS2、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如負極性的穩定電壓VS2(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。其中，第一時脈訊號CK1的工作週期實質上為單一晶穴間距之半穿反液晶顯示器2900的一個畫面期間，而第二與第三時脈訊號CK2與XCK2的工作週期實質上為掃描訊號SS1或SS2的致能期間(通常掃描訊號SS1與SS2的致能期間相同)。

除此之外，第二子電壓供應裝置2605具有多個電壓供應單元2605_1與2605_2。當採用行反轉(column inversion)的驅動方式來驅動顯示面板1901時，則第1個電壓供應單元2605_1會依據第1個掃描訊號SS1、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如正極性的穩定電壓VS3(亦即VS+)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。另外，第2個電壓供應單元2605_2會依據第2個掃描訊號SS2、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如正極性的穩定電壓VS4(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

於第十二示範性實施例中，電壓供應單元2603_1、2603_2、2605_1與2605_2的電路結構與第十一示範性實施例相同，故在此並不再加以贅述之。

圖30A繪示為第十二示範性實施例之電壓供應單元2603_1與2603_2的操作時序圖。請合併參照圖27A、圖27B、圖29以及圖30A，從圖30A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2603_1內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於致能的狀態，而第三時脈訊號XCK2處於禁能的狀態。因此，電壓供應單元2603_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2603_1即會於一個畫面期間FP都提供負極性的穩定電壓VS1(亦即VS-)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2603_2內的第三N型電晶體N₃ 會被導通。由於此時第一與第三時脈訊號CK1與XCK2處於致能的狀態，而第二時脈訊號CK2處於禁能的狀態。因此，電壓供應單元2603_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2603_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS2(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

另外，圖30B繪示為第十二示範性實施例之電壓供應單元2605_1與2605_2的操作時序圖。請合併參照圖27C、圖27D、圖29以及圖30B，從圖30B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2605_1內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於致能的狀態，而第三時脈訊號XCK2處於禁能的狀態。因此，電壓供應單元2605_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2605_1即會於同一個畫面期間FP都提供正極性的穩定電壓VS3(亦即VS+)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2605_2內的第三N型電晶體N₃ 會被導通。由於此時第一與第三時脈訊號CK1與XCK2處於致能的狀態，而第二時脈訊號CK2處於禁能的狀態。因此，電壓供應單元2605_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2605_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS4(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1～VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL，藉以來改變每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的電壓夾差，進而調整各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器2900的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與 P₂₂ 之補償配線CL。因此，各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器2900整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第十三示範性實施例】

圖31繪示為本發明第十三示範性實施例之單一晶穴間距之半穿反液晶顯示器3100的局部示意圖。請參照圖31，單一晶穴間距之半穿反液晶顯示器3100包括顯示面板3101以及由第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置，其中顯示面板3101為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器3100更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第十三示範性實施例僅繪示出與本發明相關之部件來進行說明。

顯示面板3101包括多條掃描線G2與G3(僅繪示出2條掃描線以方便做說明)、多條大體與掃描線G2與G3垂直設置的資料線D1與D2(僅繪示出2條資料線以方便做說明)，以及位於顯示面板3101之顯示區AA內的多個畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ (僅繪示出4個畫素以方便做說明)。

畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 分別會與對應的資料線以及掃描線電性連接，且以矩陣方式排列。舉例來說，畫素P₂₁ 分別與資料線D1與掃描線G2電性連接；畫素P₂₂ 分別與資料線D2與掃描線G2電性連接；畫素P₃₁ 分別與資料線D1與掃描線G3電性連接；而畫素P₃₂ 分別與資料線D2與掃描線G3電性連接。另外，畫素P₂₁ 表示為顯示面板3101中第2列畫素中的第1個畫素；畫素P₂₂ 表示為顯示面板3101中第2列畫素中的第2個畫素；畫素P₃₁ 表示為顯示面板3101中第3列畫素中的第1個畫素；而畫素P₃₂ 表示為顯示面板3101中第3列畫素中的第2個畫素。

每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 包括共用配線CE₂ 、輔助共用配線CE₃ 與補償配線CL。共用配線CE₂ 、輔助共用配線CE₃ 舉例係位於各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之穿透區TA內，用以各別接收正極性與負極性的穩定電壓VS+與VS-，然而並不侷限，可視設計需求，使得共用配線CE₂ 、輔助共用配線CE₃ 接收如上述實施例中提及的共用電壓Vcom。補償配線CL舉例係位於各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA內，用以對應地接收穩定電壓VS1~VS4。除此之外，每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 更包括畫素電晶體T、第一液晶電容C_LC1 、第一儲存電容C_ST1 、第二儲存電容C_ST2 、第一電容C₁ 、第二液晶電容C_LC2 ，以及第二電容C₂ 。由於所有畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 的電路結構與耦接關係皆類似，故以下僅以單一畫素來進行說明。

以畫素P₂₁ 為例，畫素電晶體T之閘極耦接掃描線G2，而畫素電晶體T之源極則耦接至資料線D1。一般而言，與畫素電晶體T之汲極電性連接之畫素電極(pixel electrode)與用以接收共用電壓Vcom的共用電極CE₁ 之間會形成第一液晶電容C_LC1 ，與共用配線CE₂ 之間會形成儲存電容C_ST1 ，而與輔助共用配線CE₃ 之間會形成儲存電容C_ST2 。

第一液晶電容C_LC1 之第一端耦接畫素電晶體T之汲極，而第一液晶電容C_LC1 之第二端則耦接至共用電極CE。第一儲存電容C_ST1 之第一端耦接畫素電晶體T之汲極，而第一儲存電容C_ST1 之第二端則耦接至共用配線CE₂ 。第二儲存電容C_ST2 之第一端耦接畫素電晶體T之汲極，而第二儲存電容C_ST2 之第二端則耦接至輔助共用配線CE₃ 。其中，畫素電晶體T、第一液晶電容C_LC1 ，第一儲存電容C_ST1 以及第二儲存電容C_ST2 位於畫素P₂₁ 之穿透區TA內。

於第十三示範性實施例中，電壓供應單元1603_1、1603_2、1605_1與1605_2的電路結構與第七示範性實施例相同，故在此並不再加以贅述之。

基於上述可知，第十三示範性實施例與第七示範性實施例之相異處僅在於第十三示範性實施例之顯示面板3101的各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與 C_ST2 ，且儲存電容C_ST1 與 C_ST2 之第二端會分別接收正極性與負極性的穩定電壓VS+與VS-，而其餘皆與第七示範性實施例相同。因此，關於第十三示範性實施例的詳細運作原理請參照第七示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

【第十四示範性實施例】

圖32繪示為本發明第十四示範性實施例之單一晶穴間距之半穿反液晶顯示器3200的局部示意圖。請參照圖32，單一晶穴間距之半穿反液晶顯示器3200包括顯示面板3201以及由第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置，其中顯示面板3201為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器3200更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第十四示範性實施例僅繪示出與本發明相關之部件來進行說明。

顯示面板3201包括多條掃描線G1與G2(僅繪示出2條掃描線以方便做說明)、多條大體與掃描線G1與G2垂直設置的資料線D1與D2(僅繪示出2條資料線以方便做說明)，以及位於顯示面板3201之顯示區AA內的多個畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ (僅繪示出4個畫素以方便做說明)。

畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 分別會與對應的資料線以及掃描線電性連接，且以矩陣方式排列。舉例來說，畫素P₁₁ 分別與資料線D1與掃描線G1電性連接；畫素P₁₂ 分別與資料線D2與掃描線G1電性連接；畫素P₂₁ 分別與資料線D1與掃描線G2電性連接；而畫素P₂₂ 分別與資料線D2與掃描線G2電性連接。另外，畫素P₁₁ 表示為顯示面板3201中第1列畫素中的第1個畫素；畫素P₁₂ 表示為顯示面板3201中第1列畫素中的第2個畫素；畫素P₂₁ 表示為顯示面板3201中第2列畫素中的第1個畫素；而畫素P₂₂ 表示為顯示面板3201中第2列畫素中的第2個畫素。

每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 包括共用配線CE₂ 、輔助共用配線CE₃ 與補償配線CL。共用配線CE₂ 、輔助共用配線CE₃ 舉例係位於各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之穿透區TA內，用以各別接收正極性與負極性的穩定電壓VS+與VS-，各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之共用配線CE₂ 、輔助共用配線CE₃ 傳遞的是正極性與負極性的穩定電壓VS+與VS-。補償配線CL舉例係位於各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA內，用以接收對應地穩定電壓VS1~VS4。除此之外，每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 更包括畫素電晶體T、第一液晶電容C_LC1 、第一儲存電容C_ST1 、第二儲存電容C_ST2 、第一電容C₁ 、第二液晶電容C_LC2 ，以及第二電容C₂ 。由於所有畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 的電路結構與耦接關係皆類似，故以下僅以單一畫素來進行說明。

以畫素P₁₁ 為例，畫素電晶體T之閘極耦接掃描線G1，而畫素電晶體T之源極則耦接至資料線D1。一般而言，與畫素電晶體T之汲極電性連接之畫素電極(pixel electrode)與用以接收共用電壓Vcom的共用電極CE₁ 之間會形成第一液晶電容C_LC1 ，與共用配線CE₂ 之間會形成儲存電容C_ST1 ，而與輔助共用配線CE₃ 之間會形成儲存電容C_ST2 。

第一液晶電容C_LC1 之第一端耦接畫素電晶體T之汲極，而第一液晶電容C_LC1 之第二端則耦接至共用電極CE。第一儲存電容C_ST1 之第一端耦接畫素電晶體T之汲極，而第一儲存電容C_ST1 之第二端則耦接至共用配線CE₂ 。第二儲存電容C_ST2 之第一端耦接畫素電晶體T之汲極，而第二儲存電容C_ST2 之第二端則耦接至輔助共用配線CE₃ 。其中，畫素電晶體T、第一液晶電容C_LC1 、第一儲存電容C_ST1 以及第二儲存電容C_ST2 位於畫素P₁₁ 之穿透區TA內。

於第十四示範性實施例中，電壓供應單元1603_1、1603_2、1605_1與1605_2的電路結構與第七示範性實施例相同，故在此並不再加以贅述之。

基於上述可知，第十四示範性實施例與第八示範性實施例之相異處僅在於第十四示範性實施例之顯示面板3201的各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與C_ST2 ，且儲存電容C_ST1 與C_ST2 之第二端會分別接收正極性與負極性的穩定電壓VS+與VS-，而其餘皆與第八示範性實施例相同。因此，關於第十四示範性實施例的詳細運作原理請合併參照第七與第八示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

【第十五示範性實施例】

圖33繪示為本發明第十五示範性實施例之單一晶穴間距之半穿反液晶顯示器3300的局部示意圖。請參照圖33，單一晶穴間距之半穿反液晶顯示器3300包括顯示面板3101以及由第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置，其中顯示面板3101為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器3300更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第十五示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第十五示範性實施例中，顯示面板3101的結構與第十三示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應單元2103_1、2103_2、2105_1以及2105_2的電路結構與第九示範性實施例相同，故在此亦不再加以贅述之。

基於上述可知，第十五示範性實施例與第九示範性實施例之相異處僅在於第十五示範性實施例之顯示面板3101的各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與 C_ST2 ，且儲存電容C_ST1 與C_ST2 之第二端會分別接收正極性與負極性的穩定電壓VS+與VS-，而其餘皆與第九示範性實施例相同。因此，關於第十五示範性實施例的詳細運作原理請合併參照第九示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

【第十六示範性實施例】

圖34繪示為本發明第十六示範性實施例之單一晶穴間距之半穿反液晶顯示器3400的局部示意圖。請參照圖34，單一晶穴間距之半穿反液晶顯示器3400包括顯示面板3201以及由第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置，其中顯示面板3201為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器3400更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第十六示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第十六示範性實施例中，顯示面板3201的結構與第十四示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應單元2103_1、2103_2、2105_1以及2105_2的電路結構與第九示範性實施例相同，故在此亦不再加以贅述之。

基於上述可知，第十六示範性實施例與第十示範性實施例之相異處僅在於第十六示範性實施例之顯示面板3201的各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與C_ST2 ，且儲存電容C_ST1 與C_ST2 之第二端會分別接收正極性與負極性的穩定電壓VS+與VS-，而其餘皆與第十示範性實施例相同。因此，關於第十六示範性實施例的詳細運作原理請合併參照第九與第十示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

【第十七示範性實施例】

圖35繪示為本發明第十七示範性實施例之單一晶穴間距之半穿反液晶顯示器3500的局部示意圖。請參照圖35，單一晶穴間距之半穿反液晶顯示器3500包括顯示面板3101以及由第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置，其中顯示面板3101為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器3500更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第十七示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第十七示範性實施例中，顯示面板3101的結構與第十三示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應單元2603_1、2603_2、2605_1與2605_2的電路結構與第十一示範性實施例相同，故在此亦不再加以贅述之。

基於上述可知，第十七示範性實施例與第十一示範性實施例之相異處僅在於第十七示範性實施例之顯示面板3101的各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與C_ST2 ，且儲存電容C_ST1 與C_ST2 之第二端會分別接收正極性與負極性的穩定電壓VS+與VS-，而其餘皆與第十一示範性實施例相同。因此，關於第十七示範性實施例的詳細運作原理請合併參照第十一示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

【第十八示範性實施例】

圖36繪示為本發明第十八示範性實施例之單一晶穴間距之半穿反液晶顯示器3600的局部示意圖。請參照圖36，單一晶穴間距之半穿反液晶顯示器3600包括顯示面板3201以及由第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置，其中顯示面板3201為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器3600更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第十八示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第十八示範性實施例中，顯示面板3201的結構與第十四示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應單元2603_1、2603_2、2605_1與2605_2的電路結構與第十一示範性實施例相同，故在此亦不再加以贅述之。

基於上述可知，第十八示範性實施例與第十二示範性實施例之相異處僅在於第十八示範性實施例之顯示面板3201的各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與 C_ST2 ，且儲存電容C_ST1 與C_ST2 之第二端會分別接收正極性與負極性的穩定電壓VS+與VS-，而其餘皆與第十二示範性實施例相同。因此，關於第十八示範性實施例的詳細運作原理請合併參照第十一與第十二示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

【第十九示範性實施例】

圖37繪示為本發明第十九示範性實施例之單一晶穴間距之半穿反液晶顯示器3700的局部示意圖。請參照圖37，單一晶穴間距之半穿反液晶顯示器3700包括顯示面板3701以及由第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置，其中顯示面板3701為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器3700更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第十九示範性實施例僅繪示出與本發明相關之部件來進行說明。

顯示面板3701包括多條掃描線G2與G3(僅繪示出2條掃描線以方便做說明)、多條大體與掃描線G2與G3垂直設置的資料線D1與D2(僅繪示出2條資料線以方便做說明)，以及位於顯示面板3701之顯示區AA內的多個畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ (僅繪示出4個畫素以方便做說明)。

畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 分別會與對應的資料線以及掃描線電性連接，且以矩陣方式排列。舉例來說，畫素P₂₁ 分別與資料線D1與掃描線G2電性連接；畫素P₂₂ 分別與資料線D2與掃描線G2電性連接；畫素P₃₁ 分別與資料線D1與掃描線G3電性連接；而畫素P₃₂ 分別與資料線D2與掃描線G3電性連接。另外，畫素P₂₁ 表示為顯示面板3701中第2列畫素中的第1個畫素；畫素P₂₂ 表示為顯示面板3701中第2列畫素中的第2個畫素；畫素P₃₁ 表示為顯示面板3701中第3列畫素中的第1個畫素；而畫素P₃₂ 表示為顯示面板3701中第3列畫素中的第2個畫素。

每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 包括共用配線CE₂ 與補償配線CL。共用配線CE₂ 舉例係位於各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之穿透區TA內，用以接收共用電壓Vcom。補償配線CL舉例係位於各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA內，用以對應地接收穩定電壓VS1~VS4。除此之外，每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 更包括畫素電晶體T、第一液晶電容C_LC1 、儲存電容C_ST 、第一電容C₁ 、第二液晶電容C_LC2 ，以及第二電容C₂ 。由於所有畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 的電路結構與耦接關係皆類似，故以下僅以單一畫素來進行說明。

第一液晶電容C_LC1 之第一端耦接畫素電晶體T之汲極，而第一液晶電容C_LC1 之第二端則耦接至共用電極CE₁ 。儲存電容C_ST 之第一端耦接畫素電晶體T之汲極，而儲存電容C_ST 之第二端則耦接至共用配線CE₂ 。其中，畫素電晶體T、第一液晶電容C_LC1 以及儲存電容C_ST 位於畫素P₂₁ 之穿透區TA內。

於第十九示範性實施例中，第一子電壓供應裝置1603耦接第2列畫素中之奇畫素P₂₁ 與第3列畫素中之偶畫素P₃₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與VS2給畫素P₂₁ 與P₃₂ 的補償配線CL。另外，第二子電壓供應裝置1605耦接第2列畫素中之偶畫素P₂₂ 與第3列畫素中之奇畫素P₃₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS3與VS4給畫素P₂₂ 與P₃₁ 的補償配線CL。

更清楚來說，第一子電壓供應裝置1603具有多個電壓供應單元1603_1與1603_2。當採用點反轉(dot inversion)的驅動方式來驅動顯示面板3701時，則第1個電壓供應單元1603_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及相位差180度的第一與第二時脈訊號CK與XCK(例如由時序控制器所產生，但並不限制於此)，而提供例如正極性的穩定電壓VS1(亦即VS+)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

另外，第2個電壓供應單元1603_2會依據第2個掃描訊號SS2以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如正極性的穩定電壓VS2(亦即VS+)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。其中，第一與第二時脈訊號CK與XCK的工作週期(duty cycle)實質上為單一晶穴間距之半穿反液晶顯示器3700的一個畫面期間(frame period)。

除此之外，第二子電壓供應裝置1605具有多個電壓供應單元1605-1 與 1605-2。當採用點反轉(dot inversion)的驅動方式來驅動顯示面板3701時，則第1個電壓供應單元1605_1會依據第1個掃描訊號SS1以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如負極性的穩定電壓VS3(亦即VS-)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。另外，第2個電壓供應單元1605_2會依據第2個掃描訊號SS2以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如負極性的穩定電壓VS4(亦即VS-)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。

於第十九示範性實施例中，電壓供應單元1603_1、1603_2、1605_1與1605_2的電路結構與第七示範性實施例相同，故在此並不再加以贅述之。

另外，圖38A繪示為第十九示範性實施例之電壓供應單元1603_1與1603_2的操作時序圖。請合併參照圖17A、圖17B、圖37以及圖38A，從圖38A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元1603_1內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號cK處於致能的狀態，而第二時脈訊號XCK處於禁能的狀態。因此，電壓供應單元1603_1內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1603_1即會於一個畫面期間FP都提供正極性的穩定電壓VS1(亦即VS+)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元1603_2內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK仍處於致能的狀態，而第二時脈訊號XCK仍處於禁能的狀態。因此，電壓供應單元1603_2內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1603_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS2(亦即VS+)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。

圖38B繪示為第十九示範性實施例之電壓供應單元1605_1與1605_2的操作時序圖。請合併參照圖17C、圖17D、圖37以及圖38B，從圖38B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元1605_1內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK處於致能的狀態，而第二時脈訊號XCK處於禁能的狀態。因此，電壓供應單元1605_1內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1605_1即會於同一個畫面期間FP都提供負極性的穩定電壓VS3(亦即VS_)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元1605_2內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK仍處於致能的狀態，而第二時脈訊號XCK仍處於禁能的狀態。因此，電壓供應單元1605_2內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1605_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS4(亦即VS-)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL，藉以來改變每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的電壓夾差，進而調整各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器3700的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL。因此，各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA內的補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器3700整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第二十示範性實施例】

圖39繪示為本發明第二十示範性實施例之單一晶穴間距之半穿反液晶顯示器3900的局部示意圖。請參照圖39，單一晶穴間距之半穿反液晶顯示器3900包括顯示面板3901以及由第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置，其中顯示面板3901為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器3900更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第二十示範性實施例僅繪示出與本發明相關之部件來進行說明。

顯示面板3901包括多條掃描線G1與G2(僅繪示出2條掃描線以方便做說明)、多條大體與掃描線G1與G2垂直設置的資料線D1與D2(僅繪示出2條資料線以方便做說明)，以及位於顯示面板3901之顯示區AA內的多個畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ (僅繪示出4個畫素以方便做說明)。

畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 分別會與對應的資料線以及掃描線電性連接，且以矩陣方式排列。舉例來說，畫素P₁₁ 分別與資料線D1與掃描線G1電性連接；畫素P₁₂ 分別與資料線D2與掃描線G1電性連接；畫素P₂₁ 分別與資料線D1與掃描線G2電性連接；而畫素P₂₂ 分別與資料線D2與掃描線G2電性連接。另外，畫素P₁₁ 表示為顯示面板3901中第1列畫素中的第1個畫素；畫素P₁₂ 表示為顯示面板3901中第1列畫素中的第2個畫素；畫素P₂₁ 表示為顯示面板3901中第2列畫素中的第1個畫素；而畫素P₂₂ 表示為顯示面板3901中第2列畫素中的第2個畫素。

每一畫素P11、P12、P21與P22包括共用配線CE₂ 與補償配線CL。共用配線CE₂ 舉例係位於各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之穿透區TA內，用以傳遞共用電壓Vcom。補償配線CL舉例係位於各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA內，用以對應地傳遞穩定電壓VS1~VS4。除此之外，每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 更包括畫素電晶體T、第一液晶電容C_LC1 、儲存電容C_ST 、第一電容C₁ 、第二液晶電容C_LC2 ，以及第二電容C₂ 。由於所有畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 的電路結構與耦接關係皆類似，故以下僅以單一畫素來進行說明。

於第二十示範性實施例中，第一子電壓供應裝置1603耦接第1列畫素中之奇畫素P₁₁ 與第2列畫素中之偶畫素P₂₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與VS2給畫素P₁₁ 與P₂₂ 的補償配線CL。另外，第二子電壓供應裝置1605耦接第1列畫素中之偶畫素P₁₂ 與第2列畫素中之奇畫素P₂₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS3與/或VS4給畫素P₁₂ 與P₂₁ 的補償配線CL。

更清楚來說，第一子電壓供應裝置1603具有多個電壓供應單元1603_1與1603_2。當採用點反轉(dot inversion)的驅動方式來驅動顯示面板3901時，則第1個電壓供應單元1603_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及相位差180度的第一與第二時脈訊號CK與XCK(例如由時序控制器所產生，但並不限制於此)，而提供例如正極性的穩定電壓VS1(亦即VS+)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

另外，第2個電壓供應單元1603_2會依據第2個掃描訊號SS2以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如正極性的穩定電壓VS2(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。其中，第一與第二時脈訊號CK與XCK的工作週期(duty cycle)實質上為單一晶穴間距之半穿反液晶顯示器3900的一個畫面期間。

除此之外，第二子電壓供應裝置1605具有多個電壓供應單元1605_1與1605_2。當採用點反轉(dot inversion)的驅動方式來驅動顯示面板3901時，則第1個電壓供應單元1605_1會依據第1個掃描訊號SS1以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如負極性的穩定電壓VS3(亦即VS-)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。另外，第2個電壓供應單元1605_2會依據第2個掃描訊號SS2以及相位差180度的第一與第二時脈訊號CK與XCK，而提供例如負極性的穩定電壓VS4(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

於第二十示範性實施例中，電壓供應單元1603_1、1603_2、1605_1與1605_2的電路結構與第七示範性實施例相同，故在此並不再加以贅述之。

另外，圖40A繪示為第二十示範性實施例之電壓供應單元1603_1與1603_2的操作時序圖。請合併參照圖17A、圖17B、圖39以及圖40A，從圖40A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元1603_1內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK處於致能的狀態，而第二時脈訊號XCK處於禁能的狀態。因此，電壓供應單元1603_1內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1603_1即會於一個畫面期間FP都提供正極性的穩定電壓VS1(亦即VS＋)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元1603_2內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK仍處於致能的狀態，而第二時脈訊號XCK仍處於禁能的狀態。因此，電壓供應單元1603_2內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1603_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS2(亦即VS＋)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

圖40B繪示為第二十示範性實施例之電壓供應單元1605_1與1605_2的操作時序圖。請合併參照圖17C、圖17D、圖39以及圖40B，從圖40B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元1605_1內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK處於致能的狀態，而第二時脈訊號XCK處於禁能的狀態。因此，電壓供應單元1605_1內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1605_1即會於同一個畫面期間FP都提供負極性的穩定電壓VS3(亦即VS-)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元1605_2內的第一N型電晶體N₁ 與第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK仍處於致能的狀態，而第二時脈訊號XCK仍處於禁能的狀態。因此，電壓供應單元1605_2內的第二N型電晶體N₂ 會被導通，而第四N型電晶體N₄ 會被截止。如此一來，電壓供應單元1605_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS4(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL，藉以來改變每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的電壓夾差，進而調整各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器3900的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VSl~VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL。因此，各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器3900整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第二十一示範性實施例】

圖41繪示為本發明第二十一示範性實施例之單一晶穴間距之半穿反液晶顯示器4100的局部示意圖。請參照圖41，單一晶穴間距之半穿反液晶顯示器4100包括顯示面板3701以及由第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置，其中顯示面板3701為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器4100更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第二十一示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第二十一示範性實施例中，顯示面板3701的結構與第十九示範性實施例相同，故在此並不再加以贅述之。另外，第一子電壓供應裝置2103耦接第2列畫素中之奇畫素P₂₁ 與第3列畫素中之偶畫素P₃₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與/或VS2給畫素P₂₁ 與P₃₂ 的補償配線CL。另外，第二子電壓供應裝置2105耦接第2列畫素中之偶畫素P₂₂ 與第3列畫素中之奇畫素P₃₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS3與/或VS4給畫素P₂₂ 與P₃₁ 的補償配線CL。

更清楚來說，第一子電壓供應裝置2103具有多個電壓供應單元2103_1與2103_2。當採用點反轉的驅動方式來驅動顯示面板3701時，則第1個電壓供應單元2103_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及第一與第二時脈訊號CK1與CK2(例如由時序控制器所產生，但並不限制於此)，而提供例如負極性的穩定電壓VS1(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

另外，第2個電壓供應單元2103_2會依據第2個掃描訊號SS2以及第一與第二時脈訊號CK1與CK2，而提供例如負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。其中，第一時脈訊號CK1的工作週期實質上為單一晶穴間距之半穿反液晶顯示器4100的一個畫面期間，而第二時脈訊號CK2則持續維持在致能的狀態。

除此之外，第二子電壓供應裝置2105具有多個電壓供應單元2105_1與2105_2。當採用點反轉的驅動方式來驅動顯示面板3701時，則第1個電壓供應單元2105_1會依據第1個掃描訊號SS1以及第一與第二時脈訊號CK1與CK2，而提供例如正極性的穩定電壓VS3(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。另外，第2個電壓供應單元2105_2會依據第2個掃描訊號SS2以及第一與第二時脈訊號CK1與CK2，而提供例如正極性的穩定電壓VS4(亦即VS+)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。

於第二十一示範性實施例中，電壓供應單元2103_1、2103_2、2105_1以及2105_2的電路結構與第九示範性實施例相同，故在此並不再加以贅述之。

另外，圖42A繪示為第二十一示範性實施例之電壓供應單元2103_1與2103_2的操作時序圖。請合併參照圖22A、圖22B、圖41以及圖42A，從圖42A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2103_1內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2103_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2103_1即會於一個畫面期間FP都提供負極性的穩定電壓VS1(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2103_2內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1仍處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2103_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2103_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。

另外，圖42B繪示為第二十一示範性實施例之電壓供應單元2105_1與2105_2的操作時序圖。請合併參照圖22C、圖22D、圖41以及圖42B，從圖42B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2105_1內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2105_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2105_1即會於同一個畫面期間FP都提供正極性的穩定電壓VS3(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2105_2內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1仍處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2105_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2105_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS4(亦即VS+)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL，藉以來改變每一畫素P₃₁ 、P₅₂ 、P₃₁ 與P₃₂ 之反射區KA的電壓夾差，進而調整各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器4100的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL。因此，各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器4100整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第二十二示範性實施例】

圖43繪示為本發明第二十二示範性實施例之單一晶穴間距之半穿反液晶顯示器4300的局部示意圖。請參照圖43，單一晶穴間距之半穿反液晶顯示器4300包括顯示面板3901以及由第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置，其中顯示面板3901為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器4300更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第二十二示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第二十二示範性實施例中，顯示面板3901的結構與第二十示範性實施例相同，故在此並不再加以贅述之。另外，第一子電壓供應裝置2103耦接第1列畫素中之奇畫素P₁₁ 與第2列畫素中之偶畫素P₂₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與/或VS2給畫素P₁₁ 與P₂₂ 的補償配線CL。另外，第二子電壓供應裝置2105耦接第1列畫素中之偶畫素P₁₂ 與第2列畫素中之奇畫素P₂₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS3與/或VS4給畫素P₁₂ 與P₂₁ 的補償配線CL。

更清楚來說，第一子電壓供應裝置2103具有多個電壓供應單元2103_1與2103_2。當採用點反轉的驅動方式來驅動顯示面板3901時，則第1個電壓供應單元2103_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)以及第一與第二時脈訊號CK1與CK2(例如由時序控制器所產生，但並不限制於此)，而提供例如正極性的穩定電壓VS1(亦即VS+)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

另外，第2個電壓供應單元2103_2會依據第2個掃描訊號SS2以及第一與第二時脈訊號CK1與CK2，而提供例如正極性的穩定電壓VS2(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。其中，第一時脈訊號CK1的工作週期實質上為單一晶穴間距之半穿反液晶顯示器4300的一個畫面期間，而第二時脈訊號CK2則持續維持在致能的狀態。

除此之外，第二子電壓供應裝置2105具有多個電壓供應單元2105_1與2105_2。當採用點反轉的驅動方式來驅動顯示面板3901時，則第1個電壓供應單元2105_1會依據第1個掃描訊號SS1以及第一與第二時脈訊號CK1與CK2，而提供例如負極性的穩定電壓VS3(亦即VS-)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。另外，第2個電壓供應單元2105_2會依據第2個掃描訊號SS2以及第一與第二時脈訊號CK1與CK2，而提供例如負極性的穩定電壓VS4(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

於第二十二示範性實施例中，電壓供應單元2103_1、2103_2、2105_1以及2105_2的電路結構與第九示範性實施例相同，故在此並不再加以贅述之。

另外，圖44A繪示為第二十二示範性實施例之電壓供應單元2103_1與2103_2的操作時序圖。請合併參照圖22A、圖22B、圖43以及圖44A，從圖44A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2103_1內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2103_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2103_1即會於一個畫面期間FP都提供正極性的穩定電壓VS1(亦即VS+)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2103_2內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1仍處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2103_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2103_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS2(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

另外，圖44B繪示為第二十二示範性實施例之電壓供應單元2503-1與2503-2的操作時序圖。請合併參照圖22C、圖22D、圖43以及圖44B，從圖44B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2105_1內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2105_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2105_1即會於同一個畫面期間FP都提供負極性的穩定電壓VS3(亦即VS-)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2105_2內的第三N型電晶體N₃ 會被導通。由於此時第一時脈訊號CK1仍處於致能的狀態，而第二時脈訊號CK2持續維持在致能的狀態。因此，電壓供應單元2105_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2105_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS4(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL，藉以來改變每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的電壓夾差，進而調整各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器4300的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL。因此，各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器4300整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第二十三示範性實施例】

圖45繪示為本發明第二十三示範性實施例之單一晶穴間距之半穿反液晶顯示器4500的局部示意圖。請參照圖45，單一晶穴間距之半穿反液晶顯示器4500包括顯示面板3701以及由第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置，其中顯示面板3701為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器4500更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第二十三示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第二十三示範性實施例中，顯示面板3701的結構與第十九示範性實施例相同，故在此並不再加以贅述之。另外，第一子電壓供應裝置2603耦接第2列畫素中之奇畫素P₂₁ 與第3列畫素中之偶畫素P₃₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與/或VS2給畫素P₂₁ 與P₃₂ 的補償配線CL。第二子電壓供應裝置2605耦接第2列畫素中之偶畫素P₂₂ 與第3列畫素中之奇畫素P₃₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS3與/或VS4給畫素P₂₂ 與P₃₁ 的補償配線CL。

更清楚來說，第一子電壓供應裝置2603具有多個電壓供應單元2603_1與2603_2。當採用點反轉(dot inversion)的驅動方式來驅動顯示面板3701時，則第1個電壓供應單元2603_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如負極性的穩定電壓VS1(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

另外，第2個電壓供應單元2603_2會依據第2個掃描訊號SS2、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。其中，第一時脈訊號CK1的工作週期實質上為單一晶穴間距之半穿反液晶顯示器4500的一個畫面期間，而第二與第三時脈訊號CK2與XCK2的工作週期實質上為掃描訊號SS1或SS2的致能期間(通常掃描訊號SS1與SS2的致能期間相同)。

除此之外，第二子電壓供應裝置2605具有多個電壓供應單元2605_1與2605_2。當採用點反轉(dot inversion)的驅動方式來驅動顯示面板3701時，則第1個電壓供應單元2605_1會依據第1個掃描訊號SS1、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如正極性的穩定電壓VS3(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。另外，第2個電壓供應單元2605_2會依據第2個掃描訊號SS2、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如正極性的穩定電壓VS4(亦即VS+)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。

於第二十三示範性實施例中，電壓供應單元2603_1、2603_2、2605_1與2605_2的電路結構與第十一示範性實施例相同，故在此並不再加以贅述之。

圖46A繪示為第二十三示範性實施例之電壓供應單元2603_1與2603_2的操作時序圖。請合併參照圖27A、圖27B、圖45以及圖46A，從圖28A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2603_1內的第三N型電晶體N₃ 會被導通。由於此時第一與第三時脈訊號CK1與XCK2處於致能的狀態，而第二時脈訊號CK2處於禁能的狀態。因此，電壓供應單元2603_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2603_1即會於一個畫面期間FP都提供負極性的穩定電壓VS1(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2603_2內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於致能的狀態，而第三時脈訊號XCK2處於禁能的狀態。因此，電壓供應單元2603_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2603_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS2(亦即VS-)給第3列畫素中之偶畫素P₃₂ 的補償配線CL。

另外，圖46B繪示為第二十三示範性實施例之電壓供應單元2605_1與2605_2的操作時序圖。請合併參照圖27C、圖27D、圖45以及圖46B，從圖46B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2605_1內的第三N型電晶體N₃ 會被導通。由於此時第一與第三時脈訊號CK1與XCK2處於致能的狀態，而第二時脈訊號CK2處於禁能的狀態。因此，電壓供應單元2605_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2605_1即會於同一個畫面期間FP都提供正極性的穩定電壓VS3(亦即VS+)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2605_2內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於致能的狀態，而第三時脈訊號XCK2處於禁能的狀態。因此，電壓供應單元2605_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2605_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS4(亦即VS+)給第3列畫素中之奇畫素P₃₁ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL，藉以來改變每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的電壓夾差，進而調整各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器4500的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL。因此，各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器4500整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第二十四示範性實施例】

圖47繪示為本發明第二十四示範性實施例之單一晶穴間距之半穿反液晶顯示器4700的局部示意圖。請參照圖47，單一晶穴間距之半穿反液晶顯示器4700包括顯示面板3901以及由第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置，其中顯示面板3901為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器4700更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第二十四示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第二十四示範性實施例中，顯示面板3901的結構與第二十示範性實施例相同，故在此並不再加以贅述之。另外，第一子電壓供應裝置2603耦接第1列畫素中之奇畫素P₁₁ 與第2列畫素中之偶畫素P₂₂ 的補償配線CL，用以持續且對應地供應穩定電壓VS1與/或VS2給畫素P₁₁ 與P₂₂ 的補償配線CL。另外，第二子電壓供應裝置2605耦接第1列畫素中之偶畫素P₁₂ 與第2列畫素中之奇畫素P₂₁ 的補償配線CL，用以持續且對應地供應穩定電壓VS3與/或VS4給畫素P₁₂ 與P₂₁ 的補償配線CL。

更清楚來說，第一子電壓供應裝置2603具有多個電壓供應單元2603_1與2603_2。當採用點反轉(dot inversion)的驅動方式來驅動顯示面板3901時，則第1個電壓供應單元2603_1會依據第1個掃描訊號SS1(一般由閘極驅動器所產生)、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如負極性的穩定電壓VS1(亦即VS-)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

另外，第2個電壓供應單元2603_2會依據第2個掃描訊號SS2、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如負極性的穩定電壓VS2(亦即VS-)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。其中，第一時脈訊號CK1的工作週期實質上為單一晶穴間距之半穿反液晶顯示器4700的一個畫面期間，而第二與第三時脈訊號CK2與XCK2的工作週期實質上為掃描訊號SS1或SS2的致能期間(通常掃描訊號SS1與SS2的致能期間相同)。

除此之外，第二子電壓供應裝置2605具有多個電壓供應單元2605_1與2605_2。當採用點反轉(dot inversion)的驅動方式來驅動顯示面板3901時，則第1個電壓供應單元2605_1會依據第1個掃描訊號SS1、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如正極性的穩定電壓VS3(亦即VS+)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。另外，第2個電壓供應單元2605_2會依據第2個掃描訊號SS2、第一時脈訊號CK1以及相位差180度的第二與第三時脈訊號CK2與XCK2，而提供例如正極性的穩定電壓VS4(亦即VS+)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

於第二十四示範性實施例中，電壓供應單元2603_1、2603_2、2605_1與2605_2的電路結構與第十一示範性實施例相同，故在此並不再加以贅述之。

圖48A繪示為第二十四示範性實施例之電壓供應單元2603_1與2603_2的操作時序圖。請合併參照圖27A、圖27B、圖47以及圖48A，從圖48A中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2603_1內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於致能的狀態，而第三時脈訊號XCK2處於禁能的狀態。因此，電壓供應單元2603_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2603_1即會於一個畫面期間FP都提供負極性的穩定電壓VS1(亦即VS-)給第1列畫素中之奇畫素P₁₁ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2603_2內的第三N型電晶體N₃ 會被導通。由於此時第一與第三時脈訊號CK1與XCK2處於致能的狀態，而第二時脈訊號CK2處於禁能的狀態。因此，電壓供應單元2603_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2603_2即會於同一個畫面期間FP都提供負極性的穩定電壓VS2(亦即VS-)給第2列畫素中之偶畫素P₂₂ 的補償配線CL。

另外，圖48B繪示為第二十四示範性實施例之電壓供應單元2605_1與2605_2的操作時序圖。請合併參照圖27C、圖27D、圖47以及圖48B，從圖48B中可清楚看出，當掃描訊號SS1致能時，電壓供應單元2605_1內的第三N型電晶體N₃ 會被導通。由於此時第一與第二時脈訊號CK1與CK2處於致能的狀態，而第三時脈訊號XCK2處於禁能的狀態。因此，電壓供應單元2605_1內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2605_1即會於同一個畫面期間FP都提供正極性的穩定電壓VS3(亦即VS+)給第1列畫素中之偶畫素P₁₂ 的補償配線CL。

相似地，當掃描訊號SS2致能時，電壓供應單元2605_2內的第三N型電晶體N₃ 會被導通。由於此時第一與第三時脈訊號CK1與XCK2處於致能的狀態，而第二時脈訊號CK2處於禁能的狀態。因此，電壓供應單元2605_2內的第四與第五N型電晶體N₄ 與N₅ 會被導通，而第二N型電晶體N₂ 會被截止。如此一來，電壓供應單元2605_2即會於同一個畫面期間FP都提供正極性的穩定電壓VS4(亦即VS+)給第2列畫素中之奇畫素P₂₁ 的補償配線CL。

基於上述可知，由於第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1~VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL，藉以來改變每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的電壓夾差，進而調整各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA的反射伽瑪曲線，並使之與穿透區TA的穿透伽瑪曲線匹配。如此一來，即可使得單一晶穴間距的半穿反液晶顯示器4700的穿透顯示效果與反射顯示效果可以同時達到最佳化。

除此之外，由於第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置會持續且對應地提供/施加一個穩定電壓VS1～VS4給位於每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL。因此，各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之補償配線CL之電位就不會因耦合效應而受到資料線D1與D2上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器4700整體的串音現象可抑制到出貨產品的制定規格以下(例如2%以下，但並不限制於此)。

【第二十五示範性實施例】

圖49繪示為本發明第二十五示範性實施例之單一晶穴間距之半穿反液晶顯示器4900的局部示意圖。請參照圖49，單一晶穴間距之半穿反液晶顯示器4900包括顯示面板4901以及由第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置，其中顯示面板4901為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器4900更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第二十五示範性實施例僅繪示出與本發明相關之部件來進行說明。

顯示面板4901包括多條掃描線G2與G3(僅繪示出2條掃描線以方便做說明)、多條大體與掃描線G2與G3垂直設置的資料線D1與D2(僅繪示出2條資料線以方便做說明)，以及位於顯示面板4901之顯示區AA內的多個畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ (僅繪示出4個畫素以方便做說明)。

畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 分別會與對應的資料線以及掃描線電性連接，且以矩陣方式排列。舉例來說，畫素P₂₁ 分別與資料線D1與掃描線G2電性連接；畫素P₂₂ 分別與資料線D2與掃描線G2電性連接；畫素P₃₁ 分別與資料線D1與掃描線G3電性連接；而畫素P₃₂ 分別與資料線D2與掃描線G3電性連接。另外，畫素P₂₁ 表示為顯示面板4901中第2列畫素中的第1個畫素；畫素P₂₂ 表示為顯示面板4901中第2列畫素中的第2個畫素；畫素P₃₁ 表示為顯示面板4901中第3列畫素中的第1個畫素；而畫素P₃₂ 表示為顯示面板4901中第3列畫素中的第2個畫素。

每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 包括共用配線CE₂ 、輔助共用配線CE₃ 與補償配線CL。共用配線CE₂ 、輔助共用配線CE₃ 舉例係位於各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之穿透區TA內，用以各別接收正極性與負極性的穩定電壓VS+與VS-。補償配線CL舉例係位於各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 之反射區RA內，用以對應地接收穩定電壓VS1~Vs4。除此之外，每一畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 更包括畫素電晶體T、第一液晶電容C_LC1 、第一儲存電容C_ST1 、第二儲存電容C_ST2 、第一電容C₁ 、第二液晶電容C_LC2 ，以及第二電容C₂ 。由於所有畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 的電路結構與耦接關係皆類似，故以下僅以單一畫素來進行說明。

第一液晶電容C_L C₁ 之第一端耦接畫素電晶體T之汲極，而第一液晶電容C_LC1 之第二端則耦接至共用電極CE。第一儲存電容C_ST1 之第一端耦接畫素電晶體T之汲極，而第一儲存電容C_ST1 之第二端則耦接至共用配線CE₂ 。第二儲存電容C_ST2 之第一端耦接畫素電晶體T之汲極，而第二儲存電容C_ST2 之第二端則耦接至輔助共用配線CE₃ 。其中，畫素電晶體T、第一液晶電容C_LC1 ，第一儲存電容C_ST1 以及第二儲存電容C_ST2 位於畫素P₂₁ 之穿透區TA內。

於第二十五示範性實施例中，電壓供應單元1603_1、1603_2、1605_1與1605_2的電路結構與第七示範性實施例相同，故在此並不再加以贅述之。

基於上述可知，第二十五示範性實施例與第十九示範性實施例之相異處僅在於第二十五示範性實施例之顯示面板4901的各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與C_ST2 ，且其第二端會各別接收正極性與負極性的穩定電壓VS+與VS-，而其餘皆與第十九示範性實施例相同。因此，關於第二十五示範性實施例的詳細運作原理請參照第七與第十九示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

【第二十六示範性實施例】

圖50繪示為本發明第二十六示範性實施例之單一晶穴間距之半穿反液晶顯示器5000的局部示意圖。請參照圖50，單一晶穴間距之半穿反液晶顯示器5000包括顯示面板5001以及由第一與第二子電壓供應裝置1603與1605所構成的電壓供應裝置。當然，單一晶穴間距之半穿反液晶顯示器5000更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第二十六示範性實施例僅繪示出與本發明相關之部件來進行說明。

顯示面板5001包括多條掃描線G1與G2(僅繪示出2條掃描線以方便做說明)、多條大體與掃描線G1與G2垂直設置的資料線D1與D2(僅繪示出2條資料線以方便做說明)，以及位於顯示面板5001之顯示區AA內的多個畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ (僅繪示出4個畫素以方便做說明)。

畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 分別會與對應的資料線以及掃描線電性連接，且以矩陣方式排列。舉例來說，畫素P₁₁ 分別與資料線D1與掃描線G1電性連接；畫素P₁₂ 分別與資料線D2與掃描線G1電性連接；畫素P₂₁ 分別與資料線D1與掃描線G2電性連接；而畫素P₂₂ 分別與資料線D2與掃描線G2電性連接。另外，畫素P₁₁ 表示為顯示面板5001中第1列畫素中的第1個畫素；畫素P₁₂ 表示為顯示面板5001中第1列畫素中的第2個畫素；畫素P₂₁ 表示為顯示面板5001中第2列畫素中的第1個畫素；而畫素P₂₂ 表示為顯示面板5001中第2列畫素中的第2個畫素。

每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 包括共用配線CE₂ 、輔助共用配線CE₃ 與補償配線CL。共用配線CE₂ 、輔助共用配線CE₃ 舉例係位於各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之穿透區TA內，用以各別接收正極性與負極性的穩定電壓VS+與VS-。補償配線CL位於各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 之反射區RA內，用以對應地接收穩定電壓VS1~VS4。除此之外，每一畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 更包括畫素電晶體T、第一液晶電容C_LC1 、第一儲存電容C_ST1 、第二儲存電容C_ST2 、第一電容C₁ 、第二液晶電容C_LC2 ，以及第二電容C₂ 。由於所有畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 的電路結構與耦接關係皆類似，故以下僅以單一畫素來進行說明。

以畫素P₁₁ 為例，畫素電晶體T之閘極耦接掃描線G1，而畫素電晶體T之源極則耦接至資料線Dl。一般而言，與畫素電晶體T之汲極電性連接之畫素電極(pixelelectrode)與用以接收共用電壓Vcom的共用電極CE₁ 之間會形成第一液晶電容C_LC1 ，與第一共用配線CE₂ 之間會形成儲存電容C_ST1 ，而與輔助共用配線CE₃ 之間會形成儲存電容C_ST2 。

於第二十六示範性實施例中，電壓供應單元1603_1、1603_2、1605_1與1605_2的電路結構與第七示範性實施例相同，故在此並不再加以贅述之。

基於上述可知，第二十六示範性實施例與第二十示範性實施例之相異處僅在於第二十六示範性實施例之顯示面板5001的各畫素P₁₁ 、P₁₂ 、P₂₁ 與 P₂₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與C_ST2 ，且其第二端會各別接收正極性與負極性的穩定電壓VS+與VS-，而其餘皆與第二十示範性實施例相同。因此，關於第二十六示範性實施例的詳細運作原理請合併參照第七及二十示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

【第二十七示範性實施例】

圖51繪示為本發明第二十七示範性實施例之單一晶穴間距之半穿反液晶顯示器5100的局部示意圖。請參照圖51，單一晶穴間距之半穿反液晶顯示器5100包括顯示面板4901以及由第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置，其中顯示面板4901為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器5100更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第二十七示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第二十七示範性實施例中，顯示面板4901的結構與第二十五示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應單元2103_1、2103_2、2105_1以及2105_2的電路結構與第九示範性實施例相同，故在此亦不再加以贅述之。

基於上述可知，第二十七示範性實施例與第二十一示範性實施例之相異處僅在於第二十七示範性實施例之顯示面板4901的各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與C_ST2 ，且其第二端會各別接收正極性與負極性的穩定電壓VS+與VS-，而其餘皆與第二十一示範性實施例相同。因此，關於第二十七示範性實施例的詳細運作原理請合併參照第九與第二十一示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

【第二十八示範性實施例】

圖52繪示為本發明第二十八示範性實施例之單一晶穴間距之半穿反液晶顯示器5200的局部示意圖。請參照圖52，單一晶穴間距之半穿反液晶顯示器5200包括顯示面板5001以及由第一與第二子電壓供應裝置2103與2105所構成的電壓供應裝置，其中顯示面板5001為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器5200更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第二十八示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第二十八示範性實施例中，顯示面板5001的結構與第二十六示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應單元2103_1、2103_2、2105_1以及2105_2的電路結構與第九示範性實施例相同，故在此亦不再加以贅述之。

基於上述可知，第二十八示範性實施例與第二十二示範性實施例之相異處僅在於第二十八示範性實施例之顯示面板5001的各畫素P₁₁ 、P₁₂ 、P₂₁ 與P₂₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與C_ST2 ，且其第二端會各別接收正極性與負極性的穩定電壓VS+與VS-，而其餘皆與第二十二示範性實施例相同。因此，關於第二十八示範性實施例的詳細運作原理請合併參照第九、第十與第二十二示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

【第二十九示範性實施例】

圖53繪示為本發明第二十九示範性實施例之單一晶穴間距之半穿反液晶顯示器5300的局部示意僵。請參照圖53，單一晶穴間距之半穿反液晶顯示器5300包括顯示面板4901以及由第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置，其中顯示面板4901為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器5300更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第二十九示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第二十九示範性實施例中，顯示面板4901的結構與第二十五示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應單元2603_1、2603_2、2605_1與2605_2的電路結構與第十一示範性實施例相同，故在此亦不再加以贅述之。

基於上述可知，第二十九示範性實施例與第二十三示範性實施例之相異處僅在於第二十九示範性實施例之顯示面板4901的各畫素P₂₁ 、P₂₂ 、P₃₁ 與P₃₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與C_ST2 ，且其第二端會各別接收正極性與負極性的穩定電壓VS＋與VS-，而其餘皆與第二十三示範性實施例相同。因此，關於第二十九示範性實施例的詳細運作原理請合併參照第十一與第二十三示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

【第三十示範性實施例】

圖54繪示為本發明第三十示範性實施例之單一晶穴間距之半穿反液晶顯示器5400的局部示意圖。請參照圖54，單一晶穴間距之半穿反液晶顯示器5400包括顯示面板5001以及由第一與第二子電壓供應裝置2603與2605所構成的電壓供應裝置，其中顯示面板5001為單一晶穴間距液晶顯示面板。當然，單一晶穴間距之半穿反液晶顯示器5400更包括其他部件，例如閘極驅動器、源極驅動器、時序控制器以及背光模組等，但第三十示範性實施例僅繪示出與本發明相關之部件來進行說明。

於第三十示範性實施例中，顯示面板5001的結構與第二十六示範性實施例相同，故在此並不再加以贅述之。另外，電壓供應單元2603_1、2603_2、2605_1與2605_2的電路結構與第十一示範性實施例相同，故在此亦不再加以贅述之。

基於上述可知，第三十示範性實施例與第二十四示範性實施例之相異處僅在於第三十示範性實施例之顯示面板5001的各畫素P₁₁ 、P₁₂ 、P₂₁ 與 P₂₂ 中的穿透區TA內具有兩個儲存電容C_ST1 與C_ST2 ，且其第二端會各別接收正極性與負極性的穩定電壓VS+與VS-，而其餘皆與第二十四示範性實施例相同。因此，關於第三十示範性實施例的詳細運作原理請合併參照第十一、第十二與第二十四示範性實施例所揭示的內容後即可得知，故而在此並不再加以贅述之。

據此，上述每一示範性實施例皆以2*2的畫素矩陣為例來做說明，但經由上述每一示範性實施例所教示的內容後，本領域之技術人員應可輕易類推/推演出2*2之畫素矩陣以上的實施方式，故而在此並不再加以贅述之。

另外，雖然上述每一示範性實施例之電壓供應單元皆以N型電晶體為例來做說明，但並不侷限，只要是製程因素允許的條件下，亦可利用P型電晶體來實施之，視需要而佐以調整其對應的閘極控制訊號以及源汲接受訊號，以達到電壓供應單元欲提供之功能及作用，而該等變形的示範性實施例亦屬本發明所欲保護的範疇之一。

再者，雖然上述每一示範性實施例之電壓供應單元係以應用在單一晶穴間距的半穿反液晶顯示器為例來做說明，但其亦可應用在其他類型的液晶顯示器，而該等變形的示範性實施例亦屬本發明所欲保護的範疇之一。

綜上所述，本發明係透過電壓供應裝置持續供應/施加一個穩定電壓(或稱之為固定電壓)給位於每一畫素之補償配線之方式來改變每一畫素之反射區的電壓夾差，藉此來調整各畫素之反射區的反射伽瑪曲線，並使之與穿透區的穿透伽瑪曲線匹配。如此一來，單一晶穴間距的半穿反液晶顯示器的穿透顯示效果與反射顯示效果即可以同時達到最佳化。

除此之外，由於電壓供應裝置會持續且對應地供應/施加一個穩定電壓給位於每一畫素之補償配線。因此，各畫素之補償配線之電位就不會因耦合效應而受到資料線上所輸入之訊號的影響，從而使得單一晶穴間距之半穿反液晶顯示器整體的串音現象可抑制到出貨產品的制定規格以下。雖然在本發明之各實施例中，係以半穿反液晶顯示器為例，然而並不侷限，本發明之主要元件配置可應用於穿透式液晶顯示器或反射式液晶顯示器，用以改善色偏現象(color washout)。電壓供應裝置另可利用閘極驅動器於陣列(gate on array，GOA)的製程方法與顯示面板101之顯示區AA內的多個元件整合形成，更可具有較佳空間利用率之優點。

雖然本發明已以上述多個示範性實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、400、600、900、1100、1400、1600、1900、2100、2400、2600、2900、3100、3200、3300、3400、3500、3600、3700、3900、4100、4300、4500、4700、4900、5000、5100、5200、5300、5400．．．單一晶穴間距之半穿反液晶顯示器

101、401、1601、1901、3101、3201、3701、3901、4901、5001．．．顯示面板

103、603、1103．．．電壓供應裝置

1603、1605、2103、2105、2603、2605．．．子電壓供應裝置

103_1、103_2、603_1、603_2、1103_1、1103_2、1603_1、1603_2、1605_1、1605_2、2103_1、2103_2、2105_1、2105_2、2603_1、2603_2、2605_1、2605_2‧‧‧電壓供應單元

N₁ ~N₆ ‧‧‧N型電晶體

G1~G3‧‧‧掃描線

SS1~SS3‧‧‧掃描訊號

D1、D2‧‧‧資料線

AA‧‧‧顯示區

P₁₁ 、P₁₂ 、P₂₁ 、P₂₂ 、P₃₁ 、P₃₂ ‧‧‧畫素

CE₁ ‧‧‧共用電極

CE₂ ‧‧‧共用配線

CE₃ ‧‧‧輔助共用配線

CL‧‧‧補償配線

TA‧‧‧穿透區

Vcom‧‧‧共用電壓

RA‧‧‧反射區

VS1、VS2、VS3、VS4‧‧‧穩定電壓

VS+‧‧‧正極性的穩定電壓

VS-‧‧‧負極性的穩定電壓

T‧‧‧畫素電晶體

C_LC1 、C_LC2 ‧‧‧液晶電容

C_ST 、C_ST1 、C_ST2 ‧‧‧儲存電容

C₁ ~C₄ ‧‧‧電容

CK、XCK、CK1、CK2、XCK2‧‧‧時脈訊號

FP‧‧‧畫面期間

圖1繪示為本發明第一示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖2A與圖2B分別繪示為第一示範性實施例之電壓供應單元與的電路圖。

圖3繪示為第一示範性實施例之電壓供應單元的操作時序圖。

圖4繪示為本發明第二示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖5繪示為第二示範性實施例之電壓供應單元的操作時序圖。

圖6繪示為本發明第三示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖7A與圖7B分別繪示為第三示範性實施例之電壓供應單元的電路圖。

圖8繪示為第三示範性實施例之電壓供應單元的操作時序圖。

圖9繪示為本發明第四示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖10繪示為第四示範性實施例之電壓供應單元的操作時序圖。

圖11繪示為本發明第五示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖12A與圖12B分別繪示為第五示範性實施例之電壓供應單元的電路圖。

圖13繪示為第五示範性實施例之電壓供應單元的操作時序圖。

圖14繪示為本發明第六示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖15繪示為第六示範性實施例之電壓供應單元的操作時序圖。

圖16繪示為本發明第七示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖17A~圖17D分別繪示為第七示範性實施例之電壓供應單元的電路圖。

圖18A~圖18B分別繪示為第七示範性實施例之電壓供應單元的操作時序圖。

圖19繪示為本發明第八示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖20A與圖20B分別繪示為第八示範性實施例之電壓供應單元的操作時序圖。

圖21繪示為本發明第九示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖22A~圖22D分別繪示為第九示範性實施例之電壓供應單元的電路圖。

圖23A與圖23B分別繪示為第九示範性實施例之電壓供應單元的操作時序圖。

圖24繪示為本發明第十示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖25A與圖25B分別繪示為第十示範性實施例之電壓供應單元的操作時序圖。

圖26繪示為本發明第十一示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖27A~圖27D分別繪示為第一示範性實施例之電壓供應單元的電路圖。

圖28A與圖28B分別繪示為第十一示範性實施例之電壓供應單元的操作時序圖。

圖29繪示為本發明第十二示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖30A與圖30B分別繪示為第十二示範性實施例之電壓供應單元的操作時序圖。

圖31繪示為本發明第十三示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖32繪示為本發明第十四示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖33繪示為本發明第十五示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖34繪示為本發明第十六示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖35繪示為本發明第十七示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖36繪示為本發明第十八示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖37繪示為本發明第十九示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖38A與圖38B分別繪示為第十九示範性實施例之電壓供應單元的操作時序圖。

圖39繪示為本發明第二十示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖40A與圖40B分別繪示為第二十示範性實施例之電壓供應單元的操作時序圖。

圖41繪示為本發明第二十一示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖42A與圖42B分別繪示為第二十一示範性實施例之電壓供應單元的操作時序圖。

圖43繪示為本發明第二十二示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖44A與圖44B分別繪示為第二十二示範性實施例之電壓供應單元的操作時序圖。

圖45繪示為本發明第二十三示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖46A與圖46B分別繪示為第二十三示範性實施例之電壓供應單元的操作時序圖。

圖47繪示為本發明第二十四示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖48A與圖48B分別繪示為第二十四示範性實施例之電壓供應單元的操作時序圖。

圖49繪示為本發明第二十五示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖50繪示為本發明第二十六示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖51繪示為本發明第二十七示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖52繪示為本發明第二十八示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖53繪示為本發明第二十九示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

圖54繪示為本發明第三十示範性實施例之單一晶穴間距之半穿反液晶顯示器的局部示意圖。

100．．．單一晶穴間距之半穿反液晶顯示器

101．．．顯示面板

103．．．電壓供應裝置

103_1、103_2．．．電壓供應單元

G2、G3．．．掃描線

SS1~SS3．．．掃描訊號

D1、D2．．．資料線

AA．．．顯示區

P₂₁ 、P₂₂ 、P₃₁ 、P₃₂ ．．．畫素

CE₁ ．．．共用電極

CE₂ ．．．共用配線

CL．．．補償配線

TA．．．穿透區

Vcom．．．共用電壓

RA．．．反射區

VS1、VS2．．．穩定電壓

VS+．．．正極性的穩定電壓

VS-．．．負極性的穩定電壓

T．．．畫素電晶體

C_LC1 、C_LC2 ．．．液晶電容

C_ST ．．．儲存電容

C₁ 、C₂ ．．．電容

CK、XCK．．．時脈訊號

Claims

一種液晶顯示器，包括：一顯示面板，包括：多條掃描線；多條資料線，大體與該些掃描線垂直設置；多個畫素，分別與對應的資料線以及掃描線電性連接，該些畫素以矩陣方式排列，且每一畫素包括：一共用配線，用以接收一共用電壓；以及一補償配線，用以接收一穩定電壓；以及一電壓供應裝置，耦接每一畫素之該補償配線，用以持續且對應地供應該穩定電壓給每一畫素之該補償配線，其中，第i列畫素中的每一畫素更包括：一畫素電晶體，其閘極耦接第i條掃描線，而其源極則耦接至第i條資料線，其中i為正整數；一第一液晶電容，其第一端耦接該畫素電晶體之汲極，而其第二端則耦接至一共用電極；一第一儲存電容，其第一端耦接該畫素電晶體之汲極，而其第二端則耦接至該共用配線，其中該畫素電晶體、該第一液晶電容以及該第一儲存電容位於一穿透區內；一第一電容，其第一端耦接該畫素電晶體之汲極；一第二液晶電容，其第一端耦接該第一電容的第二端，而其第二端則耦接至該共用電極；以及一第二電容，其第一端耦接該第一電容的第二端，而其第二端則耦接至該補償配線，其中該第一電容、該第二液晶電容以及該第二電容位於一反射區內，其中，該電壓供應裝置具有多個電壓供應單元，且第i個電壓供應單元係依據一對應之掃描訊號以及一第一時脈訊號以及一第二時脈訊號，而提供正極性或負極性的該穩定電壓給第i列或第(i+1)列畫素中之每一或部分畫素的該補償配線。
如申請專利範圍第1項所述之液晶顯示器，其中該第一與該第二時脈訊號的相位差為180度，且該第一與該第二時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第2項所述之液晶顯示器，其中第i個電壓供應單元包括：一第一N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之每一畫素的該補償配線；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之每一畫素的該補償配線。
如申請專利範圍第1項所述之液晶顯示器，其中該第一時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間，而該第二時脈訊號則持續維持在致能的狀態。
如申請專利範圍第4項所述之液晶顯示器，其中第i個電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之每一畫素的該補償配線；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之每一畫素的該補償配線。
如申請專利範圍第5項所述之液晶顯示器，其中第i個電壓供應單元更依據該對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供正極性或負極性的該穩定電壓給第i列或第(i+1)列畫素中之每一畫素的該補償配線。
如申請專利範圍第6項所述之液晶顯示器，其中該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第6項所述之液晶顯示器，其中第i個電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第1項所述之液晶顯示器，其中該些電壓供應單元包含多個第一電壓供應單元與多個第二電壓供應單元，該些第一電壓供應單元構成該電壓供應裝置的一第一子電壓供應裝置，而該些第二電壓供應單元構成該電壓供應裝置的一第二子電壓供應裝置，其中，第i個第一電壓供應單元係依據該對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線，其中，第i個第二電壓供應單元係依據該對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線，其中，該第一與該第二時脈訊號的工作週期實質上為該液晶顯示器的一畫面期間。
如申請專利範圍第9項所述之液晶顯示器，其中第i個第一電壓供應單元包括：一第一N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用電極；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線。
如申請專利範圍第9項所述之液晶顯示器，其中第i個第二電壓供應單元包括：一第一N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線。
如申請專利範圍第1項所述之液晶顯示器，其中該些電壓供應單元包含多個第一電壓供應單元與多個第二電壓供應單元，該些第一電壓供應單元構成該電壓供應裝置的一第一子電壓供應裝置，而該些第二電壓供應單元構成該電壓供應裝置的一第二子電壓供應裝置，其中，第i個第一電壓供應單元係依據該對應之掃描訊號、該第一時脈訊號以及該第二時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線，其中，第i個第二電壓供應單元係依據該對應之掃描訊號、該第一時脈訊號以及該第二時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線。
如申請專利範圍第12項所述之液晶顯示器，其中該第一時脈訊號的工作週期實質上為該液晶顯示器的一畫面期間，而該第二時脈訊號則持續維持在致能的狀態。
如申請專利範圍第12項所述之液晶顯示器，其中第i個第一電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線。
如申請專利範圍第14項所述之液晶顯示器，其中第i個第一電壓供應單元更依據該對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線。
如申請專利範圍第15項所述之液晶顯示器，其中該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第15項所述之液晶顯示器，其中第i個第一電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第12項所述之液晶顯示器，其中第i個第二電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線。
如申請專利範圍第18項所述之液晶顯示器，其中第i個第二電壓供應單元更依據該對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線。
如申請專利範圍第19項所述之液晶顯示器，其中該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第19項所述之液晶顯示器，其中第i個第二電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第1項所述之液晶顯示器，其中該些電壓供應單元包含多個第一電壓供應單元與多個第二電壓供應單元，該些第一電壓供應單元構成該電壓供應裝置的一第一子電壓供應裝置，而該些第二電壓供應單元構成該電壓供應裝置的一第二子電壓供應裝置，其中，第i個第一電壓供應單元係依據該對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線，其中，第(i+1)個第一電壓供應單元係依據另一對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供正極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線，其中，第i個第二電壓供應單元係依據該對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線，其中，第(i+1)個第二電壓供應單元係依據所述另一對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供負極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線，其中，該第一與該第二時脈訊號的工作週期實質上為該液晶顯示器的一畫面期間。
如申請專利範圍第22項所述之液晶顯示器，其中第i個第一電壓供應單元包括：一第一N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線。
如申請專利範圍第22項所述之液晶顯示器，其中第(i+1)個第一電壓供應單元包括：一第一N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線；一第三N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線。
如申請專利範圍第22項所述之液晶顯示器，其中第i個第二電壓供應單元包括：一第一N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線。
如申請專利範圍第22項所述之液晶顯示器，其中第(i+1)個第二電壓供應單元包括：一第一N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線；一第三N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線。
如申請專利範圍第1項所述之液晶顯示器，其中該些電壓供應單元包含多個第一電壓供應單元與多個第二電壓供應單元，該些第一電壓供應單元構成該電壓供應裝置的一第一子電壓供應裝置，而該些第二電壓供應單元構成該電壓供應裝置的一第二子電壓供應裝置，其中，第i個第一電壓供應單元係依據該對應之掃描訊號、該第一時脈訊號以及該第二時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線，其中，第(i+1)個第一電壓供應單元係依據另一對應之掃描訊號、該第一時脈訊號以及該第二時脈訊號，而提供正極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線，其中，第i個第二電壓供應單元係依據該對應之掃描訊號該第一時脈訊號以及該第二時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線，其中，第(i+1)個第二電壓供應單元係依據所述另一對應之掃描訊號該第一時脈訊號以及該第二時脈訊號，而提供負極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線。
如申請專利範圍第27項所述之液晶顯示器，其中該第一時脈訊號的工作週期實質上為該液晶顯示器的一畫面期間，而該第二時脈訊號則持續維持在致能的狀態。
如申請專利範圍第27項所述之液晶顯示器，其中第i個第一電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線。
如申請專利範圍第29項所述之液晶顯示器，其中第i個第一電壓供應單元更依據該對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線。
如申請專利範圍第30項所述之液晶顯示器，其中該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第30項所述之液晶顯示器，其中第i個第一電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第27項所述之液晶顯示器，其中第(i+1)個第一電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線；一第三N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線。
如申請專利範圍第33項所述之液晶顯示器，其中第(i+1)個第一電壓供應單元更依據所述另一對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供正極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線。
如申請專利範圍第34項所述之液晶顯示器，其中，該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第34項所述之液晶顯示器，其中第(i+1)個第一電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第27項所述之液晶顯示器，其中第i個第二電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線。
如申請專利範圍第37項所述之液晶顯示器，其中第i個第二電壓供應單元更依據該對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線。
如申請專利範圍第38項所述之液晶顯示器，其中該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第38項所述之液晶顯示器，其中第i個第二電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第27項所述之液晶顯示器，其中第(i+1)個第二電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線；一第三N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線。
如申請專利範圍第41項所述之液晶顯示器，其中第(i+1)個第二電壓供應單元更依據所述另一對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供負極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線。
如申請專利範圍第42項所述之液晶顯示器，其中該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第42項所述之液晶顯示器，其中第(i+1)個第二電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第1項所述之液晶顯示器，其中第一儲存電容的第二端耦接至該共用配線以接收正極性的該穩定電壓，且第i列畫素中的每一畫素更包括：一輔助共用配線；以及一第二儲存電容，其第一端耦接該畫素電晶體之汲極，而其第二端則耦接至該輔助共用配線以接收負極性的該穩定電壓，其中該畫素電晶體、該第一液晶電容以及該第一與該第二儲存電容位於該穿透區內。
如申請專利範圍第45項所述之液晶顯示器，其中該些電壓供應單元包含多個第一電壓供應單元與多個第二電壓供應單元，該些第一電壓供應單元構成該電壓供應裝置的一第一子電壓供應裝置，而該些第二電壓供應單元構成該電壓供應裝置的一第二子電壓供應裝置，其中，第i個第一電壓供應單元係依據該對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容之第二端，其中，第i個第二電壓供應單元係依據該對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端，其中，該第一與該第二時脈訊號的工作週期實質上為該液晶顯示器的一畫面期間。
如申請專利範圍第46項所述之液晶顯示器，其中第i個第一電壓供應單元包括：一第一N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端。
如申請專利範圍第46項所述之液晶顯示器，其中第i個第二電壓供應單元包括：一第一N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端。
如申請專利範圍第45項所述之液晶顯示器，其中該些電壓供應單元包含多個第一電壓供應單元與多個第二電壓供應單元，該些第一電壓供應單元構成該電壓供應裝置的一第一子電壓供應裝置，而該些第二電壓供應單元構成該電壓供應裝置的一第二子電壓供應裝置，其中，第i個第一電壓供應單元係依據該對應之掃描訊號以及該第一與該第二時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端，其中，第i個第二電壓供應單元係依據該對應之掃描訊號以及該第一與該第二時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端。
如申請專利範圍第49項所述之液晶顯示器，其中該第一時脈訊號的工作週期實質上為該液晶顯示器的一畫面期間，而該第二時脈訊號則持續維持在致能的狀態。
如申請專利範圍第49項所述之液晶顯示器，其中第i個第一電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端。
如申請專利範圍第51項所述之液晶顯示器，其中第i個第一電壓供應單元更依據該對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端。
如申請專利範圍第52項所述之液晶顯示器，其中該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第52項所述之液晶顯示器，其中第i個第一電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第49項所述之液晶顯示器，其中第i個第二電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端。
如申請專利範圍第55項所述之液晶顯示器，其中第i個第二電壓供應單元更依據該對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端。
如申請專利範圍第56項所述之液晶顯示器，其中該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第56項所述之液晶顯示器，其中第i個第一電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第45項所述之液晶顯示器，其中該些電壓供應單元包含多個第一電壓供應單元與多個第二電壓供應單元，該些第一電壓供應單元構成該電壓供應裝置的一第一子電壓供應裝置，而該些第二電壓供應單元構成該電壓供應裝置的一第二子電壓供應裝置，其中，第i個第一電壓供應單元係依據該對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端，其中，第(i+1)個第一電壓供應單元係依據另一對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供正極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線與該第一儲存電容的第二端，其中，第i個第二電壓供應單元係依據該對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端，其中，第(i+1)個第二電壓供應單元係依據所述另一對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供負極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線與該第二儲存電容的第二端，其中，該第一與該第二時脈訊號的工作週期實質上為該液晶顯示器的一畫面期間。
如申請專利範圍第59項所述之液晶顯示器，其中第i個第一電壓供應單元包括：一第一N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端。
如申請專利範圍第59項所述之液晶顯示器，其中第(i+1)個第一電壓供應單元包括：一第一N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二一端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線與該第一儲存電容的第二端；一第三N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線與該第一儲存電容的第二端。
如申請專利範圍第59項所述之液晶顯示器，其中第i個第二電壓供應單元包括：一第一N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端。
如申請專利範圍第59項所述之液晶顯示器，其中第(i+1)個第二電壓供應單元包括：一第一N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第一N型電晶體之汲極，而其第二端則耦接至該共用配線；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線與該第二儲存電容的第二端；一第三N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第二時脈訊號；一第四電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；以及一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線與該第二儲存電容的第二端。
如申請專利範圍第45項所述之液晶顯示器，其中該些電壓供應單元包含多個第一電壓供應單元與多個第二電壓供應單元，該些第一電壓供應單元構成該電壓供應裝置的一第一子電壓供應裝置，而該些第二電壓供應單元構成該電壓供應裝置的一第二子電壓供應裝置，其中，第i個第一電壓供應單元係依據該對應之掃描訊號以及該第一與該第二時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端，其中，第(i+1)個第一電壓供應單元係依據另一對應之掃描訊號以及該第一與該第二時脈訊號，而提供正極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線與該第一儲存電容的第二端，其中，第i個第二電壓供應單元係依據該對應之掃描訊號以及該第一與該第二時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端，其中，第(i+1)個第二電壓供應單元係依據所述另一對應之掃描訊號以及該第一與該第二時脈訊號，而提供負極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線與該第二儲存電容的第二端。
如申請專利範圍第64項所述之液晶顯示器，其中該第一時脈訊號的工作週期實質上為該液晶顯示器的一畫面期間，而該第二時脈訊號則持續維持在致能的狀態。
如申請專利範圍第64項所述之液晶顯示器，其中第i個第一電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端。
如申請專利範圍第66項所述之液晶顯示器，其中第i個第一電壓供應單元更依據該對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供正極性的該穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端。
如申請專利範圍第67項所述之液晶顯示器，其中該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第67項所述之液晶顯示器，其中第i個第一電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第64項所述之液晶顯示器，其中第(i+1)個第一電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線與該第一儲存電容的第二端；一第三N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該第一共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線與該第一儲存電容的第二端。
如申請專利範圍第70項所述之液晶顯示器，其中第(i+1)個第一電壓供應單元更依據所述另一對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供正極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有偶畫素的該補償配線與該第一儲存電容的第二端。
如申請專利範圍第71項所述之液晶顯示器，其中該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第71項所述之液晶顯示器，其中第(i+1)個第一電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第64項所述之液晶顯示器，其中第i個第二電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端；一第三N型電晶體，其閘極耦接第i條掃描線以接收該對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其之源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端。
如申請專利範圍第74項所述之液晶顯示器，其中第i個第二電壓供應單元更依據該對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供負極性的該穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端。
如申請專利範圍第75項所述之液晶顯示器，其中該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第75項所述之液晶顯示器，其中第i個第二電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第64項所述之液晶顯示器，其中第(i+1)個第二電壓供應單元包括：一第一N型電晶體，其閘極與其源極耦接在一起，以接收該第二時脈訊號；一第二N型電晶體，其閘極耦接該第一N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線與該第二儲存電容的第二端；一第三N型電晶體，其閘極耦接第(i+1)條掃描線以接收所述另一對應之掃描訊號，而其源極則用以接收該第一時脈訊號；一第三電容，其第一端耦接該第三N型電晶體之汲極，而其第二端則耦接至該共用配線；一第四N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收負極性的該穩定電壓，而其汲極則耦接至該第二N型電晶體之閘極；以及一第五N型電晶體，其閘極耦接該第三N型電晶體之汲極，其源極用以接收正極性的該穩定電壓，而其汲極則耦接至第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線與該第二儲存電容的第二端。
如申請專利範圍第78項所述之液晶顯示器，其中第(i+1)個第二電壓供應單元更依據所述另一對應之掃描訊號、該第一時脈訊號以及相位差180度的該第二與一第三時脈訊號，而提供負極性的該穩定電壓給第(i+1)列或第(i+2)列畫素中之所有奇畫素的該補償配線與該第二儲存電容的第二端。
如申請專利範圍第79項所述之液晶顯示器，其中，該第二與該第三時脈訊號的工作週期實質上為該對應之掃描訊號的致能期間。
如申請專利範圍第79項所述之液晶顯示器，其中第(i+1)個第二電壓供應單元更包括：一第六N型電晶體，其閘極與其源極耦接在一起以接收該第三時脈訊號，而其汲極則耦接至該第一N型電晶體之汲極。
如申請專利範圍第1項所述之液晶顯示器，其中該顯示面板為一單一晶穴間距的半穿反液晶顯示面板。
一種液晶顯示器，包括：一顯示面板，包括：多條掃描線；多條資料線，大體與該些掃描線垂直設置；多個畫素，分別與對應的資料線以及掃描線電性連接，該些畫素以矩陣方式排列，且每一畫素包括：一共用配線，用以接收一共用電壓；一補償配線；一畫素電晶體，其閘極耦接第i條掃描線，而其源極則耦接至第i條資料線，其中i為正整數；一第一液晶電容，其第一端耦接該畫素電晶體之汲極，而其第二端則耦接至一共用電極；一第一儲存電容，其第一端耦接該畫素電晶體之汲極，而其第二端則耦接至該共用配線；一輔助共用配線；一第二儲存電容，其第一端耦接該畫素電晶體之汲極，而其第二端則耦接至該輔助共用配線，其中該畫素電晶體、該第一液晶電容以及該第一與該第二儲存電容位於一穿透區內；一第一電容，其第一端耦接該畫素電晶體之汲極；一第二液晶電容，其第一端耦接該第一電容的第二端，而其第二端則耦接至該共用電極；以及一第二電容，其第一端耦接該第一電容的第二端，而其第二端則耦接至該補償配線，其中該第一電容、該第二液晶電容以及該第二電容位於一反射區內；以及一電壓供應裝置，耦接每一畫素之該補償配線，該電壓供應裝置包括：一第一子電壓供應裝置，具有多個第一電壓供應單元，其中第i個第一電壓供應單元係耦接第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容的第二端，且第i個第一電壓供應單元係依據一對應之掃描訊號以及相位差180度的一第一時脈訊號與一第二時脈訊號，而提供正極性的穩定電壓給第i列或第(i+1)列畫素中之所有奇畫素的該補償配線與該第一儲存電容之第二端；以及一第二子電壓供應裝置，具有多個第二電壓供應單元，其中第i個第二電壓供應單元係耦接第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端，且第i個第二電壓供應單元係依據該對應之掃描訊號以及相位差180度的該第一與該第二時脈訊號，而提供負極性的穩定電壓給第i列或第(i+1)列畫素中之所有偶畫素的該補償配線與該第二儲存電容的第二端，其中，該第一與該第二時脈訊號的工作週期實質上為該液晶顯示器的一畫面期間。