TWI380589B - Static latch - Google Patents

Description

1380589

* - TW5321PA 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種拴鎖器（Latch)，且特別是有關於 一種應用於記憶體中之靜態拴鎖器（Static Latch)。 【先前技術】 參照第1圖’其繪示依照傳統拴鎖器的電路圖。傳統 上，拴鎖器1包括節點N、反相器IV、開關PG及拴鎖單 # 元LL。反相器IV用以回應於時脈訊號CK產生反相時脈 訊號CKB。開關PG接收輸入訊號SIN，並回應於時脈訊 號CK之高訊號位準及反相時脈訊號CKB之低訊號位準， 將輸入訊號SIN提供至節點N，以建立電壓訊號SV。拾 鎖單元LL包括驅動反相器DI’用以回應於電壓訊號sv 提供栓鎖訊號QB。拴鎖單元LL更包括迴授反相器FBI， 用以將拾鎖訊號QB反相迴授(Negatively Feedback)至節點 N，如此’以維持電壓訊號SV及拴鎖訊號QB之電壓位準。 • 開關PG及驅動反相器DI均需要一段延遲時間，來提 供穩定之輸出訊號。換言之，在時脈訊號CK達到其高位 準時’拴鎖器1需要額外兩段電路延遲時間來建立其之輪 出訊號（即是拴鎖訊號QB)。現有電路對高速時脈操作 (High Speed Clock-based Operation)的需求係曰益增加。如 此’在時脈訊號頻率增加的情形下，時脈訊號的週期及其 之位準維持時間縮短，而無法讓拴鎖器1據以產生拴鎖訊 號QB。 3 1380589

TW5321PA 【發明内容】 1 - 本發明係有關於-種靜態拾鎖器，用以拾鎖 本發明相關之靜態拾鎖器應用—時脈驅動型驅動/ ^ (C1〇ck-basedDriver)，回應於輸入訊號，此時脈驅動型驅 動益文控於時脈減及反㈣脈訊縣提供拾鎖訊號 發明相關之靜態拴鎖器更應用觸發電路(

Circuit)，用以與此時脈驅動型驅動器一起驅動此拴鎖訊 號。相較於傳統拴鎖器’本發明相關之靜態拾鎖器 驅動此栓鎖《所需之延遲時間（從時脈訊⑽發之時 到資料正確間之時點）。 根據本發明之-方面，提出—種靜態拾鎖器，包括 脈驅動型驅動器（Clock-based Driver)、第一觸發電路 (Actuation Circuit)及拴鎖單元（LatchUnit)。時脈驅動型驅 動器包括第一節點、第二節點、驅動單元、第一及第二門 關。驅動單元用以回應於輸入訊號之第一位準提供第一電 壓至第一節點，並回應於輸入訊號之第二位準提供第二電 壓至第二節點。第一開關用以回應於時脈訊號提供第一節 點上之第一電壓至輸出節點，使輸出節點上之拴鎖訊號= 位準與第一電壓對應。第二開關用以回應於反相時脈 提供第一節點上之第二電壓至輸出節點，並使拾鎖訊號' 位準與第二電壓對應。第一觸發電路用以回應於時脈= 提供第二節點上之第二電壓至輸出節點。拴鎖單元用以= 時脈訊號為非致能時維持拾鎖訊號之位準。 根據本發明之另一方面，提出一種靜態拴鎖器，包括 驅動器、第一觸發電路及拴鎖單元。驅動器用以回應於輸

• TW5321PA 入訊號之第-位準提供第—電壓至第—節點，並回應於時 脈訊錢供H點上之第_電壓至輸出節點，驅動器更 回應於輪入訊號之第二位準提供第二電壓至第二節點，並 回應於時脈訊號提供第二節點上之第二電壓至輸出節 點。第-觸發電路用以回應於時脈訊號提供第二節點上之 至輸出節點。拾鎖單元用以於時脈訊號為非致能 時維持拴鎖訊號之位準。 為讓本發明之上述内容能更明顯易懂，下文特舉一較 佳實施例’並配合所附圖式，作詳細說明如下： 【實施方式】 f發明實施例相關之靜態拾鎖器應用一時脈驅動型 驅動器（Clock-based Driver)，回應於輸入訊號，此時脈驅 動型驅動器受控於時脈訊號及反相時脈訊號來提供拾鎖 訊號。此靜態拴鎖器更應用觸發電路(AetuatiQn Circuh)， 與此時脈驅動型驅動器—起驅動此拾鎖訊號。 第一實施例 參照第2圖，其繪示依照本發明第一實施例之靜態拴 鎖器的電路®。靜態栓鎖器2受控於時脈訊號CLK及反 相時脈訊號CLKB，並用以回應於輸入訊號SI於輪出節點 NDO上儲存栓鎖訊號SQB。舉例來說，靜態拴鎖器2包 括反相器Inv用以根據時脈訊號cLk產生反相時脈訊號 CLKB。靜態疮冑器2包括時脈驅動型驅動器（Clock-based Dnver)22、觸發電路或觸發器24及低驅動力拴鎖單元 1380589

TW5321PA *· , (Weak latch Unit)26。時脈驅動型驅動器22、驅動電路24 及低驅動力拴鎖單元26均麵接至輸出節點nd〇。 時脈驅動型驅動器22包括節點ND1、ND2、驅動單 元22a、開關22b及22c。驅動單元22a及開關22b耦接至 節點ND1。驅動單元22a及開關22c耦接至節點ND2。 驅動單元22a回應於輸入訊號SI之第一位準（例如是 尚sfl號位準）提供電壓V1至節點ND1。舉例來說，電壓 vi為接地電壓。驅動單元22a回應於輸入訊號SI之第二 位準（例如是低訊號位準）提供電壓V2至節點ND2。舉例 來說，電壓V2為靜態拴鎖器2之具有高電壓位準之電源 供應電壓。 舉例來說’驅動單元22a包括N型金氧半(N-type Metal

Oxide Semiconductor，NMOS)電晶體 T1 及 p 型金氧半 (P type Metal Oxide Semiconductor ’ PMOS)電晶體 T2。電 阳體T1包括閘極（Gate)、源極（s〇urce)及沒極（Drain)，其 分別接收輸入訊號si、接收電壓V1及耦接至節點ND1。 ^晶體T1根據輸入訊號SI之第一位準（即是高訊號位準） 提供電壓vi(即是接地電壓）至節點ND1。電晶體T2包括 閘極、源極及汲極，其分別接收輸入訊號幻、接收電壓 V2及耦接至點ND2。電晶體T2根據輸入訊號si之第 位準（即疋低訊號位準）提供電壓V2(即是電源供應電壓） 至節點ND2。由於在靜驗鎖器2之操作中，輸入訊號 SI僅可能為尚訊號位準或為低訊號位準其中之一，電晶體 T1及T2中僅有一個為導通，而電晶體T1及Τ2其中之另 一個為關閉’使對應之節點（即是则或ND2)為浮接 1380589

• · TW5321PA (Floating) 〇 開關22b回應於時脈訊號CLK提供節點ND1上實質 上等於電壓VI之電壓來驅動輸出端ND〇，使得拴鎖訊號 SQB之位準與電壓V1對應。舉例來說，開關22匕包括 NM0S電晶體’其之閘極、源極及歸分別接收時脈訊號 CLK、耦接至節點ND1及耦接至輸出端ND〇。開關2孔 回應於時脈訊號CLK之高訊號位準為導通，以提供節點 ND1上之電壓至輸出節點ND〇。若此時輸入訊號幻為高 鲁位準’節點腦上之電壓（即是接地電壓）被提供至輸出端 ND0，如此拾鎖訊號SQB係被驅動至接地電壓。 開關22c回應於反相時脈訊號CLKB提供節點ND2 上實質上等於電壓V2之電壓來驅動輸出端ND〇，使得拴 鎖訊號SQB之位準與電壓V2對應。舉例來說，開關2及 包括PM0S電晶體，其之閘極、源極及汲極分別接收反相 時脈訊號CLKB、耦接至節點ND2及耦接至輸出節點 ND〇。開關22c回應於反相時脈訊號CLKB之低位準為導 通，以提供節點ND2上之電壓至輸出端ND0。若此時輸 入訊號si為低位準，節點ND2上之電壓（即是電源供應電 壓）被提供至輸出端ND0，如此拴鎖訊號SQB係被驅動至 此電源供應電壓。 由於反相時脈訊號CLKB係由反相器Iiw根據時脈訊 號CLK來產生，相較於時脈訊號CLK之理想之反相時脈 訊號，反相時脈訊號CKLB係延遲一段反相器Inv之電路 延遲時間。如此’相較於開關22b導通及提供節點ND1 上之電壓至輸出端ND0之操作，開關22c執行對應之操 7 1380589 TW5321PA * , 作時將延遲此段電路延遲時間。這樣一來，拾鎖訊號SQB 被充電至電壓V2之所需時間將大於拾鎖訊號SQB被放電 至電壓VI之所需時間。更糟糕的是，開關22c由PMOS 電晶體來實現，一般PMOS電晶體相對於NMOS電晶體 具有較小之電流驅動能力。如此，由於開關22c中之PMOS 電晶體缺乏電流驅動能力，拴鎖訊號SQB被充電至電壓 V2之所需時間將被更嚴重地延遲。 在一個例子中，觸發電路24係被應用在靜態拾鎖器2 中，觸發電路24用以回應於時脈訊號CLK，和開關22c 一起提供節點ND2上之電壓至輸出端NDO。如此，拾鎖 訊號SQB被充電至f壓V_2L所需之時間可有效地縮辞。舉 例來說，觸發電路24包括NMOS電晶體，其^"^7虽、沒 極及源極分別接收時脈訊號CLK、耦接至節點ND2及麵 接至輸出端NDO。觸發電路24中之NMOS電晶體回應於 時脈訊號CLK之高位準為導通，以提供節點ND2上之電 壓至輸出端NDO。如此，驅動拴鎖訊號SQB至電壓V2 之操作將不會被延遲此段反相器Inv之電路延遲時間，而 觸發電路24亦可有效地提升驅動拴鎖訊號sqb至電壓V2 之電流驅動能力。如此，將栓鎖訊號SQB充電至電壓V2 之所需時間可有效地被縮短。 低驅動力拴鎖單元26在時脈訊號CLK被非致能時維 持拾鎖訊號SQB之位準。舉例來說，低驅動力拴鎖單元 26包括一組迴授反相器（Feedback Inverter Loop)，用以維 持拴鎖訊號SQB之位準。在一個例子中，兩個反相器係被 應用於此組迴授反相器中’而此兩個反相器均由尺寸較小 1380589

-TW5321PA 及對於拴鎖訊號SQB驅動能力較低之元件來實現。 在-個例子中，輸人訊號81例如在時脈訊號CLK之 上升緣(Rising Edge)及反相時脈訊號CLKB之下降緣 (Falling Edge)之則具有穩定之高位準或穩定之低位準。如 此’節點ND1及ND2上之電壓可在時脈訊號CLK提升至 高位準之前分別被驅動至電壓V1及V2。如此，節點ND1 及ND2上之電壓可在時脈訊號CLK提升至高位準時處於 可即刻被應用來驅動輸出端NDO之位準設定完成狀態。 參照第3A圖，其繪示傳統栓鎖器丨之延遲時間模擬 結果。以相同的模擬條件（例如是電路最差操作條件（w〇rse Case Circuit Condition))來對傳統拴鎖器！及靜態拴鎖器2 之操作進行模擬’以得到如第3A圖之模擬結果。舉例來 說’輸入訊號SIN在時脈訊號CK之位準變動之前達到穩 疋的訊號位準。時間間隔Tcq1係被定義為從時脈訊號ck 位準變動之時點到拴鎖訊號QB位準變動之時點間之時間 延遲。換言之，時間間隔Tcq’指示拴鎖訊號qb所需之位 準變化總延遲時間。當輸入訊號SIN對應至高訊號位準（即 是對應至邏輯值1)，間隔時間Tcq'(即是拴鎖訊號qb從高 訊號位準轉換為低訊號位準之延遲時間）等於0.867奈秒 (Nanosecond ’ ns)。當輸入訊號SIN對應至低訊號位準（即 是對應至邏輯值〇)’時間間隔Tcq\即是拴鎖訊號qb從低 訊號位準轉換為高訊號位準之延遲時間）等於1.112ns。 參照第3B圖，其繪示本發明實施例之靜態拴鎖器2 之延遲時間模擬結果。根據相同的電路模擬條件，時間間 隔Tcq係被定義為從時脈訊號CLK位準變動之時點到栓 9 1380589

TW5321PA 鎖訊號SQB位準變動之時點間之拉 SI對應至高訊號位準而栓鎖卿·遲1輸入成號 準，_ _ Teq 應至低訊號位 訊號位準而拾賴號SQB對應i %訊號SI對應至低 Tcq等於〇.312ns。 位準，時間間隔 如此，根據第3A圖及第3B圖所示 =統技鎖器1，本發明實施例相關之靜“鎖/2’^交 效地降低拾鎖訊號位準變化所需之延遲時 ° 了有 比較等於l.mns之時間間隔Tcq，(對應之:鎖=卜靡=由 發電路之電路結構)及等於0.3l2ns之時間間隔=觸 拾鎖器應_發電路之電路結構）可知，應'之 純鎖II巾可有效祕短拴鎖t㈣由低轉位 尚訊號位準所需之延遲時間。 、至 第二實施例 參照第4圖，其繪示依照本發明第二實施例之靜1 鎖器的電路圖。第4圖所示之靜態拴鎖器3與第2圖=拾 之靜態拴鎖器2不同之處在於靜態拾鎖器3更包 示 路34，’處發電路34,包括PM0S電晶體，用以回應於^罨 時脈訊號CLKB，與開關32b —起提供節點ND1 _^之， 至輸出端NDO。如此，因為設置並聯連接之觸發電路墼 及開關32b，節點ND1及輸出端NDO間之等效電阻。34 政地降低。這樣一來，检鎖訊號Sqb被放電至電壓vi 需之時間可有效地被縮短。 斤 1380589

TW5321PA 第三實施例

鎖’麟示朗本發㈣三實施例之靜態栓 路圖。第5圖所示之靜態拾鎖器4與第4圖所示 拾鎖5 3不同之處在於靜態拾鎖器4僅包括與觸發 電路34,具有實質上相同之電路連接_及功能之觸發電 路44觸發電路44用以回應於反相時脈訊號clkb，和 開關42b 一起提供節點⑽上之電壓至輸出端卿。在 靜態拴鎖器4中係省略與靜態拴鎖器2及3中之觸發電路 24及34對應之觸發電路。由於設置並聯連接之觸發> 電路 44'及開關42b，節點ND1及輸出端NDO間之等效電阻可 有效地被降低。這樣一來，拴鎖訊號SQB被電至電壓νι 所需之時間亦可有效地被縮短。 根據以上之敘述’本發明上述實施例之靜態栓鎖器包 括時脈驅動型驅動器，用以受控於時脈訊號及反相時脈訊 號，根據輸入訊號驅動拴鎖訊號。本發明相關之靜態拴鎖 器更應用觸發電路，用以與此時脈驅動型驅動器一起驅動 此拴鎖訊號。如此，相較於傳統拴鎖器，本發明上述實施 例之靜態拴鎖器可有效地縮短驅動此拴鎖訊號從起始電 壓至終止電壓所需之延遲時間。 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明。本發明所屬技術領域中具有通 常知識者，在不脫離本發明之精神和範圍内’當可作各種 之更動與潤飾。因此，本發明之保護範圍當視後附之申請 專利範圍所界定者為準。 1380589 TW5321PA - 【圖式簡單說明】 … 第1圖繪示依照傳統拴鎖器的電路圖。 第2圖繪示依照本發明第一實施例之靜態栓鎖器的電 路圖。 第3A圖繪示傳統拴鎖器1之延遲時間模擬結果。 第3B圖繪示本發明實施例之靜態拴鎖器2之延遲時間 模擬結果。 第4圖繪示依照本發明第二實施例之靜態拴鎖器的電 路圖。 第5圖繪示依照本發明第三實施例之靜態拴鎖器的電 路圖。 【主要元件符號說明】 1 :拴鎖器 N、ND1、ND2 :節點 IV、Inv :反相器 PG、22b、22c、32b、32c、42b、42c :開關 LL :拴鎖單元 DI :反相器 FBI :迴授反相器 2、3、4:靜態拴鎖器 22、32、42 :時脈驅動型驅動器 22a、32a、42a :驅動單元 24、34、34' ' 44,：觸發電路 26、36、46 :低驅動力拴鎖單元 NDO :輸出節點 ΤΙ、T2 :電晶體 12

Claims (1)

1380589 'TW5321PA 七、申請專刺範圍· 1. 一種靜邊拾鎖器（Static Latch)，包括： 一時脈驅動型驅動器（Clock-based Driver)，包括： 一第一節點及一第二節點； 一驅動單元，用以回應於一輸入訊號之一第一位 -一準提供一第一電壓至該第一節點，並回應於該輸入訊號之 一第二位準提供一第二電壓至該第二節點； 一第一開關，用以回應於一時脈訊號提供該第一 鲁卽點上之該第一電壓至一輸出節點，使該輸出節點上之一 拴鎖訊號之一位準與該第一電壓對應；及 一第二開關，用以回應於一反相時脈訊號提供該 第二節點上之該第二電壓至該輸出節點，並使該拴鎖訊號 之該位準與該第二電壓對應； ' —第一觸發電路(Actuation Circuit)，用以回應於該時 脈訊號提供該第二節點上之該第二電壓至該輪出‘節點了以 及 » —拾鎖單元(Latch Unit)，用以於該時脈訊料 時維持該拾鎖訊號之位準。 月匕 2. 如申請專利範圍第1項所述之靜態拴鎖器，勺括 ::二觸發電路’用以回應於該反相時脈訊匕; 第即點上之該第一電壓至該輸出節點。 货4 3. 如申請專利範圍第2項所述之靜態拴 第二觸發電路包括： /、中該 ~電晶體，包括閘極、第一端及第二端 反相時脈訊號、接收該第-電壓及轉接至該輪出節點收該 13 1380589 TW5321PA ^ - 1 4. 如申請專利範圍第1項所述之靜態拴鎖器，其中該 第一觸發電路包括： 一電晶體，包括閘極、第一端及第二端，分別接收該 時脈訊號，接收該第二電壓及耦接至該輸出節點。 5. 如申請專利範圍第1項所述之靜態拴鎖器，其中該 ' 驅動單元包括： 一第一電晶體，包括閘極、第一端及第二端，分別接 收該輸入訊號、接收該第一電壓及耦接至該第一節點；及 一第二電晶體，包括閘極、第一端及第二端，分別接 · 收該輸入訊號、接收該第二電壓及耦接至該第二節點。 6. 如申請專利範圍第1項所述之靜態拴鎖器，其中該 第一開關包括： 一電晶體，包括閘極、第一端及第二端，分別接收該 時脈訊號、耦接至該第一節點及耦接至該輸出節點。 7. 如申請專利範圍第1項所述之靜態拴鎖器，其中該 第二開關包括： 一電晶體，包括閘極、第一端及第二端，分別接收該 * 反相時脈訊號、耦接至該第二節點及耦接至該輸出節點。 8. 如申請專利範圍第1項所述之靜態拴鎖器，其中該 拴鎖單元包括： 一組迴授反相器（Feedback Inverter Loop)，用以維持 該拴鎖訊號之位準。 9. 如申請專利範圍第1項所述之靜態拴鎖器，更包 括： 一反相器，用以根據該時脈訊號產生該反相時脈訊 14