TWI379569B - Bias and random delay cancellation - Google Patents
Bias and random delay cancellation Download PDFInfo
- Publication number
- TWI379569B TWI379569B TW097108273A TW97108273A TWI379569B TW I379569 B TWI379569 B TW I379569B TW 097108273 A TW097108273 A TW 097108273A TW 97108273 A TW97108273 A TW 97108273A TW I379569 B TWI379569 B TW I379569B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit
- sampling
- skew
- bit stream
- clock
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
1379569 九、發明說明: 【發明所屬之技術領域】 本發明係關於數位資料通信,且更牲Λ 尺将疋而言,係關於一 種在數位資料通信中用於資料同步之系統及方法 本申請案主張對2007年3月8日以之標題為"偏差及隨 意延遲消除"之美國臨時專利申言青案第嶋93,641號 利,並將全文以引用方式併入本文。 【先前技術】
資料同步為數位通信技術中熟知之過程’其用以確保接 收器將在資料符號存在期間在資料符號穩定之一或多個時 間點處對接收到之信號的每一資料符號進行取樣。典型方 法為儘可能地靠近資料符號之中心對資料符號進行取樣。 在短程連線通信系統中,傳輸設備通常發送資料信號及 刀離之時脈仏號。時脈信號指示接收設備何時對資料進行 取樣。在SDR系統中,其中資料之每一位元伴隨時脈之_ 脈衝’通常不需要接收設備調整資料取樣的時序,且不需 要特殊同步過程。 然而,在現代資料通信設備中,資料之位元速率通常高 於時脈之脈衝速率’如(例如)在雙倍資料速率(DDR)及四 倍資料速率(QDR)中為此狀況,其為以大於時脈迷率之位 元速率傳輸資料的兩種方法。在此等系統中,接收器必須 建立一具有高於時脈頻率之頻率(通常為時脈頻率之整數 倍)的取樣信號,且使用此頻率經倍增之取樣信號對位元 流進行取樣。 129680.doc 1379569 在支援兩個設備之間的雙向通信之DDR及QDR系統中, 一方法係針對具有其自己時脈的設備中之每一者◊通常, 傳輸設備之時脈充當主要頻率標準,且接收設備在傳輸設 備之時脈上同步化。此半雙工方法在此項技術中已知為" 源同步”。 當傳輪之方向反向時,之前接收且現在傳輸之設備之時 脈變為主要頻率標準’且之前傳輸且現在接收之設備之時 脈在傳輸設備之時脈上同步化。 在歼m如^料儲存設備之電子設備情況下,使得攜帶 型設備極小已變為可能u,在小型化情況下,功率消 耗及連接性為更具挑戰的。 【發明内容】 為了進步有助於以上提及之小型化,需要限制連接器 ^插腳的數目,且減小此等設備中之電路量且減小此等 備耗散之功率s。因此,大體上減小或消除在此等小型 設備内包括高頻時脈的需要將為有利的。 在不需要將時脈建置至設備中情況下,且在補償藉由偏 。。誤差及隨意延遲誤差^者導致之主機接收器與設備接收 樣l號的時序誤差情況下,主機與設備之間具有雙 每時脈脈衝多位元的通信將為有利的。因此在資料通 =統中提供偏差及隨意延遲補償存在優點。 :時脈脈衝夕位兀之通信具有使用較慢時脈之優點其 雜訊較小且消耗較小功率。 各種實施例實現此等優點,本文中提供實施例的實例。 129680.doc 實施例為數位通信系統之系統,該系統包括⑷一主 率之:主機包括:⑴一時脈,其可操作以產生具有時脈速 脈”::號;(ii)一接收器,其可操作以根據-根據時 偏心償序對位元流之位元進行取樣;⑼)-貞㈣’其可操作以調整取樣時序;(iv)一表決機 t其可操作以根據位W之-位元之至少三個樣本之間 補:決而偵測時脈信號與位元流之間的偏斜,且經由偏斜 :員機制調整取樣時序以補償偏斜;及W訓練機制,其可 制作^貞測時脈信號與訓練位元流之間的偏斜,該訓練機 1進-步可操作以經由偏斜補償機制調整取樣時序以補償 偏斜’及(b)-設備’其可操作以向主機傳輸位元流及訓練 k流’該位元流及該訓練位元流係根據主機供應之時脈 7號而經时化,該設料少時脈,且其巾偏斜補償機制 可操作以大體上即時調整取樣時序以補償偏斜。 如此系統中所實施,表決中之樣本包括至少一早期樣 本、至少一令間樣本及至少一後期樣本。 另外在此系統中,偏斜補償機制包括一數位可調整取樣 控制機制,該數位可調整取樣控制機制可操作以根據數位 值調整位元流之位元之取樣時序,該數位值係根據該表決 而定的。 另外在系統令,主機可操作以將數位值儲存於記憶體 中’且隨後根據記憶體恢復數位值。 另外在系統甲,數位可調整取樣控制機制可操作以根據 數位值調整位元流之位元的取樣時序,該數位值可係選自 129680.doc ^79569 至少四個可能數位值。 另外在系統中,若至少-早期樣本與表決不一 償包括延遲後續位元的取樣。 或者在系統中,若至少一後期樣本盘表 、衣决不—致,則補 慣匕括提前後續位元的取樣。
在一實施例中,#至少-早期縣與表決不一致,則補 償包括延遲後續位元的取樣且若至少—後期樣本與表決 不一致,則補償進一步包括提前後續位元的取樣。 另外在系統中’位元流包括使用者資料。 另外在系統中,位元流具有為時脈速率兩倍的位元速 率 〇 或者在系統中,位元流具有為時脈速率四倍的位 率。 或者在系統令,位π流具有為時脈速率八倍的位元速 〇 在系統之-實施例中’位元流具有為時脈速率之整數倍 的位元速率。 另-實施例為包括主機之數位通信系統之系統,該主機 包括:⑷-時脈,其可操作以產生具有時脈速率之時脈信 號,·(b)-接收器,其可操作以根據一根據時脈信號確定之 取樣時序對位元流之位元進行取樣;⑷—偏斜補償機制, 其可操作以調整取樣時序;⑷―表決機制,其可操作以根 據位元流之-位元之至少三個樣本之間的表決而制時脈 k號與位兀"’<·之間的偏斜,且經由偏斜補償機制調整取樣 I29680.doc
< S •8- ^/9569 時序以補償偏斜;及⑷—訓練機制,其可操作以偵測時脈 L鱿與訓練位元流之間的偏斜,該訓練機制進一步可操作 以經由偏斜補償機制調整取樣時序以補償偏斜,且其中偏 斜補償機制可操作以大體上即時調整取樣時序從而補償偏 斜〇 如此系統中所實施,表決中之樣本包括至少一早期樣 本'至少一中間樣本及至少一後期樣本。 另外在系統中,偏斜補償機制包括一數位可調整取樣控 制機制,該數位可調整取樣控制機制可操作以根據數位值 調整位元流之位元之取樣時序,該數位值係根據該表決而 定的》 另外在系統中’主機可操作以將數位值儲存於記憶體 中’且隨後根據記憶體恢復數位值。 另外在系統中’數位可調整取樣控制機制可操作以根據 數位值調整位元流之位元的取樣時序,該數位值可係選自 至少四個可能數位值。 另外在系統中,若至少一早期樣本與表決不一致,則補 償包括延遲後續位元的取樣。 或者在系統中’若至少一後期樣本與表決不一致,則補 償包括提前後續位元的取樣。 在一實施例中,若至少一早期樣本與表決不一致,則補 償包括延遲後續位元的取樣;且其中若至少一後期樣本與 表決不一致’則補償進一步包括提前後續位元的取樣。 另外在系統中,位元流包括使用者資料。 129680.doc w 率 另外在系統t,位元流具有為 。 為時脈速率兩倍的位元速 率 次者在系統中,位元流I古去 。 /、為時脈速率四倍的位元速 率 或者在系統中,位元流具有 。 為時脈速率八倍的位元速 在系統之一實施例中,位元流1 的位元速率。 ,、有為時脈速率之整數倍 實&例為包括一咬備之叙 備可操作以可“ ° 數位通信系統的系統,該設 了移除地連接至主機,λ 包括,-接收器,其可摔作以㈣f缺少時脈,設備 確定之取樣時序對位元流Γ位I據主機時脈信號 機制,其可振你 兀仃取樣,(b)一偏斜補償 作以根2 Γ調整取料序;(〇一表決機制’其可操 她信號:二流=:三個樣本之間的表_ 整取彳床 ’且經由偏斜補償機制調
整取樣時序以補償偏斜;及⑷一訓練機制,A 號與訓練位元流之間的偏斜,該訓練機制進一步 其中η偏斜補償機制調整取樣時序以補償偏斜,且 補償偏斜。 Λ體上即時㈣取樣時序從而 如此系統中所實施,表決中之樣本包括至少—早期樣 本、至少一尹間樣本及至少一後期樣本。 =在系統中,偏斜補償機制包括一數位可調整取樣控 機制’該數位可調整取樣控制機制可操作以根據數位值 J29680.doc 1379569 調整位元流之位元之取樣時序,該數位值係根據該表決而 定的。 另外在系統中,設備可操作以將數位值儲存於記憶體 中’且隨後根據記憶體恢復數位值。 另外在系統中,數位可調整取樣控制機制可操作以根據 數位值調整位元流之位元的取樣時序,該數位值可係選自 至少四個可能數位值。 另外在系統中,若至少一早期樣本與表決不一致,則補 償包括延遲後續位元的取樣。 或者在系統中,若至少一後期樣本與表決不一致,則補 償包括提前後續位元的取樣。 在系統之一實施例中,若至少一早期樣本與表決不一 致,則補償包括延遲後續位元的取樣;且若至少一後期樣 本與表決不一致,則補償進—步包括提前後續位元的取 樣。 另外在系統中,位元流包括使用者資料。 另外在系統中,位元流具有為時脈速率之整數倍的位元 速率。 再一實施例為包括以下步驟之數位通信之方法:(a)藉由 主機接收自設備傳輸之位元流,該位元流係根據主機供應 之時脈信號而同步化,該設備缺少時脈;(b)偵測主機時脈 信號與位元流之間的偏斜;及⑷大體上即時補償偏斜及偏 斜之變化。 如此方法令所實施,補償係根據位元流之一位元之至少 129680.doc 11 1379569 三個樣本之間的表決,該至少三個樣本包括至少一早期樣 本、至少一中間樣本及至少一後期樣本。 , 在—實施例中,方法進一步包括以下步驟:提供— 數位可調整取樣控制機制,該數位可調整取樣控制機制可 操作以根據數位值調整位元流之位元之取樣時序,且補償 包括根據表決調整數位可調整取樣控制機制。 在-實施例中,方法進—步包括以τ步驟··⑷提供一數
位記憶體;⑺將數位值儲存於記㈣中,及(g)隨後根據 記憶體恢復數位值。 另外在方法中,數位可調整取樣控制機制可操作以根據 數位值調整位元流之位元的取樣時序,該數位值可係選自 至少四個可能數位值。 早期樣本與表決不一 〇 後期樣本與表決不一 致,則補 致,則補 另外在方法中,若至少一 償包括延遲後續位元的取樣 或者在方法中,若至少— 償包括提前後續位元的取樣 在方法之一實施例中,甚. ^ ^ 右至少—早期樣本與表決不一 致,則補償包括延遲後續位元 不 ^ ^ 的取樣,且其中若至少一後 取樣。 乜進一步包括提前後續位元的 另外在方法中 另外在方法中 另外在方法中 率 位元流包括使用者資料。 偏斜之偵測包括使用訓練位元流。 <兀•峨具有為時脈速率兩倍的位元速 J29680.doc C S ) -12. 1379569 或者在方法中 率。 位元流具有為時脈速率 四倍的位元速 為時脈速率八倍的位元速 或者,在方法中,位元流具有 率。 位元流具有騎脈速率之整數倍 在方法之一實施例中 的位元速率。 【實施方式】
在隨附圖式中說明各種實施例。 在本申請案之上下文中 語0 可如以下所陳述而理解各種術 如本文中所使用,除非另外規$,否則術語"單一資料 速率”("SDR")指代使用用於正在進行之同步之時脈的資料 通信系統,其中資料位元速率等同於時脈速率。
如本文中所使用,除非另外規定,否則術語,,多倍資料 速率"("MDR")指代使用心正在進行之同步之時脈的資 料通信系統,其中資料位元速率為時脈速率的倍數。 如本文中所使用,除非另外規定,否則術語"雙倍資料 速率"("DDR")指代MDR ’其中倍數為2。 如本文中所使用,除非另外規定,否則術語,,四倍資料 速率"("QDR")指代MDR,其中倍數為4。 如本文中所使用,除非另外規定,否則術語"表決"指代 藉由使用責料脈衝之多個樣本以感測資料脈衝之前緣及後 緣來對時脈信號與位元流之間的細微及隨意同步誤差的校 正過程。較佳地,相互比較至少三個樣本。彼此並不匹配 129680.doc 1379569 之早期樣本與複數個較遲樣本之間的失配為在脈衝穩定之 前獲得早期樣本的指示。彼此並不匹配之後期樣本與複數 個較早樣本之間的失配為在脈衝之後緣之後獲得後期樣本 的指示。 如本文中所使用,除非另外規定,否則術語"偏差延遲" 才S代由電子系統之通常固定性質產生的時脈信號與位元流 之間的延遲。 如本文中所使用,除非另外規定,否則術語”隨意延遲,,
指代由電子系統之隨意雜訊及抖動產生的時脈信號與位元 流之間的延遲。 如本文中所使用,除非另外規定,否則術語"使用者資 料"指代與訓練序列資料相對之有效負載資料。 β月庄思,彳a代彳5號之間的時序差之諸如”延遲”或"偏斜" 之術語可指代正差或負差。因此,先於第二信號之第一信 號可據稱為相對於第二信號被延遲,延遲為負的。
現注意經實施以使主機能夠使來自言史m料流的接收 同步化而不需要設備發送分離同步信號連同資料流之各種 實施例的詳細描述。如此實施之實施例使主機能夠使資料 流之接收时化,以資料流具有為由主機供應之時脈信 號之頻率的倍數之位元速率’且藉此解決與小型化相關聯 之問題。 雖然各種實施例可應用至如在正交振幅調變⑴細⑴ 假定^干值中之任—者的諸符號,但為了簡潔及清: 起見’以下論述將集中於二進位信號的特殊狀況。 129680.doc 14 1379569 以下詳細福述之表決機制偵測接收到之位元流與接收到 之時脈之間的偏斜。 在一實施例中,如以下詳細解釋,主機使用以上提及之 表決機制及以下詳細描述之訓練機制的組合,以協作調整 由系統之實體組態及系統中之隨意雜訊導致的偏差延遲及 隨意延遲。
在表決機制巾,冑料位元之至少三個樣本用以確定資料 位X具有值”1 "還是值”〇”,且亦確定後續資料位元之取樣 在時間上應被提前還是延遲。系統使用此表決機制以使主 機時脈與來自無時脈之外部設備的資料同步。一旦已建立 貝料鏈路,訓練機制在系統啟動期間提供粗時序誤差之快 速校正’且表決機财傳輸❹者資料時提供小時序誤差 的正在進行之校正,而無需包括額外時序位元。
若資料鏈路栽運長的單調資料序列,諸如,一長串零邊 長串一,則表決機制在此序列期間將不會發現時序額 差’此係因為不存在導致早期樣本或後期樣本盘過半數邏 輯不-致的過渡。此問題可藉由各種方法(諸如,藉由並 2生長的單調資料串之加密方法對使用者資料加密)而 ^決益在無不可校正之時序Μ情況下可容許之單調資料 串之最大長度係關於系統之各種組件的穩定性。 在此系統實施射,主機含有-偏斜消除電路,該偏斜 消除電路偵測傳入資科(其係藉由設備以為主 之倍數的㈣速率來傳輸)與取 /速率 頻率之倍數的頻率,與主機時脈信號同(;:、=:脈 ’ 且為主機本地 129680.doc 1379569 的信號)之間的偏斜。偏斜消除器將藉由表決校正之 及具有-等於資料速率之頻率且被去偏斜為正確相位的取 樣時脈饋送至中央處理單元(CPU)。 在-實施例中,偏斜消除器包括一數位延遲線。為了允 : 冑廣泛範圍之延遲的精細校正而不引人過多抖動,數位延 : 遲線具有複數個分接頭(較佳地數目為至少四個)為較佳 的。 此系統使用允許偏差延遲之校正的訓練序列。此系統亦 • ⑨用表決以校正在系統操作期間隨著時間改變的延遲。兩 種方法(亦即,訓練及表決)至一系統中之協作整合使得第 一次能夠使用極高速度資料通信以及無時脈小型儲存設 備,其中同步誤差率極低。 較佳地,偏差延遲保存於數位記憶體中,且當重新啟動 系統時,隨後自彼記憶體恢復偏差延遲,因此免除每次通 信重新開始時重複訓練序列的需要。 # 隨意誤差校正與偏差誤差校正之間的協作為偏差校正視 藉由系統讀取之序列之穩定確定而定之事實的結果。抖動 之讀取阻止對正確的偏差延遲的穩定平滑的導向追蹤。另 一方面,經校正之偏差延遲支援表決機制之操作,此係由 於其使得取樣脈衝相對於資料流極接近其正確時序從而 許可表決機制僅進行小的精細調整。兩個延遲補償機制之 間的合作使得此實施例能夠在主機與小型儲存設備之間提 供穩疋的南速度通信。 現注意圖1。主機20經由串行連接而連接至設備22(諸 I29680.doc •16· 1379569 如,S己憶卡)。在圖i中,自主機2〇之CPU 24至設備22之 CPU 32的貧料流通過主機連接器28及設備連接器3〇且亦通 過資料調節前端(未圖示)’該資料调節前端可操作以管理 串行連接協定。 雖然本論述集中於自設備22至主機20之資料傳輸,但此 處所述之在使用者資料之傳輸期間之時脈偏斜的訓練及補 償亦可應用於自主機2〇至設備22之資料傳輸。然而,請注 意、’訓練偏斜補償騎自設備22至主機20之資料傳輸為更 重要的,此係因為主機2〇自無時脈設備22接收到之資料易 於經受相對於時脈28的較多偏斜。 在主機時脈26中產生之時脈信號伴隨通過前端及連接器 28及30的資料,且向設備22提供用於自主機2〇接收資料的 同步資訊。 當在MDR系統(諸如,〇1311系統或QDR系統)中傳遞資料 時,接收設備必須產生基於主機時脈之脈衝之多倍速率時 φ 脈且使倍增之時脈與位元流同步。 子匕門:*€之解決方案涉及使用如上所述之表決機制。 現注意圖2。當設備22向主機20發送資料時’需要產生 具有一頻率的取樣信號,該頻率為主機時脈26之頻率的整 數倍且與接收到之位元流同步。 為了避免混亂,等同於圖1之元件的元件在圖2中並未進 行註解。 主機20中之偏斜消除器電路34接收傳入位元流及主機2〇 的本地時脈26。偏斜消除器34向主機CPU 24輸出兩個俨 J29680.doc 17 1379569 號:-同步化之倍增取樣時脈36及一已經歷表決處理的合 成位元流3 8。 使主機時脈26與來自設備22之資料流之間的關係去偏斜 而無來自設備22之時脈參考的困難為:在本地時脈26之時 - 脈信號39與位70流37之間存在的未知延遲。此延遲藉由電 : +設備+之電路内延遲且#由系、統内之實體距離而導致, 且在當前技術狀態下可自一奈秒至數十奈秒改變。 此困難可藉由確定此未知延遲而克服,肖由經由訓練機 _ 制應用設備22發送至主機20之訓練序列(其為預定資料序 列(諸如,丨-0·0-0))而確定此未知延遲。訓練機制併有圖 1、圖2及圖3之若干元件,亦即,可操作以傳輸訓練序列 之設備22(圖1)、可操作以偵測並校正時脈偏斜的偏斜消除 器34(圖2)及可操作以控制偏斜消除器34(圖2)的主機cpu 4(圖1)偏斜消除器34(圖2)更詳細地展示於圖3中(在圖3 处·由 > 考數子40標§己)。圖3之表決器42、時脈倍增器46及 • 去偏斜器44為訓練機制之所有部分。主機20調整本地時脈 26之信號與位元流取樣信號之間的延遲,直至正確接收到 S丨東序列為止。偏斜消除器3 4接著储存此延遲值且使用此 L遲值以延遲時脈信號%,從而確保將在正確時間對位元 流進行取樣。 當(例如)歸因於功率節省策略故意停止通信時,延遲保 持儲存於主機2〇中’且在重新開始通信之後,即可重新應 峻遲’從而免除每次啟動系統時重做訓練處理的需 要。 129680.doc •18- (S ) 丄379569 現注意圖3。偏斜消除器4〇由三個主要組件組成:時脈 倍增咨46、表決機制(表決器)42及去偏斜器44。 時脈倍增器46接收主機時脈信號52作為輸人,且向去偏 斜器44傳輸經倍增之時脈54。時脈倍增器46以位元流之速 率產生時脈信號。 數位可調整之偏斜補償機制(去偏斜器)44接收經倍増之 時脈54及偏斜校正56,且輸出經去偏斜之時脈的,該經去 偏斜之時脈60與經延遲之位元流同步。去偏斜器44包括一 數位延遲線,該數位延遲線可操作以根據偏斜校正56延遲 時脈信號以補償資料流之延遲。因為去偏斜器44為數位 的,所以去偏斜器44可在時脈停止之後無限期地儲存延 遲’且在系統*操作重新開始之後即應用延遲。以下更詳細 描述去偏斜器44。 表決器42接收自設備22接收到之原始資料48及經去偏移 之時脈60作為輸入,且向主▲ CPU 24輸出取樣時脈58及合 成資料50。表決器42根據至少三個表決脈衝之取樣結果而 決定每一資枓位元為"〇"還是"丨,,。 如在圖4a至圖4c之時序圖中可見,表決機制(表決器)42 偵測接收到之位元流與接收到之時脈之間的偏斜。 在圖4a中,對於一單一位元而言,例示性信號7〇具有— 上升時間間隔72、一穩定時間間隔74及一下降時間間隔 76。在表決系統中,獲得信號7〇之早期樣本76a、中間樣 本78a及後期樣本80a。在說明於圖4a中之狀況下,所有三 個樣本76a、78a及80a—致,斷定,位元為邏輯"1",且不需 129680.doc -19· 1379569 要調整後續位元之取樣時序。 在圖4b中’比圖4a中較早地獲得信號7〇之樣本76b、78b 及80b。在此狀況下,早期樣本76b為邏輯"〇",而中間樣 本78b及後期樣本80b皆為邏輯"〗"。基於此二對一之過半 數邏輯,斷定位元為邏輯”i,^早期樣本76b與樣本78b及 8〇b之間的不一致指示取樣正在過早地執行,且表決機制 如下所解釋調整取樣時序以便延遲後續位元的取樣。
在圖4c中,比圖4a中較遲地獲得信號7〇之樣本76c、78c 及80c。在此狀況下,早期樣本76c及中間樣本為邏輯 ”1" ’而後期樣本80c為邏輯。基於此二對一之過半數邏 輯,斷定位元為邏輯"i"。後期樣本.與樣本%及78。之 間的不-致指示取樣正在過遲地執行,且表決機制調整取 樣時序以便提前後續位元的取樣。
圖5為偏斜補償機制(或去偏斜器)44之實例的方塊圖, 該偏斜補錢料操作以使經倍增之時脈M去偏斜。將經 倍增之時脈54輸人至具❹個分接聊之延遲線90,每- ,、有不同延遲。多工1192可操作以根據藉由加 減1 十數器96輸出之分接頭選擇信號94選擇多個分接頭98中 ::者:的經延遲之倍增的時脈信號。分接頭選擇信號% 反映加減計數器96之狀態。多工器 時脈60。 2之輸出為經去偏斜的 加減計數器96可採用一數目之值或狀態 數目等於分接㈣的數目。此數目確定解決方案,^可 使用此解決方案來校正時脈偏 挥’、 右刀接頭選擇信號94由 129680.doc <s> -20- 1379569 —進位彳s號來實施,則分接頭選擇信號94必須具有至少等 於分接頭98之數目的以2為底之對數之數目的線。 在系統之正常操作期間,加減計數器96藉由偏斜校正% 來控制。偏斜校正56可在任何時間具有三個值中的一者, 該等值為"增加"、"減小”及"不改變"。因此,若偏斜校正 56係由二進位信號來實施,則偏斜校正56必須具有至少兩 條線。 因為經倍增之時脈5 4大體上為週期性的,所以對於加減 °十數器96而言,具有"迴繞(wrap around)"之類型為有利 的。因此,若加減計數器96處於選擇具有最大延遲之分接 頭98之狀態,且偏斜校正56具有值,,增加",則加減計數器 96將切換至選擇具有最小延遲之分接頭%的狀態。類似 地,若加減計數器96處於選擇具有最小延遲之分接頭%之 狀〜、且偏斜校正5 6具有值”減小”,則加減計數器9 6將切 換至選擇具有最小延遲之分接頭98的狀態。 若加減計敫器96處於選擇具有除最大延遲外之延遲的分 接頭98之狀態,且偏斜校正56具有值"增加",則加減計數 器96將切換至選擇具有下一較大延遲之分接頭%的狀態。 若加減什數器96處於選擇具有除最小延遲外之延遲的分接 頭98之狀態,且偏斜校正56具有值,,減小”則加減計數器 96將切換至選擇具有下一較短延遲之分接頭%的狀態。若 偏斜校正56具有值,,不改變",則加減計數器%並不改變狀 態。 在實施例中,預設輸入100提供設定加減計數器96為 129680.doc c S) -21 · 1379569 任意值。因此,在訓練期間,CPU 24(圖υ可經由預钟輸 入刚任意選擇各種分接頭98,直至適當接收到訓練序^ 為2。預設輸入1〇〇亦提供根據記憶體(未圖示)設定加減計 數器,該記憶體儲存加減計數器96之先前使用之值因此 '纟於選擇先前制之值,所以若不存在對時脈偏斜之實質 : 改變,則免除執行訓練之需要。記憶體可定位於主機 2〇(圖1)中或設備22(圖1)中。 圖6為表決機制(或表決器)42之實例之方塊圖該表決 • _42可操作以根據位元之三個樣本之間的過半數邏輯表、 決而確定接收到之資料48的資料位元值,且根據接收到值 資料48之早期樣本及後期樣本與過半數邏輯之關係產 斜校正56。 取樣時脈產生器116可操作以在經去偏斜之時脈6〇之每 脈衝下產生取樣時脈5 8的一系列脈衝(三個脈衝)。 取樣時脈58之每一脈衝觸發取樣器11〇以捕獲傳入資料 φ 48的樣本122。此等樣本122被饋送至移位暫存器112,該 移位暫存器112根據取樣時脈58移位樣本122。因此,移位 暫存器112a輸出經去偏斜時脈6〇之每一脈衝的一早期樣本 124、一中間樣本126及一後期樣本128。 樣本124、126及128被饋送至過半數邏輯電路114,該過 半數邏輯電路114可操作以根據樣本124、126及128之間的 過半數邏輯而產生二進位輸出資料5〇。更具體而言,若樣 本124、126及128皆非邏輯1或僅一者為邏輯1,則資料輸 出50為邏輯〇。若樣本124、126及128中之兩者或三者為邏 129680.doc -22- 1379569 輯1,則資料輸出50為邏輯I。 在此實施例中,增量偏斜校正56a及減量偏斜校正56b之 組合形成偏斜校正56(圖3)。 藉由早期比較器118比較早期樣本124與輸出資料5〇以產 生增量偏斜校正56a。早期樣本124與輸出資料5〇之間的差 指示取樣過旱發生,因此加減計數器96被增加經受迴繞 以便延遲後續位元的取樣。 藉由後期比較器120比較早期樣本128與輸出資料5〇以產 生減量偏斜校正56b。後期樣本128與輸出資料5〇之間的差 才曰不取樣過遲發生,因此加減計數器96被減小、經受迴繞 以便提前後續位元的取樣。 若早期樣本124及後期樣本128兩者與輸出資料5〇 一致, 則調整為不必要的,因此維持加減計數器96不變。 雖然已關於有限數目之實施例描述本發明,但應瞭解, 可進行本發明之許多變化、修改及其他應用。 【圖式簡單說明】 圖1為資料通信系統之實施例的方塊圖; 圖2為圖1之資料通信系統之更詳細視圖; 圖3為偏移消除器之實施例的方塊圖; 圖4a為說明不需要時序校正之位元之取樣的時序圖; 圖4b為說明位元之過早取樣的時序圖; 圖4c為說明位元之過遲取樣的時序圖; 圖5為去偏斜器之方塊圖; 圖6為表決器之方塊圖。 129680.doc •23· 1379569 【主要元件符號說明】 20 主機 22 設備
24 CPU 26 主機時脈 28 主機連接器 30 設備連接器
32 CPU
34 偏斜消除器電路 36 取樣時脈 37 位元流 38 合成位元流 39 時脈信號 40 偏斜消除器 42 表決機制/表決器 44 去偏斜器/偏斜補償機制
46 時脈倍增器 48 原始資料 50 合成資料/輸出資料 52 主機時脈信號 54 經倍增之時脈 56 偏斜校正 56a 增量偏斜校正 56b 減量偏斜校正 129680.doc -24- (S ) 1379569
58 取樣時脈 60 經去偏移之時脈 70 例示性信號 72 上升時間間隔 74 穩定時間間隔 76 下降時間間隔 76a 早期樣本 76b 早期樣本 76c 早期樣本 78a 中間樣本 78b 中間樣本 78c 中間樣本 80a 後期樣本 80b 後期樣本 80c 後期樣本 90 延遲線 92 多工器 94 分接頭選擇信號 96 加減計數器 98 分接頭 100 預設輸入 110 取樣器 112 移位暫存器 112a 移位暫存器 129680.doc -25- 1379569 114 116 118 120 122 124 126 128 過半數邏輯電路 取樣時脈產生器 早期比較器 後期比較器 樣本 早期樣本 中間樣本 後期樣本
129680.doc -26-
Claims (1)
1379569 十、申請專利範圍: u 一種數位通信系統,其包含 (a) —主機,該主機包括 ,09二1〇8273號專利申請案 中文申請專利範圍替換本(ϊ〇 1年4月)/祀 ⑴-時脈,其可操作以產生—具有-時脈速率 之時脈信號; (Π)-接收器’其可操作以根據—根據該時脈信 號破定之取樣時序對―位元流之位^進行取樣; (出)-偏斜補償機制’其可操作以調整該取樣時 (W) —表決機制,其可操作以根據該位元流之一 位元之至少三個樣本之間的一表決而俄測該時脈 信號與該位元流之間的一偏斜,且經由該偏斜補 償機制調整該取樣時序以補償該偏斜;及 (v) 一訓練機制,其可操作以偵測該時脈信號與 一訓練位元流之間的一偏斜,該訓練機制進一步 可操作以經由該偏斜補償機制調整該取樣時序以 補償該偏斜;及 (b) -設備’其可操作以向該主機傳輸該位元流及該 訓練位元流,該位元流及該訓練位元流係根據該主機 供應之該時脈信號而經同步化,該設備缺少一時脈, 且其中該偏斜補償機制可操作以實質上即時調整該取樣 時序從而補償在(iv)中之該偏斜及在(v)中之該偏斜。 2.如請求項丨之系統,其中該表決中之該等樣本包括至少 -早期樣本、至少一中間樣本及至少一後期樣本。 129680-1010418_doc 年域日修正替換頁 一 —— ^------- !>. 如凊求項1之系統,其中該偏斜補償機制包括一數位可 調整取樣控制機制,該數位可調整取樣控制機制可操作 以根據一數位值調整該位元流之一位元之取樣時序,該 數位值係根據該表決而定的。 如4求項3之系統,其中該主機可操作以將該數位值儲 存於—記憶體中,且隨後根據該記憶體恢復該數位值。 5. 如凊求項3之系統,其中該數位可調整取樣控制機制可 操作以根據一數位值調整該位元流之一位元的取樣時 序’該數位值可係選自至少四個可能數位值。 6. 如凊求項2之系統,其中若至少一該早期樣本與該表決 不致,則該補償包括延遲一後續位元的取樣。 如》月求項2之系統,其中若至少一該後期樣本與該表決 不一致,則該補償包括提前一後續位元的取樣。 如β月求項2之系統,其中若至少一該早期樣本與該表決 不一致,則該補償包括延遲一後續位元的取樣;且其中 右至少一該後期樣本與該表決不一致,則該補償進一步 包括提前一後續位元的取樣。 9·如凊求項1之系統,其中該位元流包括使用者資料。 10_如請求項1之系統,其中該位元流具有-為該時脈速率 兩倍的位元速率》 1 ·如求項1之系統’其中該位元流具有-為該時脈速率 四倍的值元速率。 12.如明求項1之系統’其中該位元流具有—為該時脈速率 八倍的位元速率。 129680-1010418.doc 匕卿碎修正鞠 3.如-求項1之系統’其中該位元 ^^— 之-整數倍的位元速率。 、有為該時脈速率 14. 一種包含— 機之數位通信系統,該主機包括: ^一號時脈,其可操作以產生具有一時脈速率之一時 定)之取I:,其可操作以根據一根據該時脈信號確 .序對一位元流之位元進行取樣; ⑷-偏斜補償機制,其可操作以調該 ⑷1決機制,其可操作以根據該位元流:一序位元 2至)二個樣本之間的-表決而伯測該時脈信號與該 流之間的一偏斜,且經由該偏斜補償 取樣時序以補償該偏斜;及 ()t»l練機制’其可操作以彳貞測該時脈信號與一訓 練位元流之間的一偏斜,該訓練機制進一步可操作以 經由該偏斜補償機制調整該取樣時序以補償該偏斜, 且其中該偏斜補償機制可操作以實質上即時調整該取樣 時序從而補償在⑷中之該偏斜及在⑷中之該偏斜。 15. :請求項14之系統,其中該表決中之該等樣本包括至少 早期樣本、至少一中間樣本及至少-後期樣本。 16. 如請求項14之系統,其中該偏斜補償機制包括一數位可 調整取樣控制機制,該數位可調整取樣控制機制可操作 以根據-數位值調整該位元流m之取樣時序該 數位值係根據該表決而定的。 17. 如凊求項16之系統’其中該主機可操作以將該數位值儲 129680-1010418.doc 43795ή^-^ <牟夕#日修正替換頁 存於δζ憶體中’且隨後根據該記憶體恢復該數位值。 18. 如清求項16之系統,其中該數位可調整取樣控制機制可 操 '根據一數位值調整該位元流之一位元的取樣時 序’該數位值可係選自至少四個可能數位值。 19. 如凊求項15之系統’其中若至少一該早期樣本與該表決 不一致,則該補償包括延遲一後續位元的取樣。 20. 如請求項15之系統’其中若至少一該後期樣本與該表決 不一致,則該補償包括提前一後續位元的取樣。 21. 如明求項15之系統,其中若至少一該早期樣本與該表決 不致則該補償包括延遲一後續位元的取樣;且其中 若至J 一該後期樣本與該表決不一致,則該補償進一步 包括提前一後續位元的取樣β 22. 如請求項14之系統,其中該位元流包括使用者資料。 23. 如吻求項14之系統,其中該位元流具有一為該時脈速率 兩倍的位元速率。 24. 如請求項14之系統,其中該位元流具有一為該時脈速率 四倍的位元速率。 25. 如請求項14之系統’其中該位元流具有一為該時脈速率 八倍的位元速率。 26. 如請求項14之系統,其中該位元流具有一為該時脈速率 之一整數倍的位元速率。 27· —種包含一設備的數位通信系統,該設備可操作以可移 除地連接至一主機,該設備缺少一時脈,該設備包括: U)—接收器,其可操作以根據一根據一主機時脈信 129680-10lO4i8.doc • 4 - 換頁 28 29 30. 31. 32. '而確又之取樣時序董子一位元流之位元進行取樣; ⑻一偏斜補償機制’其可操作以調該整取樣時序; (c) -表決機制’其可操作以根據該位元流之一位元 之至少三個樣本之間的一表決而摘測該時脈信號與該 立疋流之間的—偏斜’且經由該偏斜補償機制調整該 取樣時序以補償該偏斜;及 (d):訓練機制’其可操作以偵測該時脈信號與一訓 練位7L流之間的一偏斜,該訓練機制進一步可操作以 丄由該偏斜補償機制調整該取樣時序以補償該偏斜, :其中該偏斜補償機制可操作以實質上即時調整該取樣 、序從而補償在⑷巾之該偏斜及在(d)巾之該偏斜。 .^凊求項27之系統,其中該表決中之該等樣本包括至少 早期樣本、至少_中間樣本及至少一後期樣本。 ’如明求項27之系統,其巾該偏斜補償機制包括-數位可 調整取樣控制機制’該數位可調整取樣控制機制可操作 以根據-數位值調整該位元流之—位元之取樣時序,該 數位值係根據該表決而定的。 θ求項29之系統,其中該設備可操作以將該數位值儲 子;、口己隐體中,隨後根據該記憶體恢復該數位值。 ,明求項29之线’其中該數位可調整取樣控制機制可 操作以根據-數位值調整該位元流之一位元的取樣時 序,該數位值可係選自至少四個可能數位值。 如清求項28之系統,其中若至少—該早期樣本與該表決 不一致,則該補償包括延遲—後續位元的取樣。 129680-I010418.doc 1379 π 约列修止合換頁 33.如請求項28之系統,其中若至少一該後期樣本與該表決 不一致,則該補償包括提前一後續位元的取樣。 34_如請求項28之系統,其中若至少一該早期樣本與該表決 不一致,則該補償包括延遲一後續位元的取樣;且其中 若至少一該後期樣本與該表決不一致,則該補償進一步 包括提前一後續位元的取樣。 3 5.如請求項27之系統,其中該位元流包括使用者資料。 36. 如請求項27之系統’其中該位元流具有一為該時脈速率 之一整數倍的位元速率。 37. —種數位通信之方法,其包含以下步驟: (a) 藉由一主機接收一自一設備傳輸之位元流,該位 元流係根據該主機供應之一時脈信號而經同步化,該 設備缺少一時脈; (b) 根據一根據該時脈信號確定之取樣時序對該位元 流之位元取樣; (c) 根據該位元流之一位元之至少三個樣本之間的— 表決來偵測該時脈信號與該位元流之間的一偏斜; (d) 偵測在該時脈信號及一訓練位元流之間之一偏斜;及 (e) 實質上即時補償在(£〇中之該偏斜及在(幻中之該偏 斜。 μ 38·如請求項37之方法,其中該補償係根據該表決,該至少 三個樣本包括至少一早期樣本、至少一中間樣本及至少 一後期樣本》 39·如凊求項38之方法,其進一步包含以下步驟· (f) 提供一數位可調整取樣控制機制,該數位可調整 129680-1010418.doc • 6 - 1379569 「,. 1·^^ m. mm I 泠正替換頁 -----------— 取樣控制機制可操作以根據一數位值調整該位元流之 該位元的取樣時序, 且其中該補償包括根據該表決調整該數位可調整取樣控 制機制。 4〇·如請求項39之方法,其進一步包含以下步驟: (g) 提供一數位記憶體; (h) 將該數位值儲存於該記憶體中丨及 (1)隨後根據該記憶體恢復該數位值。
41·如凊求項39之方法,其中該數位可調整取樣控制機制可 操作以根據該數位值調整該位元流之該位元的取樣時 序,該數位值可係選自至少四個可能數位值。 青求項38之方法,其中若至少一該早期樣本與該表決 不致則該補償包括延遲一後續位元的取樣。 43.㈣求項38之方法,其中若至少一該後期樣本與該表決 不致,則該補償包括提前-後續位元的取樣。
Μ 項Μ之方法,其中若至少一該早期樣本與該表決 ^ f ,則該補償包括延遲一後續位元的取樣;且其中 ::少-該後期樣本與該表決不一致,則二 包2提前-後續位元的取樣。 進步 46.如請求項37之方法 兩倍的位元速率。 47·如請求項37之方法 四倍的位元速率。 48.如請求項37之方法 月求項3 8之方法,其中該位元流包括使用者資料。 其中該位元流具有一為該時脈速率 其中該位元流具有一為該時脈速率 其中該位元流具有―㈣時脈速率 129680-1010418.doc I3795flQ — 八倍的位元速率。 49.如請求項37之方法,其中該位元流具有一為該時脈速率 之一整數倍的位元速率。
129680-1010418.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US89364107P | 2007-03-08 | 2007-03-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200847724A TW200847724A (en) | 2008-12-01 |
TWI379569B true TWI379569B (en) | 2012-12-11 |
Family
ID=39714178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097108273A TWI379569B (en) | 2007-03-08 | 2008-03-07 | Bias and random delay cancellation |
Country Status (6)
Country | Link |
---|---|
US (1) | US8024599B2 (zh) |
EP (1) | EP2127187B1 (zh) |
KR (1) | KR101447506B1 (zh) |
CN (1) | CN101669318B (zh) |
TW (1) | TWI379569B (zh) |
WO (1) | WO2008107903A2 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5377275B2 (ja) * | 2009-12-25 | 2013-12-25 | キヤノン株式会社 | 情報処理装置又は情報処理方法 |
JP5448795B2 (ja) | 2009-12-25 | 2014-03-19 | キヤノン株式会社 | 情報処理装置又は情報処理方法 |
US8607090B2 (en) * | 2010-03-03 | 2013-12-10 | Marvell International Ltd. | Selective shorting for clock grid during a controlling portion of a clock signal |
JP5541234B2 (ja) * | 2011-06-08 | 2014-07-09 | 株式会社デンソー | トランシーバ |
US9660656B2 (en) * | 2015-04-15 | 2017-05-23 | Sandisk Technologies Llc | Delay compensation |
CN105071915B (zh) * | 2015-08-03 | 2018-07-06 | 艾德克斯电子(南京)有限公司 | 一种相位校准方法、设备及通信系统 |
US10050731B1 (en) | 2017-01-27 | 2018-08-14 | The United States Of America, As Represented By The Secretary Of The Navy | Apparatus and method for detecting a multi-homed device using clock skew |
CN112433558B (zh) * | 2021-01-27 | 2021-05-11 | 深圳市金科泰通信设备有限公司 | 一种时钟源转换分配方法及系统 |
EP4270192A1 (en) * | 2022-04-29 | 2023-11-01 | Volvo Car Corporation | Method for synchronizing a clock-free computational node in a vehicle, method for performing an action at a pre-defined time, first computational node, second computational node and computational system for a vehicle |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6643787B1 (en) * | 1999-10-19 | 2003-11-04 | Rambus Inc. | Bus system optimization |
US6910146B2 (en) * | 1999-12-31 | 2005-06-21 | Intel Corporation | Method and apparatus for improving timing margin in an integrated circuit as determined from recorded pass/fail indications for relative phase settings |
US7257183B2 (en) * | 2001-07-10 | 2007-08-14 | Rambus Inc. | Digital clock recovery circuit |
US7369634B2 (en) * | 2004-09-07 | 2008-05-06 | Intel Corporation | Training pattern for a biased clock recovery tracking loop |
US20060188046A1 (en) * | 2005-02-24 | 2006-08-24 | Broadcom Corporation | Prediction of an optimal sampling point for clock resynchronization in a source synchronous data channel |
US7352602B2 (en) | 2005-12-30 | 2008-04-01 | Micron Technology, Inc. | Configurable inputs and outputs for memory stacking system and method |
US7676011B2 (en) * | 2006-04-25 | 2010-03-09 | United Microelectronics Corp. | Data recovery apparatus and method for reproducing recovery data |
-
2008
- 2008-03-07 TW TW097108273A patent/TWI379569B/zh not_active IP Right Cessation
- 2008-03-07 US US12/043,964 patent/US8024599B2/en active Active
- 2008-03-09 EP EP08719939A patent/EP2127187B1/en not_active Not-in-force
- 2008-03-09 KR KR1020097020360A patent/KR101447506B1/ko active IP Right Grant
- 2008-03-09 CN CN2008800134121A patent/CN101669318B/zh not_active Expired - Fee Related
- 2008-03-09 WO PCT/IL2008/000314 patent/WO2008107903A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP2127187A2 (en) | 2009-12-02 |
US8024599B2 (en) | 2011-09-20 |
CN101669318B (zh) | 2013-11-06 |
US20080222445A1 (en) | 2008-09-11 |
EP2127187B1 (en) | 2012-12-19 |
WO2008107903A3 (en) | 2008-11-06 |
TW200847724A (en) | 2008-12-01 |
KR101447506B1 (ko) | 2014-10-07 |
CN101669318A (zh) | 2010-03-10 |
WO2008107903A2 (en) | 2008-09-12 |
KR20090123933A (ko) | 2009-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI379569B (en) | Bias and random delay cancellation | |
US7765074B2 (en) | Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit | |
US7209531B1 (en) | Apparatus and method for data deskew | |
US8514952B2 (en) | High-speed source-synchronous signaling | |
TWI286712B (en) | Method for phase shifting a strobe signal | |
EP2384474B1 (en) | Active calibration for high-speed memory devices | |
US8249207B1 (en) | Clock and data recovery sampler calibration | |
TW200818211A (en) | A semiconductor device, a parallel interface system and methods thereof | |
TWI345880B (en) | Method and apparatus for adjustment of synchronous clock signals | |
WO1994020898A1 (en) | De-skewer for serial data bus | |
KR101747176B1 (ko) | 클럭 신호의 위상 튜닝 방법 및 이를 이용하는 메모리 컨트롤러 및 메모리 시스템 | |
US20060274874A1 (en) | Clock and data timing compensation for receiver | |
US20090031091A1 (en) | Continuous timing calibrated memory interface | |
US9478268B2 (en) | Distributed clock synchronization | |
TWI692217B (zh) | 收發器和時鐘產生模組 | |
KR20030088034A (ko) | 동기식 버스 인터페이스를 위한 자동 지연 탐지 및 수신기조정 방법 및 시스템 | |
US7519844B2 (en) | PVT drift compensation | |
US9331845B2 (en) | System and method for chip system timing compensation | |
US8711996B2 (en) | Methods and apparatus for determining a phase error in signals | |
US20030132783A1 (en) | Clock switching circuitry for jitter reduction | |
US20170149555A1 (en) | Self-test for source-synchronous interface | |
US7366207B1 (en) | High speed elastic buffer with clock jitter tolerant design | |
WO2009134844A1 (en) | High-speed source-synchronous signaling | |
JP2003078511A (ja) | 信号伝送システム | |
US11775003B2 (en) | Clock calibration module, high-speed receiver, and associated calibration method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |