TWI373773B - Storage sysetm having multiple non-volatile memory, and controller and access method thereof - Google Patents

Storage sysetm having multiple non-volatile memory, and controller and access method thereof Download PDF

Info

Publication number
TWI373773B
TWI373773B TW097119534A TW97119534A TWI373773B TW I373773 B TWI373773 B TW I373773B TW 097119534 A TW097119534 A TW 097119534A TW 97119534 A TW97119534 A TW 97119534A TW I373773 B TWI373773 B TW I373773B
Authority
TW
Taiwan
Prior art keywords
volatile memory
memory chip
chip
volatile
wafer
Prior art date
Application number
TW097119534A
Other languages
English (en)
Other versions
TW200949850A (en
Inventor
Jiunn Yeong Yang
Chien Hua Chu
Kuo Yi Cheng
Li Chun Liang
Chih Kang Yeh
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW097119534A priority Critical patent/TWI373773B/zh
Priority to US12/197,468 priority patent/US7975096B2/en
Publication of TW200949850A publication Critical patent/TW200949850A/zh
Application granted granted Critical
Publication of TWI373773B publication Critical patent/TWI373773B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Description

1373773 PSPD-2〇〇8-〇〇〇5 27352twf.doc/n 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種儲存系統及其控制器盘方 苴揮發性記憶體晶片的错存系統及 ，、上制盗一方法，其在較少致能訊號腳位的設計下 發性記憶體晶片之多通道存取與單—非揮二 晶片的單通道存取。 【先前技術】 數位相機、手機相機與Μρ3在這幾年來的成長十分 迅速’使得㈣者彻存媒體的需求也急速增加。由於: 閃兄憶體（Flash MemGry)具有資料非揮發性、省電、體 積小與無機械結構等的特性，適合可攜式應用，最適合使 用於這類可攜式由電池供電的產品上。記憶卡就是一種以 記憶體作為儲存媒體的儲存裝置。由於記憶卡體積小 容量大且攜帶方便，所以已廣泛用於個人重要資料的儲 存。因此.，近年快閃記憶體產業成為電子產業中相當埶門 的一環。 ' 為了增加資料存取的容量，一般儲存系統中的非揮發 性記憶體模組(例如’快閃記憶體模組)會採用將多個記憶 體晶片堆疊封裝成一個記憶體模組，此種記憶體模組利用 多個記憶體晶片交錯地(interleave)被存取，使得它在相同 時間内的資料存取容量比以往只具有一個記憶體晶片所封 裝成的記憶體還要大。 PSPD-2008-0005 27352twf.doc/n 圖1是根據習知技術繪示快閃記憶體儲存系統的概要 方塊圖。快閃記憶體儲存系統100的控制器102可分別地 透過第一晶片致能(Chip Enable)腳位CEO、第二晶片致能 腳位CE1、第三晶片致能腳位CE2與第四晶片致能腳位 CE3來致能第一快閃記憶體晶片104、第二快閃記憶體晶 片106、第三快閃記憶體晶片108與第四快閃記憶體晶片 110。此外，控制匯流排112會連接在控制器1〇2、第一快 閃記憶體晶片104、第二快閃記憶體晶片1〇6、第三快閃記 憶體晶片108與第四快閃記憶體晶片11〇之間以傳送指 令。另外’第一 I/O匯流排114會連接在控制器1〇2、第 一快閃記憶體晶片104與第三快閃記憶體晶片1〇8之間以 傳送資料’且第二I/O匯流排116會連接在控制器1〇2、 第二快閃記憶體晶片106與第四快閃記憶體晶片ι10之間 傳送資料。 在快閃記憶體儲存系統100中，例如當控制器102要 對第一快閃記憶體晶片104進行寫入資料時，控制器1〇2 需先透過第一晶片致能腳位CEG致能第一快閃記憶體晶片 104並且經由控制匯流排112對第一快閃記憶體晶片ι〇4 下達寫入指令，之後第一 I/O匯流排114會傳送所寫入的 資料。而在當控制器102要對第一快閃記憶體晶片1〇4與 第二快閃記憶體晶片106同時進行寫入時，控制器1〇2會 透過第一晶片致能腳位CEO致能第一快閃記憶體晶片1〇4 且透過第二晶片致能腳位CE1致能第二快閃記憶體晶片 1〇6’然後經由控制匯流排112對第一快閃記憶體晶片ι〇4 1373773 PSPD-2008-0005 27352twf.doc/n 與第二快閃記憶體晶片106下達寫入指令，以及同時透過 第一 I/O匯流排114與第二I/O匯流排116傳送所寫入的 資料。 基於上述的配置，習知的非揮發性記憶體儲存系統是 使用多個晶片致能腳位來分別地致能多個非揮發性記憶體 晶片以進行特定非揮發性記憶體晶片的單通道存取，同時 亦可在分別致能非揮發性記憶體晶片後透過多個1/〇匯流 排來進行多重非揮發性記憶體晶片的多通道存取。 雖然習知方法可達到對非揮發性記憶體晶片進行單通 道f取與多通道存取，但由於此方法需要多個晶片致能腳 位來分別致能多個非揮發性記憶體晶片，因此會增加非揮 發性記憶體儲存系統的體積。對於講求輕薄短小的可攜式 相當不利的。此外，使用多個晶片致能腳位 亦曰增加非揮發性記憶體儲存系統的成本。 【發明内容】 統 ，本發明提供—_揮發性記憶體儲存系 體晶片t:二:立的數目下可對多非揮發姆 執以Si道存取且亦可對單-非揮發性記憶體晶片 非揮㊁儲::::減取程序能夠使 揮發性記憶體晶;亦可對單-非
(S 7 PSPD-2008-0005 27352twf.doc/n 儲在ίΓΓΐ供—赫取方法’其㈣使詩發性記憶體 晶片致能腳位的數目下可對多非揮發性記 存取且亦可對單-非揮發性記憶體晶 徐八ί發明辦揮紐記__、統，其包括傳 二=2組與㈣傳輸介面用以連接主機。 ^已括第一非揮發性記憶體晶片盥第二 ==，其中第一非揮發性記憶體晶片與第二非 訊號而同時接收晶片致能 ’其中當控制11執行多通道存取時， 控^會在以曰曰片致能訊號致能第一非揮發性記憶體 與第二非揮發性記㈣晶片後對第 情Β曰曰 t第憶體晶ί下達存取指令1且== 非;發性在以晶片致能訊號致能第- 非揮發性_:與第- 非揮發性記憶=二 l己隐u的另—下達非存取指令i中非存= ==非揮發性記憶體晶片與第二‘ 系统憶體儲存 別地連接在第-非揮發性記憶體=::== 1373773 -φ · PSPD-2008-0005 27352twf.doc/n 二非揮發性記憶體晶片與控制器之間且用以傳送所存取的 >料，而控制匯流排連接在第一非揮發性記憶體晶片、第 二非揮發性記憶體晶片與該控制器之間且用以傳送控制器 • 所下達的存取指令與非存取指令。 在本發明之一實施例中，上述之存取指令為寫入指令 或讀取指令。 在本發明之一實施例中，上述之非存取指令為重置指 $ 令或狀態查詢指令。 在本發明之一實施例中，上述之第一非揮發性記憶體 晶片與第二非揮發性記憶體晶片為SLC (Single Levd CeU) 反及（NAND)快閃記憶體晶片或(Multi Level cell) 反及（NAND)快閃記憶體晶片。 在本發明之一實施例中，上述之傳輸介面為ρα
Express 介面、USB 介面、IEEE 1394 介面、SATA 介面、 MS介面、MMC介面、SD介面、CF介面或mE介面。 /本發明提出一種控制器，其適用控制非揮性記憶體儲 • 存系統的記億體模組，記憶體模組至少包括第一非揮發性 記憶體晶片與第二非揮發性記憶體晶片，纽第—非揮發 性記憶體晶片與第二非揮發性記憶體晶片會透過晶片致能 腳位同時接故晶片致能訊號而致能，此控制器包括記憶體 介，與微處理器。記憶體介面用以存取記憶體模組。微處 理器是減至記憶體介面且用以輸出晶片致能訊號，其中 當控制器執行多通道存取時，微處理器會在以晶片致能訊 號致月b第-非揮發性記憶體晶片與第二非揮發性記憶體晶 9 1373773 •秦 . PSPD-2008-0005 27352twf.doc/n 片後對第一非揮發性記憶體晶片與第二非揮發性記憶體晶 片I達存取指令，並且當控制器執行單通道存取時^微處 理器會在以晶片致能訊號致能第一非揮發性記德體晶片與 弟一非揮發性記憶體晶片後對第一非揮發性記憶體晶片與 第二非揮發性記憶體晶片的其中之一下達存取指令，且對 第一非揮發性記憶體晶片與第二非揮發性記憶體晶片的另 一下達非存取指令，其中非存取指令不會異動儲存在第一 φ 非揮發性記憶體晶片與第二非揮發性記憶體晶片中的資 料。 、 在本發明之一實施例中，上述之存取指令為寫入指令 或讀取指令。 在本發明之一實施例中，上述之非存取指令為重置指 令或狀態查詢指令。 在本發明之一實施例中，上述之第一非揮發性記憶體 晶片與第二非揮發性記憶體晶片為SLC (Single Level Cell> 反及（NAND )快閃記憶體晶片或MLC (Multi Level Cell) • 反及（NAND)快閃記憶體晶片。 在本發明之一實施饷中’上述之非揮性記憶體儲存系 統為USB隨身碟、快閃記憶卡或固態硬碟。 本發明提出一種存取方法，其適用存取非揮性記憶體 儲存系統的記憶體模組’此記憶體模組至少包括第一非揮 發性記憶體晶片與第二#揮發性記憶體晶片，並且第一非 揮發性§己憶體晶片與第二非揮發性記憶體晶片會透過晶片 致能腳位同時接收晶片致能訊號而致能，此存取方法包括 10 1373773 PSPD-2008-0005 27352twf.doc/n 判斷是否同時存取的第一非揮發性記憶體晶片與第二非揮 發性記憶體晶片或僅存取第一非揮發性記憶體晶片與第二 非揮發性記憶體晶片的其中之一。此存取方法也包括當判 斷同時存取的第一非揮發性記憶體晶片與第二非揮發性記 憶體晶片時，以晶片致能訊號致能第一非揮發性纪憶體曰 片與第二非揮發性記憶體晶片、對第一非揮發性記憶體晶 片與第二非揮發性記憶體晶片下達存取指令並且存取第一 • 非揮發性記憶體晶片與第二非揮發性記憶體晶片的資料。
=其中之I下違存取指令a對第—非揮發性記憶體晶片 此存取方法更包括當判斷僅存取第-非揮發性記憶體晶片 與第二非揮發性記憶體晶片的其中之—時，以晶片致能訊 與第二非揮發性記憶體晶片的另一 ^A -LJ. -fc-τ H mA ta . . 一下達非存取指令並且存
在本發明之一實施例中， 或讀取指令。 5己憶體晶片中的資料。 上述之存取指令為寫入指令
其中之一 揮發性記. 在本發明 令或狀態查詢k < 本發日月拉田S —曰"
記•憶體晶片 達不同指令 11 1373773 PSPD-2008-0005 27352twf.doc/n 執行多通道存取亦能執行單通道存取。 為讓本發明之上料徵和優職更鴨賴，下文特 舉較佳實_，舰合所關式，作詳細說明如下。 【實施方式】 圖2是根據本發明實施例 統的概要方塊圖。 繪示非揮發性記憶體儲存系
請參照圖2，非揮發性記憶體儲存系統2〇〇包括 -非揮發性記紐晶片施、第二非揮發性記憶體晶片 202b、第三非揮發性記憶體晶片2咖與第四非揮發性雜 體晶片202d所組成的記憶體模組、控制器2〇4與傳輸介^ 206。通常非揮發性記憶體儲存系統2〇〇會與主機 =起使用’讀主機可將資_存至非揮發性記憶體^存 系統200或從非揮發性記憶體儲存系統2〇〇中讀取資料。 在本實施例t，非揮發性記憶體儲存系統2〇〇為記憶卡。 但必須暸解的是，在本發明另一實施例中非揮發性記憶體 儲存系統200亦可以是隨身碟或固態硬碟（s〇lid Drive, SSD) 〇 第一非揮發性記憶體晶片202a、第二非揮發性記憶體 晶片202b、第三非揮發性記憶體晶片2〇2c與第四非揮發 性δ己憶體曰曰片202d是用以儲存資料。在本實施例中，第一 非揮發性記憶體晶片202a、第二非揮發性記憶體晶片 202b、第三非揮發性記憶體晶片202c與第四非揮發性記憶 體晶片 202d 為 SLC (Single Level Cell)反及（NAND)快 12 < S ) 1373773 PSPD-2008-0005 27352twf.doc/n 閃記憶體晶片。然而，但本發明不限於此，本發明亦可應 用於MLC (Multi Level Cell NAND快閃記憶體晶片或其^ 適合的非揮發性記憶體晶片。 此外，必須瞭解的是，在此雖然是以具4個非揮發性 記憶體晶片的記憶體模組來進行說明，但記憶體模組可以 任何適當數目的非揮發性記憶體晶片來實施。 控制斋204用以控制非揮發性記憶體儲存系統2〇〇的 • ^運作，例如資料的儲存、讀取與抹除等。控制器2〇4 疋電性連接至記憶體模組，特別是，控制器2〇4是透過第 -晶片致能腳位CE0連接至第一非揮發性記憶體晶片 202a與第二非揮發性職體晶片施，並且透過第二晶片 致月腳位CE1連接至第三非揮發性記憶體晶片2〇2c與第 四非揮發性§己憶體晶片202d。第-晶片致能腳位CE〇與第 二晶片致能腳位CE1用以傳遞控制器2〇4所傳送的晶片、致 能訊號。 # 具體來說，當控制器204預期要對第一非揮發性記憶 體晶片202a、第二非揮發性記憶體晶片2〇2b、第三非揮發 性記憶體晶J 2咖或第四轉發性記紐^施進行 存，犄，則控制器2〇4必須先透過第一晶片致能腳位cE〇 或第二晶片致能腳位CE1傳送晶片致能訊號將第一非揮發 ^生。己憶體晶片202a、第二非揮發性記憶體晶片2〇2b、第三 ，揮發性記憶體晶片施或第四非揮發性記憶體晶片 =致月t* ’其中當控制器2〇4經由第一晶片致能腳位
CEO 送晶片致能訊號時會同時致能第一非揮發性記憶體晶片 13 (S ) PSPD-2008-0005 27352twf.doc/n 202a與第二非揮發性記憶體晶片202b，並且當控制器2〇4 經由第一晶片致能腳位CE1傳送晶片致能訊號時會同時致 月ti第二非揮發性記憶體晶片202c與第四非揮發性記憶體 晶片202d。 ~ 在此，控制器204包括記憶體介面204a與微處理器 2〇4b。記憶體介面204a是用以存取記憶體模組。也就是， 主機欲寫入至記憶體模組的資料會經由記憶體介面2〇4a 轉換為記憶體模組所能接受的格式。微處理器2〇仆是耦接 至記憶體介面204a用以接收與處理主機所下達的指令，例 如寫入資料、讀取資料、抹除資料等。 值得一提的是，由於控制器204傳送晶片致能訊號時 會同時致能由一個晶片致能腳位所一起連接的兩個非揮發 性δ己憶體晶片’因此控制器204的微處理器204b會針對預 期執行單通道存取或多通道存取(例如，雙通道存取）而下 達不同的存取指令’其中單通道存取是指同一時間僅作動 一個I/O匯流排來存取單一非揮發性記憶體晶片，而多通 道存取是指同一時間透過作動多個1/0匯流排來存取多個 非揮發性記憶體晶片。 具體來說，例如當微處理器2〇4b預期對第一非揮發 性記憶體晶片202a與第二非揮發性記憶體晶片202b進行 平行寫入(或讀取)時，微處理器204b會選擇經由第一晶片 致能腳位C E 0傳送晶片致能訊號以致能第一非揮發性記憶 體晶片202a與該第二非揮發性記憶體晶片2〇2b，然後對 第一非揮發性記憶體晶片202a與第二非揮發性記憶體晶 1373773 i * PSPD-2008-0005 27352twf.doc/n 片f02b同時下達的寫入(或讀取)指令。另外，例如當微處 理器204b預期對第一非揮發性記憶體晶片2〇2&執行單一 寫入(或讀取)時，微處理器綱b會選擇經由第一晶片致能 腳位C E G傳送晶片致能訊號以致能第—非揮發性記憶體晶 片202^，然後對第一非揮發性記憶體晶片2〇2a下達的寫 入(或讀取)指令。'然而’在致能第-非揮發性記憶體晶片 202a時第二非揮發性記憶體晶片2〇2b亦會同時被致能， • 因此微處理15 204b會對第二非揮發性記憶體晶片202b下 達不會異動其觸存資料的赫取指令。在本實施例中， 此非存取指令為重置指令，其僅會重置非揮發性記憶體晶 片而不會對非揮發性記憶體晶片進行任何寫入或讀取動 作二1本發明另一實施例中，此非存取指令亦可使用狀態 查询指令或其他不會更動非揮發性記憶體晶片内部之值的 指令。 此外，雖未繪示於本實施例，但控制器可更包括 記憶體管理模組'緩衝記憶體與電源管理模組等一般快閃 δ己憶體控制器常見的功能模組。 傳輸介面206用以連接主機。在本實施例中，傳輸介 面206為SD介面。然而，必須瞭解的是本發明不限於此， 傳輸介面206亦可以是PCI Express介面、ΙΕΕΕ 1394介 面、SATA介面、MS介面、MMC介面、USB介面、CF 介面、IDE介面或其他適合的資料傳輸介面。 在本發明一實施例中，非揮發性記憶體儲存系統2〇〇 更包括第一 I/O匯流排232、第二1/0匯流排234與控制匯 15 1373773
• I PSPD-2008-0005 27352twf.doc/n 流排250。第一 I/O匯流排232與第二I/O匯流排234用以 配合控制匯流排250以符合傳輸協議的方式執行指令及傳 遞控制器204所存取的資料。第一 I/O匯流排232是連接 在第一非揮發性記憶體晶片202a、第三非揮發性記憶體晶 片202c與控制器204之間，以及第二I/O匯流排234是連 接在第二非揮發性記憶體晶片2〇2b、第四非揮發性記憶體 晶片202d與控制器204之間。 在本實施例中，控制匯流排250包括RE(read enable)、WE(write enable)、CLE(command latch enable)、 ALE(address latch enable)、WP(write protect)與 R/B(ready/busy output)腳位。此控制匯流排250是連接在 第一非揮發性記憶體晶片202a、第二非揮發性記憶體晶片 202b弟二非揮發性§己憶體晶片2〇2c、第四非揮發性記憶 體晶片202d與控制器204之間，並且用以配合I/O匯流排 以符合傳輸協議的方式執行控制器204所下達的指令。 圖3是根據本發明實施例所繪示之存取方法的流程 圖。 請參照圖3，當主機預期對非揮發性記憶體儲存系統 200進行存取(即寫入或指令)時，在步驟S301中微處理器 204b會決定預期存取的非揮發性記憶體晶片。接著，在步 驟S303中依據非揮發性記憶體晶片的配置判斷是否執行 多通道存取。 倘若在步驟S303中判斷執行多通道存取(例如，同時 存取第三非揮發性記憶體晶片2〇2c與第四非揮發性記憶 1373773 PSPD-2008-0005 27352twf.doc/n 體晶片薦的雙通道存取)時，則在步驟中會選擇對 應的W致能腳位(例如’晶片致能腳位cei)並傳送晶片 致能訊號。之後在步驟S3〇7中微處理器屬會對已致能 的多個非揮發性城體晶片（例如’第三鱗發性記憶體晶 片202c與第四非揮發性記憶體晶片細)下達存取指令。 最後，在步驟S309中經由多個1/〇匯流排同時存取多個非 揮發性記憶體晶片中的資料，例如經由第一 1/〇匯流排加 # 傳遞對第三非絲性記憶體晶片施所存取的資料且經 由第二I/O匯流排234傳遞對第四非揮發性記體2〇2d所 取的資料。 倘若在步驟S303中判斷非執行多通道存取(例如，僅 對第一非揮發性記憶體晶片202a執行單通道存取)時，則 在步驟S311中會選擇對應的晶片致能接腳(例如晶片致能 腳位CEO)並傳送晶片致能訊號。之後在步驟中微處 理器204b會對已致能且欲存取的非揮發性記憶體晶片（例 如’第一非揮發性記憶體晶片202a)下達存取指令，同時 釀 對已致能但不存取的非揮發性記憶體晶片（例如，第二非揮 發性§己憶體晶片202b)下達非存取指令。最後，在步驟Mb 中經由對應I/O匯流排存取所欲存取之非揮發性記憶體晶 片中的資料，例如經由第一 I/O匯流排232傳遞對第一非 揮發性記憶體晶片202a所存取的資料。 綜上所述’本發明使用單一晶片致能腳位連接多個非 揮發性記憶體晶片，以節省晶致能腳位縮小非揮發性記 憶體儲存系統的體積。此外，透過微處理器對同時致能的 17 PSPD-2008-〇〇〇5 27352twfd〇c/n 非揮發性記億體晶片下達相 記憶體儲存系統可進行多；亡：取指令以使得非揮發性 特定非揮發性記憶體晶片下且透過微處理器對 記憶體晶片下達非存取指令(例^發性 晶片致能難連接多個轉紐仔在單-執行單通道存取。 11〜、體3曰片的架構下亦可 發明已以較佳實施例揭露如上然其並非 任何所屬技術領物有通常知識者，在不 =本發明之保護範圍當視後附之申請專二= 【圖式簡單說明】 概要根據f知技術繪示非揮發性記憶贿存系統的 統的本發明實施例繪示非揮發性記憶體儲存系 圖3是根據本發明實施例所繪示之存取方法的流程 圖。 【主要元件符號說明】 100 :非揮發性記憶體儲存系統 102 :控制器 104、106、1〇8、110 :快閃記憶體晶片 1373773
• I PSPD-2008-0005 27352twf.doc/n 112、114 : I/O 匯流排 CEO、CE1、CE2、CE3 :晶片致能腳位 200 :非揮發性記憶體儲存系統 202a、202b、202c、202d :非揮發性記憶體晶片 204 :控制器 204a :記憶體介面 204b :微處理器 206 :傳輸介面 232、234 : I/O 匯流排 250:控制匯流排 S3(U、S303、S305、S307、S309、S31 卜 S313、S315 : 非揮發性記憶體的存取步驟 19

Claims (1)

1014-10 十、申請專利範圍： i 一種非揮發性記憶體儲存系 -傳輪介面，用以連接一4統’包括： 一記憶體模組，至少包括〜塗 與-第二非揮發性記,_晶片，G非揮發性記憶體晶片 片與該第二非揮發性記憶體晶片^、’ —非揮發性記憶體晶 時接收一晶片致能訊號而致能；9透過一晶片致能腳位同 一控制器，搞接至該傳輸介 輸出該晶片致能訊號， -、該記憶體模組且用以 其中當該控制器執行一多诵 能該第一非揮發性記憶體晶存取時，該控制器會致 片後對該第一非揮發性；;第二非揮發性記憶體晶 體晶片下達-存取指令，=日日片與該第二非揮發性記憶 第4:=:二單，時，該控制器會致能該 片的其令之-下達與該第，非揮發性記憶體晶 體晶片與該第二非揮發性亥第一非揮發性記憶 指令’其中該非存取指另一下達一非存取 記憶體晶片與該第：：二1儲存在該第-非揮發性 2.如申請專利範圍_ ,二=體晶片中的資料。 系統，更包括： 弟1項所述之非揮發性記憶體儲存 多個I/O匯流排 、 體晶片與馳制/別地連接在該第—非揮發性記憶 4以及该第二非揮發性記憶體晶片與 20 1373773 101-4-10 該控制器之間；以及 控制匯流排，連接在該第一非揮發性記憶體晶片、 該第二非揮發性記憶體晶片與該控制器之間， ^其中該些1/0匯流排用以配合該控制匯流排執行該控制 器所下達的該存取指令與該非存取指令以及傳送該控制器 存取的資料。 ^ 3_如申請專利範圍第1項所述之非揮發性記憶體儲存 系統，其中該存取指令為一寫入指令或一讀取指令。 ^ 4_如申請專利範圍第1項所述之非揮發性記憶體儲存 系統’其中該非存取指令為一重置指令或一狀態查詢指令。 5. 如申請專利範圍第1項所述之非揮發性記憶體儲存 系統，其中該第一非揮發性記憶體晶片與該第二非揮發性 s己憶體晶片為SLC (Single Level Cell)反及（NAND)快閃 §己憶體或MLC (Multi Level Cell)反及（NAND)快閃記憶 6. 如申請專利範圍第1項所述之非揮發性記憶體儲存 系統’其中該傳輸介面為PCI Express介面、USB介面、 IEEE 1394介面、SATA介面、MS介面、MMC介面、SD 介面、CF介面或Π)Ε介面。 7. —種控制器，其適用控制一非揮性記憶體儲存系統 的一記憶體模組，該記憶體模組至少包括一第一非揮發性 記憶體晶片與一第二非揮發性記憶體晶片，並且該第一非 揮發性記憶體晶片與該第二非揮發性記憶體晶片會透過一 晶片致能腳位同時接收一晶片致能訊號而致能，該控制器 21 1373773 101-4-10 包括： -記憶體介面’用以存取該記憶體模組；以及 -微處理器，耦接至該記憶體介面且用以輸出該晶片 致能訊號， 其中當該微處理器執行一多通道存取時’該微處理器 會在以該“致能峨致_第—雜發性記憶體晶片與 該第二非揮發性記憶體晶丨後對該第—轉發性記憶體晶 片與該第二非揮發性記憶體晶片下達一存取指令，並且 當該微處理器執行一單通道存取時，該微處理器會在 以該曰曰片致犯訊號致能該第一非揮發性記憶體晶片與該第 二非揮發性§己憶體晶片後對該第一非揮發性記憶體晶片與 §亥弟一非揮發性§己憶體晶片的其中之一下達該存取指令， 且對該第一非揮發性記憶體晶片與該第二非揮發性記憶體 晶片的另一下達一非存取指令，其中該非存取指令不會異 動儲存在該第一非揮發性記憶體晶片與該第二非揮發性記 憶體晶片中的資料。 ^ 8. 如申請專利範圍第7項所述之控制器，其中該存取 指令為一寫入指令或一讀取指令。 9. 如申請專利範圍第7項所述之控制器，其中該非存 取指令為一重置指令或一狀態查詢指令。 10·如申請專利範圍第7項所述之控制器，其中該第一 非揮發性記憶體晶片與該第二非揮發性記憶體晶片為SLC (Single Level Cell)反及（NAND)快閃記憶體或 MLC (Multi Level Cell)反及（NAND )快閃記憶體。 22 1373773 101-4-10 11. 如申請專利範圍第7項所述之控制器，其中該非揮 性記憶體儲存系統為一 USB隨身碟、一快閃記憶卡或一固 態硬碟。 12. —種存取方法，其適用存取一非揮性記憶體儲存系 統的一記憶體模組，該記憶體模組至少包括一第一非揮發 性記憶體晶片與一第二非揮發性記憶體晶片，並且該第一 非揮發性記憶體晶片與該第二非揮發性記憶體晶片會透過 一晶片致能腳位同時接收一晶片致能訊號而致能，該存取 方法包括： 判斷是否同時存取的該第一非揮發性記憶體晶片與 該第二非揮發性記憶體晶片或僅存取該第一非揮發性記憶 體晶片與該第二非揮發性記憶體晶片的其中之一； 當判斷同時存取的該第一非揮發性記憶體晶片與該 第二非揮發性記憶體晶片時，以該晶片致能訊號致能該第 一非揮發性記憶體晶片與該第二非揮發性記憶體晶片、對 該第一非揮發性記憶體晶片與該第二非揮發性記憶體晶片 下達一存取指令並且存取該第一非揮發性記憶體晶片與該 第二非揮發性記憶體晶片的資料；以及 當判斷僅存取該第一非揮發性記憶體晶片與該第二 非揮發性記憶體晶片的其中之一時，以該晶片致能訊號致 能該第一非揮發性記憶體晶片與該第二非揮發性記憶體晶 片，對該第一非揮發性記憶體晶片與該第二非揮發性記憶 體晶片的該其中之一下達該存取指令，對該第一非揮發性 記憶體晶片與該第二非揮發性記憶體晶片的另一下達一非 23 1373773 1014-10 存取指令並且存取該第一非揮發性記憶體晶片與該第二非 揮發性記憶體晶片的該其中之一的資料，其中該非存取指 令不會異動鍺存在該第一非揮發性記憶體晶片與該第二非 揮發性記憶體晶片中的資料。 存取之存取方法，其中該 局八曰令或一 I買取指令。 非存該 24 1373773 APR ^0 2012 寸01
s 9U 寸U s
TW097119534A 2008-05-27 2008-05-27 Storage sysetm having multiple non-volatile memory, and controller and access method thereof TWI373773B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097119534A TWI373773B (en) 2008-05-27 2008-05-27 Storage sysetm having multiple non-volatile memory, and controller and access method thereof
US12/197,468 US7975096B2 (en) 2008-05-27 2008-08-25 Storage system having multiple non-volatile memories, and controller and access method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097119534A TWI373773B (en) 2008-05-27 2008-05-27 Storage sysetm having multiple non-volatile memory, and controller and access method thereof

Publications (2)

Publication Number Publication Date
TW200949850A TW200949850A (en) 2009-12-01
TWI373773B true TWI373773B (en) 2012-10-01

Family

ID=41381228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097119534A TWI373773B (en) 2008-05-27 2008-05-27 Storage sysetm having multiple non-volatile memory, and controller and access method thereof

Country Status (2)

Country Link
US (1) US7975096B2 (zh)
TW (1) TWI373773B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110238870A1 (en) * 2008-12-03 2011-09-29 Rambus Inc. Memory System With Command Filtering
US8370603B2 (en) * 2008-12-23 2013-02-05 Apple Inc. Architecture for address mapping of managed non-volatile memory
US10108684B2 (en) * 2010-11-02 2018-10-23 Micron Technology, Inc. Data signal mirroring
US8839073B2 (en) 2012-05-04 2014-09-16 Lsi Corporation Zero-one balance management in a solid-state disk controller
US9015404B2 (en) 2012-09-28 2015-04-21 Intel Corporation Persistent log operations for non-volatile memory
CN103714845A (zh) * 2012-10-09 2014-04-09 昆达电脑科技(昆山)有限公司 具有双usb接口的电子装置
KR102149768B1 (ko) 2014-04-29 2020-08-31 삼성전자주식회사 불휘발성 메모리 시스템
TWI658402B (zh) * 2017-07-20 2019-05-01 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
JP7158965B2 (ja) * 2018-09-14 2022-10-24 キオクシア株式会社 メモリシステム
US11749335B2 (en) * 2020-11-03 2023-09-05 Jianzhong Bi Host and its memory module and memory controller

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0844628A (ja) * 1994-08-03 1996-02-16 Hitachi Ltd 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法
EP1209568A1 (en) * 1999-02-22 2002-05-29 Hitachi, Ltd. Memory card, method for allotting logical address, and method for writing data
JP4059473B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
JP4061272B2 (ja) * 2002-01-09 2008-03-12 株式会社ルネサステクノロジ メモリシステム及びメモリカード
EP1764803A1 (en) * 2005-09-09 2007-03-21 STMicroelectronics S.r.l. Memory architecture with serial peripheral interface

Also Published As

Publication number Publication date
US20090300271A1 (en) 2009-12-03
US7975096B2 (en) 2011-07-05
TW200949850A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
TWI373773B (en) Storage sysetm having multiple non-volatile memory, and controller and access method thereof
US10949091B2 (en) Memory controllers, memory systems, solid state drives and methods for processing a number of commands
KR101702280B1 (ko) 명령어 큐잉
US8473811B2 (en) Multi-chip memory system and related data transfer method
TWI512476B (zh) 用以控制非依電性記憶體裝置中之操作之方法以及相關電腦程式產品、電腦可讀儲存媒體、記憶體裝置、及主機裝置
EP2377028B1 (en) Modifying commands
US8862963B2 (en) Nonvolatile memory, memory controller, nonvolatile memory accessing method, and program
US9792072B2 (en) Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system
US20100318724A1 (en) Flash memory control circuit, flash memory storage system, and data transfer method
US10762003B2 (en) State change in systems having devices coupled in a chained configuration
US8060669B2 (en) Memory controller with automatic command processing unit and memory system including the same
JP2011517789A (ja) 直接実行制御機能とストレージ機能が複合された大容量保存装置
WO2012166531A2 (en) Apparatus including memory system controllers and related methods
JP2007087388A (ja) メモリコントローラ及びそれを含んだデータ処理システム
CN105138470A (zh) 一种多通道nand flash控制器
US20100218064A1 (en) Semiconductor memory device incorporating controller
TW200910371A (en) NAND interface
US20110258372A1 (en) Memory device, host device, and memory system
US9037842B2 (en) Booting in systems having devices coupled in a chained configuration
CN101609712B (zh) 具有多非易失性存储器的存储系统及其控制器与存取方法
US20100037003A1 (en) Flash memory control apparatus having signal-converting module
TWI474254B (zh) 用於在一記憶體系統中執行命令的方法與裝置及資料儲存系統
TWI375961B (en) Multi non-volatile memory chip packetaged storage system and controller and access method thereof