TWI361480B - Semiconductor device having multiple die redistribution layer and method of making the same - Google Patents

Semiconductor device having multiple die redistribution layer and method of making the same Download PDF

Info

Publication number
TWI361480B
TWI361480B TW096150649A TW96150649A TWI361480B TW I361480 B TWI361480 B TW I361480B TW 096150649 A TW096150649 A TW 096150649A TW 96150649 A TW96150649 A TW 96150649A TW I361480 B TWI361480 B TW I361480B
Authority
TW
Taiwan
Prior art keywords
die
semiconductor
semiconductor die
bond pads
redistribution layer
Prior art date
Application number
TW096150649A
Other languages
English (en)
Other versions
TW200847367A (en
Inventor
Hem Takiar
Shrikar Bhagath
Original Assignee
Sandisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/617,689 external-priority patent/US7560304B2/en
Priority claimed from US11/617,687 external-priority patent/US7791191B2/en
Application filed by Sandisk Corp filed Critical Sandisk Corp
Publication of TW200847367A publication Critical patent/TW200847367A/zh
Application granted granted Critical
Publication of TWI361480B publication Critical patent/TWI361480B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

^61480 九、發明說明： 【發明所屬之技術領域】 本發明之具體實施例係關於一種用於半導體裝置之多曰曰 粒重新分配層及其形成方法。 曰9 【先前技術】 可攜式消1性電子元件的強勁需求增長正推動著對高容 量儲存裝置的需要。非揮發半導體記憶體裝置（例如，快 閃記憶體儲存卡）愈來愈廣泛地運用以滿足對數位資訊儲 存及交換之日益增長需求。其可構性、多樣性及堅固耐用 的設計及其高度可靠性與大容量，使得此類記憶體裝置十
分適合用於各式各樣的電子裝置，包括例如數位相機、數 位音樂播放器、視訊遊戲控制台、PD 儘管已知有各式各樣的封裝組態，但快=:存卡 通常可製造成封裝㈣統（SiP)或多晶粒模組（mcm)，其中 複數個晶粒係、固定於—基板上。基板通常可能包括一剛 性、介電基底，其具有蝕刻於一或兩側上的一導電層。電 性連接係形成於晶粒與該（等）導電層之間形成，而該（等） 導電層提供一電引線結構用於將晶粒連接至一主裝置。一 旦於晶粒與基板間完成電性連接後’ 一般便將該裝配件包 覆於一模製化合物内以提供一保護性封裝。 一一習知半導體封裝20之一俯視圖（沒有模製化合物）如圖 1所示〃型封裝包括附著至一基板26的複數個半導體晶 粒，例如晶粒22及24。在晶粒製程期間可於半導體晶粒 22、24上形成複數個晶粒接合墊2卜同樣地，複數個接觸 127828.doc 1361480 墊3〇可形成於該基板上。晶粒22可附著至基板％，接著晶 粒24可固定至晶粒22。接著藉由在個別晶粒接合墊u與接 觸墊3 0對之間黏附線接合3 2將兩個晶粒電性耦合至該基 板。 在該半導體封裝n的空間非常珍貴m曰曰粒係經常 沿二相鄰侧形成有接合墊，例如圖丨中在晶粒24上所示。 然而，由於明顯的真實狀況限制，可能僅沿一晶粒邊緣在 基板上存在用於線接合連接的地方。因而，在圖丨中，沿 基板26之邊緣34不存在任何接觸墊用於連接晶粒接合墊 2 8 a 〇 處理此情形的一已知方法係透過使用形成於一半導體晶 粒上的一重新分配層。在製造一半導體晶粒並將其從該晶 圓切割之後’該晶粒可能會經歷一程序，纟中將導電跡線 及接合墊（圖1，跡線38及接合墊40)形成於該晶粒頂部表面 上。一旦形成，該等跡線38及接合墊28a便可由一絕緣物 覆蓋，僅曝露新形成晶粒接合墊4〇。該等跡線38連接現有 aa粒接合墊28a與新形成晶粒接合墊4〇以有效地重新定位 該等晶粒接合墊至一具有一插腳輸出連接至該基板的晶粒 邊緣。額外接觸墊30可形成於該基板上以允許在該基板與 該等接合墊28a之間的電性連接。額外接觸墊3〇可與剩餘 接觸墊30並排形成，如先前技術圖1所示。或者，存在可 用空間時，該等額外接觸墊可與該等剩餘接觸墊交錯，如 先前技術圖2所示。 隨著半導體製造創新不斷增加半導體晶粒信號能力，傳 127828.doc 1361480 輸該等信號至基板之能力已變成一限制因素。經常，只不 過在基板上用於接觸塾的地方不足以支援來自一半導體晶 粒的所有插腳輸出連接。當使用一重新分配層來重新部署 來自一晶粒之一侧之晶粒接合墊至已具有接合墊之另一側 時，發現用⑤基板接觸塾之空間冑成一愈來愈大的問題。 參考先前技術圖3，因此進一步已知沿一第一晶粒（例如晶 粒24)提供一虛設"跳線"晶粒5〇。晶粒5〇可能只是一矽或其
他材料塊，沒有内部電路，但在其表面上具有接合墊W。 如圖3所不，線接合32可連接在該第一晶粒上的晶粒接合 塾28a與在該虛設晶粒上的晶粒接合塾52，接著線接合二 可連接晶粒接合㈣與基板上的該等接觸㈣。在跳線晶 粒50上的該等接合墊52係用以沿具有用於接觸墊之地方的 基板邊緣有效地重新部署第一晶粒24上的接合墊Ma至一 位置。
先前技術圖4係圖3所示之跳線晶粒配置之—邊視圖，气 配置係囊封於一模製化合物56内以形成一完成半導體封； 6〇。如所示’輕合晶粒24及50的該等線接合32延伸於晶粒 24及5〇之該等表面上方。雖'然已知短版線接合，例如逆向 接合，但此類短版線接合技術在晶粒24與5〇之間的線接人 背景下不可用。儘管已知使用一重新分配層來將該等晶： 接合墊2 8 a從晶粒2 4之第—側重新分配至晶粒2 4相鄰晶粒 50側，但仍需要—跳線接合導線以電性輕合晶粒2…〇。 如同在基板上的空間考量，還存在減少半導體封裝厚度 之動力。齡目前半導體晶粒可能相當細薄(小於—千分 127828.doc 1361480 之一时），但在上述跳線晶粒配置中所f之導線p 使得此配置對於低厚度封裝並不實際。因此需 基板之-側具有足夠插腳輸出位置之低厚 ^沿一 【發明内容】 、方案。 本發明之一具體實施例係關於一種用於半導體裝置之夕 晶粒重新分配層及其形成方法。在一具體實施例二：: 晶圓上製造半導體晶粒之後並在從該晶圓切割之前，
半導體晶粒係一起組對且-重新分配層可形成於該晶粒對 上。該重新分配層可用於將接合塾之至少一部分從該對中 的第-晶粒重新分配至該對中的一第二晶粒。在各對中的 -晶粒將會係一工作晶粒而在各對中的另一晶粒將會係一 虛設晶粒。會至少部分犧牲在該虛設晶粒上在該重新分配 層下面的積體電路功能。
該重新分配層可藉由在_光微影程序中分層並㈣連續 介電及金屬層來形成於該晶粒對上。在完成時，在該工作 晶粒上的一或多冑晶粒接合塾彳重新分配至在該虛設晶粒 上具有一用於接合至一基板之插腳輸出位置的位置。例 如，在一半導體晶粒沿兩邊緣包括襯墊，但在該基板上僅 沿該等邊緣之一邊緣具有用於插腳輸出連接之地方時，沿 剩餘邊緣的該等接合墊可重新部署至該虛設晶圓，在該虛 設晶圓處可捿著將其線接合至該基板。應明白，在來自該 對之第一半導體晶粒上任一位置的晶粒接合墊可藉由在晶 圓級橫跨該晶粒而形成的一重新分配層來重新分配至在該 對之第二半導體晶粒上的任一位置。 127828.doc -9- 在形成該重新分配層之後，可從該晶圓切割該半導體晶 粒各阳粒對作為一單一組件來加以切割。該晶粒對可連 同或多個其他半導體晶粒一起固定於_基板上。其後， 可將晶粒對之該等晶粒接合塾線接合至該基板並囊封該半 導體晶粒及基板以形成一半導體封裝。在多個具體實施例 2 ’該封I可用作-快閃記憶體裝置，其中該工作晶粒係 一控制器，例如一ASI(:^亦預期其他半導體裝置。 【實施方式】 現將參考圖5至25說明本發明之多個具體實施例，立係 關於-種用於半導體裝置之多晶粒重新分配層及其形成方 '、應月白本發明可採用許多不同形式來加以具體化，並 且不應視為受限於本文中所提出的具體實施例。而是，該 些具體實施例係提供，使得本揭示案療於完善且完整，並 可向習知本技術者完全傳達本發明。確切而言，本發明意 在涵蓋該些具體實施例之替代、修改與等效方案，其係包 含在隨附申請專利範圍所界定之本發明之範嘴與精神内。 此外，在以下本發明的詳細說明中，提出許多特定細節以 便能透徹明白本發明。然而，習知此項技術者將會明白， 即使無此類待定細節亦可實施本發明。 現在參考圖5，顯示一半導體晶圓1〇〇之一俯視圖，該半 導體晶圓包括複數個半導體晶粒1〇2。在晶圓1〇〇上的各半 導體晶粒102已經處理以包括一積體電路，如此項技術中 所習知，該積體電路能夠執行一指定電子功能。在晶圓 100上的所有半導體晶粒i 02可能具有相同積體電路，但預 I27828.doc 1361480 期在替代性具體實施例中，$同晶粒可能具有不同積體電 路。如此項技術中所習知，可在晶圓製造期間測試該等個 別積體電路以識別損壞或劣質晶圓，如圖5中陰影所示。 在完成晶圓製造測試之後，正常情況下’各晶粒ι〇2將 每被切割成個別晶粒，其後裝配成一半導體封裝。然而 依據本發明之一具體實施例，在晶圓100上的相鄰晶粒102 組對，然後在該等晶圓對表面上形成一重新分配層，如下 所解釋。如圖6所示，在一列内的相鄰晶粒可組對以在該 晶圓上形成組對晶粒行（如圖6中交替行陰影所示）。儘管其 後所述的本發明具體實施例包括晶粒對，但應明白兩個= 上晶粒可分組在一起，其後可在個別群組内橫跨所有晶粒 上形成一單一重新分配層。在此類具體實施例中在一群 組内的列及/或行數可能變化。 在具體實施例中’其中按對分組半導體晶粒ι〇2，在各 對中的-晶粒將會係工作晶粒购而在各對中的另一晶粒 將會係-虛設晶粒職。如其後所解釋，當在該虛設晶粒 上形成該請分配層時’會至少部分犧牲在該虛設晶粒上 該重新分配層下面的積體電路之功能。 在多個具體實施例中，決定在該晶圓上如何安排該重新 分配層可部分基於劣質晶圓之數目及位置來最大化用作虛 設晶粒之劣質晶圓之# B . , , i 圓之數目。例如，在圖6内具體實施例 中在各曰曰粒對中，左邊晶粒可能係工作晶粒而右邊晶粒 可能係虛設晶粒（在替代性具體實施例中可能不同）。如圖6 所示，藉由選擇定位該I作及虛設晶粒之料行，在七個 127828.doc 1361480 劣質晶粒中的五個劣質晶粒將會用作虛設晶粒，且僅兩個 另質晶粒係定位作為工作晶粒。在本發明之具體實施例 中，如何安排該等組對晶粒行之決策可獨立於劣質晶粒位 置而作出。 以下將相對於圖7之流程及圖8至21之個別俯視圖及邊視 圖來解釋在各晶粒對及從其所形成之半導體裝置上形成一 重新分配層之程序。下列說明應用於在晶圓1〇〇上的所有 組對晶粒。圖8及9之俯視圖及邊視圖顯示來自晶圓1〇〇的 一晶粒對11〇，其包括一對半導體晶粒1〇23及1〇21^各半 導體晶粒购、102b可能包括在晶粒之一表面上曝露的複 數個晶粒接合墊112，用於將晶粒電性耦合至一基板或其 他組件。施加以下所解釋之重新分配層之前，在該半導體 晶粒表面上所形成的該等晶粒接合墊112可稱為内部接合 墊。在所示具體實施例中，各半導體晶粒1〇2&、1〇孔沿二 相鄰邊緣包括内部接合墊。應明白，在替代性具體實施例 中，各半導體晶粒102a、l〇2b可能沿一單一邊緣、沿二相 對邊緣、沿三個邊緣或在所有四個邊緣周圍而形成有晶粒 接合墊112。 現在參考圖7之流程及圖10&n之俯視圖及邊視圖，在 一步驟200中，可施加一鈍化層114至半導體晶粒對^〇以 覆蓋在晶粒102a、102b上的所有接合墊112。鈍化層ιΐ4可 能係在一已知程序中施加的任一數目介電材料，例如光可 疋義苯並環丁烧或其他已知適當材料。 現在參考圖12及13之該荨俯視圖及邊視圖，在一步驟 127828.doc 1361480 202中，可能蝕刻鈍化層114以曝露半導體晶粒1〇2a上的所 有晶粒接合墊112。在半導體晶粒102b上的該等晶粒接合 墊112仍由鈍化層114所覆蓋。可使用已知光微影及蝕刻技 術來蝕刻鈍化層114以曝露在半導體晶粒1〇2a上的晶粒接 合墊112。 現在參考圖14及15，在步驟204中，可沈積一電性導體 於步驟202之蝕刻程序中所曝露的該等晶粒接合墊112上。 该電性導體可能（例如）係金、鋁、銅、鎳或其合金。在使 用（例如）金之具體實施例中，可沈積一阻障金屬於該等接 合墊與該金層之間以增強接合及傳導屬性。電性導體ιΐ6 可藉由已知沈積程序（例如喷濺）而施加於接合墊112上。一 旦已施加該金屬導體，可拋光半導體晶粒對丨1〇之上表面 以提供一均勻、平直表面。 現在參考圖16及17,在步驟206令，可將一金屬層施加 於半導體晶粒對110之頂部表面上，接著加以光微影處理 以定義在半導體晶粒l〇2b上的複數個晶粒接合墊12〇與複 數個電性跡線124。言亥等電性跡、線124延伸於晶粒i〇U的 特定晶粒接合塾112與在晶粒獅上的該等新形成晶粒接 合墊120之間並（經由連接襯墊i 12上的電性導體丨丨幻電性耦 合其。特定言之，耦合至跡線124的在晶粒1〇2&上的該等 晶粒接合墊112係該等欲從工作晶粒1〇以重新分配至虛設 晶粒102b上該等接合墊120之晶粒接合墊。在所示具體實 施例中，沿半導體购之左邊邊緣的所有晶粒接合塾ιΐ2 係重新^位至半導體晶粒1()213之底部邊緣。如以下所將解 127828.doc 1361480 釋的’在半導體晶粒102a上其他位置處的晶粒接合塾可重 新分配至在半導體晶粒102b上的其他位置。 現在參考圖18及19，在步驟210中，可接著將一第二鈍 化層130施加至半導體晶粒對110之頂部表面以覆蓋所有電 性導體116、晶粒接合塾120及金屬跡線124。鈍化層130可 能與上述鈍化層114相同。 現在參考圖20及21，在步驟212中，可蝕刻鈍化層13〇以 曝露半導體晶粒對110上的該等晶粒接合塾之最終位置。 例如’在所示具體實施例中，可使用已知光微影及蝕刻技 術來蝕刻鈍化層130以曝露沿半導體晶粒102a之底部邊緣 的電性導體116與在半導體晶粒l〇2b上的該等晶粒接合塾 120。沿晶粒i〇2a之左邊緣的該等電性導體丨16可保持嵌入 於鈍化層130内並由其覆蓋。在上述步驟之後在該重新分 配層表面處所曝露之該等電性導體116及接觸墊120可稱為 外部接合墊。 上述步驟206及2 10導致該等電性導體！ 16形成高度不同 於外部接合墊120的外部接合墊。現在參考圖16及17，在 步驟206中施加並圖案化以定義跡線124及晶粒接合墊ι2〇 之金屬層還可沿晶粒1 〇2a之底部邊緣施加於該等電性導體 116上。在此類具體實施例中，在施加（步驟2丨〇)並蝕刻（步 驟212)鈍化層13〇之後，在晶粒1〇2&及1〇21?上的該等外晶 粒接合塾之該等最終位置可能均處於相同高度。 上述步驟係用於在晶圓級在相鄰晶粒對上形成一重新分 配層以將該等晶粒接合墊從一晶粒重新分配至下一晶粒的 127828.doc •14- 1361480 許多可能程序之一。而且，圖8至21顯示一特定具體實施 例，其中沿晶粒1 〇2a之一第一邊緣的晶粒接合塾係重新分 配至晶粒102b之一第二邊緣。應明白，使用上述或其他重 新分配層程序步驟，可藉由在晶圓級所形成橫跨晶粒上的 一重新分配層來將來自在一第一半導體晶粒上任一位置之 晶粒接合墊重新分配至在一第二半導體晶粒上的任一位 置。例如’圖22顯示一半導體晶粒1 〇2a之一俯視圖，該半 導體晶粒初始具有沿該晶粒之三個邊緣形成的晶粒接合 墊。使用上述製程步驟，可將在晶粒1 〇2a上的晶粒接合墊 136之一行重新分配至接合墊12〇及晶粒1〇2b。預期其他可 能組態。 在上述步驟中，在形成該重新分配層之後，不使用在虛 δ曼晶粒1 02b上的任何内部接合墊丨丨2 ^然而，在替代性具 體實施例中，並非在虛設晶粒1 〇2b上的所有接合墊112均 可不使用。在虛設晶粒l〇2b上的一些内部接合塾還可電性 耦合至虛設晶粒102b上的外部接合墊（或重新分配至另一 晶粒），其中存在可用於基板的一插腳輸出位置。在此類 具體實施例中，虛設晶粒l〇2b可服務於兩個功能。晶粒 i〇2b可提供外部接合墊，其用作用於工作晶粒1〇2&上該等 内部接合點的重新分配點。晶粒〗02b還可至少部分地作為 一工作晶粒來操作，其中來自晶粒1〇213上積體電路之信號 係傳導至該基板。 現在參考圖23，在完成上述步驟之後，在各別晶圓對上 形成該重新分配層之後，可在一步驟214中切割該半導體 127828.doc •15- 曰曰圓100。如虛切割線140所示，各晶粒對11〇可切割成一 單組件。如上所示，上面形成一單一重新分配層的一晶 粒群組可能係一列及兩行，但在替代性具體實施例中，一 起切割的晶粒群組可能包括其他數目的列及/或行。 現在參考圖24，在步驟216中，晶粒對110可固定於—起 批次處理的一基板160面板之一基板16〇上。晶粒對ιι〇可 能係固定於一基板160上的唯一晶粒’或晶粒對ιι〇可能係 與一或多個額外晶粒162—起固定至基板16〇 ,如圖以所 示。其後，在步驟218,可在一已知線接合程序中使用線 接合16 6將在晶粒對i〗〇及任一其他晶粒上的該等外部晶粒 接合墊可線接合至基板160上的接觸墊164。在多個具體實 施例中，該晶粒及基板一起可用作一快閃記憶體裝置，其 中晶粒102a係諸如一AISC的一控制器，晶粒⑺孔係用於重 新分配來自晶粒l〇2a之接合墊之虛設晶粒而晶粒162係一 快閃記憶體晶粒。在替代性具體實施例中，晶粒對丨1〇可 能係其他控制器及虛設晶粒，而在替代性具體實施例中， 該晶粒及基板一起可能係其他快閃記憶體裝置。 如本發明之先前技術中所解釋，在一些封裝組態中，僅 沿一半導體晶粒之一單一邊緣存在用於插腳輸出位置的地 方。如圖24中所示，施加至半導體晶粒對11〇之重新分配 層有效地將來自晶粒l〇2a之該等接合墊重新分配至晶粒 102b上的一位置，在此處可將其容易地接合至基板16〇。 圖24所示之半導體晶粒對丨10、半導體晶粒162及基板16〇 之相對長度及相對寬度僅供作為範例並在本發明之替代性 127828.doc •16- 1361480 具體實施例中可廣泛變化。 如圖25所示，在依據上述具體實施例之任一具體實施例 形成堆疊晶粒組態之後，可在步驟220將包括該等個別半 導體封裝之基板面板包覆於模製化合物168内，並在步驟 222從該面板加以切割，以形成一完成半導體晶粒封裝 1 7 0。模製化合物1 6 8可能係一已知環氧樹脂，例如其可購 自 Sumitomo Corp.與 Nitto Denko Corp.，二公司總部均位 於曰本。其後，可在步驟224視需要地將完成封裝17〇封閉 於一蓋子内。 前述本發明的詳細說明係為了例示及說明而提供。其並 不希望包攬無遺、或將本發明限於所揭示的精確形式。在 以上教導的啟發下，可有許多修改及變更。選擇所述具體 實施例係為了能最佳解釋本發明之原理及其實際應用因 使驾*此項技術者能夠採用各種具體實施例及各種適合 冓“特疋用途的修改來最佳地利用本發明。希望由隨附 申請專利範圍來界定本發明之範疇。 【圖式簡單說明】 包括一半導體晶粒之習知半導體封裝之一俯視 圖^半導體晶粒具有一重新分配層以將晶粒接合墊從一 第-邊緣重新分配至該晶粒之一第二邊緣。 圖2係一包括_ 曰9粒之習知半導體封裝之一俯視圖，該 晶粒具有_ 4tn t 圖之具有替代性基板接觸墊配置之重新分 配層。 圖3係一習山、於 +導體封裝之一俯視圖，其包括一跳線晶 127828.doc -17- 1361480 粒與跳線接合導線用於重新分配一工作晶粒之該等接合 塾0 圖4係先前技術圖3所示之一習知半導體封裝之一邊視 圖。 圖5及6係依據本發明使用之一半導體晶圓之俯視圖。 圖7係依據本發明之一具體實施例由此形成之一重新分 配層及半導體裝置之製造步驟之一流程。 圖8係來自圖5及6所示之晶圓之一半導體晶粒對之—俯 視圖。 圖9係透過圖8中線9至9之一斷面圖。 圖10係依據本發明之一具體實施例在形成該重新分配層 中在一第一步驟之後該半導體晶粒對之一俯視圖。 圖11係透過圖10中線11至11之一斷面圖。 圖12係依據本發明之一具體實施例在形成該重新分配層 中在一第二步驟之後該半導體晶粒對之一俯視圖。 圖13係透過圖12中線13至13之一斷面圖。 圖14係依據本發明之一具體實施例在形成該重新分配層 中在一第一步驟之後s亥半導體晶粒對之一俯視圖。 圖15係透過圖14中線15至15之一斷面圖。 圖16係依據本發明之一具體實施例在形成該重新分配層 中在一第一步驟之後該半導體晶粒對之一俯視圖。 圖17係透過圖16中線17至17之一斷面圖。 圖18係依據本發明之一具體實施例在形成該重新分配層 中在一第一步驟之後該半導體晶粒對之—俯視圖。 127828.doc •18- 1361480 圖19係透過圖丨8中線19至19之一斷面圖。 圖2 0係依據本發明之一具體實施例在形成該重新分配層 中在一第一步驟之後該半導體晶粒對之一俯視圖。 圖21係透過圖2〇中線21至21之一斷面圖。 圖22係依據本發明在一晶粒對上一重新分配層之一替代 性具體實施例之一俯視圖。 圖23係依據本發明之一具體實施例包括一形成其上之重 新分配層之半導體晶圓之一俯視圖。 圖24係一半導體封裝之一俯視圖，其包括一製造以包括 一重新分配層之晶粒對。 圖25係依據本發明之一具體實施例具有一具有一重新分 配層之晶粒對之一半導體封裝之一邊視圖，該晶粒對係囊 封於一模製化合物内。 【主要元件符號說明】 20 習知半導體封裝 22 晶粒 24 晶粒 26 基板 28 晶粒接合墊 28a 接合墊 30 接觸墊 32 線接合 34 基板2 6之邊緣 38 跡線 127828.doc -19- 1361480
40 接合墊 50 虛設"跳線”晶粒 52 接合墊 56 模製化合物 60 完成半導體封裝 100 半導體晶圓 102 半導體晶粒 102a 工作晶粒 102b 虛設晶粒 110 晶粒對 112 晶粒接合墊 114 鈍化層 116 電性導體 120 接合墊 130 第二鈍化層 136 晶粒接合墊 160 基板 162 晶粒 164 接觸墊 166 線接合 168 模製化合物 127828.doc ·20·

Claims (1)

  1. 、申請專利範圍·· 一種半導體裝置，其包含： 第096150649號專利申請案 中文申請專利範圍替換本(100年12月） 丨。胡〜日修(美)正替換頁 第一半導體晶粒’其具有：内部電路、一第一組内 邹接合墊，其係電性連接至該第一半導體晶粒之内部電 略、及一第一邊緣； 第一半導體晶粒，其具有：内部電路、一第二組内 邹接合墊，其係電性連接至該第二半導體晶粒之内部電 路、及一第二邊緣，其相鄰該第—半導體晶粒之該第一 邊緣；以及 -重新分配層，其係形成於該第一及第二半導體晶粒 之表面上並包括： -組外部接合墊，其係在至少該第二半導體晶粒上 用於電性連接該第一半導體晶粒與一外部裝置， 一電性連接，其係在該第一半導體晶粒上的該第一 組内部接合塾之-内部接合墊與在該第二半導體晶粒 上的该組外部接合墊之一外部接合墊之間；以及 在該第二半導體晶粒上的該第二組内部接合墊之至 少大多數的内部接合塾不具有接至—外部裝置的電性 2·如請求項!之半導體裝置，在至少該第二半導體晶粒上 的该組外部接合墊進-步包含在該第-半導體晶粒上的 外部接合塾。 3. 如請求項1之半導體裝置，該第一及第 從半導體晶圓切割成一單一組件。 二半導體晶粒係 J27828-1001202.doc π% Μ ·ν0修波)正替換頁 •如請求項i之半導體裝置，其中該第二+導體晶粒之該 第二組内部接合墊均不具有一至一外部裝置之電性連 : 接。 1 5· t請求項i之半導體裝置，其中該重新分配層之該組外 部接合墊能夠經由線接合至該組外部接合墊的電性引線 來連接至一主裝置。 6. 如請求項5之半導體裝置，其中該電性引線係低環狀線 接合β 7. 如請求項丨之半導體裝置，其中該重新分配層之該組外 部接合墊能夠經由焊接至該組外部接合墊的焊球來連接 至一主裝置。 8. 如請求項1之半導體裝置，其中該第一半導體晶粒係一 微處理器。 9. 如請求項1之半導體裝置，其中該第一半導體晶粒係一 特定應用積體電路。 10·如請求項1之半導體裝置，其中該第一半導體晶粒係一 快閃記憶體電路。 u. —種形成一半導體裝置之方法，其包含下列步驟： (a) 在一晶圓上形成複數個半導體晶粒； (b) 施加一重新分配層至該晶圓上的一對鄰接半導體晶 粒，該重新分配層重新部署在該對之第一半導體晶粒上 的一接合墊至在該對之第二半導體晶粒上的—接合墊； 以及 (c) 一起切割該第一及第二半導體晶粒作為一單一組 127828-1001202.doc 件。 12. 如請求項11之方法，施加一重新分配層至該晶圓上的一 對鄰接半導體晶粒之該步驟（b)包含犧牲該第二半導體晶 粒内的電路功能之步轉。 13. 如凊求項11之方法，其進一步包含從該晶圓切割不包括 該第一及第二半導體晶粒之一第二群組半導體晶粒之步 驟（d) ’該第二群組半導體晶粒包括以三列三個半導體晶 粒的九個鄰接半導體晶粒，該步驟（d)包含將該第二群組 半導體晶粒切割成九個分離半導體晶粒之步驟。 14. 如請求項π之方法，其進一步包含在一主裝置上固定該 對切割的第一及第二半導體晶粒之步驟（e)。 15. 如請求項14之方法，其進一步包含電性連接在該第二半 導體晶粒上的接合墊至該主裝置之步驟（f)。 16. 如請求項15之方法，該步驟（f)包含附著一線接合環至該 第一半導體晶粒上接合塾之步驟。 17. 如請求項15之方法，該步驟⑴包含附著一焊球至該第二 半導體晶粒上接合墊之步驟。 18. 如請求項14之方法，其進一步包含囊封至少該第一及第 一半導體晶粒於一模製化合物内之步驟（g)。 127828-1001202.doc
TW096150649A 2006-12-28 2007-12-27 Semiconductor device having multiple die redistribution layer and method of making the same TWI361480B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/617,689 US7560304B2 (en) 2006-12-28 2006-12-28 Method of making a semiconductor device having multiple die redistribution layer
US11/617,687 US7791191B2 (en) 2006-12-28 2006-12-28 Semiconductor device having multiple die redistribution layer

Publications (2)

Publication Number Publication Date
TW200847367A TW200847367A (en) 2008-12-01
TWI361480B true TWI361480B (en) 2012-04-01

Family

ID=39577691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096150649A TWI361480B (en) 2006-12-28 2007-12-27 Semiconductor device having multiple die redistribution layer and method of making the same

Country Status (4)

Country Link
EP (1) EP2156468B1 (zh)
AT (1) ATE518245T1 (zh)
TW (1) TWI361480B (zh)
WO (1) WO2008083133A2 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789816A (en) * 1996-10-04 1998-08-04 United Microelectronics Corporation Multiple-chip integrated circuit package including a dummy chip
US6008533A (en) * 1997-12-08 1999-12-28 Micron Technology, Inc. Controlling impedances of an integrated circuit
JP3590039B2 (ja) * 2002-07-24 2004-11-17 沖電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2008083133A2 (en) 2008-07-10
TW200847367A (en) 2008-12-01
EP2156468B1 (en) 2011-07-27
EP2156468A2 (en) 2010-02-24
WO2008083133A3 (en) 2008-09-12
ATE518245T1 (de) 2011-08-15

Similar Documents

Publication Publication Date Title
US7326592B2 (en) Stacked die package
US9698080B2 (en) Conductor structure for three-dimensional semiconductor device
US7737003B2 (en) Method and structure for optimizing yield of 3-D chip manufacture
WO2017034654A1 (en) Independent 3d stacking
US8101461B2 (en) Stacked semiconductor device and method of manufacturing the same
TW201434132A (zh) 包含交錯階梯形半導體晶粒堆疊之半導體裝置
US7560304B2 (en) Method of making a semiconductor device having multiple die redistribution layer
CN109935562B (zh) 包括可选垫互连件的半导体装置
TW201209977A (en) Semiconductor device and method of forming RDL wider than contact pad along first axis and narrower than contact pad along second axis
US7518211B2 (en) Chip and package structure
TW200805620A (en) Method of packaging a plurality of integrated circuit devices and semiconductor package so formed
US7791191B2 (en) Semiconductor device having multiple die redistribution layer
KR101624855B1 (ko) 멀티칩 모듈 타입의 웨이퍼 레벨 팬아웃 패키지 및 이의 제조 방법
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
US9741680B1 (en) Wire bond through-via structure and method
US20090146299A1 (en) Semiconductor package and method thereof
CN100552942C (zh) 具有无源元件的连接模块构造及其制造方法
TWI361480B (en) Semiconductor device having multiple die redistribution layer and method of making the same
TWI277184B (en) Flip-chip leadframe type package and fabrication method thereof
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
KR101659354B1 (ko) 반도체 패키지 및 이의 제조 방법
US20110006412A1 (en) Semiconductor chip package and method for manufacturing thereof and stack package using the same
US20230209842A1 (en) Memory system packaging structure, and method for forming the same
JP4452767B2 (ja) 半導体装置およびその製造方法
JP2005109419A (ja) 三次元半導体集積回路装置