TWI360964B - Serialization/deserialization for use in optoelect - Google Patents

Serialization/deserialization for use in optoelect Download PDF

Info

Publication number
TWI360964B
TWI360964B TW096142119A TW96142119A TWI360964B TW I360964 B TWI360964 B TW I360964B TW 096142119 A TW096142119 A TW 096142119A TW 96142119 A TW96142119 A TW 96142119A TW I360964 B TWI360964 B TW I360964B
Authority
TW
Taiwan
Prior art keywords
data
clock
array
signal
channel
Prior art date
Application number
TW096142119A
Other languages
English (en)
Other versions
TW200830742A (en
Inventor
Christopher R Cole
Original Assignee
Finisar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Finisar Corp filed Critical Finisar Corp
Publication of TW200830742A publication Critical patent/TW200830742A/zh
Application granted granted Critical
Publication of TWI360964B publication Critical patent/TWI360964B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/04Distributors combined with modulators or demodulators
    • H04J3/047Distributors with transistors or integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Optical Communication System (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

1360964 九、發明說明: 【發明所屬之技術領域】 .本發明係關於用於高速資料傳輪之 m -L· u - '、、、先及裝置,尤其係關於 一種具有共旱魏的驗高速資料_之_及裝置 效地對來自於主機(如媒體接入控制麥f 、.、 ’、; T , 一 制裝置,讯框器或前向錯誤更 正疼理裔)之多個資料訊號進行處理。 ' 【先前技術】 電腦與網路技術已然改變了這個世界嘴著透過網路進行通 訊之消息触日倶增’高速籠已變料妓要。錄高速資料 傳送網路依光辄”以及敏之健,從耐光纖上以光 學訊號之形式傳輸並接收數位資料。因此,小至小型局部區域網 路’大至網_路之樞鏈路,光學網路已叙地朗於高速網路。 、典型地,在上述網路帽料傳輸須透過-光學發射機(此處 v及如·-電光換能器)而執行,上述光學發射機可例如:一雷 射為或-發光二極體(Light Emitting Di〇de ; led )。當由電流經 過時’該電光換能||發^光,且所發出光之強度為電流大小之函 數。貝料之接收通常透過光學接收機(此處涉及如:—光電換能 益)而執行,上述光學接收機可以為一光電二極體。^匕光電換能 裔接收光而產生-電流,且所產生電流之大小為所接收光強度之 函數。上述電光換能器與錢換能H通常被整合於-光電設備, 如—光學收發器。 1360964 在很多光電裝置結構中,於光纖上傳送光訊號之信令率高於 從應用電訊號之線路卡接收電訊號之信令率。這種信速率之差里 需要上述設備在較高之光學資料率與較低之電資料率之間進行轉 化。此種裝置之範例如符合300插腳多重來源協議(MSA)外形 格局標準或XENPAK (萬兆以太網路介面收發器積體封幻外形 格局標準之裝置。執行上述功能之積體電路元件被稱為串化器或 解串化器,通常也被稱為串化器/解串化器。 上述串化器/解串化器之串化器部分接收來自於線路卡具有一 第-信令率之兩路或多路並行資料訊號並以第二訊號速率輸出一 路或多路串行資料訊號。雖然輸出串行資料訊號所傳送之資料之 總量不變,但是輸出串行資料信令之數量通常小於輸人之並行資 料U之數里。因此’上述並行資料訊號其中之—之訊號率低於 串行貢料訊歉峨率。為了完成上述賴,上料化器係包含: 令脈與資料A原換組(cl〇ck and data recovery ; CDR)和/或延 遲鎖定迴路(delay lGek lGGp; DLL )_於在各輸人f騎路() 上接收來自線路卡之資料。上述串化器通常係包含:一時脈倍增 單元(dock multiplier触;CMU),係用於合成串行資料訊號率 所需之高速率時脈.;以及—多卫器,該多工器之比率為Μ],係 f於對職輸人並行資料通路進行多玉操作為-輪出串行訊號。 田串U% Μ個輸人並行資料訊號為—個輸出串行資訊訊號 時’亚行育料號率為串行資料訊號率之_。誠然,上述μ條 1360964 輸入並行資料通路也可被複用於x條輪出串行資料通路上, X小於Μ ’在這種狀对並㈣料喊⑽串行資料訊號率之 細。此處〆單訊道串化^係為對多訊道訊號執行多工 .使其成為單赠赠之串㈣,啊,〃纽道串化器〃、 多訊道峨執行h操作使其成林少於兩路喊之少數 號之串化器。 、讯 上述串化器/解串化器之解串化器部分所執行之功能與由串化 器職行之魏減。簡串化B部分係包含-輸人時脈資 原器該k脈貝料復原器係用於對串行資料流時脈進行復原 解串化器部分還可包含—輸人觸發器,其中,上述串行資料按二 脈被輸入該輸人觸發器、。之後,配置_ 1:M (或χ:Μ)解多工器了 备、用於對-個(或又個)串行資料流進行解多工操作以使1成為 電子㈣流。―〃單訊道解串儲〃係指―解串化器,“ 對一=路輸入訊號進行解多工操作以使其成為多個訊號,且該解 二匕器通常包含-單個時脈資料復原器,此外多訊道解串化 係4曰解_化盗’用於對多個輸入訊號進行解多工操作以使 ,成為數量更彡之峨,且賴串化llitf包含複數個時脈資料 j原器’其中上述時脈資料復原器之個數取決於輸入訊號之數 θ而要'主思’當—串化器/解串化器可分別在多路訊號與單路訊 '或夕.數號與少數訊號之間進行轉換時,可為該串化器/解串化 态配置圖中所標識出"單訊道,,以及,,多訊道 其他找裝Ϊ結構應財,在域上傳⑼減之信令率與 在2線針接故電訊號之信令率相同,所以不需要一串化器/解串 化=在-高光學資料率與—低電資料率之間進行轉換。例如,可 同時使用百億位元串列電子介面標準與百億位元小型插拔式標 準。上述每秒百餘元之小尺寸可減式介面鮮具有一單路每 ,秒百億位元電㈣流’倾—單路腦絲·流具有映射關 •係。此裝置可用—位於電-光方向上之-單時脈資料復.原器以及 • 一位於光—電方向上之一單時脈資料復原器實現。 —當對於絲網路巾兩_:倾傳輸速度之要求提高時,業界 已喊出和/或發展單訊道裝置結構與纽道裝置結構,其中包 •含有-較高速絲訊道或具魏高之集合賴之多錄低速光學 .訊這。#各絲訊道資料率不同於各電訊道資料率時,依據光學 贿之數量以及其他因素上述裝置結構需要一多訊道串化器/解串 化器或-單訊道串化器/解串化器。此外,多訊縣置結構需要複 #數個夕訊道串化益/解串化器或複數個單訊道串化器/解串化器。當 =光錢道之貧群與各輯道之資料率㈣時,上述裝置結構 ^一多訊道時脈資料復原器功能還是一單訊道時脈資料復原器 力月匕@樣決定於光學訊道之數量。此處,一多訊道時脈資料復 厚器^脈資祕原器魏係指—時脈復衫,該時脈資料 復可為複雜㈣訊道復原咖^及紐,趟供相同數量 、、二仅原之射4訊道。減,—單訊道時脈資料復原器或時脈資料 ^00964 復原器功能係指一時脈資料復原器可為—條 及資料’並提供一條經復原之資料'訊道。 “無論對於單訊道而言毅多訊道而言,實現多串化器之習知 技蟄係為’ N次重複使用上述標準串化器結構(例如.其中a 針對於N條光學訊道中之每—條),並需要耗f n倍的麵積。
貢料訊道復原時脈以 同樣’實現多訊道時脈復原器之f知技藝需N次重複使用上 述標隼時脈資料復原器結構,並需要耗_倍的㈣積。 【發明内容】 、 ¥於以上所述之問題’本發明之—㈣在於提供—種用於高 逮貢料傳輸之魏以及裝置。尤其地,本發明實施例使得串化器 陣列或多訊道時脈資料復原器具有共享功能。由此,降低了包含 有上述串化时列和/或多訊道時脈資料復原器之積體電路之大小 以及成本。 本發明之另一目的在於提供—種高效串化器陣列,係包含兩 個或更多串化諸組。射各串化^模組係包含:―輸入級,係 用於接收錢絲自於域之並行倾喊;—先人先出陣列, 係用於接收經復紐之資料訊號;以及,H,侧於使並 二的域原後之資料訊號串化為—路或多路串化資料訊號。該高 ^串化θ陣朋07包含—時脈倍增單元,接收—參考時脈並用該 考τ脈口成用於路或多路串化資料訊號之具有較高訊號率 了脈.fl號上述單個日儀倍增單元之功能透過向串化器模組供 1360964 應具有較高m號率之時脈訊號而被各串化器模組所共享。 本發明之又-目的在於提供—多訊道時脈㈣復原電路,係 包含兩個或更辦脈資料復原器模組,各時脈資料復原器模組係 包含-頻賴取迴路。該頻率獲取迴路翻_參考時脈對輸入資 料訊號之鮮進行較。#麟頻料_,該㈣獲取模組從 各輸入資料訊號中獲取資料。 本發明之優點以及特性將透過以下說明書及申請專利範圍令 得到理解’或在下頌述本發狀實際應財得知。 【實施方式】 廿& 、‘,° σ…,…β个贫叼炙較佳實施例作詳細說明 ,、卜所結合之圖賴騎施例之示紐表示,耻不可據此: 本發:月:申請專利範圍進行限定,且圖中之元件並非按比例書出 ,。構;發:係:實現於各種透過光電設備傳輪並接收資料:系, 件。其中光電子設備之例子包含作不僅2 .先組件以及物 _ ^ ^ 仁不僅僅限制於:詢答機 f發機、發賴和/或魏機。本翻係縣效之光電 f,=置中各組件分享對多路電子資料通路: 存區域轉、廣_路_路之中。本㈣之驗;_ ^、儲 賴使用之構成要件之光钱置 > I用於當 術、50G或動〇信號而不^技在未來被發展至應用於 . 不。但是應當轉,對於本領 1360964 域的普通技術人員而言,該光電裝置並非必須符合標準化構成要 -素之規定並且不必按一指定設計對其型號與配置加以限定。 範性作業瑷_ 「第1圖」為本發明中可應用之多訊道光學收發器100,以及 該多訊道光學收發器100、主機150、光纖電纜160以及光纖電纜 、 170之間相互作用之示意圖。但此處僅透過圖示對多訊道光學收發 • 器100進行描述’而並非對本發明之範圍加以限定。具體而言, • 用於一種多路傳送技術之某些組件對於另一種多路傳送技術而言 也許是不必要的。例如,在本實施例中’當上述多訊道光學收發 為 1〇〇 執行波分複用技術(wavelength division multiplexing ; 響⑷,從而透過單模的光纖電纜(single mode fibre ; SMF) 160、 • 170傳送並接收多路資料時,需要一光學多工器(MUX),係用於 傳輸光訊號;以及,一光學解多工器(DEMUX),係用於接收光 訊號。但是’本發明還用於執行其他多路傳送技術之多路收發器, •所述其他多路傳送技術例如包含有差分相移鍵控(differential ' quadrature Phase shift keying ; DQPSK〕之正交多工多路傳送技術 - 以及並行光學多路傳送技術。此外,本發明可用於單路收發器。 由此光纖電繞160、170還可包含有多模光纖(伽私咖如细沈; mmf) ’並行帶狀光纖等。 在進行作業期間,多訊道光學收發器100可從一主機15〇接 收十汛道的並行電子資料流· 1⑽,進而將挾帶資料之五路光學訊 11 1360964 號运至上述單模的光纖電纜16〇 取控制器(media
訊號被供應至五條發射訊道巾(每兩路電子訊號佔用 ’其中上述主機150可以為媒體存 ^VtAC)卡或訊框器。上述十路電 攸^五路光學訊號之料進行發射,其巾各雜輸訊道係包含 一Φ化$ 驅動器以及—電光換能器。更具體而言,十路電子 '訊破被供應至串化器陣列112,串化器陣列中各串化器對兩路電訊 *號進行串化以使之成為一路輸出電訊號。誠然,串化器陣列m ·.+各串化器可為能夠接收任意數量之多路輸入電訊號並輸出一路 或多路串化訊號之單路❹路串化器。因此,本發明之範圍並不 僅限於可使兩路電訊號串化為一路電訊號之串化器。 當十路電訊號被串化為五路電訊號之後,該五路電訊號被供 ‘ 應至調變驅動器陣列114,該調變驅動器_114對電光換能器陣 列116進行驅動從而發射五路光訊號,該五路光訊號對上述五路 電訊號中所挾帶之資訊進行描述。其中,每個電光換能器係包含
emitting laser ; VCSEL),一冷卻式或非冷卻式外部調變雷射器 (externally modulated laser ; EML),以及一具有波長控制器 (丽docker)之外部調變雷射器,一法布立_拍若(Fabruy_per〇t) 雷射器,一發光二極體(light emitting diode ; LED)等等。雖然也 可應用其他的配置’光源以及材料,但是在本實施方式中,電光 換能器陣列H6只包含-外部調變雷射器陣列,該陣列係配置為 由組裝於單一半導體組件上之五個外部調變雷射器。 (thermoelectric cooler ; TEC) 117 ^ 電光換能器陣列116,該熱電冷卻II 117,係用於穩定各換能器所 發出之波長同時對各換能器所擴散之能:量加以吸收。 由於本實施例制了波分拥技術,所以透過上述電光換能 盗陣列116所發出之五路光訊號各佔用一條具有指定波長之訊 道。在一實施例中,上述波長可以在國際電訊聯盟通訊標準部門 (ITU—U)推薦意見g.694.1中所規定之200千兆赫(GHz)高 岔度分波多工技術(dense wavelength division multiplexing ; DWDM)網格中進行選擇,並且上述電光換能器陣列116可以產 生具有選定波長上光訊號。該電光換能器陣列116係耦合於一高 岔度分波多工技術多工器.118 ’並且經由電光換能器陣列116所發 出之五路光訊號被執行光學多工操作並在一物理連結(多模的光 纖電纜160)上被傳輸。同時如本領域内普通技術人員所悉知_,也 可以應用其它配置。例如,該電光換能器可包含一冷卻式或非冷 卻式直接調變雷射器藉以用於發出在國際電訊聯盟通訊標準部 門所發佈之G.694.2中所規定之20奈米低密度波分複用技術網格 中所選定之光訊號。在此種狀況中,該直接調變雷射器耦合於一 粗波分複用技術光學多工器’同時上述光學訊道透過單路單模光 纖或單路多模光纖進行複用以及傳輸。 13 丄的0964 .上述多訊道光學收發器觸還可用於接收來自單模光纖電纔 〇之經光學多工操作之訊號。上述訊號通過—解多工哭12 ^工器則戰船糾請糊作。辦 式中,娜工嶋-1:5解多工成,即使得通過解多2 器124之經多工操作之一路光訊號被分解為五路訊號,盆中每一 路訊號侧-條不同波長之訊道。而後,該五路光學訊號被供應 至五條接收訊道’其中每條接收訊道係包含—光電換能器,一後 置放大器以及一解串化:器。 越地’由解多工器124所接收之五路光訊號被供應至光電 換能器陣列126 ’絲電使光喊轉化成為魏號n 其中每-光電換能器係包含-光探測器,如一光二極體、一累增 - 型光二極體(編—Che photodiode ;APD )、一正負本征光二極體 (positive-intrinsic-negative ; PIN )等。雖然也可應用其他的配置, 換月&态以及元件,但在本實施方式中,上述光電換能器陣列126 • 係包含一正負本征光二極體陣列,該陣列係由五個正負本征光二 ' 、極體組裝於一單一磷化镓铟盤片上而形成。 • 上述由光電換能器陣列126所產生之五路電訊號被供應至後 置放大器陣列128’在所述後置放大器陣列128中對各路電訊號進 行放大。雖然可以使用其他類型之放大器’但所述後置放大器陣 列 128 係由一轉阻放大器陣列(transimpedance amplifier ;.TIA) • - · · -. 而組成。.經放大後之電訊號136a被供應至解串化器陣列i3〇。各 14 ^〇U964 « · ^ (Clock Data Recover ; CDR) ^ 經過放大之電峨帽取内置時脈,並對各電訊號實行解串化^ 使^成為_或多路並行電訊號。而後所得到之十路電訊號之並 ^丁電子資料流138被供應至主機15〇。如本領域内普通技術人員所 心依據每解串化裔之輸入訊號之數量,解串化器陣列I% 中各解串化器可以為一單訊道解串化器或一多訊道解串化器。因 •此’本發明不健限於對各電峨實行料纽使其成為兩路電 # 訊號之單訊道解串化器。 最後,上述多訊道光學收發器1〇〇可包含一微控制器〗%。該 微控勤106可具有乡細途,其巾包含:透過對觀驅動器陣 歹U14和/或後置放大益陣列128之設定進行調節從而對多訊道光 .學收發器、100之動態變化性能進行最佳化處理。對於不同之介面, 如一 I2C介面142以及一硬體輸入/輸出介面144可以允許微控制 器直接與主機和/或在多訊道光學收發器1〇〇中之硬體組件進存連 • 接。 . 第2圖」為本發明第二貫施方式所應用之多訊道光學收發 - 器200以及該'多訊道光學收發器200與主機250'以及並行帶狀之 光纖電瘦26〇、光纖電纜27〇之間進行交互作用之示意圖。但此處 .僅透過圖示對多訊道光學收發器200進行描述,而並非對本發明 之範圍加以限定。本實施方式與「第丨圖」所示出之實施方式之 不同之處在於,多訊道光學收發器200與主機間之電訊號率與光 15 1360964 訊號率間之比。在「第1圖」中,模塊與主機間之電訊號率小於 往來於光纖中光訊號率,具體地,二者之比為1·2。透過比較,在 「第2圖」中模塊與主機間電訊號率與往來於光纖中光訊號率間 之比一直為1:1。因此,雖然「第2圖」中所示出之收發器為並行 光學收發器,但是無論一收發器使用高密度或低密度波分複用技 術以還是正交多工多訊道傳送技術,在電訊號率與光訊號率之比 一直為1:1之狀況中,本發明之原則都同樣適用。 • 在進行作業期間,上述多訊道光學收發器200可接收來自主 機250之五路電訊號208,該多訊道光學收發器2〇〇,係用於將挾 帶資料之五路光訊號送至上述單模之光纖電纜。上述五路電訊 雜供應至五個雜贿進而以五路光喊之形式進行傳送。其 中’各傳輸訊係包含-時脈資料復原料列,-驅動器陣列以 及-電光換能器陣十上述時脈資料復原陣列212係用於接收上 述五路電訊緣’並可在復原時脈與資料期間透過一共用的參考時 #脈(卿CLK) 242對所接收訊號進行頻率鎖定。當該時脈資料復 *原陣列犯完成對五路所輸入的電訊號·中之資料及時脈之復 • J後,上述五路電職被供應至含五訊道之·驅㈣陣列叫, 該調變驅動器陣列214對電光換能器陣列216進行驅動從而發出 五路光訊號,該五路光訊號對上述五路電訊號中所挟帶之資訊進 ^述。雜對於具體應_言,其他_之觀換能器可能更 為適用’但是,依據本剌實施方式,耗雜能科列別係 16 1360964 包含一垂直共振腔表面放射雷射器陣列。 在本實施方式中.,上述各電光換能器陣列加可用相同波長 發送多路光學訊號,如對垂直共振腔表面放射雷射器而言為湖 奈米。而後,這些光訊號各自透過不同的光纖魏26〇進行傳輪。 .由於每條光纖只對-路光訊號進行傳輸,所衫訊道光學收發器 ‘ 200中不必包含有一光學多工器。 • 鮮喊光學收發11 射輯五喊喊進行接收並供 # 應至五條接收訊道,其中各訊道係包含: >光電換能器陣列,一 後置放大器陣列以及一時脈資料復原器陣列。其中,光電換能器 陣列226以及後置放大器陣列228之作業方式與「第}圖」中光 電換能器陣列126以及後置放大器陣列丨28之作業方式相同,此 .處不再贅述。五路經放大後之電訊號被供應至時脈資料復原陣列 •230,上述電訊號對所接收到之光訊號進行描述。該時脈資料復原 230可對經放大後職之巾的賴進行抽樣並在時間與振幅 ♦.上對上述資料進行量化,使用參考_ 242對時脈以及資料訊號 • 進行復原。經復原後之輪出資料的電訊號238被供應至主機250。 • 與「第1圖」中所示出之多訊道光學收發器1〇〇相同,該多 訊道光學收發器200還可包含有:一微控制器2〇6,該微控制器 忉6係用於.對多.訊道光學收發器2〇〇之動態變化性能進行最佳 化處理以及在多訊道光學收發器2〇〇中與主機25〇和/或硬體組。 件進行連接。 1360964
如.「第3圖」所示出為一簡化單訊道串化器3⑻。在「第工 圖」所不之貫施方式中,當系統中之光訊號率大於電訊號率時, 該串化器可應光學收發ϋ巾。料化器可透過使多路電訊 .號與少數具有較快時脈速率之訊號進行合併從而使低速並行電訊 , 號轉化為高速串行電訊號。該簡化單訊道串化器3〇〇可包含多種 # ;組件,其中,該簡化單訊道串化器300係包含:一選擇性介面單元 302 ;-多訊道輸九級304,如一時脈資料復原器陣列和/或延遲鎖 疋迴路陣列,-]Vi訊道先入先出(FIF〇)陣列3〇6 ; 一⑽多工 口口 308以及時脈倍增單元(cl〇ckmul酬er她;CMU)⑽。 • 該簡化單訊道串化器300接收複數路並行資料訊號312並提 2高速串行資料314。為了方便描述,令所接收之並行龍訊號數 里為Μ。上述串行純被供應至—驅肺以及統(圖中未示 # 幻’上述軸11以及統使該串行電㈣轉換為絲資料。如本 / .領域内普频術人員所悉知,上述並行資料訊號以及串行資料訊 , 號可以為差分訊號或單端訊號。 上述簡化單訊道串化器3GQ係包含-選擇器電路(如一多工 口曰早兀之參考時脈3 1 8㈣來源進行選擇 擇訊號320提供於簡化單訊道串化器3〇 選擇,其中參考時脈選 之輸入端。上述時脈在 益)316 ’該選擇器電路依據一參考時脈選擇訊號32〇對送往時脈 -倍增單元310之彔老拄船。10 u__________... 18 1360964 圖中所示出之-固定參考時脈322與先入先出低速時脈324二者 中選出,上述先入先出低逮時脈324同時還被作為時脈資料輸入 Μ訊道先入先出陣列306。由於利用先入先出低速時脈似作為 時脈倍增早70參考時脈可使賴化單訊道純H _之設計更為 簡化,故不需要再提供獨立參考時脈。 西此’可透過一適當之選擇性介面單元3〇2對低速的並行資 料訊號3】2以及先入先出低迷時脈似進行接收。例如,一適當 . - - :1介面標準,該標準規定了在 16條電子資料通路(咖咖)中約622MHz與約腦/s資料速率 之間的轉換。另外選擇性介面單元302可符合肌介面標準, 該標準規定了在16條電子資料通路中各通道在約2.5GHz與約為 40G/S貝料率之間的轉換。還可應用其它適當之選擇性介面單元 302,且本發明並不僅限於所閣明標準之中。通常地,當依刺七、 SH-5J以及其齡面鮮所“騎接收之並行電峨進行譯解 時,該選擇性介面單元302為必須的。因此,若經由主機執行上 述譯解’則該選擇性介面單元302不是必須的。 上述資料時脈訊砂及M师料域可經由纽道輸入級 3 〇1中各訊道所指定之時脈資料復原器進行復肩,其中上述時脈資 料復原。。基於執仃需要而採用延遲鎖定迴路或電壓控制轉蓋器 (voltage controlled oscillator ; VCO) 〇 ^ ^ < f # 時脈輸入M訊道先入先出陣列贏。上述時脈 19 i:^〇964 倍增單元310供應一時脈訊號32(5 ’該時脈訊號係用於從μ訊道 先入先出陣列.306讀取資料。在圖示之實施例中,一 M:1多工|| 用於在寫入先入先出陣歹之Μ個位元字中選取用以在高速串行資 料314上串行輸出之位元。該時脈倍增單元使所選定之參考時脈 得到倍增從而達到串行傳輸資料率。雖然,「第3圖」中所示為一 單訊道串化器’但如本領域内普通技術人員所悉知,透過用—Μ:χ 複用器對「第.3圖」所示之M:1複職進行缝,可朗一多訊 '迢串化益,其中X表示輸出訊號之數量且X小於Μ且大於工。 「第4圖」為-結合「第1圖」與「第3圖」之實施方式, 其示出了一高效串化器陣列4〇〇,該串化器陣列4〇〇係可用於「第 1圖」中所不出之多訊道光學收發器100。該串化器陣列彻與「第 1圖」中所示出之串化器陣列112相仿,且具有職單訊道 化器模組(串化器模組恤至串化器模組她),其中各串化哭 =組可接收Μ路並行峨編—經串化後之訊號。但是在^ 402a^$4tm^4ό2η 1有痛道串化器。如圖中所示之配置,該電路· 訊如及軸麵行_㈣多訊道串化 ㈣雷 於在局速光學網路中使麻個並行電訊道串化為 Ν個電訊道並最終獲得Ν個光學訊道。 … 實現-串化器陣列之f知方法為對3」 之 化器結構進行N次等效地功能性曹丨,α」中所不出之串 牝性重禝,並且消耗Ν倍矽面積。但 20 1360964 「第4圖」中所示出之實施方式有效地減少了實現一^^列串也器 (即,一具有N個串化器之串化器陣列)過程中所需之矽面積。 在「第4圖」所示出之串化器陣列400中,一串化器模組4〇^ 係包含一個標準串化器結構’例如「第3圖」中所示出之結構。 換而言之,串化器模組402a係包含:一可選擇性介面電路4〇4。 • —Μ訊道輸入級4〇6a,如Μ訊道時脈資料復原電路和/或延遲鎖 - 定迴路陣列;一 Μ訊道先入先出陣列408a ; — 多工哭41〇a • (在一多訊道串化器中也可選用一 多工器);一時脈倍增單 元412以及一選擇器電路414。但是,其餘串化器模組(串化器模 組402b至串化器模組402η )不重複使用所述標準串化器結構。進 ' 而’由於串化器模組402a至串化器模組402η共享時脈倍增單元 ' 412之功能,所以在串化器陣列4〇〇中減少了^4個時脈倍增單 元所佔用之矽面積。由此,串化器模組4〇2b係只包含:一可選擇 性介面電路404b,一輸入級406b,一 Ivl訊道先入先出陣列4〇扑 • 以及一 M:1多工器4101)。相似地,串化器模組4〇211係只包含: • 一可選擇性介面電路404η,一輸入級406η,一 M訊道先入先出 • 陣列408η以及一 M:1多工器410η。 e . 在進行作業過程中,串化器模組402a至串化器模組4〇2n中-之各陣列分別在可選擇性介面電路4〇4a至可選擇性介面電路4〇4n 機執行全部資料譯 ^ 碼及譯解之狀況中’可應用各輸入級406a至4〇6n之專用時脈資 21 1360964 料设原益對低速時脈以及厘道輸入電訊號進行接收,而不必使用 一介面電路。串化器模組402a至串化器模組4〇2n中之各模組於 輸入級對時脈以及Μ資料訊號進行復原.,該過程可透過例如各鹤 號所專用4脈資料復原模組之延遲鎖定迴路或電壓控制振盪器執 行。來自延遲鎖定迴路之經復原後之時脈以及資料訊號分別按據 時脈被运往Μ訊道先入先出陣列408a至Μ訊道先入先出陣列 408η上述呀脈倍增單元412向Μ訊道先入先出陣列*⑽η供 •。摩、倍^曾時脈訊號416 ’其中,該倍增時脈訊號视係用於從先入 先出陣列讀tB資料。N個模組中之各M:1乡工器41〇a至M:1多工 $ 41〇n 路並行訊號合併於一串化訊道中,並輸送至n條, 串行Λ道4恤至串行訊道斗恤,藉以作為到驅動器以及光源陣列 之輸出。在另-實施方式巾,N個訊道串化器模組4〇2a至串化器 模組402η中之各M:X複用器使M路並行訊號合併於為χ路串^ 訊號。
「第SASI」以及「第5Β圖」所示為高效的多訊道的時脈資 料復原電路,以及時脈龍復路55()。上述多訊道的時脈資 料復原電路500以及550可在例如多訊道雜器之光電或電光雙 方向執行作業,.在上衫訊道換能斜,電訊鮮與光訊號率之 比為1:卜例如,上述多訊道的啸資料復原電路5〇〇或多訊道的 時脈資料復原電路550可對翁「第2圖」中示出之時脈資料復 22 1360964 原陣列212或時脈資料復原陣列230。此外’多訊道的時脈資料復 原電路500或時脈資料復原電路550可透過多訊道解串化器而實 現,進而在應用解多工器使福頻訊號分解為更多資料訊號前,復 原聘脈以及資料。 如「第5A圖」中所示出,多訊道的時脈資料復原驾路5〇〇 ' 可接收N路電子輸入訊號,係包含:輸入訊號502a至輸入訊號 '5〇2n。該多訊道的時脈資料復原電路5〇〇為N路輪入訊號5〇2a至 • 輸入訊號5〇2n復原時脈及資料並把N個復原後之輸出訊號5〇4a 至輸出訊號504η: (1)在一電光時脈資料復原電路中,供應至^^ 個驅動器;(2)在一光電時脈資料復原電路中,供應至一主機; . 以及(3)在一多.訊道解串化器中,供應至一解多工器。其中,上 述輸入訊號5〇2a’5〇2b以及驗之訊號率與輸出訊號,獅 以及504η之訊號率相同。
為Ν路輸人電龍訊號復科脈與㈣之f知方法會ν次重 複使用傳麟脈資料復㈣路結構並且消㈣倍麵積θ。但是, 依據本發日㈣個延遲鎖定迴路·a至5_共享—個時脈資料復 原模組5〇6之頻率確定功能,因此節省了實現多訊道時脈資料復 原模組所需之成本及矽面積。 、 .具體地 . ㈣脈貢料復原模組506 (或具有1:1時脈倍頻 =脈轉元)賴—蚊參恤料輸—a. 柄脈峨。她難概射社歡訊號5〇: 1360964 作為其時脈輸入。經復原之時脈訊號51〇被提供至延遲鎖定迴路 508a。此外,上述經復原之時脈訊號51〇還被提供到延遲鎖定迴 路508b至延遲鎖定迴路5〇8n。延遲鎖定迴路5〇8a至延遲鎖定迴 路508η中各延遲鎖定迴路利用上述經復原之時脈訊號5ι〇對來自 於Ν路’即輸入訊號5〇2a至輸入訊號5〇2η之資料進行復原。.上 •述方法之佩在於,由於各時师料復賴組必賴取輪入訊號 之相位及頻率而各延遲鎖定迴路只須獲取輸入訊號之相位,.故Ν • 個延遲鎖定迴路與則固時脈資料復原模組相比更為高效。 第5Β圖」為減少成本以及石夕面積而實現一多訊道時脈資料 復原電路之另-實施例。與「第5Α圖」巾示出之多訊道的時脈資 料设原電路500相同,多訊道的時脈資料復原電路55〇可接收Ν 路電子輸入訊號,係包含:輸入訊號552a至輸入訊號552η,並且 該時脈資料復原電路550可為Ν路資料訊號復原時脈並向ν個驅 動器或一主機系統提供Ν個復原後之資料訊號554a至資料訊號 # 554n與「第5入圖」中示出之時脈資料復原電路5〇〇之不同在於, 第5B圖」中所示出之南效多訊道的時脈資料復原電路55〇係包 * 含:N個時脈資料復原模組’係時脈資料復原模組556a至時脈資 料復原模組556η而並非一單一時脈資料復原模組。但一個鱗率檢 測态被時脈資料復原、模組55知至時脈資料復原模組55加所 共旱,故減少了實現多訊道的時脈資料復原電路55〇.所需之成本 及妙面積。 1360964 依據「第5B圖」中示出之實施例,頻率檢測器SS8接收一參 考脈560並用參考該時脈訊號為各輸入訊號仙至輸入訊號 552η復原一時脈訊號。經復原之時脈訊號562被送時脈資料復原 模組5施至時脈資料復原模組5押η卩復原來自於輸入訊號价 至輸入訊號552η之資料。在—實施例中,上述頻率檢測器558中 -多路輸入通道在來自肖脈資料復原模紙驗至時脈資料復原模 組556η之各獨立訊號間進行循環以連續地執行頻率檢測功能。隨 後,依據該多訊道的時脈資料復原電路55()為—電耕脈資料復 原陣列’-光電時脈資料復原電路或—多訊道解串化器三種不同 狀況,經復原之資料訊號554a至資料訊號55如被送往n個驅動 器,二主機或一多工解串化器用以執行后續作業。 如「第5B圖」中所示出之時脈資料復原電路55〇,「第6圖」 為-多訊道的雜㈣復原電路_更加具體之—實施例,該多 訊道的時脈雜復原電路_ _具有—由所有資料通路共享之 單-鮮舣。該時脈資觀原電路_ 6⑻係包含多個 時脈資料復賴組,㈣脈資料_親__料復原模 組602η。其中,各時脈資料復原模_包含一資料獲取迴路,並 且各模組可接收來自緩衝區6施至緩衝區6%η 訊號604a至餅訊號6G4n並復原來自上魏聽之資料。 厂在本實施例中,第-伽夺脈資料復原模組嶋具有一雙迴路 * ' ' ^. 一由所有時脈資料復原. 25 1360964 « · 模組602a至af脈資料復原模組她所共享之一頻率獲取迴路⑽ 或頻率鎖定檢測器。該頻率獲取迴路61〇係包含:一相位頻率檢 測杰608,-電荷幫浦6以,一迴路滤波器_,一電壓控制振 盪器616a’程式化分配器618以及程式化分配器程式化分配器 622。上述頻顿取迴路61G係用於使電壓控制振S義率鎖定於 ;—所接收到參考時脈(卿CLK) 624之頻率,該頻率可在多種頻. -率中進行選擇。-參考時脈選擇訊號626係供應至程式化分配器 肇 幻化77配622,該訊號彳細於與給定之參考時脈頻率進 行比較’從而形成一適當之比較結果。一計數型頻率比較器必 對上述參考時脈頻率以及上述經錢后之輕㈣鐘賴率進 行監測,該計數型頻率比較器⑽,係用以當如電壓控制振盈器 . 伽之頻率處於參考時脈624之百萬分之十五(15Ppm)時,生 ,指示頻率鎖定狀況之訊號。一多工器632,係用於對該資料獲 取迴路62〇a進行開關控制。該多工器632係位於電荷幫浦612a 鲁..之前。 ' .上述資料獲取迴路偷係包含:一起停相位檢測器伽;一.. •迴路遽波器614a以及-電壓控制振盡器61如。上述電荷幫浦 似,迴路遽波器6⑷以及電壓控制振盪,器616a由頻率獲取迴路 610以及資料獲取迴路6施對進行共享。為獲得理想之採樣,上 述^料獲取迴路620禮殘留之頻率誤差置為零並校準電壓控制振 — 虚器616a之相位。 26 1360964 雖然上述資科獲取迴路62〇b至資料獲取迴路62〇n不具有以 頻率鎖定制器或鮮獲取迴路.,但是雜㈣復雜組⑽b至 時脈資料復顧組6G2n係包含㈣獲取迴路獅至資料獲取迴 路620η。具體地,上述時脈資料復原模組6〇2b係包含:一起停相 位檢測器634b ;—電荷幫浦㈣;_迴路濾波器6i4b以及一電 壓控制振㈣616b。囉,上料脈資料復賴組嶋係包含·· 了起停相位檢測器634n; 一電荷幫浦612n ; 一迴路濾波器6地 X及電壓控制振盪器616η。此外’上述由計數型頻率比較器 628所生紅-指㈣率較狀況之誠有被供應之多工器 632 ’而且還被供應至開關祕至開關6施,係用以對資料獲取 迴路620b至資料獲取迴路62〇11進行開關控制。同樣,全部:引 入之貪料通路可共翔—辭:獲取迴路輸率歡_器,由此 減少了多訊道fl植資料縣電紅縣及大小。 〜雖然本發明以前述之較佳實施例揭露如上,然其並非用以限 定本T ’任何_目像技,在残縣_之精神和範圍 二Si:些許:更動與潤倚’因此本發明之專利保細 本巩明書所附之申請專利範圍所界定者為準。 【圖式簡單說明】 • · · . 等1圖為本發明之—示範性多路訊道收發器之示意圖; 第2圖為本㈣之另—示雜魏訊敎發器之示 .第3圖為本發明之一單訊道串化器之示意圖;一,. 27 1360964 弟4圖為本發明之— 第5A圖以及第5B圖 示意圖;以及 多訊道串化器陣列之示意圖; . · m % μ M魏脈㈣縣電路之 例0 第6圖為第5B圖 所不之錢道時脈資料復原電路之一實施 • . · · .
【主要元件符號說明】 100 ^ 200 106 , 206 108 , 138 112 114 116 117 118 , 632 124 126 , 226 128 , 228 130 134a , 136a 142 多訊道光學收發器 微控制器 並行電子資料流 串化器陣列 調變驅動器陣列 電先換能器陣列 熱電冷卻器 多工器 解多工器 光電換能器陣列 後置放大器陣列 解串化器陣列 電訊號 pC介面 硬體輸入/輪出介面 28 144 1360964 150 , 250 主機 160 , 170 , 260 , 270 光纖電纜 208 , 238 電訊號 212,'230 時脈資料復原陣列 506,556a、556b ··· 556η 時脈資料復原模組 602a、602b ··· 602n 時脈資料復原模組 214 ' 調變驅動器陣列. 216 電光換能器陣列 300 簡化單訊道串化器 302 選擇性介面單元 304 多訊道輸入級 306,408a、408b ··· 408n Μ訊道先入先出陣列 308,410a、410b ··· 410n M:1多工器 310 , 412 時脈倍增單元 312 ' 並行資料訊號 314 高速串行資料 316 , 414 '選擇器電路 242 , 318 , 560 , 624 •參考時脈 320 , 626 參考時脈選擇訊號. 324 .先入先出低速時脈 326,562,510 時脈訊號. 29 1360964
322 , 504 固定參考時脈 504a、504b . · • 504n 輸出訊號 400 串化器陣列 404a、404b · · • 404n 可選擇性介面電路 406a ' 406b · · • 406n 輸入級 416 倍增時脈訊號_ 418a、418b . · • 418n 串行訊道 402a、402b · · • 402n 串化器模組 500 , 550 , 600 時脈資料復原電路 508a ' 508b · · • 508n . 延遲鎖定迴路' 502a > 502b * · • 502n 輸入訊號 552a、552b · · • 552n 輸入訊號.^ 554a ' 554b · · • 554n 貢料訊號 604a ' 604b · · • 604n 貧料訊5虎 558 ^ 頻率檢測器 606a、606b · * .606n 緩衝區, 620a ' 620b · · • 620n . 資料獲取迴路 610 頻率獲取迪路 608 相位頻率檢測杰 612a'612b/· ' 1 - • · 612n 電荷幫浦 • J 614a、6.14b,- ·. • · 614n 迴路濾波器 30

Claims (1)

1360964 100年9月30日替換頁- 十、申請專利範圍: 1. 一種具有共享功能之串化器陣列,係包含: 複數個串化器模組,其中,各串化器模組係用於接收複數 個並行資料訊道,並且所述各串化器模組係包含:一輸入級, 係用於對該複數個並行資料訊道之各訊道中一時脈訊號以及 資料進行復原,以及輸出複數個經復原後之並行資料訊道;一 先進先出陣列,係耦合於該輸入級,該複數個經復原之並行資 料訊道被按時脈輸入該先進先出陣列;以及一多工器,係耦合馨 於該先進先出陣列,該多工器係用於對該複數個經復原之並行 資料訊道進行串化;以及 -時脈倍增單元,係用於接收一參考時脈訊號並向該各串 化器模組之s玄先進先出陣列提供一倍増時脈,該倍增時脈訊號 係用於從各串化器模組之縣進先出陣列中讀出資料,其中, 所讀出之資料率大於從並行資料訊道所接收之資料率。 2. 如申請專利範圍第i項所述之串化器陣列,係用於對來自各並籲 行資料訊道之時脈訊號以及資料進行復原,其中所述各輸入級 係包含: 複數個時脈與資料復原電路; 複數個延遲鎖定迴路;以及 複數個壓控振盪器。 3. 如申請專利範圍第i項所述之串化器陣列,其中各先進先出陣 列係包含複數個觸發器。 S 32 100年9月30曰替換頁 如申°月專利範圍第1項所述之串化器陣列,係進-步包含一選 擇器電路’該選擇器電路係用於對參考時脈訊號之來源進行選 擇,邊參考時脈訊號透過一時脈倍增單元進行接收。 如申。月專利範圍第4項所述之串化器陣列,其中該選擇器電路 係包含一多工器。 申月專利範圍第1項所述之φ化II陣列,其中各串化器模組 進一步包含一介面電路,係用於對該複數個並行資料訊道進行 譯解。 如申清專利範圍第1項所述之串化器陣列’其中各串化器模組 係包έ 一單訊道串化器或一多訊道串化器。 種多訊道時脈及資料復原電路’係用於對複數個資料訊號進 行處理,該電路係包含: 複數個_以及資料復原模組,係用於接收複數個資料訊 號’各時脈以及資料復原模組對一資料訊號進行接收並為所接 收之資料訊號復原一時脈訊號以及資料; —計數_軸較n,其巾,冑該鮮檢廳模組鎖定該 參考4脈訊號之該頻率時,該頻率比較器生成一指示頻率鎖定 情況之訊號並把該訊號提供至各時脈以及資料復原模組;以及 一頻率檢測模組’係耦合於該複數個時脈以及資料復原模 、、且,其中針對各時脈以及資料復原模組’該頻率檢測模組獲取 並鎖定一參考時脈之一頻率。 100年9月30曰替換頁· 如申請專利範圍第8項所述之多訊道時脈及^一-中各時脈以及資料復原模組係包含: 一相位檢測器; 一電荷幫浦; 一迴路濾波器;以及 一壓控振盪器。 〇·如申凊專利範圍第9項所述
之夕訊道時脈及資料復原電路,其 干该相位檢測器係包含一起停 Π.如申过直4丨—网 相位铋測器(bang-bang) 〇 甲。月專利乾圍第8項所述之玄 <夕訊逷時脈及資料復原電路,其 中4頻率檢測模組係包含: 一相位頻率檢測器; —電荷幫浦; —迴路濾波器; 一壓控振盪器;以及 12. 孔道時脈及資料復原電路,其 模組共享該頻率檢測模組之功 一或多個裎式化分配器。 如申請專利範H第8項所述之多 _該複數個時脈以及資料復原 再匕。 訊網路,該多訊道光電裳 置係I:道先電裝置’〜學通 時脈以及資料復原於從一主機接收複數個資 1360964 - 傘 « 100年9月30日替換頁 料訊號其中,5玄B^·脈以及資料復原陣列對該複數個資料訊號 中之資料進行復原,並輸出複數個經復原後之資料訊號; 一頻率檢測模組,係耦合於該時脈以及資料復原陣列,該 頻率檢測模組係用於對該複數個資料訊號之一頻率進行檢測 並被該時脈以及資料復原陣列所共享; 一驅動器陣列,係耦合於該時脈以及資料復原陣列,該驅 動器陣列係用以從該時脈以及資料復原陣列接收複數個經復 ^ 原後之資料訊號,並且輸出複數個調變訊號; 一計數型頻率比較器,其中,當該頻率檢測器模組鎖定該 參考時脈訊號之該頻率時,該頻率比較器生成一指示頻率鎖定 情況之訊號並把該訊號提供至各時脈以及資料復原模組;以及 一電光換能器陣列,係耦合於該驅動器陣列,該電光換能 器陣列係用於接收來自該驅動器陣列之該複數個調變訊號並 發出複數個光學訊號,該光學訊號體現該複數個復原後之資料 ^ 訊號。 14.如申請專利範圍第13項所述之多訊道光電裝置,其中該時脈 以及資料復原陣列,係包含: 複數個時脈以及資料復原模組,係用於接收該複數個資料 说號’所述各時脈以及資料復原模組接收一資料訊號並對該資 料訊後中之一時脈以及資料進行復原;以及 其中,該頻率檢測模組係轉合於該複數個時脈以及資料復 35 1360964 原模組,並且, 之一頻率。 該頻率檢測模組獲取並鎖定 100年9月30曰替換頁-· 於一參考時脈訊號 !5·如申請專利翻第14項所述之多訊道光電裝置,其中 時脈以及資料復原模組,係包含: , 一相位檢測器; 一電荷幫浦;
一迴路濾波器;以及 一壓控振盪器。 16.如申凊專利範圍第14項所述之多訊道光電裝置,其中該頻率 檢測模組,係包含: ' ~ 一相位頻率檢測器; 一電荷幫浦; 一迴路濾波器; 一壓控振盪器;以及 一或多個程式化分配器。 17.如申請專利範圍第13項所述之多訊道光電裝置,其中該時脈 以及資料復原陣列係包含: 複數個延遲鎖定迴路,係耦合於該頻率檢測模組,其中, 該頻率檢測模組係包含一時脈以及資料復原模組,所述各延遲 鎖定迴路係用於:接收透過該時脈以及資料復原模組所恢復 之時脈訊號並接收該複數個資料訊號其中之一;應用所恢復之 丄卿964 時脈訊號恢復所接㈣料訊號中的資料 之資料訊號。 18.如申請專利範圍第13項所述之多訊道光魏置,進—步勺人 :熱電冷卻器,該熱電冷卻器_合於該電光換能器陣二 、,’該熱電冷卻器制於穩定該電光換能轉觸發出之波+ 並對換能器陣列所擴散出之能量加以吸收。 、
1〇0年9月30曰替換頁 以及輸出一經恢復後 如申明專利fe圍第18項所述之多訊道光電裝置進一步包含一 光學多工器,個於在-絲纖上職由魏級能器陣列所 發出之複數個光學訊號進行多工傳輸。 20.如申請專利範圍第13項所述之多訊道光電裝置,進一步包含: 一光電換能器_,個於接絲自魏個光纖之複數個 光學訊號並輸出資料訊號; 一放大器陣列,係耦合於該光電換能器陣列,該放大器陣 列係用於接收複數個資料訊號並輸出經放大後之資料訊號,以 及 一接收時脈以及資料復原陣列,係耦合於該放大器陣列, 該接收時脈以及資料復原陣列係用於接收複數個經放大之資 料訊號’其47該接收時脈以及資料復原陣列對經放大之資料訊 號中之資料進行復原並向主機輸出複數個經復原之所接收資 料,其中頻率檢測功能由該接收時脈以及資料復原陣列所共 享。 37 iJ6〇964 100年9月30曰替換頁-· 21. 如申請專利範圍第2〇項所述之多訊道光電裝置,其中該接收 時脈以及資料復原陣列係包含: 一頻率獲取迴路;以及 · 複數個資料獲取迴路。 22. 如申請專利範圍第20項所述之多訊道光電裝置,其中該接收 時脈以及資料復原陣列係包含: 一傳統時脈以及資料復原電路,係用於接收一參考時脈並 復原一時脈訊號;以及 · 複數個延遲鎖定迴路,係耦合於該傳統時脈以及資料復原 電路’該延遲鎖定迴路係用於接收經復原之時脈並對複數個經 放大之接收資料訊號中的資料進行復原。 · 23· —種具有分享功能之多訊道時脈以及資料復原電路,該多訊道 時脈以及資料復原電路係包含: 一時脈以及資料復原模塊’係用於接收一參考時脈並對一 時脈訊號進行復原;以及. _ 複數個延遲鎖定迴路,係耦合於該時脈以及資料復原模 塊’所述各延遲鎖定迴路係用於:接收由該時脈以及資料復原 模塊所復原之時脈訊號並接收複數個資料訊號中之一個;應用 上述經復原之時脈訊號恢復所接收資料訊號中之資料;以及輸 出經復原之資料訊號。 24.如申睛專利範圍第23項所述之多訊道時脈以及資料復原電 S 38 1360964 _ -: 100年9月30日替換頁 路,其中該參考時脈,係包含一或多個固定時脈以及複數個資 料訊號中之一資料訊號。 、 25.如申請專利範圍第23項所述之多訊道時脈以及資料復原電 路,其中該複數個延遲鎖定迴路分享該時脈以及資料復原模組 之頻率確定功能。
39
TW096142119A 2006-11-08 2007-11-07 Serialization/deserialization for use in optoelect TWI360964B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86494906P 2006-11-08 2006-11-08
US89217707P 2007-02-28 2007-02-28

Publications (2)

Publication Number Publication Date
TW200830742A TW200830742A (en) 2008-07-16
TWI360964B true TWI360964B (en) 2012-03-21

Family

ID=39365384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096142119A TWI360964B (en) 2006-11-08 2007-11-07 Serialization/deserialization for use in optoelect

Country Status (5)

Country Link
US (1) US7860400B2 (zh)
EP (1) EP2095549A4 (zh)
CN (2) CN101573903B (zh)
TW (1) TWI360964B (zh)
WO (1) WO2008058256A2 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656323B2 (en) * 2007-05-31 2010-02-02 Altera Corporation Apparatus for all-digital serializer-de-serializer and associated methods
JP4911774B2 (ja) * 2007-07-25 2012-04-04 パナソニック株式会社 光送受信装置及びそれを用いた光通信システム
AU2008328533A1 (en) * 2007-11-21 2009-05-28 Ausanda Communications Pty Ltd Data stream upgrade apparatus and method
US8098787B1 (en) * 2007-12-13 2012-01-17 Altera Corporation Method and apparatus for precision quantization of temporal spacing between two events
US8068734B2 (en) * 2008-03-31 2011-11-29 Infinera Corporation Mapping a client signal into transport frames
WO2010134986A2 (en) * 2009-05-20 2010-11-25 Neophotonics Corporation 40,50 and 100 gb/s optical transceivers/transponders in 300pin and cfp msa modules
EP2456096B1 (en) * 2009-07-17 2018-04-04 Huawei Technologies Co., Ltd. Method and apparatus for recovering optical channel transport unit k frame, and system for transmitting optical channel transport unit k frame
EP2290860B1 (en) * 2009-08-06 2021-03-31 ADVA Optical Networking SE A pluggable conversion module for a data transport card of a wavelength division multiplexing system
CN101706763B (zh) * 2009-11-20 2011-11-30 中兴通讯股份有限公司 一种串行和解串行的方法及装置
US8516331B2 (en) * 2010-01-29 2013-08-20 Broadcom Corporation Systems for high-speed backplane applications using FEC encoding
US8582933B2 (en) * 2011-01-07 2013-11-12 Alcatel Lucent Scalable waveguide-mode coupler for an optical receiver or transmitter
WO2012125208A1 (en) * 2011-03-14 2012-09-20 Omron Network Products, Llc Method/apparatus for transporting two or more asynchronous data streams over a single data link
US9236946B2 (en) 2012-04-30 2016-01-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for performing data rate conversion and phase alignment
US8995839B2 (en) 2012-07-09 2015-03-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for performing data rate conversion and phase alignment
US9048958B2 (en) 2012-04-30 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. High-speed optical fiber link and a method for communicating optical data signals
US9052484B2 (en) * 2012-04-30 2015-06-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Connector assembly, a system and method for interconnecting one or more parallel optical transceiver modules with a system circuit board
US10318308B2 (en) * 2012-10-31 2019-06-11 Mobileye Vision Technologies Ltd. Arithmetic logic unit
US8958513B1 (en) * 2013-03-15 2015-02-17 Xilinx, Inc. Clock and data recovery with infinite pull-in range
KR102151184B1 (ko) * 2013-07-24 2020-09-02 삼성전자주식회사 클록 데이터 복원 회로 및 이를 포함하는 타이밍 컨트롤러 그리고 이의 구동 방법
US10129016B2 (en) * 2013-11-18 2018-11-13 Finisar Corporation Data serializer
US9413520B2 (en) * 2013-12-12 2016-08-09 Ciena Corporation Optical transceiver and method with channel binding, clock forwarding, and integrate-and-dump receivers
TWI555404B (zh) * 2014-03-28 2016-10-21 晨星半導體股份有限公司 多通道串列連線信號接收系統
US9838142B2 (en) * 2014-10-15 2017-12-05 Christopher B. TYRRELL Electrical conductor to optical input conversion system
US10009112B2 (en) * 2014-12-26 2018-06-26 Finisar Corporation Electromagnetic interference reduction
US9590799B2 (en) 2015-03-21 2017-03-07 Finisar Corporation Clock recovery and equalizer estimation in a multi-channel receiver
TWI843054B (zh) * 2015-05-28 2024-05-21 日商鎧俠股份有限公司 半導體裝置
CN109314583B (zh) * 2016-07-15 2020-08-07 华为技术有限公司 使用强度调制和直接检测的高容量光数据传输
US10153917B1 (en) * 2017-07-21 2018-12-11 Huawei Technologies Co., Ltd. Frequency/phase-shift-keying for back-channel serdes communication
US10313021B1 (en) 2018-01-10 2019-06-04 Ciena Corporation High-efficiency self-resetting integrating optical transceiver
US10411873B1 (en) 2018-03-12 2019-09-10 Qualcomm Incorporated Clock data recovery broadcast for multi-lane SerDes
CN110417407B (zh) * 2018-04-27 2022-11-22 瑞昱半导体股份有限公司 时钟数据恢复装置
CN110601698B (zh) * 2018-06-13 2022-09-20 瑞昱半导体股份有限公司 串行器/解串器实体层电路
US11049528B2 (en) * 2018-10-18 2021-06-29 International Business Machines Corporation Multichannel tape head module having thermoelectric devices for controlling span between transducers
US10522977B1 (en) * 2018-11-02 2019-12-31 Mellanox Technologies, Ltd. Dual band wavelength division multiplexing (WDM) link for vertical cavity surface emitting lasers (VCSELs)
CN110597748B (zh) * 2019-07-31 2021-09-07 北京航天时代光电科技有限公司 一种基于tlk2711的高速通信接口及数据处理系统
US20210049952A1 (en) * 2019-08-13 2021-02-18 Novatek Microelectronics Corp. Light-emitting diode driving apparatus
US10749663B1 (en) * 2019-09-10 2020-08-18 Huawei Technologies Co., Ltd. Method and apparatus for simultaneous propagation of multiple clockfrequencies in serializer/deserializer (SerDes) Macros
CN113672550A (zh) * 2020-05-13 2021-11-19 华为技术有限公司 一种计算系统、服务器以及信号传输方法
WO2022193328A1 (zh) * 2021-03-19 2022-09-22 华为技术有限公司 串行/解串行电路、串行数据接收方法和芯片
CN115529087A (zh) * 2021-06-25 2022-12-27 科大国盾量子技术股份有限公司 信号光位置信息的提取装置和方法
CN114638183B (zh) * 2022-05-10 2022-08-26 上海泰矽微电子有限公司 一种采用单pin脚观测芯片内部多个信号的装置及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580637B2 (en) * 2006-10-13 2009-08-25 Menara Networks, Inc. Systems and methods for the integration of framing, OAM and P, and forward error correction in pluggable optical transceiver devices
WO2001026266A1 (fr) * 1999-10-05 2001-04-12 Fujitsu Limited Procede de multiplexage et dispositif approprie pour la transmission de donnees depuis plusieurs lignes de communication
US6628679B1 (en) * 1999-12-29 2003-09-30 Intel Corporation SERDES (serializer/deserializer) time domain multiplexing/demultiplexing technique
US7366270B2 (en) * 2000-12-20 2008-04-29 Primarion, Inc. PLL/DLL dual loop data synchronization utilizing a granular FIFO fill level indicator
US7161961B2 (en) * 2001-06-13 2007-01-09 International Business Machines Corporation STM-1 to STM-64 SDH/SONET framer with data multiplexing from a series of configurable I/O ports
US7158587B2 (en) * 2001-09-18 2007-01-02 Agere Systems Inc. Multi-channel serdes receiver for chip-to-chip and backplane interconnects and method of operation thereof
US7158727B2 (en) * 2001-12-12 2007-01-02 Texas Instruments Incorporated 10 Gbit/sec transmit structure with programmable clock delays
US7088767B1 (en) * 2002-03-01 2006-08-08 Xilinx, Inc. Method and apparatus for operating a transceiver in different data rates
US7227875B2 (en) * 2002-05-30 2007-06-05 Intel Corporation Interfacing to a data framer
US7151813B2 (en) * 2002-07-17 2006-12-19 Intel Corporation Techniques to reduce transmitted jitter
US6747518B1 (en) * 2002-12-30 2004-06-08 Broadcom Corporation CDR lock detector with hysteresis
US7286572B2 (en) * 2003-01-10 2007-10-23 Sierra Monolithics, Inc. Highly integrated, high-speed, low-power serdes and systems
US7242868B2 (en) * 2003-06-10 2007-07-10 Soto Alexander I System and method for performing high-speed communications over fiber optical networks
US7376211B2 (en) * 2004-01-28 2008-05-20 Texas Instruments Incorporated High speed early/late discrimination systems and methods for clock and data recovery receivers
GB2413043B (en) * 2004-04-06 2006-11-15 Wolfson Ltd Clock synchroniser and clock and data recovery apparatus and method
TW200620938A (en) * 2004-09-07 2006-06-16 Nec Electronics Corp Synchronization device and semiconductor device
US7165863B1 (en) * 2004-09-23 2007-01-23 Pricilla G. Thomas Illumination system

Also Published As

Publication number Publication date
US7860400B2 (en) 2010-12-28
CN102571250B (zh) 2015-04-08
CN102571250A (zh) 2012-07-11
US20080107422A1 (en) 2008-05-08
EP2095549A4 (en) 2014-07-23
TW200830742A (en) 2008-07-16
CN101573903B (zh) 2013-04-24
EP2095549A2 (en) 2009-09-02
CN101573903A (zh) 2009-11-04
WO2008058256A3 (en) 2008-09-04
WO2008058256A2 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
TWI360964B (en) Serialization/deserialization for use in optoelect
US7738486B2 (en) Multi-mode integrated circuit for use in optoelectronic devices
US10749622B2 (en) Optical module
US20060269294A1 (en) Optical transmission equipment and integrated circuit
US20080063395A1 (en) Driving Multiple Transceiver Modules With A Single SERDES Transceiver Chip
US8451870B1 (en) Method and system for phase and byte alignment on a multiplexed high speed bus
CN109932724B (zh) 一种超宽带激光通信测距一体化装置及方法
EP2137847B1 (en) Multi-mode integrated circuit for use in optoelectronic devices
US9236946B2 (en) Method and apparatus for performing data rate conversion and phase alignment
US7184670B2 (en) Telemetry system and method for acoustic arrays
TWI352523B (en) Multi-mode integrated circuit for use in optoelect
US20040213504A1 (en) Integrated circuit
US20030076562A1 (en) High speed optical transmitter and receiver with a serializer with a minimum frequency generator
Newcomer et al. Fast (optical) Links
Hirose et al. An ultracompact, 2-cc-size, 0.64-W 2.5-Gbit/s optical receiver module combined with an MU receptacle
WO2010022110A2 (en) Automatic phase shifter and aligner for high-speed serial data
CN113904729A (zh) 一种多速率10km QSFP28光模块
Zhang et al. A 20 Gbps Data Transmitting ASIC with PAM4 for Particle Physics Experiments
Aloisio et al. Do's and don'ts with the Agilent's G-Link chipset
Ammendola et al. FPGA-based Network Interface Cards Implementing Real-time Data Transport for HEP Experiments
Li F4: Paving the Way to 200Gb/s Transceivers

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees